JP2002043348A - 鉛フリーはんだバンプとその形成法 - Google Patents
鉛フリーはんだバンプとその形成法Info
- Publication number
- JP2002043348A JP2002043348A JP2000221980A JP2000221980A JP2002043348A JP 2002043348 A JP2002043348 A JP 2002043348A JP 2000221980 A JP2000221980 A JP 2000221980A JP 2000221980 A JP2000221980 A JP 2000221980A JP 2002043348 A JP2002043348 A JP 2002043348A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- mask
- solder bump
- composition
- free solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 二元以上の金属からなるはんだ合金を蒸着し
ても単体金属の蒸気圧が大きく異なるため、もとのはん
だ合金と同じ組成の金属薄膜を得ることは非常に困難で
ある。 【解決手段】 基板１上に有機レジスト材を塗布してマ
スク２とし、マスク２をパターンマスク３に形成した。
電子ビーム蒸着法によりパターンマスク３上にＳｎ９５
％：Ａｕ５％の組成になるように９００ｎｍ：２８ｎｍ
を６回繰り替えし約５．５μ膜厚の多層膜４にした。有
機溶剤を用いたリフトオフ法によってパターンマスク３
を除去し、多層膜４からなる８０μｍφの微小なはんだ
バンプ前駆体５を形成し、フラックス液を塗布し、約２
００℃、１０ｍｉｎのアニールにより組成の均一化を行
った。さらに、２１８℃に温度を上げてリフローを行い
微小な鉛フリーはんだバンプ６を形成した。
ても単体金属の蒸気圧が大きく異なるため、もとのはん
だ合金と同じ組成の金属薄膜を得ることは非常に困難で
ある。 【解決手段】 基板１上に有機レジスト材を塗布してマ
スク２とし、マスク２をパターンマスク３に形成した。
電子ビーム蒸着法によりパターンマスク３上にＳｎ９５
％：Ａｕ５％の組成になるように９００ｎｍ：２８ｎｍ
を６回繰り替えし約５．５μ膜厚の多層膜４にした。有
機溶剤を用いたリフトオフ法によってパターンマスク３
を除去し、多層膜４からなる８０μｍφの微小なはんだ
バンプ前駆体５を形成し、フラックス液を塗布し、約２
００℃、１０ｍｉｎのアニールにより組成の均一化を行
った。さらに、２１８℃に温度を上げてリフローを行い
微小な鉛フリーはんだバンプ６を形成した。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体デバイス等
に使用される鉛フリーはんだバンプ及びその形成法に関
する。
に使用される鉛フリーはんだバンプ及びその形成法に関
する。
【０００２】
【従来の技術】近年、環境汚染物質の削減やその代替物
質への転換が呼ばれている中、電子機器の基板配線に大
きな寄与をしてきたはんだの主成分である鉛の毒性がク
ローズアップされてきた。この発端は地下水を飲料水と
しているアメリカにおいて許容値を越える鉛が検出さ
れ、この原因が廃家電等のプリント基板が酸性雨にさら
されることによって溶出したものと判断されたことによ
る。
質への転換が呼ばれている中、電子機器の基板配線に大
きな寄与をしてきたはんだの主成分である鉛の毒性がク
ローズアップされてきた。この発端は地下水を飲料水と
しているアメリカにおいて許容値を越える鉛が検出さ
れ、この原因が廃家電等のプリント基板が酸性雨にさら
されることによって溶出したものと判断されたことによ
る。
【０００３】本来鉛の使用が最も多いのが自動車用のバ
ッテリであり７０％と圧倒的で、はんだは他の鉛台金と
合わせても３％前後の割合でしかない。しかし、バッテ
リは回収可能であるが、家電製品のプリント基板に使用
されているはんだは回収が不可能に近く、廃家電はゴミ
という形で廃棄され、前述のように一度溶出してしまえ
ば環境に与える影響は大きい。このような背景から鉛を
含まないはんだ（鉛フリーはんだ）採用にむけての検討
が各国で精力的に行われている。
ッテリであり７０％と圧倒的で、はんだは他の鉛台金と
合わせても３％前後の割合でしかない。しかし、バッテ
リは回収可能であるが、家電製品のプリント基板に使用
されているはんだは回収が不可能に近く、廃家電はゴミ
という形で廃棄され、前述のように一度溶出してしまえ
ば環境に与える影響は大きい。このような背景から鉛を
含まないはんだ（鉛フリーはんだ）採用にむけての検討
が各国で精力的に行われている。
【０００４】従来使われている鉛−スズ共晶はんだは融
点、濡れ性、強度、価格等いずれにおいても優れた特性
を有するが、これを凌駕する鉛フリーはんだを開発する
ことは以下のような問題点があり非常に困難である。
点、濡れ性、強度、価格等いずれにおいても優れた特性
を有するが、これを凌駕する鉛フリーはんだを開発する
ことは以下のような問題点があり非常に困難である。
【０００５】鉛フリーはんだはリフロー温度を反映する
融点の観点からベースとなる材料にはスズが用いられ、
第二元素としてビスマス、銀、銅、亜鉛、インジウム等
が添加されるのが一般的である。しかしインジウムを除
いていずれの組み合わせにおいても共晶温度は鉛−スズ
はんだのそれよりも高く、さらに濡れ性、強度、酸化等
の点でも問題が多い。
融点の観点からベースとなる材料にはスズが用いられ、
第二元素としてビスマス、銀、銅、亜鉛、インジウム等
が添加されるのが一般的である。しかしインジウムを除
いていずれの組み合わせにおいても共晶温度は鉛−スズ
はんだのそれよりも高く、さらに濡れ性、強度、酸化等
の点でも問題が多い。
【０００６】一方においてマルチメディア社会を支え
る、高速で広帯域な光通信用モジュールを構成する光デ
バイスや超高周波用電子デバイスの特性劣化を引き起こ
すことなく実装するためにはんだバンプとその形成技術
は益々重要となってきている。特に携帶電話等の小型移
動体通信手段の発展とともにデバイスの集積小型化が進
みこのモジュール化に対応できる微小バンプとその形成
法が必要とされている。
る、高速で広帯域な光通信用モジュールを構成する光デ
バイスや超高周波用電子デバイスの特性劣化を引き起こ
すことなく実装するためにはんだバンプとその形成技術
は益々重要となってきている。特に携帶電話等の小型移
動体通信手段の発展とともにデバイスの集積小型化が進
みこのモジュール化に対応できる微小バンプとその形成
法が必要とされている。
【０００７】
【発明が解決しようとする課題】微小バンプを形成する
ためにははんだ材料を蒸着する手法が一般的である。し
かし二元以上の金属からなるはんだ合金を蒸着しても通
常は単体金属の蒸気圧が大きく異なるため、もとのはん
だ合金と同じ組成の金属薄膜を得ることは非常に困難で
ある。このため従来、鉛−スズ系微小はんだバンプを作
製する場合には、所望の組成（例えばＳｎ７４％−Ｐｂ
２６％）の薄膜を成膜するために２つの電子ビームを用
いてスズと鉛の蒸気圧制御を独立に行なわねばならず、
装置大型化と高度な作成技術が要求されるといった問題
があった。
ためにははんだ材料を蒸着する手法が一般的である。し
かし二元以上の金属からなるはんだ合金を蒸着しても通
常は単体金属の蒸気圧が大きく異なるため、もとのはん
だ合金と同じ組成の金属薄膜を得ることは非常に困難で
ある。このため従来、鉛−スズ系微小はんだバンプを作
製する場合には、所望の組成（例えばＳｎ７４％−Ｐｂ
２６％）の薄膜を成膜するために２つの電子ビームを用
いてスズと鉛の蒸気圧制御を独立に行なわねばならず、
装置大型化と高度な作成技術が要求されるといった問題
があった。
【０００８】本発明はこのような点に鑑みてなされたも
のであり、スズと鉛以外の金属との組み合わせによる鉛
フリーはんだバンプを提供することを目的とする。ま
た、本発明の他の目的は、スズと鉛以外の金属との組み
合わせにおいて、通常の蒸着法によりスズの層膜と鉛以
外の金属の層膜とによる多層膜の形成により目的の組成
とし、低温アニールとリフローを行なって鉛フリーはん
だバンプを形成する鉛フリーはんだバンプ形成法を提供
することである。
のであり、スズと鉛以外の金属との組み合わせによる鉛
フリーはんだバンプを提供することを目的とする。ま
た、本発明の他の目的は、スズと鉛以外の金属との組み
合わせにおいて、通常の蒸着法によりスズの層膜と鉛以
外の金属の層膜とによる多層膜の形成により目的の組成
とし、低温アニールとリフローを行なって鉛フリーはん
だバンプを形成する鉛フリーはんだバンプ形成法を提供
することである。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、スズに対して鉛以外の相互拡散係数の大
きい金属を選定しこの組み合わせの多層膜形成による蒸
着法を採用することを特徴とする。
めに本発明は、スズに対して鉛以外の相互拡散係数の大
きい金属を選定しこの組み合わせの多層膜形成による蒸
着法を採用することを特徴とする。
【００１０】
【発明の実施の形態】上記の課題を解決するために本発
明の鉛フリーはんだバンプは、Ｓｎ１−ｘＭ ｘ（Ｍ：Ａ
ｕ，Ｉｎのうち少なくとも一つ以上を含みかつ０＜ｘ≦
０．５）なる組成を有する合金であることに特徴を有し
ている。
明の鉛フリーはんだバンプは、Ｓｎ１−ｘＭ ｘ（Ｍ：Ａ
ｕ，Ｉｎのうち少なくとも一つ以上を含みかつ０＜ｘ≦
０．５）なる組成を有する合金であることに特徴を有し
ている。
【００１１】また、本発明の鉛フリーはんだバンプの形
成法は、基板上にパターニングしたマスクを形成し、そ
の上から、Ｓｎ１−ｘＭｘ（Ｍ：Ａｕ，Ｉｎのうち少な
くとも一つ以上を含みかつ０＜ｘ≦０．５）の組成にな
るように設定したＳｎおよびＭの膜厚を交互に蒸着して
多層膜を形成し、その後マスクを除去して前記多層膜か
らなるはんだバンプ前駆体を形成し、つぎにアニールを
行ってバンプ前駆体の組成の均一化を行い、さらに、前
駆体の共晶温度においてリフローさせることに特徴を有
している。
成法は、基板上にパターニングしたマスクを形成し、そ
の上から、Ｓｎ１−ｘＭｘ（Ｍ：Ａｕ，Ｉｎのうち少な
くとも一つ以上を含みかつ０＜ｘ≦０．５）の組成にな
るように設定したＳｎおよびＭの膜厚を交互に蒸着して
多層膜を形成し、その後マスクを除去して前記多層膜か
らなるはんだバンプ前駆体を形成し、つぎにアニールを
行ってバンプ前駆体の組成の均一化を行い、さらに、前
駆体の共晶温度においてリフローさせることに特徴を有
している。
【００１２】さらに、本発明の鉛フリーはんだバンプの
形成法は、はんだバンプ前駆体のアニールを該前駆体の
共晶温度より低い温度で行うことに特徴を有している。
形成法は、はんだバンプ前駆体のアニールを該前駆体の
共晶温度より低い温度で行うことに特徴を有している。
【００１３】また、本発明の鉛フリーはんだバンプの形
成法は、パターニングするマスクとして有機レジスト材
を用い、リフトオフ法によりマスクを除去することに特
徴を有している。
成法は、パターニングするマスクとして有機レジスト材
を用い、リフトオフ法によりマスクを除去することに特
徴を有している。
【００１４】さらに、本発明の鉛フリーはんだバンプの
形成法は、パターニングするマスクとして金属マスクを
用いることに特徴を有している。
形成法は、パターニングするマスクとして金属マスクを
用いることに特徴を有している。
【００１５】
【実施例】以下に本発明の作用を本発明をなすに際して
得た知見とともに説明する。一般には合金膜の目的組成
に合うように多層に膜を積層しても相互拡散係数が小さ
いために組成の均一化は生じない。しかし、もし相互拡
散係数が大きな金属の組み合わせが見つかれば、蒸着法
により多層膜を形成して目的の組成とし、適切な低温ア
ニールを行なえば組成の均一化が起り所望の組成を有す
るはんだが形成できると考えた。
得た知見とともに説明する。一般には合金膜の目的組成
に合うように多層に膜を積層しても相互拡散係数が小さ
いために組成の均一化は生じない。しかし、もし相互拡
散係数が大きな金属の組み合わせが見つかれば、蒸着法
により多層膜を形成して目的の組成とし、適切な低温ア
ニールを行なえば組成の均一化が起り所望の組成を有す
るはんだが形成できると考えた。
【００１６】そこでスズをベースとして第二金属として
ビスマス、銀、銅、亜鉛、インジウム、金のうち一つを
選び合金とした場合の相互拡散について検討した。この
中で金、インジウムの場合については相互拡散が大きく
２００℃で合金化が起ることが報告されている[L.Buen
e,Thin Solid Films vol.47(1877)285,J.Bjontegaardet
al.,Thin Solid Films voL.101(1983)253]。
ビスマス、銀、銅、亜鉛、インジウム、金のうち一つを
選び合金とした場合の相互拡散について検討した。この
中で金、インジウムの場合については相互拡散が大きく
２００℃で合金化が起ることが報告されている[L.Buen
e,Thin Solid Films vol.47(1877)285,J.Bjontegaardet
al.,Thin Solid Films voL.101(1983)253]。
【００１７】図２はＡｕ−Ｓｎ系の相図（状態図）であ
り、縦軸は融点温度，横軸はＳｎ−Ａｕの割合を示して
いる。図に示すように、Ｓｎ−Ａｕ系の共晶温度はＳｎ
９５％−Ａｕ５％で２１７℃となっており、この組成に
なるように膜厚を選択し、比較的低温の約２００℃でア
ニールすれば所望の均一な合金が得られ、さらに温度を
共晶温度まで上げればリフローすることが予想される。
り、縦軸は融点温度，横軸はＳｎ−Ａｕの割合を示して
いる。図に示すように、Ｓｎ−Ａｕ系の共晶温度はＳｎ
９５％−Ａｕ５％で２１７℃となっており、この組成に
なるように膜厚を選択し、比較的低温の約２００℃でア
ニールすれば所望の均一な合金が得られ、さらに温度を
共晶温度まで上げればリフローすることが予想される。
【００１８】このような検討結果のもとに本発明者ら
は、微小バンプはんだ形成に必要な合金膜の蒸着膜を得
るために、幾多の実験を重ねる過程においてＳｎ−Ａｕ
系もしくはＳｎ−Ｉｎ系においては所望の合金膜が形成
できリフトオフ法によりはんだバンプ前駆体を形成し、
約２２０℃以下でリフローして微小はんだバンプが形成
することを見い出し本発明をなすに至った。
は、微小バンプはんだ形成に必要な合金膜の蒸着膜を得
るために、幾多の実験を重ねる過程においてＳｎ−Ａｕ
系もしくはＳｎ−Ｉｎ系においては所望の合金膜が形成
できリフトオフ法によりはんだバンプ前駆体を形成し、
約２２０℃以下でリフローして微小はんだバンプが形成
することを見い出し本発明をなすに至った。
【００１９】次に、本発明の実施の形態を図面に基づい
て説明する。なお、実施の形態は一つの例示であって、
本発明の技術的思想を逸脱しない範囲で、種々の変更あ
るいは改良を行い得ることはいうまでもない。
て説明する。なお、実施の形態は一つの例示であって、
本発明の技術的思想を逸脱しない範囲で、種々の変更あ
るいは改良を行い得ることはいうまでもない。
【００２０】（実施例１）図１は、本発明の一実施例に
おける鉛フリーはんだバンプの形成法を説明する工程図
である。 (a) 基板１上に適当な有機レジスト材を塗布してマスク
２とし、 (b) マスク２を露光、現像等によりパターンマスク３に
形成し、 (c) パターンマスク３上にＳｎ９５％−Ａｕ５％の組成
になるように、ＳｎとＡｕの薄膜を電子ビーム蒸着法に
より作成した。Ｓｎ：９００ｎｍ→Ａｕ：２８ｎｍを６
回繰り替えし約５．５μ膜厚の多層膜４にした。 (d)その後、有機溶剤を用いたリフトオフ法によってパ
ターンマスク３を除去し、多層膜４からなる８０μｍφ
の微小なはんだバンプ前駆体５を形成した。 (e) つぎに、フラックス液（ソルボンドＲ５００３）を
塗布し、さらに約２００℃、１０ｍｉｎのアニールによ
り組成の均一化を行った。さらに、２１８℃に温度を上
げてリフローを行い微小な鉛フリーはんだバンプ６を形
成した。
おける鉛フリーはんだバンプの形成法を説明する工程図
である。 (a) 基板１上に適当な有機レジスト材を塗布してマスク
２とし、 (b) マスク２を露光、現像等によりパターンマスク３に
形成し、 (c) パターンマスク３上にＳｎ９５％−Ａｕ５％の組成
になるように、ＳｎとＡｕの薄膜を電子ビーム蒸着法に
より作成した。Ｓｎ：９００ｎｍ→Ａｕ：２８ｎｍを６
回繰り替えし約５．５μ膜厚の多層膜４にした。 (d)その後、有機溶剤を用いたリフトオフ法によってパ
ターンマスク３を除去し、多層膜４からなる８０μｍφ
の微小なはんだバンプ前駆体５を形成した。 (e) つぎに、フラックス液（ソルボンドＲ５００３）を
塗布し、さらに約２００℃、１０ｍｉｎのアニールによ
り組成の均一化を行った。さらに、２１８℃に温度を上
げてリフローを行い微小な鉛フリーはんだバンプ６を形
成した。
【００２１】（実施例２） (b) 基板１上に８０μｍφの穴をパターニングした金属
のパターンマスク３を用いた。 (c) パターンマスク３上にＳｎ９５％−Ａｕ５％の組成
になるように、ＳｎとＡｕの薄膜を電子ビーム蒸着法に
より作成した。Ｓｎ：９００ｎｍ→Ａｕ：２８ｎｍを６
回繰り替えし約５．５μ膜厚の多層膜４にした。 (d)その後、有機溶剤を用いたリフトオフ法によってパ
ターンマスク３を除去し、多層膜４からなる８０μｍφ
の微小なはんだバンプ前駆体５を形成した。 (e) つぎに、フラックス液（ソルボンドＲ５００３）を
塗布し、さらに約２００℃、１０ｍｉｎのアニールによ
り組成の均一化を行った。さらに、２１８℃に温度を上
げてリフローを行い微小な鉛フリーはんだバンプ６を形
成した。
のパターンマスク３を用いた。 (c) パターンマスク３上にＳｎ９５％−Ａｕ５％の組成
になるように、ＳｎとＡｕの薄膜を電子ビーム蒸着法に
より作成した。Ｓｎ：９００ｎｍ→Ａｕ：２８ｎｍを６
回繰り替えし約５．５μ膜厚の多層膜４にした。 (d)その後、有機溶剤を用いたリフトオフ法によってパ
ターンマスク３を除去し、多層膜４からなる８０μｍφ
の微小なはんだバンプ前駆体５を形成した。 (e) つぎに、フラックス液（ソルボンドＲ５００３）を
塗布し、さらに約２００℃、１０ｍｉｎのアニールによ
り組成の均一化を行った。さらに、２１８℃に温度を上
げてリフローを行い微小な鉛フリーはんだバンプ６を形
成した。
【００２２】（実施例３） (a) 基板１上に適当な有機レジスト材を塗布してマスク
２とし、 (b) マスク２を露光、現像等によりパターンマスク３に
形成し、 (c) パターンマスク３上にＳｎ９５％−Ｉｎ５％の組成
になるように、ＳｎとＩｎの薄膜を電子ビーム蒸着法に
より作成した。Ｓｎ：９００ｎｍ→Ｉｎ：２９ｎｍを６
回繰り替えし約５．５μ膜厚の多層膜４にした。 (d)その後、有機溶剤を用いたリフトオフ法によってパ
ターンマスク３を除去し、多層膜４からなる８０μｍφ
の微小なはんだバンプ前駆体５を形成した。 (e) つぎに、フラックス液（ソルボンドＲ５００３）を
塗布し、さらに約１９０℃、１０ｍｉｎのアニールによ
り組成の均一化を行った。さらに、２１０℃に温度を上
げてリフローを行い微小な鉛フリーはんだバンプ６を形
成した。
２とし、 (b) マスク２を露光、現像等によりパターンマスク３に
形成し、 (c) パターンマスク３上にＳｎ９５％−Ｉｎ５％の組成
になるように、ＳｎとＩｎの薄膜を電子ビーム蒸着法に
より作成した。Ｓｎ：９００ｎｍ→Ｉｎ：２９ｎｍを６
回繰り替えし約５．５μ膜厚の多層膜４にした。 (d)その後、有機溶剤を用いたリフトオフ法によってパ
ターンマスク３を除去し、多層膜４からなる８０μｍφ
の微小なはんだバンプ前駆体５を形成した。 (e) つぎに、フラックス液（ソルボンドＲ５００３）を
塗布し、さらに約１９０℃、１０ｍｉｎのアニールによ
り組成の均一化を行った。さらに、２１０℃に温度を上
げてリフローを行い微小な鉛フリーはんだバンプ６を形
成した。
【００２３】（実施例４） (a) 基板１上に適当な有機レジスト材を塗布してマスク
２とし、 (b) マスク２を露光、現像等によりパターンマスク３に
形成し、 (c) パターンマスク３上にＳｎ９５％−Ａｕ３％−Ｉｎ
２％の組成になるように、Ｓｎ，Ａｕ，Ｉｎの薄膜を電
子ビーム蒸着法により作成した。Ｓｎ：９００ｎｍ→Ａ
ｕ：１６ｎｍ→Ｉｎ：１３ｎｍを６回繰り替えし約５．
５μ膜厚の多層膜４にした。 (d)その後、有機溶剤を用いたリフトオフ法によってパ
ターンマスク３を除去し、多層膜４からなる８０μｍφ
の微小なはんだバンプ前駆体５を形成した。 (e) つぎに、フラックス液（ソルボンドＲ５００３）を
塗布し、さらに約２００℃、１０ｍｉｎのアニールによ
り組成の均一化を行った。さらに、２１０℃に温度を上
げてリフローを行い微小な鉛フリーはんだバンプ６を形
成した。なお、本実施例１〜４ではＳｎ９５％−Ａｕ５
％，Ｓｎ９５％−Ｉｎ５％，Ｓｎ９５％−Ａｕ３％−Ｉ
ｎ２％の組成の合金についてのみその実施例を示した
が、Ｓｎ，Ａｕ，Ｉｎの膜厚をＳｎ１−ｘＭｘ（Ｍ：Ａ
ｕ，Ｉｎのうち少なくとも一つ以上を含みかつ０＜ｘ≦
０．５）なる組成を有する合金となるよう設定して積層
膜を形成し、実施例１〜４の何れかの方法で鉛フリーは
んだバンプ６を形成しても良い。
２とし、 (b) マスク２を露光、現像等によりパターンマスク３に
形成し、 (c) パターンマスク３上にＳｎ９５％−Ａｕ３％−Ｉｎ
２％の組成になるように、Ｓｎ，Ａｕ，Ｉｎの薄膜を電
子ビーム蒸着法により作成した。Ｓｎ：９００ｎｍ→Ａ
ｕ：１６ｎｍ→Ｉｎ：１３ｎｍを６回繰り替えし約５．
５μ膜厚の多層膜４にした。 (d)その後、有機溶剤を用いたリフトオフ法によってパ
ターンマスク３を除去し、多層膜４からなる８０μｍφ
の微小なはんだバンプ前駆体５を形成した。 (e) つぎに、フラックス液（ソルボンドＲ５００３）を
塗布し、さらに約２００℃、１０ｍｉｎのアニールによ
り組成の均一化を行った。さらに、２１０℃に温度を上
げてリフローを行い微小な鉛フリーはんだバンプ６を形
成した。なお、本実施例１〜４ではＳｎ９５％−Ａｕ５
％，Ｓｎ９５％−Ｉｎ５％，Ｓｎ９５％−Ａｕ３％−Ｉ
ｎ２％の組成の合金についてのみその実施例を示した
が、Ｓｎ，Ａｕ，Ｉｎの膜厚をＳｎ１−ｘＭｘ（Ｍ：Ａ
ｕ，Ｉｎのうち少なくとも一つ以上を含みかつ０＜ｘ≦
０．５）なる組成を有する合金となるよう設定して積層
膜を形成し、実施例１〜４の何れかの方法で鉛フリーは
んだバンプ６を形成しても良い。
【００２４】
【発明の効果】以上説明したように本発明では、Ｓｎ−
Ａｕ系もしくはＳｎ−Ｉｎ系においては蒸着により多層
膜形成により所望の合金膜が形成でき、リフトオフ法に
より微小はんだバンプ前駆体を形成し、約２２０℃以下
でリフローし微小鉛フリーはんだバンプが形成すること
ができる。２２０℃以下という比較的低温でリフローで
きることは、特に化合物系半導体デバイスのパッケージ
化において特に大きな貢献をなすものである。
Ａｕ系もしくはＳｎ−Ｉｎ系においては蒸着により多層
膜形成により所望の合金膜が形成でき、リフトオフ法に
より微小はんだバンプ前駆体を形成し、約２２０℃以下
でリフローし微小鉛フリーはんだバンプが形成すること
ができる。２２０℃以下という比較的低温でリフローで
きることは、特に化合物系半導体デバイスのパッケージ
化において特に大きな貢献をなすものである。
【図１】（ａ）〜（ｅ）は、本発明の一実施例における
鉛フリーはんだバンプの形成法を説明する工程図であ
る。
鉛フリーはんだバンプの形成法を説明する工程図であ
る。
【図２】本発明の基本思想を説明するためのＡｕ−Ｓｎ
系の相図である。
系の相図である。
１ 基板 ２ マスク ３ パターンマスク ４ 多層膜 ５ バンプ前駆体 ６ 鉛フリーはんだバンプ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/34 ５１２ Ｈ０１Ｌ 21/92 ６０３Ｂ ６０４Ｃ
Claims (5)
- 【請求項１】 Ｓｎ１−ｘＭｘ（Ｍ：Ａｕ，Ｉｎのうち
少なくとも一つ以上を含みかつ０＜ｘ≦０．５）なる組
成を有する合金であることを特徴とする鉛フリーはんだ
バンプ。 - 【請求項２】 基板上にパターニングしたマスクを形成
し、 その上から、Ｓｎ１−ｘＭｘ（Ｍ：Ａｕ，Ｉｎのうち少
なくとも一つ以上を含みかつ０＜ｘ≦０．５）の組成に
なるように設定したＳｎおよびＭの膜厚を交互に蒸着し
て多層膜を形成し、 その後マスクを除去して前記多層膜からなるはんだバン
プ前駆体を形成し、 つぎにアニールを行ってバンプ前駆体の組成の均一化を
行い、 さらに、前駆体の共晶温度においてリフローさせること
を特徴とする鉛フリーはんだバンプの形成法。 - 【請求項３】 前記はんだバンプ前駆体のアニールを該
前駆体の共晶温度より低い温度で行うことを特徴とする
請求項２に記載の鉛フリーはんだバンプの形成法。 - 【請求項４】 パターニングするマスクとして有機レジ
スト材を用い、 リフトオフ法によりマスクを除去することを特徴とする
請求項２に記載の鉛フリーはんだバンプの形成法。 - 【請求項５】 パターニングするマスクとして金属マス
クを用いることを特徴とする請求項２に記載の鉛フリー
はんだバンプの形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000221980A JP3640017B2 (ja) | 2000-07-24 | 2000-07-24 | 鉛フリーはんだバンプとその形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000221980A JP3640017B2 (ja) | 2000-07-24 | 2000-07-24 | 鉛フリーはんだバンプとその形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002043348A true JP2002043348A (ja) | 2002-02-08 |
| JP3640017B2 JP3640017B2 (ja) | 2005-04-20 |
Family
ID=18716290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000221980A Expired - Fee Related JP3640017B2 (ja) | 2000-07-24 | 2000-07-24 | 鉛フリーはんだバンプとその形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3640017B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003249464A (ja) * | 2002-02-22 | 2003-09-05 | Tokuyama Corp | チップ貼設シート |
| JP2003338517A (ja) * | 2002-05-17 | 2003-11-28 | Internatl Business Mach Corp <Ibm> | 基板上に無鉛はんだ合金を形成する方法 |
| JP2004079771A (ja) * | 2002-08-19 | 2004-03-11 | Nippon Telegr & Teleph Corp <Ntt> | はんだバンプ形成方法 |
| JP2004194290A (ja) * | 2002-11-26 | 2004-07-08 | Murata Mfg Co Ltd | 電子部品の製造方法 |
| WO2005086218A1 (ja) | 2004-03-02 | 2005-09-15 | Fuji Electric Holdings Co., Ltd. | 半導体モジュールの製造方法 |
| EP1734570A1 (en) * | 2004-03-02 | 2006-12-20 | Fuji Electric Holdings Co., Ltd. | Method for packaging electronic component |
| US7670879B2 (en) | 2002-08-30 | 2010-03-02 | Fuji Electric Holdings Co., Ltd. | Manufacturing method of semiconductor module including solid-liquid diffusion joining steps |
| WO2011024662A1 (ja) * | 2009-08-27 | 2011-03-03 | 三洋電機株式会社 | 太陽電池ストリング及びそれを用いた太陽電池モジュール |
| WO2016056656A1 (ja) * | 2014-10-10 | 2016-04-14 | 石原ケミカル株式会社 | 合金バンプの製造方法 |
-
2000
- 2000-07-24 JP JP2000221980A patent/JP3640017B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003249464A (ja) * | 2002-02-22 | 2003-09-05 | Tokuyama Corp | チップ貼設シート |
| JP2003338517A (ja) * | 2002-05-17 | 2003-11-28 | Internatl Business Mach Corp <Ibm> | 基板上に無鉛はんだ合金を形成する方法 |
| JP2004079771A (ja) * | 2002-08-19 | 2004-03-11 | Nippon Telegr & Teleph Corp <Ntt> | はんだバンプ形成方法 |
| US7670879B2 (en) | 2002-08-30 | 2010-03-02 | Fuji Electric Holdings Co., Ltd. | Manufacturing method of semiconductor module including solid-liquid diffusion joining steps |
| JP2004194290A (ja) * | 2002-11-26 | 2004-07-08 | Murata Mfg Co Ltd | 電子部品の製造方法 |
| EP1734570A4 (en) * | 2004-03-02 | 2008-03-05 | Fuji Electric Holdings | PACKAGING METHOD FOR ELECTRONIC COMPONENT |
| EP1734570A1 (en) * | 2004-03-02 | 2006-12-20 | Fuji Electric Holdings Co., Ltd. | Method for packaging electronic component |
| EP1734569A4 (en) * | 2004-03-02 | 2008-02-27 | Fuji Electric Holdings | PROCESS FOR PRODUCING A SEMICONDUCTOR MODULE |
| EP1734569A1 (en) * | 2004-03-02 | 2006-12-20 | Fuji Electric Holdings Co., Ltd. | Process for producing semiconductor module |
| WO2005086218A1 (ja) | 2004-03-02 | 2005-09-15 | Fuji Electric Holdings Co., Ltd. | 半導体モジュールの製造方法 |
| WO2011024662A1 (ja) * | 2009-08-27 | 2011-03-03 | 三洋電機株式会社 | 太陽電池ストリング及びそれを用いた太陽電池モジュール |
| JP2011049349A (ja) * | 2009-08-27 | 2011-03-10 | Sanyo Electric Co Ltd | 太陽電池ストリング及びそれを用いた太陽電池モジュール |
| WO2016056656A1 (ja) * | 2014-10-10 | 2016-04-14 | 石原ケミカル株式会社 | 合金バンプの製造方法 |
| KR101778498B1 (ko) | 2014-10-10 | 2017-09-13 | 이시하라 케미칼 가부시키가이샤 | 합금 범프의 제조방법 |
| JPWO2016056656A1 (ja) * | 2014-10-10 | 2017-09-14 | 石原ケミカル株式会社 | 合金バンプの製造方法 |
| US10062657B2 (en) | 2014-10-10 | 2018-08-28 | Ishihara Chemical Co., Ltd. | Method for manufacturing alloy bump |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3640017B2 (ja) | 2005-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6232212B1 (en) | Flip chip bump bonding | |
| US5767010A (en) | Solder bump fabrication methods and structure including a titanium barrier layer | |
| US8901735B2 (en) | Connector design for packaging integrated circuits | |
| JP4146826B2 (ja) | 配線基板及び半導体装置 | |
| US4016050A (en) | Conduction system for thin film and hybrid integrated circuits | |
| US20030006062A1 (en) | Interconnect system and method of fabrication | |
| JPH11340265A (ja) | 半導体装置及びその製造方法 | |
| TW200846497A (en) | Selective etch of TiW for capture pad formation | |
| KR101139970B1 (ko) | 플렉서블 인쇄회로기판 및 그 제조방법 | |
| JP3640017B2 (ja) | 鉛フリーはんだバンプとその形成法 | |
| US5877560A (en) | Flip chip microwave module and fabrication method | |
| JP2002203868A (ja) | 電極の形成方法 | |
| JP2005057264A (ja) | パッケージ化された電気構造およびその製造方法 | |
| US20070186413A1 (en) | Circuit board structure and method for fabricating the same | |
| JP4254700B2 (ja) | 実装用導電性接着剤 | |
| US7767586B2 (en) | Methods for forming connective elements on integrated circuits for packaging applications | |
| JP4471730B2 (ja) | 両面配線基板及びその製造方法 | |
| JPS62263645A (ja) | 電気的接点構造とその形成方法 | |
| JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
| US20090008135A1 (en) | Circuit substrate | |
| KR101817930B1 (ko) | 연속반복 치환에 의한 후층 주석 도금 방법 | |
| TW200411824A (en) | Bumping process | |
| US20090111277A1 (en) | Wet photoresist strip for wafer bumping with ozonated acetic anhydride | |
| JPH0656861B2 (ja) | 基板間接続子の製造法 | |
| JP2002361791A (ja) | 積層箔及び配線板、並びに配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041228 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20050106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130128 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |