KR101817930B1 - 연속반복 치환에 의한 후층 주석 도금 방법 - Google Patents

연속반복 치환에 의한 후층 주석 도금 방법 Download PDF

Info

Publication number
KR101817930B1
KR101817930B1 KR1020160006198A KR20160006198A KR101817930B1 KR 101817930 B1 KR101817930 B1 KR 101817930B1 KR 1020160006198 A KR1020160006198 A KR 1020160006198A KR 20160006198 A KR20160006198 A KR 20160006198A KR 101817930 B1 KR101817930 B1 KR 101817930B1
Authority
KR
South Korea
Prior art keywords
copper
tin
layer
plating
pattern
Prior art date
Application number
KR1020160006198A
Other languages
English (en)
Other versions
KR20170086776A (ko
Inventor
이남철
Original Assignee
주식회사 써피스텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 써피스텍 filed Critical 주식회사 써피스텍
Priority to KR1020160006198A priority Critical patent/KR101817930B1/ko
Publication of KR20170086776A publication Critical patent/KR20170086776A/ko
Application granted granted Critical
Publication of KR101817930B1 publication Critical patent/KR101817930B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/073Displacement plating, substitution plating or immersion plating, e.g. for finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 절연 베이스 표면에 접속부가 구비된 구리패턴을 형성하는 제1단계; 상기 구리패턴의 접속부 이외 영역에 솔더레지스트를 도포하는 제2단계; 상기 접속부의 구리패턴과 치환되며 주석층(tin layer)이 형성되도록 주석을 도금하는 제3단계; 최상단의 주석층과 치환 또는 환원되며 구리층이 형성되도록 구리를 도금하는 제4단계; 최상단의 구리층과 치환되며 주석층이 형성되도록 주석을 도금하는 제5단계; 및 상기 제4 및 제5 단계를 n(단, n은 2이상의 정수임)회까지 연속 반복하는 제6단계;를 포함하여 이루어지도록 구현한 연속반복 치환에 의한 후층 주석 도금 방법에 관한 것이다.

Description

연속반복 치환에 의한 후층 주석 도금 방법{THICK LAYER TIN PLATING METHOD BY CONTINUOUS REPEAT DISPLACEMENT METHOD}
본 발명은 인쇄회로기판 상에 주석층을 일정 두께 이상까지 도금할 수 있도록 한 연속반복 치환에 의한 후층(厚層) 주석 도금 방법에 관한 기술이다.
치환 주석 도금 방법에 관한 기술로는,
대한민국특허공개 제10-2008-0069139호(2008.07.25.공개) 치환 주석 합금 도금 피막의 형성 방법, 치환 주석 합금도금욕 및 도금 성능의 유지 방법이 제시되어 있는바,
기판상의 구리 또는 구리 합금 위에 치환 주석 합금 도금 피막을 형성하는 방법에 관한 것이며, 상기 주석 합금 도금 피막은 은, 비스무트, 팔라듐, 인듐, 아연 및 안티몬으로부터 선택된 최소한 하나 이상의 금속 첨가물을 함유하며, 상기 피막 형성 방법은 다음의 단계를 포함한다. 10 내지 50의 저온의 치환 주석 합금도금욕 내에서 구리 또는 구리 합금 상에 하부층을 형성하는 단계와, 40 내지 80의 고온 주석 합금 도금욕 내에서 상기 하부층 상에 상부층을 형성하여 하부층 및 상부층을 가지는 상기 치환 주석 합금 도금 피막을 형성하는 단계를 포함하는 기술이다.
인쇄회로기판 표면처리에 있어서 주석 도금 시, 패턴의 불연속성 때문에 무전해 도금 방식을 적용하는데 그 중 주석의 특성상 치환 도금 방식을 주로 이용하며, 이때 치환 방식의 주석 도금 시 석출 두께에 한계가 있고 그 한계는 대략 1㎛ 정도이다.
결국 현재의 도금 방식으로는 1㎛ 이상부터 수㎛ 까지의 두께를 갖도록 주석 도금하는 것이 극히 어려우므로, 이를 극복하고자 본 출원인에 의해 연속반복 치환에 의한 후층 주석 도금 방법이 개발되었다.
문헌. 대한민국특허공개 제10-2008-0069139호(2008.07.25.공개)
본 발명은 기판 상의 구리 패턴 표면에 최초 주석층을 도금한 후, 주석층을 치환 및/또는 환원 도금에 의해 구리층을 형성하고, 다시 그 구리층에 치환 도금에 의해 주석층을 도금하게 되는 공정을 연속 반복함으로써, 일정 두께 이상의 주석층을 도금할 수 있도록 한 연속반복 치환에 의한 후층 주석 도금 방법을 제공하는데 그 목적이 있다.
상기와 같은 해결 과제를 해결하기 위하여 본 발명에 따른 연속반복 치환에 의한 후층 주석 도금 방법은,
절연 베이스 표면에 접속부가 구비된 구리패턴을 형성하는 제1단계;
상기 구리패턴의 접속부 이외 영역에 솔더레지스트를 도포하는 제2단계;
상기 접속부의 구리패턴과 치환되며 주석층(tin layer)이 형성되도록 주석을 도금하는 제3단계;
최상단의 주석층과 치환 또는 환원되며 구리층이 형성되도록 구리를 도금하는 제4단계;
최상단의 구리층과 치환되며 주석층이 형성되도록 주석을 도금하는 제5단계; 및
상기 제4 및 제5 단계를 n(단, n은 2이상의 정수임)회까지 연속 반복하는 제6단계;
를 포함하여 이루어진다.
본 발명에 따른 연속반복 치환에 의한 후층 주석 도금 방법은,
일정 두께 이상, 즉 소재가 허락하는 범위 내에서 무한대에 가까운 주석 도금층을 형성할 수 있는 가장 큰 효과가 있다.
도 1은 본 발명에 따른 연속반복 치환에 의한 후층 주석 도금 방법에 의한 공정도.
이하 첨부된 도면들을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원 시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1에 도시된 바와 같이, 본 발명에 따른 연속반복 치환에 의한 후층 주석 도금 방법은,
크게 제1 내지 제6 단계로 이루어진다.
각 단계별로 살펴보면,
제1단계는
도 1의 [가]에 도시된 바와 같이,
절연 베이스(1) 표면에 접속부가 구비된 구리패턴(2)을 형성하는 단계이다.
여기서 상기 베이스(1)는 에폭시(epoxy) 등의 재질로 이루어진 절연체이다.
그리고 상기 베이스(1) 표면에 수십 ㎛ 정도의 구리박이 접착제 등에 의해 접착되고 이 구리박 층의 표면에 포토레지스트가 도포된 후, 이 포토레지스트에 마스크를 사용하여 배선 패턴을 노광시킴으로서 포토레지스트에 패턴이 전사된다.
상기와 같이 전사되면 구리박 에칭을 통해 원하는 패턴이 형성된 후 포토레지스트가 제거되어 상기 구리패턴(2)의 형성이 완료된다.
제2단계는
도 1의 [가]에 도시된 바와 같이,
상기 구리패턴(2)의 접속부 이외 영역에 솔더레지스트(3)를 도포하는 단계이다.
여기서 상기 솔더레지스트(3)는 포토솔더 레지스트(Photosensitive Soldering Resist : PSR)로서, 납땜 또는 땜납 피복을 필요로 하지 않는 부분을 보호할 목적으로 사용하는 감광 레지스트이다.
제3단계는
도 1의 [나]에 도시된 바와 같이,
상기 접속부의 구리패턴(2a)과 치환되며 주석층(tin layer)(4)이 형성되도록 주석을 도금하는 단계이다.
결국 상기 제2단계에서 구리패턴(2)의 접속부를 제외한 영역에 솔더레지스트(3)를 도포한 후 노출된 접속부의 산화방지 및 전자부품의 실장을 위해 상기 주석층(4)이 형성되는데, 이때 무전해 주석 도금법에 의해 주석을 도금시키게 된다.
상기 무전해 주석 도금법에 의한 기본적인 주석 석출 반응은 다음에 도시된 화학식 1과 같이,
(화학식 1)
Cu0 + Sn2 + → Cu2 + + Sn0
패턴의 구리가 주석 이온이 있는 도금액에 들어가면 치환 반응이 일어나는데,
한 개의 구리 원자가 한 개의 주석 2가 이온과 치환되어 한 개의 구리 2가 이온이 되고 한 개의 주석 원자가 생성되며, 이때 한 개의 주석 원자가 생성되기 위해서는 한 개의 구리 원자가 필요한 것으로써 이를 두께로 환산하면 1㎛의 주석을 도금하기 위해서는 약 0.5㎛의 구리가 부식된다. 반대로 1㎛의 구리를 도금하기 위해서는 약 2㎛의 주석이 부식된다.
따라서 상기 구리패턴(2)에서 접속부의 구리패턴(2a)에 함유된 구리성분과 무전해 주석 도금액에 함유된 주석성분이 치환되며 주석층(4)이 형성되는 것이다.
이때 상기 주석층(4)은 치환 반응의 특성에 의해 최대 1㎛ 의 도금두께를 갖는다.
상기와 같이 주석이 도금되어 이루어진 주석층(4)은 유연성이 뛰어나고, 인체에 대한 독성이 적으며, 융점이 낮아 납땜성이 우수하다. 또한 비용이 저렴하여 생산비를 저감시킬 수 있으며, 1㎛ 이하의 박막을 균일하게 형성시키는 것이 용이하고, 액 관리가 용이하며, 회로기판과 접속을 위해 전자부품에 금으로 이루어진 범프와의 접합강도가 높아 점점 사용범위가 확대되고 있다.
제4단계는
도 1의 [다]에 도시된 바와 같이,
최상단의 주석층(4)과 치환 및/또는 환원되며 구리층(5)이 형성되도록 구리를 도금하는 단계이다.
여기서 최상단의 주석층(4)이라 함은 상기 베이스(1)의 구리패턴(2) 상부 측에서 제일 위에 위치한 주석층(4)을 의미한다.
우선, 최상단의 주석층(4) 표면에 치환도금방식과 환원도금방식을 병행하여 구리를 도금하는데 전술한 화학식 1 및 다음에 도시된 화학식 2와 같이,
(화학식 2)
Sn0 + Cu2 + → Cu0 + Sn2 +
무전해 구리 도금액에 함유된 구리이온과 최상단의 주석층(4)에 함유된 주석이 반응하여 구리(Cu)가 석출되고 주석이온이 생성된다.
따라서 최상단의 주석층(4)에 함유된 주석성분과 무전해 구리 도금액에 함유된 구리성분이 치환되며 구리층(5)이 형성되는 것이다.
상기 구리층(5)이 치환 석출되기 위해서는 하부층인 주석층(4)의 부식이 동반되는데 구리 석출 두께의 약 2배가 부식된다. 결국 구리의 석출을 위한 주석의 부식량을 최소화할 필요가 있기에 환원도금방식의 구리 석출이 요구된다.
최상단의 주석층(4)의 일부가 부식되면서 상기 구리층(5)으로 치환되어 0.1㎛ 이하의 도금층이 형성되고, 이때 주석층(4)이 0.2㎛ 이하로 도금층이 감소하게 되며, 주석층(4)의 두께를 계속하여 증가시키기 위해서는 구리 도금 시 주석의 부식량을 줄여야 하므로 구리의 환원도금이 요구된다.
결국 0.1㎛ 이하의 치환 구리 도금층 위에 다시 환원도금방식으로 0.4㎛ 이하로 도금하여 총 0.5㎛ 이하의 구리층(5)을 형성하며, 이는 다음에 연속해서 진행되는 주석 도금 시 주석층(4)의 1㎛ 이하의 도금층을 위한 필요 구리 도금층의 두께이고, 이때 더 이상의 주석층의 감소는 발생하지 않는다.
구리의 환원도금방식은 다음에 도시된 화학식 3과 같이,
(화학식 3)
Cu2 + + 2HCHO + 4OH- → Cu + 2HCOO- + H2 + 2H2O
도금욕 중에 구리 이온은 포르말린 환원제에 의해 치환 도금된 구리층에 구리로 환원이 되며 수소와 물이 생성된다.
제5단계는
도 1의 [라]에 도시된 바와 같이,
최상단의 구리층(5)과 치환되며 주석층(4)이 형성되도록 주석을 도금하는 단계이다.
여기서 최상단의 구리층(5)이라 함은 상기 베이스(1)의 구리패턴(2) 상부 측에서 제일 위에 위치한 구리층(5)을 의미한다.
상기 제3단계에서 전술한 바와 같이, 무전해 주석 도금액에 함유된 한 개의 2가 주석이온과 상기 최상단의 구리층(5)에 함유된 구리가 반응하여 주석이 석출된다.
따라서 상기 최상단의 구리층(5)에 함유된 구리성분과 무전해 주석 도금액에 함유된 주석성분이 치환되며 주석층(4)이 형성되는 것이다.
제6단계는
도 1의 [마] 및 [바]에 도시된 바와 같이,
상기 제4 및 제5 단계를 n(단, n은 2이상의 정수임)회까지 연속 반복하는 단계이다.
결국 최상단의 구리층(5) 상부에 주석층(4)을 도금하고, 다시 주석층(4) 상부에 구리층(5)을 도금하는 공정을 연속 반복하는 단계이다.
따라서 상기 주석층(4)을 원하는 도금두께까지 도금할 수 있게 되는 것이다.
이때 1회 구리도금과 주석도금으로 0.8㎛ 이하의 주석 도금층을 형성할 수 있고, n회 연속 반복하여 (0.8 × n)㎛ 이하의 주석 도금층을 얻을 수 있다.
이상에서 본 발명을 설명함에 있어 첨부된 도면을 참조하여 특정 형상과 구조를 갖는 "연속반복 치환에 의한 후층 주석 도금 방법"을 위주로 설명하였으나 본 발명은 당업자에 의하여 다양한 변형 및 변경이 가능하고, 이러한 변형 및 변경은 본 발명의 보호범위에 속하는 것으로 해석되어야 한다.
1 : 베이스
2 : 구리패턴
2a : 접속부의 구리패턴
3 : 솔더레지스트
4 : 주석층
5 : 구리층

Claims (3)

  1. 절연 베이스(1) 표면에 접속부가 구비된 구리패턴(2)을 형성하는 제1단계;
    상기 구리패턴(2)의 접속부 이외 영역에 솔더레지스트(3)를 도포하는 제2단계;
    상기 접속부의 구리패턴(2a)과 치환되며 주석층(tin layer)(4)이 형성되도록 주석을 도금하는 제3단계;
    최상단의 주석층(4)과 치환 또는 환원되며 구리층(5)이 형성되도록 구리를 도금하는 제4단계;
    최상단의 구리층(5)과 치환되며 주석층(4)이 형성되도록 주석을 도금하는 제5단계; 및
    상기 제4 및 제5 단계를 n(단, n은 2이상의 정수임)회까지 연속 반복하는 제6단계;를 포함하여 이루어지되,
    상기 제4단계에서의 구리층(5)은 1차 치환 구리 도금에 의해 0.1㎛ 이하의 층과 2차 환원 구리 도금에 의해 0.4㎛ 이하의 층이 형성됨에 따라 0.5㎛ 이하의 도금두께를 갖는 것을 특징으로 하는 연속반복 치환에 의한 후층 주석 도금 방법.
  2. 삭제
  3. 삭제
KR1020160006198A 2016-01-19 2016-01-19 연속반복 치환에 의한 후층 주석 도금 방법 KR101817930B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160006198A KR101817930B1 (ko) 2016-01-19 2016-01-19 연속반복 치환에 의한 후층 주석 도금 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160006198A KR101817930B1 (ko) 2016-01-19 2016-01-19 연속반복 치환에 의한 후층 주석 도금 방법

Publications (2)

Publication Number Publication Date
KR20170086776A KR20170086776A (ko) 2017-07-27
KR101817930B1 true KR101817930B1 (ko) 2018-01-12

Family

ID=59427975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160006198A KR101817930B1 (ko) 2016-01-19 2016-01-19 연속반복 치환에 의한 후층 주석 도금 방법

Country Status (1)

Country Link
KR (1) KR101817930B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110913583B (zh) * 2019-10-23 2021-06-18 广州陶积电电子科技有限公司 一种改善非对称铜厚基板翘曲的方法及基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101110447B1 (ko) * 2007-07-31 2012-03-13 닛코킨조쿠 가부시키가이샤 무전해 도금에 의해 금속 박막을 형성한 도금물 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101110447B1 (ko) * 2007-07-31 2012-03-13 닛코킨조쿠 가부시키가이샤 무전해 도금에 의해 금속 박막을 형성한 도금물 및 그 제조방법

Also Published As

Publication number Publication date
KR20170086776A (ko) 2017-07-27

Similar Documents

Publication Publication Date Title
JP2007123883A (ja) プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板
US6015482A (en) Printed circuit manufacturing process using tin-nickel plating
JP2005109306A (ja) 電子部品パッケージおよびその製造方法
TW201209946A (en) Method to form solder deposits on substrates
US6586683B2 (en) Printed circuit board with mixed metallurgy pads and method of fabrication
JP2013012740A (ja) プリント回路基板の無電解表面処理めっき層及びその製造方法
JP2014053608A (ja) 回路基板及びその製造方法
JP6201622B2 (ja) 接続端子及びそれを用いた半導体チップ搭載用基板
JP5755231B2 (ja) 錫及び錫合金の無電解めっき法
KR20110038457A (ko) 무전해 니켈 도금층을 갖는 금속배선 구조 및 그 제조방법
JP4999862B2 (ja) 銀めっきに超音波を使用する方法
TW200927857A (en) Composition and method for controlling galvanic corrosion in printed circuit boards
JP2008109087A (ja) 半導体チップ搭載用基板及び前処理液
US4525246A (en) Making solderable printed circuit boards
KR101817930B1 (ko) 연속반복 치환에 의한 후층 주석 도금 방법
JP6485098B2 (ja) 電子デバイス及びその製造方法
US20080241359A1 (en) Method of making circuitized substrate with selected conductors having solder thereon
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
US20070256297A1 (en) Method of manufacturing printed wiring board with component mounting pin
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
KR101555014B1 (ko) 미세배선용 인쇄회로기판 및 이의 제조방법
KR101886647B1 (ko) 전사형 전극 패턴 형성방법
JP2007067035A (ja) 抵抗素子および抵抗素子の製造方法
KR100994730B1 (ko) 인쇄회로기판의 회로표면 도금방법
JP2012102392A (ja) 無電解金属メッキの前処理剤およびこれを用いた回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant