KR200195142Y1 - 적층가능한 비지에이 패키지 - Google Patents

적층가능한 비지에이 패키지 Download PDF

Info

Publication number
KR200195142Y1
KR200195142Y1 KR2019980009895U KR19980009895U KR200195142Y1 KR 200195142 Y1 KR200195142 Y1 KR 200195142Y1 KR 2019980009895 U KR2019980009895 U KR 2019980009895U KR 19980009895 U KR19980009895 U KR 19980009895U KR 200195142 Y1 KR200195142 Y1 KR 200195142Y1
Authority
KR
South Korea
Prior art keywords
substrate
package
hole
chip
heat sink
Prior art date
Application number
KR2019980009895U
Other languages
English (en)
Other versions
KR20000000447U (ko
Inventor
홍순호
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR2019980009895U priority Critical patent/KR200195142Y1/ko
Publication of KR20000000447U publication Critical patent/KR20000000447U/ko
Application granted granted Critical
Publication of KR200195142Y1 publication Critical patent/KR200195142Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 고안은 적층가능한 비지에이 패키지에 관한 것으로, 서브스트레이트(11)에 수직방향으로 비아홀(19)들을 형성하고, 그 비아홀(19)의 내주면에 연결선(20)을 형성하며, 그 연결선(20)들의 하단부에 연결단자(21)를 각각 형성시켜서, 다른 패키지들을 적층실장하여 고집적화하는 것이 용이한 효과가 있다.

Description

적층가능한 비지에이 패키지
본 고안은 적층가능한 비지에이 패키지에 관한 것으로, 특히 용이하게 적층설치하여 패키지의 실장밀도를 향상시키도록 하는데 적합한 적층가능한 비지에이 패키지에 관한 것이다.
최근 전자제품들의 소형화에 발맞추어 반도체 패키지도 고집적화와 더불어 소형다핀화되는 추세에 있으며, 이와 같은 소형다핀화된 고집적 패키지의 일종인 비지에이 패키지가 도 1에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다.
도 1은 종래 비지에이 패키지의 구성을 보인 종단면도로서, 도시된 바와 같이, 종래 비지에이 패키지는 일정두께와 면적을 갖는 판상의 히트싱크(HEAT SINK)(1)와, 그 히트싱크(1)의 상면에 부착되며 중앙에 관통공(2a)이 형성되어 있는 서브스트레이트(SUBSTRATE)(2)와, 상기 서브스트레이트(2)의 관통공(2a)에 삽입되도록 히트싱크(1)에 접착제(3)로 고정부착되는 반도체 칩(4)과, 그 반도체 칩(4)의 상면에 형성된 칩패드(4a)들과 상기 서브스트레이트(2)에 내설된 회로선(미도시)들의 일단부에 각각 연결되는 다수개의 금속와이어(5)들과, 그 금속와이어(5)들의 외측에 일정높이로 설치되는 댐(6)과, 상기 금속와이어(5)들, 반도체 칩(4)이 덮히도록 댐(6)의 내측에 포팅되는 봉지제(7) 및 상기 서브스트레이트(2)에 내설된 회로선(미도시)들의 타단부에 연결되도록 서브스트레이트(2)의 상면에 부착고정되는 다수개의 단자볼(8)들로 구성되어 있다.
상기와 같이 구성되어 있는 종래 비지에이 패키지(9)는 도 2에 도시된 바와 같이, 패키지(9)를 뒤집어서 단자볼(8)들이 하측을 향하도록 한 다음, 피시비(PCB:PRINTED CIRCUIT BOARD)(10)의 상면에 형성된 솔더페이스트가 도포된 랜드(미도시)에 각각 얼라인 시킨다. 그런 다음, 리플로우 노를 통과시키면 단자볼(8)들이 랜드에 부착되어 실장을 완료하게 되며, 이와 같이 실장된 상태에서 전자제품의 부품으로서 사용되어 진다.
그러나, 상기와 같이 구성되어 있는 종래 비지에이 패키지(9)는 외부단자가 일측면에만 형성되어 있어서, 적층에 의한 고집접화가 불가능한 문제점이 있었다.
상기와 같은 문제점을 감안하여 안출한 본 고안의 목적은 적층이 가능토록 하여 패키지의 고집적화를 이루도록 하는데 적합한 비지에이 패키지를 제공함에 있다.
도 1은 종래 비지에이 패키지의 구성을 보인 종단면도.
도 2는 종래 비지에이 패키지의 실장구조를 보인 종단면도.
도 3은 본 고안 적층가능한 비지에이 패키지의 구조를 보인 저면도.
도 4는 도 3의 A-A'를 절취하여 보인 단면도.
도 5는 본 고안 적층가능한 비지에이 패키지가 피시비의 상면에 적층되어 실장된 상태를 보인 종단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 스브스트레이트 11a : 관통공
11b : 단턱부 12 : 히트싱크
13 : 접착제 14 : 칩
14a : 칩패드 15 : 금속와이어
16 : 댐 17 : 봉지제
18 : 단자볼 19 : 비아홀
20 : 연결선 21 : 연결단자
상기와 같은 본 고안의 목적을 달성하기 위하여 중앙에 관통공이 형성되어 있고, 그 관통공 하측 외주면에 일정깊이로 단턱부가 형성되어 있으며, 다수개의 회로선이 내설되어 있는 기판인 서브스트레이트와, 그 서브스트레이트의 단턱부에 삽입됨과 아울러 관통공의 하측을 복개하도록 설치되는 판상의 히트싱크와, 상기 서브스트레이트의 관통공에 삽입됨과 아울러 히트싱크이 상면에 접착제로 고정부착되는 반도체 칩과, 그 반도체 칩의 상면에 형성된 다수개의 칩패드와 서브스트레이트에 내설된 회로선의 일단부가 연결되도록 설치되는 다수개의 금속와이어와, 그 금속와이어의 외측에 설치되도록 서브스트레이트의 상면에 일정높이로 설치되는 댐과, 그 댐의 내측에 칩과 금속와이어들을 감싸도록 몰딩되는 봉지제와, 상기 서브스트레이트에 내설된 회로선의 타단부에 연결되도록 서브스트레이트의 상면 가장자리에 나열부착되는 단자볼들과, 그 단자볼들에 연결되도록 서브스트레이트에 형성된 비아홀들의 내주면에 각각 형성된 연결선들과, 그 연결선들의 하단부에 연결되도록 서브스트레이트의 하면에 돌출형성되는 연결단자들을 구비하여서 구성되는 것을 특징으로 하는 적층가능한 비지에이 패키지가 제공된다.
이하, 상기와 같이 구성되는 본 고안 적층가능한 비지에이 패키지를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
도 3은 본 고안 적층가능한 비지에이 패키지의 구조를 보인 저면도이고, 도 4는 도 3의 A-A'를 절취하여 보인 단면도로서, 도시된 바와 같이, 본 고안 적층가능한 비지에이 패키지는 중앙에 사각형의 관통공(11a)이 형성되어 있고, 하측에 단턱부(11b)가 형성되어 있는 서브스트레이트(11)의 단턱부(11b)에 삽입되도록 판상이며 열방출이 잘되는 금속재질의 히트싱크(12)가 접착고정되어 있고, 상기 관통공(11a)에 삽입되도록 히트싱크(12)의 상면에 접착제(13)로 반도체 칩(14)이 고정부착되어 있으며, 그 칩(14)의 상면에 형성된 칩패드(14a)들과 서브스트레이트(11)에 내설된 회로선(미도시)의 일단부는 금속와이어(15)들로 각각 연결설치되어 있다.
그리고, 상기 금속와이어(15)들의 외측으로 서브스트레이트(11)의 상면에 일정높이의 댐(DAM)(16)이 설치되어 있고, 그 댐(16)의 내측에는 칩(14)과 금속와이어(15)들을 감싸도록 에폭시로 몰딩되어 봉지제(17)가 형성되어 있다.
또한, 상기 서브스트레이트(11)의 상면에는 상기 회로선(미도시)의 타단부에 연결되도록 다수개의 단자볼(18)들이 설치되어 있고, 상기 단자볼(18)들의 하측에는 서브스트레이트(11)에 비아홀(VIA HOLE)(19)이 수직방향으로 각각 형성되어 있으며, 그 비아홀(19)의 내주면에는 연결선(20)이 증착되어 있고, 그 연결선(20)의 하단부에 연결되도록 서브스트레이트(11)의 하면에는 연결단자(21)들이 다수개 형성되어 있다.
상기와 같이 구성되어 있는 본 고안 적층가능한 비지에이 패키지(22)는 도 5에 도시된 바와 같이, 피시비(23)의 상면에 상기 적층가능한 비지에이 패키지(22) 1개를 뒤집어서 위치시키고, 피시비(23)의 상면에 솔더페이스트가 도포된 상태로 형성된 랜드(24)들과 패키지(22)의 단자볼(18)들을 얼라인하고, 그와 같이 피시비(23)의 상면에 패키지(22)가 얼라인된 상태로 리플로우 노를 통과시켜서 단자볼(18)들의 하면이 피시비(23)의 랜드(LAND)(24)들에 각각 융착되도록 하여 1개의 패키지(22)를 실장한다.
그런 다음, 상기와 같이 실장된 패키지(22)의 상면(실장시) 가장자리에 형성된 다수개의 연결단자(21)들의 상면에 솔더페이스트를 도포하고, 그 솔더페이스트가 도포된 연결단자(21)들의 상면에 다른 1개의 패키지(22')의 단자볼(18)을 얼라인한 다음, 리플로우하여 적층하는 방법으로 4개의 패키지(22,22',22", 22'")를 적층하게 된다.
이상에서 상세히 설명한 바와 같이, 본 고안 적층가능한 비지에이 패키지는 서브스트레이트에 수직방향으로 비아홀들을 형성하고, 그 비아홀의 내주면에 연결선을 형성하며, 그 연결선들의 하단부에 연결단자를 각각 형성시켜서, 다른 패키지들을 적층실장하여 고집적화하는 것이 용이한 효과가 있다.

Claims (1)

  1. 중앙에 관통공이 형성되어 있고, 그 관통공 하측 외주면에 일정깊이로 단턱부가 형성되어 있으며, 다수개의 회로선이 내설되어 있는 기판인 서브스트레이트와, 그 서브스트레이트의 단턱부에 삽입됨과 아울러 관통공의 하측을 복개하도록 설치되는 판상의 히트싱크와, 상기 서브스트레이트의 관통공에 삽입됨과 아울러 히트싱크의 상면에 접착제로 고정부착되는 반도체 칩과, 그 반도체 칩의 상면에 형성된 다수개의 칩패드와 서브스트레이트에 내설된 회로선의 일단부가 연결되도록 설치되는 다수개의 금속와이어와, 그 금속와이어의 외측에 설치되도록 서브스트레이트의 상면에 일정높이로 설치되는 댐과, 그 댐의 내측에 칩과 금속와이어들을 감싸도록 몰딩되는 봉지제와, 상기 서브스트레이트에 내설된 회로선의 타단부에 연결되도록 서브스트레이트의 상면 가장자리에 나열부착되는 단자볼들과, 그 단자볼들에 연결되도록 서브스트레이트에 형성된 비아홀들의 내주면에 각각 형성된 연결선들과, 그 연결선들의 하단부에 연결되도록 서브스트레이트의 하면에 돌출형성되는 연결단자들을 구비하여서 구성되는 것을 특징으로 하는 적층가능한 비지에이 패키지.
KR2019980009895U 1998-06-10 1998-06-10 적층가능한 비지에이 패키지 KR200195142Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980009895U KR200195142Y1 (ko) 1998-06-10 1998-06-10 적층가능한 비지에이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980009895U KR200195142Y1 (ko) 1998-06-10 1998-06-10 적층가능한 비지에이 패키지

Publications (2)

Publication Number Publication Date
KR20000000447U KR20000000447U (ko) 2000-01-15
KR200195142Y1 true KR200195142Y1 (ko) 2000-09-01

Family

ID=19535215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980009895U KR200195142Y1 (ko) 1998-06-10 1998-06-10 적층가능한 비지에이 패키지

Country Status (1)

Country Link
KR (1) KR200195142Y1 (ko)

Also Published As

Publication number Publication date
KR20000000447U (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
KR100260997B1 (ko) 반도체패키지
US5729051A (en) Tape automated bonding type semiconductor device
JP3209320B2 (ja) マルチチップモジュールパッケージ
US5684330A (en) Chip-sized package having metal circuit substrate
US6531770B2 (en) Electronic part unit attached to a circuit board and including a cover member covering the electronic part
US7829990B1 (en) Stackable semiconductor package including laminate interposer
KR950030321A (ko) 반도체장치 및 그 제조방법 및 기판
KR960015868A (ko) 적층형 패키지 및 그 제조방법
KR19990025444A (ko) 반도체 기판과 적층형 반도체 패키지 및 그 제조방법
US7285847B2 (en) Chip stack package, connecting board, and method of connecting chips
CA2095609C (en) Leadless pad array chip carrier
US7045902B2 (en) Circuitized substrate for fixing solder beads on pads
KR100271656B1 (ko) 비지에이 반도체 패키지 및 그 제조방법
KR100246312B1 (ko) 반도체 패키지의 제조방법
KR200195142Y1 (ko) 적층가능한 비지에이 패키지
KR100706505B1 (ko) 반도체 패키지
KR100818080B1 (ko) 칩 스택 패키지
KR100246360B1 (ko) 마이크로 비지에이 패키지
KR20010055041A (ko) 지지각을 갖는 기판을 이용한 반도체 패키지
KR20000025382A (ko) 적층형 반도체 패키지
KR200278534Y1 (ko) 칩 크기 패키지
KR20000040734A (ko) 적층형 마이크로 비지에이 패키지
KR940003374B1 (ko) 반도체소자 패키지
KR19990065599A (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
KR100708050B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee