KR100587055B1 - Ｂｇａ 패키지 스택의 싱규레이션을 위한 플렉시블 테이프 및 그를 사용한 ｂｇａ 패키지 제조방법 - Google Patents

Ｂｇａ 패키지 스택의 싱규레이션을 위한 플렉시블 테이프 및 그를 사용한 ｂｇａ 패키지 제조방법 Download PDF

Info

Publication number
KR100587055B1
KR100587055B1 KR1020020052753A KR20020052753A KR100587055B1 KR 100587055 B1 KR100587055 B1 KR 100587055B1 KR 1020020052753 A KR1020020052753 A KR 1020020052753A KR 20020052753 A KR20020052753 A KR 20020052753A KR 100587055 B1 KR100587055 B1 KR 100587055B1
Authority
KR
South Korea
Prior art keywords
package
tape
singulation
flexible tape
slot hole
Prior art date
Application number
KR1020020052753A
Other languages
English (en)
Other versions
KR20040022295A (ko
Inventor
박명근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020052753A priority Critical patent/KR100587055B1/ko
Publication of KR20040022295A publication Critical patent/KR20040022295A/ko
Application granted granted Critical
Publication of KR100587055B1 publication Critical patent/KR100587055B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

본 발명은 BGA 패키지를 스택하는데 사용되는 플렉시블 테이프 및 그를 사용한 BGA 패키지 제조방법에 관한 것이다.
종래에는 언더필 공정과 폴딩 공정에서 생기는 필렛이 패키지 외측으로 돌출 형성되므로 싱규레이션(singulation) 공정에 방해가 되고 사이즈가 그 필렛만큼 커지는 단점이 있었다. 이에 따라 본 발명은 테이프에서 얼라인이 가능하도록 폴딩되는 외측 부분에 얼라인 홀을 형성하고, 스택하고자 하는 BGA 패키지의 외곽 사이즈에 의한 싱규레이션 라인을 포함하도록 소정폭의 슬롯홀(slot hole)을 형성하며, 그 슬롯홀의 각 모서리에 각각 타이바(tiebar)를 형성하여 분리가 용이하도록 구성함에 특징이 있다. 또한 이를 이용하여 패키지 스택을 하는 경우에, 상기 슬롯홀을 통해서 언더필을 수행하여 그 언더필 필렛과, 폴딩시의 접착제 필렛을 패키지 내측에 위치되게 하며, 타이바를 이용하여 기계적인 힘만으로 절단하므로 싱규레이션이 용이하고 공정이 단순해진다.
BGA, 패키지, 플렉시블 테이프, 필렛

Description

ＢＧＡ 패키지 스택의 싱규레이션을 위한 플렉시블 테이프 및 그를 사용한 ＢＧＡ 패키지 제조방법{Flexible tape for singulation of BGA package stack and method for fabricating BGA package using the same}
도 1은 종래의 플렉시블 테이프를 사용한 BGA 스택의 구조도.
도 2는 본 발명에 의한 플렉시블 테이프의 구성도.
도 3의 (a) 내지 (d)는 본 발명에 의한 플렉시블 테이프의 타이바 예시도.
도 4a 내지 도 4f는 본 발명에 의한 플렉시블 테이프를 사용한 BGA 스택 패키지 제조공정도.
도 5는 본 발명의 다른 실시 예를 보인 BGA 스택 패키지의 폴링 공정도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 플렉시블 테이프 100a : 테이프의 스크랩 영역
100b : 테이프의 패키지 포함영역
110 : 얼라인 홀 120, 120a, 120b : 슬롯홀
130, 130a∼130d : 타이바 200, 200a, 200b : BGA 패키지
301 : 필렛 400, 400a : 접착제
500 : 다이본더 501 : 다이본더의 핀
600 : 진공지그 700 : 히팅블럭
본 발명은 BGA 스택(STACK)에서 싱규레이션(singulation)을 위한 플렉시블 테이프(Flexible Tape) 및 그를 사용한 패키지 제조방법에 관한 것이다.
일반적으로 BGA를 스택하는 여러 방법 중에 플렉시블 테이프를 폴딩(folding)하는 방법이 있다. 스택하는 공정중 언더필(underfill)공정과 패키지와 테이프를 폴딩 접착하는 접착(attach)공정이 있는데, 그 공정에서 필렛(fillet)이 발생한다.
도 1은 종래의 플렉시블 테이프를 사용한 BGA 스택의 구조도이다. 두 개의 BGA 패키지(1)(2)가 플렉시블 테이프(3)를 사이에 두고 스택되어 언더필 되고, 상기 플렉시블 테이프(3)가 폴딩된 후, 싱규레이션을 이룬 구조이다.
그런데, 언더필 공정에서 패키지의 외측으로 언더필 필렛(5)이 돌출 형성되며, 테이프 폴딩 접착 공정에서 접착제 필렛(6)이 역시 돌출 형성되고, 필렛이 없을 경우 패키지를 최소화하는 싱규레이션 라인(A)에 비해 외측으로 필렛 크기만큼 커진 싱규레이션 라인(B)이 기존 BGA 스택의 싱규레이션 라인이 된다.
따라서 상기와 같은 필렛(5)(6)으로 인해, 싱규레이션 공정을 자동화 할 수 없는 원인이 되고 패키지 사이즈도 필렛을 포함하므로 부득이 커진다.
상기 종래 기술에서와 같이 공정중에 발생하는 언더필 및 접착제의 필렛을 스택되는 패키지 밖으로 나오지 않도록 해야 패키지 사이즈를 줄 일수 있다. 또 플렉시블 테이프가 폴딩되면서 2겹이 되면 싱규레이션 할 수 없으므로 공정에 지장을 주지 않는 범위에서 싱규레이션을 용이하도록 할 필요가 있다.
본 발명은 이러한 종래 문제점을 해결하기 위한 것으로, 필렛을 제거하기 위한 방안으로 필렛의 형성이 패키지의 안쪽에 생길 수 있도록 테이프의 접착 면적을 패키지 사이즈 보다 줄인다. 또한, 싱규레이션을 기계적인 연속작업에서 할 수 있도록 싱규레이션 되는 라인에 적당한 사이즈와 개수의 타이바(tiebar)를 디자인하여 기계적 힘(mechanical force)에 의한 뜯김으로 싱규레이션을 가능하게 하여 문제점을 해결하고자 한다.
상기 목적을 달성하기 위한 본 발명은, BGA 패키지를 스택하는데 사용되는 플렉시블 테이프에 소정의 패턴을 형성한다.
테이프에 형성하는 패턴은, 테이프에서 얼라인이 가능하도록 폴딩되는 외측 부분에 얼라인 홀을 형성하고, 스택하고자 하는 BGA 패키지의 외곽 사이즈에 의한 싱규레이션 라인을 포함하도록 소정폭의 슬롯홀(slot hole)을 형성하며, 그 슬롯홀의 각 모서리에 각각 타이바(tiebar)를 형성하여 분리가 용이하도록 구성함에 특징이 있다.
또한, 상기 패턴을 형성한 플렉시블 테이프를 사용하여 스택 구조의 BGA 패키지 제조방법은, 얼라인홀, 슬롯홀 및 타이바를 형성한 플렉시블 테이프에 제1패키지를 실장하여 상기 슬롯홀을 통해 언더필하는 공정과; 제1패키지에 대응해서 제2패키지를 실장하여 상기 슬롯홀을 통해서 언더필하는 공정과; 상기 테이프를 폴딩시켜 접착제를 사용하여 패키지와 접착시키는 폴딩 공정과; 폴딩 공정후 기계적인 힘으로 상기 테이프의 타이바를 절단하여 싱규레이션 하는 공정을 포함함에 특징이 있다. 상기 언더필 공정과 폴딩공정에서 발생되는 언더필 필렛과 접착제 필렛이 슬롯홀로 인해 패키지 외곽라인 안쪽에 위치되도록 함에 특징이 있다.
또한, 상기 폴딩공정에서, 먼저 테이프 폴딩시 위쪽에 위치되는 부분의 타이바를 절단한 후, 진공지그로 패키지를 잡고서 히팅블럭을 이용해 하면을 히팅하면서 스냅 큐어용 접착제를 사용하여 폴딩된 테이프를 패키지에 접착시키고, 이후 기계적인 힘으로 싱규레이션 하여 제작할 수도 있다.
이하, 본 발명의 실시 예를 첨부된 도면을 참조해서 상세히 설명하면 다음과 같다.
도 2는 본 발명에 의한 플렉시블 테이프의 구성도이다. 플렉시블 테이프(100)에 있어서, BGA 패키지 스택을 위한 영역의 외측에 얼라인을 위해 형성된 복수개의 얼라인홀(110)과, 패키지(200)의 외곽 사이즈에 따른 싱규레이션 라인(201)을 포함하도록 형성된 소정폭의 슬롯홀(slot hole)(120)과, 그 슬롯홀(120)의 각 모서리에 각각 형성된 다수의 타이바(tiebar)(130)를 포함하여 구성된다.
상기 얼라인홀(110)은, 테이프(100)에서 얼라인이 가능하도록 하기 위한 것 으로, 얼라인홀(110)의 위치를 폴딩되는 외측 편에 위치시키는 이유는, 테이프(100)가 가지는 탄성이 있으므로 원래의 위치로 돌아가지 못하게 하기 위함이다.
상기 슬롯홀(120)은, 싱규레이션 라인(201)을 포함하도록 길게 뚫어 형성한 것으로, 첫째 싱규레이션 라인을 대부분 제거하고 패키지(200) 각 모서리에 타이바(130)를 남겨두어 싱규레이션 공정을 단순화하기 위함이고, 둘째, 슬롯홀(120)을 패키지(200) 안쪽으로 일부 들어가게 함으로써, 언더필이나 접착공정에서 발생하는 필렛이 패키지(200) 내부에 위치하게 하기 위함이다. 이로 인해 패키지 사이즈를 크게 하지 않고 필렛으로 인한 싱규레이션공정을 방해하지 않도록 하기 위한 것이다.
상기 타이바(130)는, 슬롯홀(120)의 각 모서리에 형성한 것으로서, 펀칭이나 소우잉(Sawing)에 의한 분리가 아닌 기계적인 힘만으로 단순하게 타이바(130)를 끊어서 분리할 수 있도록 설계한다. 타이바(130)의 모양은 싱규레이션 공정에서 패키지의 남는 부분과 스크랩(Scrap)되는 부분이 분리가 용이하도록 용도에 따라 다양한 형태로 구성할 수 있다. 그리고, 타이바(130)는 모서리뿐만 아니라 패키지의 가로방향에 대해서도 임의의 위치에 타이바를 형성하여 슬롯홀(120)의 내측에 있는 패키지 영역이 지지될 수 있도록 하되, 기계적 힘에 의해 쉽게 끊어져 분리될 수 있도록 한다.
도 3의 (a) 내지 (d)는 본 발명에 의한 플렉시블 테이프의 타이바 예시도이다.
도 3의 (a)와 같이 테이프(100)에서 패키지의 싱규레이션 라인(201)을 포함하여 형성된 슬롯홀(120)이 모서리 부분에서 대각선 방향으로 분리되어 대각선 타이바(130a)가 남겨진 형태이고, 도 3의 (b)는 상기 대각선 분리 형태에서 슬롯 홈(120)의 단면에 굴곡을 주어 좁은 영역이 있는 대각선 타이바(130b)가 형성되어 좀더 분리가 용이하게 한 형태이다. 도 3의 (c)는 슬롯홀(120)이 모서리의 양측에서 각각 분리되어 분리 슬롯홀(120a)이 형성되고 그 분리영역이 남겨져 타이바(130c)가 형성된 형태이다. 도 3의 (d)는 모서리 부분에 분리된 원형 슬롯 홈(120b)이 형성되어 그 분리영역에 남겨진 영역이 타이바(130d)가 되도록 형성한 것이다. 이와 같이 타이바(130)는 테이프(100)에서 패키지 영역의 남겨지는 영역(100b)과 패키지 영역 외곽 즉, 슬롯홀(120)의 외곽 영역인 스크랩 영역(100a)이 지지되게 함과 아울러 분리시 쉽게 분리할 수 있도록 다양한 디자인을 할 수 있다. 또한 타이바(130)는 모서리 부분뿐 만 아니라 필요에 따라서는 임의의 위치에도 형성한다.
이와 같은 형태의 패턴을 형성한 플렉시블 테이프를 사용하여 2개의 BGA 패키지를 스택시켜 싱규레이션 하는 실시 예를 첨부된 도면을 참조해서 상세히 설명하면 다음과 같다.
도 4a 내지 도 4g는 본 발명에 의한 플렉시블 테이프를 사용한 BGA 스택 패키지의 제조공정도이다.
도 4a와 같이 본 발명에 의해 얼라인홀(110), 슬롯홀(120) 및 타이바(130)를 소정의 패턴으로 형성한 플렉시블 테이프(100)에 제1패키지(200a)를 실장한다. 이 때패키지(200a)의 외곽선인 싱규레이션라인이 슬롯홀(120)의 중심선으로서 위치되도록 얼라인 한다.
도 4b와 같이, 테이프(100)의 슬롯홀(120)을 통해서 언더필(underfill)하고, 도 4c와 같이 언더필을 경화(cure)시킨다. 이때 슬롯홀(120)을 이용하여 언더필 하게 되면, 패키지 외곽라인 안쪽으로 슬롯홀(120)이 일부 들어가 있으므로 도 4c와 같이 필렛(301)이 패키지 외곽 라인의 안쪽에 형성된다.
도 4d와 같이 제2패키지(200b)를 얼라인하여 올려놓고, 도 4e와 같이 슬롯홀(120)을 통해서 언더필을 한 후, 경화시킨다. 이때 필렛(301)은 패키지(200)의 외부로 나오지 않도록 언더필량을 조절한다. 다라서 도 4e와 같이 상하 패키지(200a)(200b)의 접합 부분에서 필렛(301)이 패키지 내측에 위치된다.
이후 도 4f와 같이 얼라인홀(110)을 다이본더(500)의 핀(501)에 끼워서 테이프(100)를 패키지에 폴딩(folding)하고 접착제(400)를 사용하여 접착한다. 이때 테이프(100)와 패키지(200)를 접착하는데 사용되는 접착제(400)는 위의 언더필과 같이 슬롯홀(120)을 이용해 필렛(301)이 패키지 외곽라인 안쪽에 형성되도록 한다.
그리고, 도 4g와 같이, 상기 테이프(100)의 패턴에서 고려된 타이바(130)를 기계적인 힘으로 싱규레이션 하여 스택 패키지를 완성한다. 완성된 패키지의 사이즈는 필렛(301)이 패키지(200) 외곽라인 안쪽에 형성되어 있기 때문에 스택하고자 했던 패키지 사이즈 보다 크지 않게 된다.
한편, 도 5는 본 발명에 의한 플렉시블 테이프를 사용한 BGA 패키지의 다른 실시 예를 보인 것으로, 이는 폴딩 및 싱규레이션 공정이 다른 것이다. 도 4a에서 도 4e와 같이 얼라인홀과 슬롯홀 및 다수의 타이바를 형성한 플렉시블 테이프(100)에 제1패키지(200a)를 실장하여 언더필하고, 다시 제2패키지(200b)를 실장하여 언더필 한다. 이후, 폴딩시의 위쪽에 있는 테이프의 타이바(130)를 절단하고, 도 5와 같이, 스냅 큐어(Snap Cure)용 접착제(400a)(경화 시간이 1분 미만)를 디스팬싱(dispensing)하고, 패키지(200)를 진공지그(vacuum jig)(600)로 잡아 접착한다. 이때 접착제(400a)를 스냅 큐어하기 위해 아래면에 히팅블럭(700)을 위치시켜 히팅한다. 마지막으로 기계적인 힘에 의해 싱규레이션하여 패키지를 분리한다.
상기와 같이 이루어진 본 발명은 플렉시블 테이프를 사용한 FBGA 스택 패키지를 구성하는데 있어서 테이프의 디자인을 최적화하여 불필요한 필렛을 패키지 안쪽에 위치하게 함으로써, 패키지 사이즈가 커지는 것을 방지하고, 싱규레이션 라인에 적당하게 타이바를 설치하여 싱규레이션 공정을 단순하게 하여 양산이 가능한 효과가 있다.

Claims (6)

  1. BGA 패키지 스택에서 사용되는 플렉시블 테이프에 있어서,
    다이본더 핀과의 얼라인을 위해 형성된 복수개의 얼라인 홀과,
    패키지의 싱규레이션 라인 영역을 포함하도록 형성된 소정폭의 슬롯홀과,
    그 슬롯홀의 각 모서리에 각각 형성되어 스크랩될 부분과 패키지에 포함될 부분을 연결하는 다수의 타이바를 포함하여 구성된 것을 특징으로 하는 BGA 패키지 스택의 싱규레이션을 위한 플렉시블 테이프.
  2. 제 1 항에 있어서, 상기 슬롯홀은,
    싱규레이션 라인을 따라 형성되고, 각 모서리에 타이바를 남겨두며, 언더필 공정 및 폴딩 공정에서 생기는 필렛이 패키지의 내측에 위치될 수 있도록 패키지 영역의 안쪽으로 일부 들어가는 소정 폭으로 형성된 것을 특징으로 하는 BGA 패키지 스택의 싱규레이션을 위한 플렉시블 테이프.
  3. 제 1 항에 있어서, 상기 타이바는,
    슬롯홀의 모서리 부분뿐만 아니라 패키지의 가로방향에 대해서도 임의의 위치에 형성되며, 슬롯홀에 의해 분리되는 패키지에 포함되는 부분과 스크랩(Scrap) 되는 부분을 연결하되, 기계적 힘에 의해 쉽게 끊어져 분리될 수 있도록 구성된 것을 특징으로 하는 BGA 패키지 스택의 싱규레이션을 위한 플렉시블 테이프.
  4. 플렉시블 테이프를 사용하여 스택 구조의 BGA 패키지를 제조하는 방법에 있어서,
    얼라인홀, 슬롯홀 및 타이바를 형성한 플렉시블 테이프에 제1패키지를 실장하여 상기 슬롯홀을 통해 언더필하는 공정과;
    제1패키지에 대응해서 제2패키지를 실장하여 상기 슬롯홀을 통해서 언더필하는 공정과;
    상기 테이프를 폴딩시켜 접착제를 사용하여 패키지와 접착시키는 폴딩 공정과;
    폴딩 공정후 기계적인 힘으로 상기 테이프의 타이바를 절단하여 싱규레이션 하는 공정을 포함하는 것을 특징으로 하는 플렉시블 테이프를 사용한 BGA 패키지 제조방법.
  5. 제 4 항에 있어서, 상기 언더필 공정과 폴딩공정에서 발생되는 언더필 필렛과 접착제 필렛이 슬롯홀로 인해 패키지 외곽라인 안쪽에 위치되도록 경화시키는 것을 특징으로 하는 플렉시블 테이프를 사용한 BGA 패키지 제조방법.
  6. 제 4 항에 있어서,
    상기 폴딩공정에서, 테이프 폴딩시 위쪽에 위치되는 부분의 타이바를 절단한 후, 진공지그로 패키지를 잡고서 히팅블럭을 이용해 하면을 히팅하면서 스냅 큐어용 접착제를 사용하여 폴딩된 테이프를 패키지에 접착시키고, 이후 기계적인 힘으로 싱규레이션 하는 것을 특징으로 하는 플렉시블 테이프를 사용한 BGA 패키지 제조방법.
KR1020020052753A 2002-09-03 2002-09-03 Ｂｇａ 패키지 스택의 싱규레이션을 위한 플렉시블 테이프 및 그를 사용한 ｂｇａ 패키지 제조방법 KR100587055B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020052753A KR100587055B1 (ko) 2002-09-03 2002-09-03 Ｂｇａ 패키지 스택의 싱규레이션을 위한 플렉시블 테이프 및 그를 사용한 ｂｇａ 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020052753A KR100587055B1 (ko) 2002-09-03 2002-09-03 Ｂｇａ 패키지 스택의 싱규레이션을 위한 플렉시블 테이프 및 그를 사용한 ｂｇａ 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR20040022295A KR20040022295A (ko) 2004-03-12
KR100587055B1 true KR100587055B1 (ko) 2006-06-07

Family

ID=37326132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020052753A KR100587055B1 (ko) 2002-09-03 2002-09-03 Ｂｇａ 패키지 스택의 싱규레이션을 위한 플렉시블 테이프 및 그를 사용한 ｂｇａ 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR100587055B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990026753A (ko) * 1997-09-26 1999-04-15 구본준 마이크로 비지에이 패키지
JP2000307037A (ja) * 1999-04-22 2000-11-02 Sony Corp 半導体デバイス部品の実装構造およびその実装方法
KR20010011310A (ko) * 1999-07-27 2001-02-15 윤종용 적층 패키지의 제조 방법
KR20020055573A (ko) * 2000-12-28 2002-07-09 윌리엄 비. 켐플러 기판 상에서의 수직 어셈블리를 위해 폴딩된 상호접속기상에 적층된 칩-스케일 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990026753A (ko) * 1997-09-26 1999-04-15 구본준 마이크로 비지에이 패키지
JP2000307037A (ja) * 1999-04-22 2000-11-02 Sony Corp 半導体デバイス部品の実装構造およびその実装方法
KR20010011310A (ko) * 1999-07-27 2001-02-15 윤종용 적층 패키지의 제조 방법
KR20020055573A (ko) * 2000-12-28 2002-07-09 윌리엄 비. 켐플러 기판 상에서의 수직 어셈블리를 위해 폴딩된 상호접속기상에 적층된 칩-스케일 패키지

Also Published As

Publication number Publication date
KR20040022295A (ko) 2004-03-12

Similar Documents

Publication Publication Date Title
KR100927319B1 (ko) 스탬핑된 리드프레임 및 그 제조 방법
US7485955B2 (en) Semiconductor package having step type die and method for manufacturing the same
JPH0362561A (ja) リード・フレームと集積回路を組立てる方法
WO2009025974A3 (en) Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
US20080003718A1 (en) Singulation Process for Block-Molded Packages
US6838753B2 (en) Lead-frame strip and method of manufacturing semiconductor packages using the same
KR100587055B1 (ko) Ｂｇａ 패키지 스택의 싱규레이션을 위한 플렉시블 테이프 및 그를 사용한 ｂｇａ 패키지 제조방법
CN210607189U (zh) 半导体封装结构及封装体
CN102651360B (zh) 一种可铜线键接的封装体结构及其制作方法
CN206259335U (zh) 半导体装置
JP2003068962A (ja) 半導体装置製造用のフレームおよび半導体装置の製造方法
JPH04255260A (ja) リードフレーム及び半導体装置の製造方法
KR101550551B1 (ko) 적층형 반도체 패키지용 웨이퍼의 커팅방법
CN216311755U (zh) 多芯片半导体封装结构及其隔离器
US7220619B2 (en) Process of cutting electronic package
US20240105537A1 (en) Mold, lead frame, method, and electronic device with exposed die pad packaging
CN218498065U (zh) 半导体器件
US20220110213A1 (en) Mechanical support within moulded chip package
JP2011101065A (ja) 半導体装置
US6885037B1 (en) IC package with stacked sheet metal substrate
US7183631B2 (en) Package structure module of bump posited type lead frame
KR100705249B1 (ko) 반도체 패키지 제조용 리드프레임
KR100193138B1 (ko) 복 수개의 공기 흡착 구멍을 갖는 다이 네스트 및 그를 이용한 절단 장치
JP3825176B2 (ja) 電子部品のテーピング装置
JP2990455B2 (ja) 集積回路装置とその製造方法及び製造装置及び梱包ケース

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee