CN216311755U - 多芯片半导体封装结构及其隔离器 - Google Patents
多芯片半导体封装结构及其隔离器 Download PDFInfo
- Publication number
- CN216311755U CN216311755U CN202122527811.5U CN202122527811U CN216311755U CN 216311755 U CN216311755 U CN 216311755U CN 202122527811 U CN202122527811 U CN 202122527811U CN 216311755 U CN216311755 U CN 216311755U
- Authority
- CN
- China
- Prior art keywords
- isolator
- substrate
- chip semiconductor
- metal body
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000003292 glue Substances 0.000 claims abstract description 8
- 238000005253 cladding Methods 0.000 claims description 13
- 238000007789 sealing Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 abstract description 8
- 238000000576 coating method Methods 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型为多芯片半导体封装结构及其隔离器。该多芯片半导体封装结构包括基板、隔离器、数个芯片及绝缘胶。隔离器设置在基板上并分隔基板为第一功能区及第二功能区,隔离器包含绝缘塑料及金属片,金属片包含金属本体及数个接脚,绝缘塑料包含包覆金属本体两端的支撑部及包覆部,支撑部抵置在基板上从而使隔离器立设于基板,包覆部包覆金属本体并外露出接脚以导接基板。数个芯片包含设置在第一功能区的第一芯片及设置在第二功能区的第二芯片。绝缘胶填注在基板上并封合隔离器及芯片。借此,多芯片半导体封装结构具有小型、轻量等特点,并降低制作时间及成本。
Description
技术领域
本实用新型是有关于半导体封装,尤其是指一种多芯片半导体封装结构及其隔离器。
背景技术
随着半导体技术的发展,集成电路逐渐朝多功能、高密度的方向设计,其是设置将多个芯片结合在基板上进行封装,以同时实现多种不同的功能如通讯、蓝牙等,并使产品具有小型、轻量等特点。
另外,多芯片半导体封装结构是在相邻芯片之间设置隔离器来阻隔芯片之间的噪声传递,以避免受到相互干扰的影响,进而维持各芯片的原有功能。再者,传统多芯片半导体封装结构的隔离器为一金属盒体,该金属盒体内部设有用以吸收噪声的一金属片,再灌胶令金属片插立在金属盒体内,最后再对金属盒体进行研磨至所需要的平面度,据以完成隔离器的设置。
然而,前述隔离器的设置耗费材料,且金属盒体的体积会占用较多的基板空间,此外在加工时较难掌握共面度,导致制作上耗时费力,故有待加以改善。
实用新型内容
本实用新型的一目的,在于提供一种多芯片半导体封装结构及其隔离器,其是具有小型、轻量等特点,并能够降低制作时间及成本。
为了达成上述的目的,本实用新型为一种多芯片半导体封装结构,包括基板、隔离器、数个芯片及绝缘胶。隔离器设置在基板上并分隔基板为第一功能区及第二功能区,隔离器包含绝缘塑料及立设在绝缘塑料中的金属片,金属片包含金属本体及自金属本体延伸的数个接脚,绝缘塑料包含包覆金属本体两端的一对支撑部及连接该对支撑部的包覆部,支撑部抵置在基板上从而使隔离器立设于基板,包覆部包覆金属本体并外露出接脚以导接基板;数个芯片包含设置在第一功能区的第一芯片及设置在第二功能区的第二芯片。绝缘胶填注在基板上并封合隔离器及芯片。
为了达成上述的目的,本实用新型为一种多芯片半导体封装结构的隔离器,包括绝缘塑料及立设在绝缘塑料中的金属片,该金属片包含金属本体及自金属本体延伸的数个接脚,绝缘塑料包含包覆金属本体两端的一对支撑部及连接该对支撑部的包覆部,包覆部包覆金属本体并外露出该数个接脚。
相较于已知技术,本实用新型的多芯片半导体封装结构的隔离器包含绝缘塑料及立设在绝缘塑料中的金属片,绝缘塑料包覆金属片并外露出接脚以导接基板。另外,绝缘塑料及金属片可通过一体射出成型的方式构成,后续再对绝缘塑料的顶面进行加工研磨,以达到自动化制程所需要的平面度。相较于传统隔离器需对金属盒体进行研磨至所需要的平面度而在加工作业上较耗时费力,本实用新型的隔离器对绝缘塑料进行研磨加工时较为省时省力,故可大幅降低制程时间及成本。据此,隔离器中的金属片所吸收到的噪声可通过接脚传导至基板再予以接地。借此达到将多种不同功能的芯片作整合封装,使产品具有小型、轻量等特点,增加使用上的实用性。
附图说明
图1为本实用新型的多芯片半导体封装结构的隔离器的立体外观示意图。
图2为本实用新型的多芯片半导体封装结构的隔离器的剖视图。
图3为本实用新型的多芯片半导体封装结构的隔离器的使用示意图。
图4为本实用新型的隔离器与基板的结合示意图。
图5为本实用新型的多芯片半导体封装结构的组合剖视图。
附图中的符号说明:
1: 隔离器;
2: 多芯片半导体封装结构;
10: 绝缘塑料;
11: 支撑部;
110: 支撑宽度;
12: 包覆部;
120: 包覆宽度;
121: 包覆顶面;
13: 凹沟;
20: 金属片;
21: 金属本体;
211: 第一侧边;
212: 第二侧边;
22: 接脚;
23: 开槽;
24: 嵌槽;
30: 基板;
31: 第一功能区;
32: 第二功能区;
40: 芯片;
41: 第一芯片;
42: 第二芯片;
50: 绝缘胶;
60: 焊料。
具体实施方式
有关本实用新型的详细说明及技术内容,配合图式说明如下,然而所附图式仅提供参考与说明用,并非用来对本实用新型加以限制。
请参照图1及图2,分别为本实用新型的隔离器的立体外观示意图及剖视图。本实用新型多芯片半导体封装结构的隔离器1包括一绝缘塑料10及立设在该绝缘塑料10中的一金属片20。该金属片20包含一金属本体21及自该金属本体21延伸的数个接脚22。该绝缘塑料10包含包覆该金属本体21两端的一对支撑部11及连接该对支撑部11的一包覆部12。该包覆部12是包覆该金属本体21并外露出该数个接脚22。该数个接脚22可在后续封装结构中作为接地之用。
要说明的是,该支撑部11具有一支撑宽度110,该包覆部12具有一包覆宽度120。该支撑宽度110大于该包覆宽度120从而使该隔离器1能够安置在一平面上。
更详细地说,该金属本体21包含位于相对侧的一第一侧边211及一第二侧边212。该数个接脚22包含数个凸片221并间隔设置在该第一侧边211。此外,该金属片20包含位于相邻接脚22之间的数个开槽23。该包覆部12是盖覆各该开槽23的底面并外露出各该接脚22的外端。
此外,该金属片20包含间隔设置在该第二侧边212的数个嵌槽24,该数个嵌槽24的设置可增加该金属片20及该绝缘塑料10之间的结合力。该包覆部12是盖覆该数个嵌槽24并对应在该数个嵌槽24的位置形成数个包覆顶面121。该数个包覆顶面121的设置可在后续自动封装作业中提供机械手臂作为吸取面之用。
另外要说明的是,该绝缘塑料10及该金属片20可通过一体射出成型的方式构成该隔离器1,后续再对该隔离器1的包覆顶面121进行加工研磨,以达到自动化制程所需要的平面度。值得注意的是,由于该包覆顶面121是由绝缘塑料制成,故利于进行加工研磨至所需要的平面度,并可降低制程时间及成本。
再者,该绝缘塑料10包含形成在相邻的包覆顶面121之间的数个凹沟13。该数个凹沟13的设置可在后续封装作业的灌胶制程中作为流道之用。
请另参照图3至图5,分别为本实用新型的多芯片半导体封装结构的隔离器的使用示意图、隔离器与基板的结合示意图及多芯片半导体封装结构的组合剖视图。本实用新型的隔离器1是用于多芯片半导体封装结构2中。该多芯片半导体封装结构2包括一基板30及设置在该基板30上的一隔离器1、数个芯片40及一绝缘胶50。更详细描述该多芯片半导体封装结构2如后。
该隔离器1的结构如前述,于此不再赘述。此处仅就该隔离器1相对于其他组件的结合关系作进一步描述。
如图3所示,本实施例中,该隔离器1设置在该基板30上并分隔该基板30为一第一功能区31及一第二功能区32。该数个芯片40包含设置在该第一功能区31的一第一芯片41及设置在该第二功能区32的一第二芯片42。
请参照图4,该对支撑部11抵置在该基板30上从而使该隔离器1立设于该基板30上。于本实施例中,该隔离器1通过焊料60将该数个接脚22结合在该基板30上。据此,该金属片20所吸收到的噪声可通过该数个接脚22传导至该基板30后予以接地。
再参照图5,该绝缘胶50填注在该基板30上并封合该隔离器1及该数个芯片40 (参图3)。具体而言,该绝缘胶50是填布在该金属片20的开槽23及该绝缘塑料10的凹沟13中并包覆该隔离器1。要说明的是,该绝缘胶50可利用治具而灌注在该基板30上,且该绝缘胶50在灌注的过程中可流经该绝缘塑料10的凹沟13而填布该第一功能区31及该第二功能区32,并达到完全封合该隔离器1的目的。
以上所述仅为本实用新型的较佳实施例,并非用以限定本实用新型的专利范围,其他运用本实用新型的专利精神的等效变化,均应俱属本实用新型的专利范围。
Claims (10)
1.一种多芯片半导体封装结构,其特征在于,包括:
一基板;
一隔离器,设置在该基板上并分隔该基板为一第一功能区及一第二功能区,该隔离器包含一绝缘塑料及立设在该绝缘塑料中的一金属片,该金属片包含一金属本体及自该金属本体延伸的数个接脚,该绝缘塑料包含包覆该金属本体两端的一对支撑部及连接该对支撑部的一包覆部,该对支撑部抵置在该基板上从而使该隔离器立设于该基板,该包覆部包覆该金属本体并外露出该数个接脚以导接该基板;
数个芯片,包含设置在该第一功能区的一第一芯片及设置在该第二功能区的一第二芯片;以及
一绝缘胶,填注在该基板上并封合该隔离器及该数个芯片。
2.根据权利要求1所述的多芯片半导体封装结构,其特征在于,该金属本体包含位于相对侧的一第一侧边及一第二侧边,该数个接脚包含数个凸片并间隔设置在该第一侧边。
3.根据权利要求2所述的多芯片半导体封装结构,其特征在于,该金属片包含位于相邻接脚之间的数个开槽,该包覆部盖覆各该开槽的底面并外露出各该接脚的外端。
4.根据权利要求3所述的多芯片半导体封装结构,其特征在于,该金属片包含间隔设置在该第二侧边的数个嵌槽,该包覆部盖覆该数个嵌槽并对应在该数个嵌槽的位置形成数个包覆顶面。
5.根据权利要求4所述的多芯片半导体封装结构,其特征在于,该隔离器包含形成在相邻的包覆顶面之间的数个凹沟,该绝缘胶填布在该数个开槽及该数个凹沟中并包覆该隔离器。
6.根据权利要求1所述的多芯片半导体封装结构,其特征在于, 该支撑部具有一支撑宽度,该包覆部具有一包覆宽度,该支撑宽度大于该包覆宽度从而使该隔离器安置在该基板上。
7.一种多芯片半导体封装结构的隔离器,其特征在于,包括一绝缘塑料及立设在该绝缘塑料中的一金属片,该金属片包含一金属本体及自该金属本体延伸的数个接脚,该绝缘塑料包含包覆该金属本体两端的一对支撑部及连接该对支撑部的一包覆部,该包覆部包覆该金属本体并外露出该数个接脚。
8.根据权利要求7所述的多芯片半导体封装结构的隔离器,其特征在于,该金属本体包含位于相对侧的一第一侧边及一第二侧边,该数个接脚包含数个凸片并间隔设置在该第一侧边;该金属片包含位于相邻接脚之间的数个开槽,该包覆部盖覆各该开槽的底面并外露出各该接脚的外端;及该金属片包含间隔设置在该第二侧边的数个嵌槽,该包覆部盖覆该数个嵌槽并对应在该数个嵌槽的位置形成数个包覆顶面。
9.根据权利要求8所述的多芯片半导体封装结构的隔离器,其特征在于,该绝缘塑料包含形成在相邻的包覆顶面之间的数个凹沟。
10.根据权利要求7所述的多芯片半导体封装结构的隔离器,其特征在于,该支撑部具有一支撑宽度,该包覆部具有一包覆宽度,该支撑宽度大于该包覆宽度从而使该隔离器能够安置在一平面上。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110206052U TWM619417U (zh) | 2021-05-26 | 2021-05-26 | 多晶片半導體封裝結構及其隔離器 |
TW110206052 | 2021-05-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216311755U true CN216311755U (zh) | 2022-04-15 |
Family
ID=79908398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122527811.5U Active CN216311755U (zh) | 2021-05-26 | 2021-10-20 | 多芯片半导体封装结构及其隔离器 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN216311755U (zh) |
TW (1) | TWM619417U (zh) |
-
2021
- 2021-05-26 TW TW110206052U patent/TWM619417U/zh unknown
- 2021-10-20 CN CN202122527811.5U patent/CN216311755U/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TWM619417U (zh) | 2021-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100887558B1 (ko) | 반도체 패키지 | |
KR20020061225A (ko) | 적층형 반도체 패키지 | |
KR20110124065A (ko) | 적층형 반도체 패키지 | |
TW201517216A (zh) | 具有多個封裝元件堆疊的模組 | |
US20080073779A1 (en) | Stacked semiconductor package and method of manufacturing the same | |
CN106298553A (zh) | 封装模组及其制作方法 | |
CN102158775B (zh) | 微机电系统麦克风封装结构及其形成方法 | |
CN103730444A (zh) | 封装组件及其制造方法 | |
CN216311755U (zh) | 多芯片半导体封装结构及其隔离器 | |
TW201508895A (zh) | 具有偏向堆疊元件的封裝模組 | |
CN210123730U (zh) | 半导体封装组件 | |
CN112216666B (zh) | 元器件电性连接方法及芯片封装 | |
TW201517241A (zh) | 具有偏向堆疊元件的封裝模組 | |
KR101474135B1 (ko) | 적층형 반도체 패키지 및 반도체다이 | |
CN113327918A (zh) | 一种多芯片封装结构及封装方法 | |
TW201526198A (zh) | 具有堆疊元件的封裝模組 | |
US8164200B2 (en) | Stack semiconductor package and method for manufacturing the same | |
KR101550551B1 (ko) | 적층형 반도체 패키지용 웨이퍼의 커팅방법 | |
US20080073772A1 (en) | Stacked semiconductor package and method of manufacturing the same | |
CN115249679B (zh) | 芯片封装结构及其制作方法 | |
CN214411193U (zh) | 一种封装天线结构及电子设备 | |
CN217035618U (zh) | 大功率半导体器件封装结构 | |
CN218385180U (zh) | 半导体封装结构 | |
KR100239703B1 (ko) | 3차원 반도체 패키지 및 그 제조방법 | |
CN212182316U (zh) | 一种无载体的半导体叠层封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |