KR20060079471A - 실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법 - Google Patents

실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20060079471A
KR20060079471A KR1020040117675A KR20040117675A KR20060079471A KR 20060079471 A KR20060079471 A KR 20060079471A KR 1020040117675 A KR1020040117675 A KR 1020040117675A KR 20040117675 A KR20040117675 A KR 20040117675A KR 20060079471 A KR20060079471 A KR 20060079471A
Authority
KR
South Korea
Prior art keywords
semiconductor package
lead frame
semiconductor
semiconductor chip
package
Prior art date
Application number
KR1020040117675A
Other languages
English (en)
Other versions
KR100657158B1 (ko
Inventor
이관율
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040117675A priority Critical patent/KR100657158B1/ko
Priority to US11/320,616 priority patent/US20060145313A1/en
Publication of KR20060079471A publication Critical patent/KR20060079471A/ko
Application granted granted Critical
Publication of KR100657158B1 publication Critical patent/KR100657158B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명에 따른 반도체 패키지 소자는, (A) 반도체 칩이 실장되는 다이 패드와, 반도체 칩을 외부와 전기적으로 연결하는 단자부를 포함하는 리드 프레임과, (B) 리드 프레임의 단자부와 반도체 칩을 전기적으로 연결하는 본딩 와이어와, (C) 반도체 칩, 리드 프레임의 다이 패드와 단자부, 본딩 와이어를 보호하는 패키지 몸체를 포함한다. 여기서, 단자부에는 반도체 패키지 소자를 외부와 전기적으로 연결하는 외부 접속 수단(예컨대, 솔더볼이나 솔더 범프)이 접합되어 있으며, 이 외부 접속부는 그 일부가 상기 패키지 몸체의 측면을 통해 바깥으로 돌출되어 있다. 따라서, 패키지 몸체의 상하부를 통한 실장 구조의 높이 증가는 발생하지 않는다.
이러한 실장 구조로 된 반도체 패키지 소자가 삽입될 수 있는 공간부를 회로기판에 마련한 다음, 회로기판의 공간부에 반도체 패키지 소자를 실장하면, 회로기판에 패키지 소자가 실장되더라도 패키지 소자로 인해 실장 높이가 증가하는 일은 생기기 아니한다.
반도체 패키지 소자, 실장 구조, 실장 높이, 솔더볼(solder ball)

Description

실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법{Semiconductor Package Device Having Reduced Mounting Height and Method for Manufacturing the Same}
도 1은 DIP (Dual In-line Package) 구조로 된 일반적인 반도체 패키지 소자의 분해 사시도.
도 2a~2c는 반도체 패키지 소자의 종래 실장 구조를 나타내는 단면도.
도 3a는 본 발명에 따른 반도체 패키지 소자의 내부 구조를 나타내는 평면 개략도이고, 도 3b와 도 3c는 도 3a에 나타낸 반도체 패키지 소자의 측면도와 정면도.
도 4는 본 발명에 따른 반도체 패키지 소자의 내부 구조를 나타내는 단면도.
도 5는 본 발명에 따른 반도체 패키지 소자를 회로기판에 실장한 상태를 나타내는 개략 평면도.
<도면의 주요 부호에 대한 설명>
30: 반도체 칩 32: 리드 프레임(lead frame)
33: 다이 패드(die pad) 34: 본딩 와이어
35: 단자부 36: 패키지 몸체
38: 외부 접속부(솔더볼: solder ball)) 70: 인쇄회로기판
72: 연결부 74: 공간부
100: 반도체 패키지 소자
본 발명은 반도체 조립 기술에 관한 것으로서, 좀 더 구체적으로는 외부 접속부가 패키지 몸체의 측면을 통해 돌출되도록 함으로써 반도체 패키지 소자의 실장 높이를 크게 줄일 수 있는 구조로 된 반도체 패키지 소자 및 그 제조 방법에관한 것이다.
반도체 조립 공정은 웨이퍼 제조를 통해 만든 반도체 소자를 개별 칩(chip)으로 분리한 다음, 리드 프레임과 개별 칩을 전기적으로 연결하고 리드 프레임의 전기적 연결 부위와 반도체 칩을 외부 환경으로부터 보호하는 패키지 몸체를 성형하는 공정으로 이루어진다. 조립 공정을 하기 전의 반도체 소자를 '반도체 칩 소자'라고 하고, 패키지 몸체가 형성된 소자를 '반도체 패키지 소자'라 한다.
도 1은 DIP (Dual In-line Package) 구조로 된 일반적인 반도체 패키지 소자의 분해 사시도이다.
도 1에서 보는 것처럼, 웨이퍼(도시하지 않음)에서 분리된 개별 반도체 칩 소자(10)를 리드 프레임(14)의 다이 패드(12, die pad)에 Ag-에폭시와 같은 접착제로 부착되어 있다. 리드 프레임(14)은 철계 합금 또는 구리 합금으로 되어 있고, 다이 패드(12)와 리드 프레임(14)의 리드와 다이 패드(12)는 이음대(tie bar)로 연결되어 있다. 리드 프레임(14)의 내부 리드는 반도체 칩 소자(10)와 본딩 와이어(16)를 통해 전기적으로 연결되어 있다. 본딩 와이어(16)는 예컨대 금(Au)으로 된 가는 선이다. 리드 프레임(14)의 내부 리드와 반도체 칩 소자는 예컨대, EMC (Epoxy Molding Compound)와 같은 플라스틱 수지로 된 패키지 몸체(18)에 의해 보호된다. 패키지 몸체(18)를 형성한 다음에는, 리드 프레임(14)의 외부 리드를 일정한 모양을 절곡한다. 외부 리드의 절곡은 패키지 소자(20)를 외부 소자(예컨대, 인쇄회로기판)에 실장하는 실장 구조에 따라 달라진다.
반도체 패키지 소자(20)의 실장 구조는 매우 다양한데, 예컨대 도 2a의 (a)와 (b)로 나타낸 것은 각각 DIP (Dual In-line Package) 실장 구조(20a), PGA (Pin Grid Array Package) 실장 구조(20b)이고, 도 2b에서 (a), (b), (c)로 나타낸 것은 각각 리드 프레임의 외부 리드가 J자 모양(20c), 갈매기 날개(gull-wing) 모양(20d), 토막형 단자 모양(20e)으로 된 구조이며, 도 2c는 리드 프레임의 외부 리드가 패키지 몸체(18) 밖으로 돌출되지 않고 표면에만 노출되도록 한 상태에서 예컨대, 주석-납 합금 또는 무연납으로 된 솔더(solder)를 사용하여 솔더링(soldering) 접합하는 구조(20f)이다.
이처럼, 다양한 구조의 반도체 패키지 소자(20)는 거의 모두 인쇄회로기판(25)에 실장된다. 따라서, 실장된 패키지 소자(20)가 수직 공간에서 차지하는 높이는 패키지 몸체(18)의 두께와 외부 리드의 절곡 구조 또는 외부 리드와 기판의 접합 구조가 갖는 높이를 합한 것이 된다. 따라서, 종래와 같은 형태의 패키지 실장 구조를 근본적으로 바꾸지 않는 한 패키지 실장 높이를 줄이는 데에는 한계가 있다.
본 발명의 목적은 패키지 실장 높이를 줄일 수 있는 새로운 실장 구조를 제시하는 것이다.
본 발명의 다른 목적은 전자 제품의 박형화를 구현할 수 있는 반도체 패키지 소자 및 그 제조 방법을 제공하는 것이다.
본 발명에 따른 반도체 패키지 소자는, (A) 반도체 칩이 실장되는 다이 패드와, 반도체 칩을 외부와 전기적으로 연결하는 단자부를 포함하는 리드 프레임과, (B) 리드 프레임의 단자부와 반도체 칩을 전기적으로 연결하는 본딩 와이어와, (C) 반도체 칩, 리드 프레임의 다이 패드와 단자부, 본딩 와이어를 보호하는 패키지 몸체를 포함한다. 여기서, 단자부에는 반도체 패키지 소자를 외부와 전기적으로 연결하는 외부 접속 수단(예컨대, 솔더볼이나 솔더 범프)이 접합되어 있으며, 이 외부 접속부는 그 일부가 상기 패키지 몸체의 측면을 통해 바깥으로 돌출되어 있다. 따라서, 패키지 몸체의 상하부를 통한 실장 구조의 높이 증가는 발생하지 않는다.
이러한 실장 구조로 된 반도체 패키지 소자가 삽입될 수 있는 공간부를 회로기판에 마련한 다음, 회로기판의 공간부에 반도체 패키지 소자를 실장하면, 회로기판에 패키지 소자가 실장되더라도 패키지 소자로 인해 실장 높이가 증가하는 일은 생기기 아니한다.
구현예
이하 도면을 참조로 본 발명의 구체적인 구현예에 대해 설명한다.
도 3a는 본 발명에 따른 반도체 패키지 소자의 내부 구조를 나타내는 평면 개략도이고, 도 3b와 도 3c는 도 3a에 나타낸 반도체 패키지 소자의 측면도와 정면도이며, 도 4는 본 발명에 따른 반도체 패키지 소자의 내부 구조를 나타내는 단면도이다.다.
도 3과 도 4에서 보는 것처럼, 본 발명의 반도체 패키지 소자(100)는 반도체 칩(30), 리드 프레임(32), 본딩 와이어(34), 패키지 몸체(36), 외부 접속부(38)를 포함한다. 리드 프레임(32)은 반도체 칩(30)이 실장되는 다이 패드(33)와 외부 접속부(38)가 접합되는 단자부(35)를 포함한다. 이 단자부(35)는 앞에서 설명했던 종래 반도체 패키지 소자의 리드 프레임 리드에 대응된다. 리드 프레임(32)은 철-니켈 합금이나 철-크롬 합금(예컨대, 합금-42(Alloy-42) 또는 29Ni-17Co-Fe 합금)으로 만들거나, 구리 합금으로 만들 수 있다. 리드 프레임(32)의 표면은 예컨대 금(Au)이나 은(Ag)으로 도금되어 전기적 특성을 좋게 할 수 있다.
본딩 와이어(34)는 반도체 칩(30)의 전극 패드(electrode pad, 도시하지 않음)와 리드 프레임(32)의 단자부(35)를 전기적으로 연결하는 금으로 된 가는 선 구조로 되어 있다. 본딩 와이어(34)는 반도체 칩(30)의 전극 패드에 볼 본딩(ball bodning)되며, 단자부(35)에는 웨지 본딩(wedge bonding)된다. 따라서, 반도체 칩(30) 내부에 형성되어 있는 회로 소자는 전극 패드, 본딩 와이어(34), 단자부(35)를 통해 외부와 전기적으로 연결될 수 있다.
패키지 몸체(36)는 조립 공정에서 반도체 칩과 본딩 와이어 및 반도체 칩의 전기적 연결 구조를 보호하는 역할을 하며, 습기나 오염 물질 등의 나쁜 환경으로부터 보호하고, 외부 접속용 단자부(35) 각각을 전기적으로 절연하는 역할을 하는데, 에폭시 수지 계열의 성형 재료를 사용하거나 실리콘 수지계 성형 재료를 사용할 수 있다.
패키지 몸체(36)는 도 4에서 보는 것처럼 하부 몸체(36a)와 상부 몸체(36b)로 구성되어 있는데, 하부 몸체(36a)는 에폭시 수지의 주입 성형법(transfer molding)으로 만들 수 있다. 즉, 다이 패드(31)에 반도체 칩(30)이 부착된 리드 프레임(32)을 금형에 장착한 다음, 예열한 액상 수지를 높은 압력과 열 분위기에서 가압하여 금형 캐비티 속으로 주입하여 열경화 반응에 의해 에폭시 수지가 하부 몸체(36a)로 성형되도록 한다.
하부 몸체(36a)를 성형한 다음에는 단자부(35)에 외부 접속부(38)를 접합하는데, 외부 접속부(38)로는 도 3과 도 4에 나타낸 것처럼 공 모양으로 된 솔더볼(solder ball)을 사용할 수 있다. 솔더볼(38)은 주석-납(Sn-Pb) 합금이나 무연 솔더로 만들 수 있다. 한편, 외부 접속부(38)를 반드시 공 모양의 솔더볼로만 할 수 있다는 것이 아니라는 점은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 쉽게 이해할 수 있을 것이다. 예컨대, 직육면체 모양으로 된 솔더 범프(solder bump)를 외부 접속부(38)로 사용하는 것이 충분히 가능하다. 외부 접속부(38)는 예컨대, 리플로우 솔더링(reflow soldering) 공정을 통해 단자부(35)에 접합된다.
단자부(35)에 외부 접속부(38)를 접합한 다음에는 상부 몸체(36b)를 하부 몸체(36a)에 결합한다. 본 발명의 일구현예에 따르면, 상부 몸체(36b)는 뚜껑 형태로 구성되어 하부 몸체(36a)와 결합된다(도 4). 이와는 달리 상부 몸체(36b)를 뚜껑 형태로 구현하지 아니하고, 하부 몸체(36a)를 성형하는 과정에서 상부 몸체(36b)를 동시에 성형하는 것도 가능하다.
본 발명의 반도체 패키지 소자에서는 외부 접속부(38)가 패키지 몸체(36) 바깥으로 일부분이 돌출된 구조로 되어 있다. 즉, 도 3b의 측면도와 도 3a의 정면도에서 보는 것처럼, 패키지 몸체(36)에는 접속부(38)가 측면으로 통해 외부로 돌출되어 있고, 패키지 몸체(36)의 상부면과 하부면에는 접속부(38)가 돌출되어 있지 아니하다. 반도체 패키지 소자(100)의 실장 구조를 이렇게 만들면, 이 반도체 패키지 소자(100)를 회로기판에 실장할 때, 실장 구조로 인한 높이의 증가가 없다.
즉, 도 5에서 보는 것처럼 인쇄회로기판(70)에 반도체 패키지 소자(100)가 삽입될 수 있는 공간부(74)를 만들고 이 공간부(74)에 반도체 패키지 소자(100)를 실장하기 때문에, 반도체 패키지 소자(100)가 회로기판(70)에 실장된 후에도 패키지 소자(100)로 인한 실장 높이의 증가는 생기지 아니한다.
반도체 패키지 소자(100)는 회로기판(70)과 외부 접속부(38) 및 연결부(72)를 통해 전기적으로 서로 연결된다. 회로기판(70)의 연결부(72)는 기판 내부층과 연결되어 있으며, 예컨대 솔더볼로 구성될 수 있다. 이와 달리, 연결부(72)를 기판 내부층을 가로질러 형성된 금속 도금판 형태로 구성하는 것도 가능하다.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.
본 발명에 따르면 인쇄회로기판에 반도체 패키지 소자를 실장한 경우 전체 높이를 크게 줄일 수 있으므로, 좀 더 얇고 소형의 전자기기를 구현할 수 있다.
특히, 휴대폰이나 MP3 플레이어와 같은 소형 가전제품에서는 인쇄회로기판이 크기와 높이가 제품의 크기와 직결되는데, 본 발명에 따른 실장 구조로 된 반도체 패키지 소자를 사용하면 두께가 매우 얇은 제품을 제조하는 것이 가능하게 된다.
또한, 종래 반도체 패키지 소자를 제조하는 데에 사용하는 공정과 재료를 그대로 활용하여 본 발명을 구현할 수 있으므로, 조립 공정을 바꿀 필요도 없고 새로운 장비를 개발하지 않아도 되므로 추가 비용 없이 본 발명을 적용할 수 있다.

Claims (4)

  1. 반도체 패키지 소자로서,
    반도체 칩이 실장되는 다이 패드와, 상기 반도체 칩을 외부와 전기적으로 연결하는 단자부를 포함하는 리드 프레임과,
    상기 리드 프레임의 단자부와 반도체 칩을 전기적으로 연결하는 본딩 와이어와,
    상기 반도체 칩, 리드 프레임의 다이 패드와 단자부, 본딩 와이어를 보호하는 패키지 몸체를 포함하며,
    상기 단자부에는 반도체 패키지 소자를 외부와 전기적으로 연결하는 외부 접속 수단이 접합되어 있으며, 상기 외부 접속부는 그 일부가 상기 패키지 몸체의 측면을 통해 바깥으로 돌출되어 있는 것을 특징으로 하는 반도체 패키지 소자.
  2. 제1항에서,
    상기 외부 접속부는 솔더 볼인 것을 특징으로 하는 반도체 패키지 소자.
  3. 제1항에서,
    상기 패키지 몸체는 리드 프레임이 상부에 놓인 하부 몸체와 이 하부 몸체와 결합되는 상부 몸체를 포함하는 것을 특징으로 하는 반도체 패키지 소자.
  4. 반도체 패키지 소자의 제조 방법으로서,
    다이 패드와 단자부를 포함하는 리드 프레임의 다이 패드에 반도체 칩을 부착하는 단계와,
    다이 패드에 부착된 반도체 칩을 리드 프레임의 단자부와 전기적으로 연결하는 단계와,
    상기 단자부에 반도체 패키지 소자를 외부와 전기적으로 연결하는 외부 접속부를 접합하는 단계와,
    상기 반도체 칩, 리드 프레임의 다이 패드와 단자부, 본딩 와이어를 보호하는 패키지 몸체를 형성하는 단계를 포함하며,
    상기 외부 접속부를 접합하는 단계는 외부 접속부를 상기 패키지 몸체의 측면을 통해 일부분이 돌출되도록 상기 단자부에 접합하는 단계인 것을 특징으로 하는 반도체 패키지 소자의 제조 방법.
KR1020040117675A 2004-12-31 2004-12-31 실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법 KR100657158B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040117675A KR100657158B1 (ko) 2004-12-31 2004-12-31 실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법
US11/320,616 US20060145313A1 (en) 2004-12-31 2005-12-30 Semiconductor package device having reduced mounting height and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117675A KR100657158B1 (ko) 2004-12-31 2004-12-31 실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060079471A true KR20060079471A (ko) 2006-07-06
KR100657158B1 KR100657158B1 (ko) 2006-12-12

Family

ID=36639466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117675A KR100657158B1 (ko) 2004-12-31 2004-12-31 실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20060145313A1 (ko)
KR (1) KR100657158B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101408879B1 (ko) * 2008-06-13 2014-06-17 삼성전자주식회사 측면 돌출단자를 갖는 칩 및 그 칩을 이용한 패키지

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910838B2 (en) * 2008-04-03 2011-03-22 Advanced Interconnections Corp. Solder ball interface
US9647363B2 (en) * 2014-09-19 2017-05-09 Intel Corporation Techniques and configurations to control movement and position of surface mounted electrical devices

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293072A (en) * 1990-06-25 1994-03-08 Fujitsu Limited Semiconductor device having spherical terminals attached to the lead frame embedded within the package body
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
JP2875139B2 (ja) * 1993-07-15 1999-03-24 株式会社東芝 半導体装置の製造方法
KR970000214B1 (ko) * 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
KR970005712B1 (ko) * 1994-01-11 1997-04-19 삼성전자 주식회사 고 열방출용 반도체 패키지
EP0704896B1 (en) * 1994-09-22 2003-03-26 Nec Corporation Tape automated bonding type semiconductor device
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
US5844315A (en) * 1996-03-26 1998-12-01 Motorola Corporation Low-profile microelectronic package
JP3492212B2 (ja) * 1998-08-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージ及びその製造方法
KR100587024B1 (ko) * 1998-12-24 2007-12-12 주식회사 하이닉스반도체 3차원 적층형 마이크로 비지에이 패키지
KR20000019817U (ko) * 1999-04-21 2000-11-25 김영환 비지에이형 반도체 패키지 구조
JP3625714B2 (ja) * 1999-10-20 2005-03-02 株式会社三井ハイテック 半導体装置
US6653219B2 (en) * 2000-01-13 2003-11-25 Hitachi, Ltd. Method of manufacturing bump electrodes and a method of manufacturing a semiconductor device
JP2002368027A (ja) 2001-06-06 2002-12-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4184125B2 (ja) * 2002-04-26 2008-11-19 富士フイルム株式会社 撮像素子チップモジュール
US6970491B2 (en) * 2002-10-30 2005-11-29 Photodigm, Inc. Planar and wafer level packaging of semiconductor lasers and photo detectors for transmitter optical sub-assemblies

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101408879B1 (ko) * 2008-06-13 2014-06-17 삼성전자주식회사 측면 돌출단자를 갖는 칩 및 그 칩을 이용한 패키지

Also Published As

Publication number Publication date
KR100657158B1 (ko) 2006-12-12
US20060145313A1 (en) 2006-07-06

Similar Documents

Publication Publication Date Title
US6730544B1 (en) Stackable semiconductor package and method for manufacturing same
US6570249B1 (en) Semiconductor package
US7274088B2 (en) Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof
US5953589A (en) Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same
US8981575B2 (en) Semiconductor package structure
JP2002043503A (ja) 半導体装置
KR100369907B1 (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
KR100265566B1 (ko) 칩 스택 패키지
US7759775B2 (en) High current semiconductor power device SOIC package
US20040188818A1 (en) Multi-chips module package
US7015591B2 (en) Exposed pad module integrating a passive device therein
US6753597B1 (en) Encapsulated semiconductor package including chip paddle and leads
US8994157B1 (en) Circuit system in a package
KR100657158B1 (ko) 실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법
KR100726762B1 (ko) 반도체 리드프레임과 이를 채용한 반도체 패키지
KR100331070B1 (ko) 칩싸이즈반도체패키지의 구조 및 그 제조 방법
JP2000349222A (ja) リードフレーム及び半導体パッケージ
KR100926860B1 (ko) Ｐｃｂ 삽입형 패키지 구조 및 제조방법
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
KR0119757Y1 (ko) 반도체 패키지
KR200172710Y1 (ko) 칩 크기의 패키지
KR100542672B1 (ko) 반도체패키지
KR100612761B1 (ko) 칩 스케일 적층 칩 패키지
KR19980083259A (ko) 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법
KR19990033212A (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee