CN116741738A - 一种级联结构器件及其制备工艺 - Google Patents

一种级联结构器件及其制备工艺 Download PDF

Info

Publication number
CN116741738A
CN116741738A CN202310619641.4A CN202310619641A CN116741738A CN 116741738 A CN116741738 A CN 116741738A CN 202310619641 A CN202310619641 A CN 202310619641A CN 116741738 A CN116741738 A CN 116741738A
Authority
CN
China
Prior art keywords
metal layer
ceramic
ceramic substrate
lead frame
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310619641.4A
Other languages
English (en)
Inventor
袁海龙
高文健
梁丽芳
余绍棠
郑银玲
成年斌
廖嘉欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foshan NationStar Optoelectronics Co Ltd
Original Assignee
Foshan NationStar Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foshan NationStar Optoelectronics Co Ltd filed Critical Foshan NationStar Optoelectronics Co Ltd
Priority to CN202310619641.4A priority Critical patent/CN116741738A/zh
Publication of CN116741738A publication Critical patent/CN116741738A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及一种级联结构器件及其制备工艺。所述的级联结构器件包括陶瓷引线框架、Si MOSFET芯片、HEMT芯片、封装层，所述陶瓷引线框架包括一陶瓷基板、设于所述陶瓷基板正面的导电金属层、以及设于所述陶瓷基板上的多个引脚，所述Si MOSFET芯片设于导电金属层上，所述HEMT芯片设置在所述导电金属层周边的所述陶瓷基板的正面，所述Si MOSFET芯片和所述HEMT芯片通过所述导电金属层、所述引脚实现级联连接。本发明所述的级联结构器件，无须在陶瓷引线框架上先设置一陶瓷板再贴装Si MOSFET芯片，可减少封装工序，降低器件封装厚度，提高散热效果、工艺效率及良品率，降低了成本。

Description

一种级联结构器件及其制备工艺
技术领域
本发明涉及半导体器件领域，特别是涉及一种级联结构器件及其制备工艺。
背景技术
氮化镓作为一种第三代半导体材料，近年来，在消费类电源市场中得到了广泛应用。
目前，GaN(氮化镓)芯片分为增强型GaN(E-Mode)与耗尽型GaN(D-Mode)两种类型。其中，用于高压工作的增强型GaN制备工艺尚不成熟，所制备的器件存在如栅极电压摆幅小、阈值电压不稳定等问题,为了让增强型GaN在所有工作模式下都正常工作，需要很多无源组件的支持，有时还需要有源器件(如MOSFET)。相比之下，耗尽型GaN具有较好的稳定性和成熟的制备工艺，而且单体耗尽型GaN HEMT很容易实现650V以上的耐压，拥有搭配外部组件少、驱动电源范围较广等特点，从而将复杂性和相关成本降到最低。并且，耗尽型GaN芯片属于常开型器件，相对于增强型GaN芯片而言，其大大增加了系统的静态功耗。在该情况下，为了降低耗尽型GaN芯片的静态功耗，一般通过将耗尽型GaN芯片与MOS管芯片级联(Cascode)形成功率器件进行应用，利用MOS管芯片对耗尽型GaN芯片进行控制。
图1示出了现有技术中的一种Cascode级联器件的结构示意图。该器件包括DFN引线框架、Si MOSFET芯片、GaN HEMT芯片、陶瓷板，其中，所述GaN HEMT芯片、陶瓷板均设置在金属材质的所述DFN引线框架上，所述Si MOSFET芯片设置于所述陶瓷板上，并且以表面设置有导电金属层的陶瓷板作为GaN HEMT芯片和Si MOSFET芯片的级联载体，实现Si MOSFET芯片的D极与GaN HEMT芯片的S互联，Si MOSFET芯片的S极与GaN HEMT芯片的G互联，再通过焊线方式，形成两个芯片的引脚与器件的焊盘之间的连接。
然而，上述现有的Cascode级联器件的厚度较厚，容易产生电流密度偏低，并且散热性能差。
发明内容
基于此，本发明的目的在于，提供一种级联结构器件，其可减少封装工序、减小级联结构器件的厚度、提高级联结构器件的电流密度和散热性能、降低成本，提高良品率等。
一种级联结构器件，包括引线框架、Si MOSFET芯片、HEMT芯片、封装层，所述引线框架为陶瓷引线框架，所述陶瓷引线框架包括一陶瓷基板、设于所述陶瓷基板正面的导电金属层、以及设于所述陶瓷基板上的多个引脚，所述Si MOSFET芯片设于所述导电金属层上，所述HEMT芯片设置在所述导电金属层周边的所述陶瓷基板的正面，所述Si MOSFET芯片和所述HEMT芯片通过所述导电金属层、所述引脚实现级联连接。
本发明所述的级联结构器件，采用陶瓷引线框架，并将所述Si MOSFET芯片和HEMT芯片30均设置在所述陶瓷引线框架的基岛区上，其中所述Si MOSFET芯片直接设置于陶瓷引线框架表面的导电金属层上，从而无需如现有技术中的先在引线框架上设置一陶瓷板再在该陶瓷板表面设置Si MOSFET芯片，由此减少了封装工序、减小了器件的厚度、提高了电流密度、工艺效率和良品率、降低了成本；并且，所述陶瓷引线框架具有良好的耐压性能、导热散热性、绝缘性能以及载流能力，能够解决大电流和散热问题，还能够对所述HEMT芯片实现稳固的支撑和导热散热。
进一步地，每一所述引脚均包括分别设置于所述陶瓷基板正面和背面的一引脚金属层以及位于所述陶瓷基板上的用于电性连通正面、背面的引脚金属层的导电通孔。
进一步地，所述陶瓷基板的正面还设置一与所述导电金属层间隔、绝缘设置的金属层，所述HEMT芯片设置在所述金属层上。通过该金属层的设置，可以提高HEMT芯片与陶瓷基板之间的结合稳固性。
进一步地，所述陶瓷基板的背面设置一背面散热金属层。通过该设置，可进一步提高器件的散热效果。
进一步地，所述封装层的底部与背面的所述引脚金属层、所述背面散热金属层共面设置。通过该设置以进一步提高器件的散热效果以及便于器件与其他元件之间的电连接。
进一步地，所述导电金属层、金属层、引脚金属层、背面散热金属层均为铜层、铁层或合金层。
进一步地，所述陶瓷基板的厚度小于0.5mm。
进一步地，所述陶瓷基板的材质为氮化铝或者氧化铝。
此外，本发明还提供了一种级联结构器件的制备工艺，其依次包括如下步骤：
S2、将Si MOSFET芯片固定在陶瓷引线框架单元正面的导电金属层上，以及将HEMT芯片固定在陶瓷引线框架单元的所述导电金属层周边的所述陶瓷基板的正面；其中，所述陶瓷引线框架单元包括一陶瓷基板、设置于所述陶瓷基板正面的导电金属层以及设置于所述陶瓷基板上的多个引脚；
S3、引线键合，以实现Si MOSFET芯片、HEMT芯片的共源共栅的连接；
S5、封装；
S6、烘烤。
进一步地，在所述步骤S2之前还包括步骤S1、制作一至少包括一个陶瓷引线框架单元的陶瓷引线框架；其中，在每一陶瓷引线框架单元的陶瓷基板上均形成一所述导电金属层以及多个引脚；
进一步地，所述步骤S1中，在每一陶瓷引线框架单元的陶瓷基板正面和背面均对应的形成引脚金属层，以及，在所述陶瓷基板上开设导电通孔以电性连接正面和背面对应设置的引脚金属层从而形成所述引脚。
进一步地，在所述步骤S1中，在所述每一陶瓷引线框架单元的正面还形成一与所述导电金属层间隔、绝缘设置的金属层，并且在所述步骤S2中，所述HEMT芯片固定在所述金属层上。
进一步地，在所述步骤S1中，在所述陶瓷基板背面形成一背面散热金属层，以提高器件的散热效果。
进一步地，所述步骤S1中，在高温下，将铜箔键合至所述陶瓷基板的正面和背面，之后进行蚀刻，从而在每一陶瓷引线框架单元中均形成所述导电金属层、引脚金属层、金属层、背面散热金属层。
进一步地，在所述步骤S1中，在所述陶瓷引线框架单元之间的切割区的陶瓷基板上形成切割凹槽；同时，在所述步骤S6之后还包括步骤S7：沿所述切割区的切割凹槽切割以获得单个级联结构器件。
为了更好地理解和实施，下面结合附图详细说明本发明。
附图说明
图1为现有技术中的级联结构器件的结构示意图；
图2为本发明的陶瓷引线框架的结构示意图，在该图中，陶瓷基板采用透明的方式进行显示；
图3为本发明的陶瓷引线框架的正面结构示意图；
图4为本发明的陶瓷引线框架的背面结构示意图；
图5为本发明的未封装时的级联结构器件结构示意图；
图6为本发明的封装后的级联结构器件结构示意图，在该图中，为了便于显示级联结构器件的内部结构，所述封装层采用透明的方式进行显示；
图7为本发明的多个陶瓷引线框架单元阵列且间隔设置的正面结构示意图；
图8为本发明的多个陶瓷引线框架单元阵列且间隔设置的背面结构示意图；
图9为本发明的多个陶瓷引线框架单元阵列且间隔设置的侧视结构示意图；
图10为本发明的级联结构器件的切割示意图。
具体实施方式
针对现有技术中的级联结构器件所存在的厚度较厚且散热性能差的问题，经分析，现有的级联器件结构中采用的是常规的金属引线框架，在器件制备过程中，需在该引线框架上先贴装陶瓷板，再在该陶瓷板的表面贴装Si MOSFET芯片，由此增加了级联结构器件的厚度、电流密度偏低，此外，由于常规的引线框架为金属材质，其散热性能较差，导致级联结构器件的散热性能差。对此，本发明中，通过将引线框架调整为陶瓷引线框架，并将SiMOSFET芯片直接设置于陶瓷引线框架表面的导电金属层上，从而无需如现有技术中的先在引线框架上设置一陶瓷板再在该陶瓷板表面设置Si MOSFET芯片，进而减小了器件的厚度、提高了电流密度，并且由于所述陶瓷引线框架具有良好的导热散热能力，同时也提高了器件的散热性能。
为了更好地理解本发明的方案，以下将对本发明的方案进行详细说明。
具体的，本发明涉及一种级联结构器件，请同时参阅图2-6。该级联结构器件包括一陶瓷引线框架10、一Si MOSFET芯片20、一HEMT芯片30和封装层40，其中，所述Si MOSFET芯片20和HEMT芯片30均设置在所述陶瓷引线框架10的基岛区上，所述陶瓷引线框架10作为Si MOSFET芯片20和HEMT芯片30级联的载体。
其中，所述陶瓷引线框架10包括一陶瓷基板11，所述陶瓷基板11可分为Si MOSFET芯片基岛区12、HEMT芯片基岛区13、引脚区14。其中：
所述陶瓷基板11可采用氮化铝(AlN)或者氧化铝(Al2O3)材质。此外，所述陶瓷基板11的板材厚度小于0.5mm，并且具体可为0.254mm、0.385mm、1.0mm、2.0mm、3.0mm或4.0.mm等。本方案中，相比于现有的金属材质的引线框架，在封装过程中，本方案中的所述陶瓷引线框架不易变形，有利于引线框架的固定，进一步减少了虚焊、跳焊等焊接不良的情况出现。
所述Si MOSFET芯片基岛区12、HEMT芯片基岛区13相邻且间隔设置，并且，所述陶瓷基板11对应于所述Si MOSFET芯片20基岛区12的正面设置一导电金属层121，所述陶瓷基板11对应于所述HEMT芯片基岛区13的正面设置一金属层131，所述导电金属层121、金属层131之间间隔、绝缘设置。
所述引脚区14包括两部分且分别设置于所述陶瓷基板11相对的两侧，所述陶瓷基板11对应于所述引脚区14的正面和背面对应的设置引脚金属层141，并在所述陶瓷基板11上开设导电通孔142以连通正面和背面对应的引脚金属层141从而形成引脚，所述引脚包括G级引脚、S级引脚、D级引脚。
此外，所述陶瓷基板11的背面设置一背面散热金属层151，以提高器件的散热性能。并且，所述背面散热金属层151可同时位于所述Si MOSFET芯片基岛区12、HEMT芯片基岛区13的下方。
并且，在本方案中，所述导电金属层121、金属层131、引脚金属层141、背面散热金属层151的材质可选用铜、铁、合金等导电材料。
所述Si MOSFET芯片20设置在导电金属层121表面，所述HEMT芯片30设置在金属层131上。在具体实施例中，所述HEMT芯片30可为GaN HEMT芯片或者SiC HEMT芯片，所述SiMOSFET芯片20、所述HEMT芯片30分别采用锡膏或银浆设于对应的导电金属层121、金属层131上。当然，在其他实施例中，也可以不设置所述金属层131，从而HEMT芯片30直接设置于所述陶瓷基板11的表面，但此种情况下，HEMT芯片通过锡膏或银胶直接粘附在陶瓷基板上的结合力要劣于所述HEMT芯片通过锡膏或银胶粘附在陶瓷基板的金属上的结合力。
本方案中，为了实现共源共栅的连接结构，所述Si MOSFET芯片20的D极通过锡膏或银浆贴装在与之对应的导电金属层121上，所述Si MOSFET芯片20的G级通过焊线50与所述G极引脚连接，所述Si MOSFET芯片20的S极通过焊线50与所述S极引脚连接；所述HEMT芯片30的S极通过焊线50与其上设置有所述Si MOSFET芯片20的导电金属层121连接，所述HEMT芯片30的G极通过焊线50与所述Si MOSFET芯片20的S极连接，所述HEMT芯片30的D极通过焊线50与所述D极引脚连接。
如图6所述，所述封装层40覆盖所述陶瓷引线框架10、Si MOSFET芯片20、HEMT芯片30以保护元件不受损坏、防止气体氧化内部元件以及保证器件使用安全。同时，请同时参阅图10，所述封装层40不覆盖所述陶瓷基板11背面设置的所述引脚金属层141以实现所述级联结构器件与其他元件之间的电连接，并且所述封装层40的底部与所述陶瓷基板11背面设置的背面散热金属层15的外表面共面，也即不覆盖所述陶瓷基板11背面设置的背面散热金属层15的外表面，以提高所述级联结构器件的散热性能。此外，在本方案中，所述封装层40的材质可选用环氧树脂、含有环氧树脂的混合物、硅树脂或聚酰亚胺等塑封材料。
本发明中，采用陶瓷引线框架10，并将所述Si MOSFET芯片20和HEMT芯片30均设置在所述陶瓷引线框架10的基岛区上，其中所述Si MOSFET芯片直接设置于陶瓷引线框架表面的导电金属层上，从而无需如现有技术中的先在引线框架上设置一陶瓷板再在该陶瓷板表面设置Si MOSFET芯片，由此减少了封装工序、减小了器件的厚度、提高了工艺效率和良品率、降低了成本；并且，所述陶瓷引线框架具有良好的耐压性能、导热散热性、绝缘性能以及载流能力，可以承载大功率、大电流，解决功率器件工作时因电流过大而引起的散热问题，且还能对所述HEMT芯片实现稳固的支撑和导热散热。
此外，在本发明中，还提供了一种上述级联结构器件的制备工艺，请同时参阅图7-10，该制备工艺依次包括如下步骤：
S1、制备陶瓷引线框架。
在此步骤中，提供一陶瓷基板，该陶瓷基板可分为多个阵列且间隔设置的陶瓷引线框架单元区；对所述陶瓷基板的正面、背面电镀或者键合金属，并对电镀或者键合金属后的陶瓷基板进行蚀刻，从而在每一陶瓷引线框架单元区均形成导电金属层121、金属层131、引脚金属层141、背面散热金属层151，进而形成多个阵列且间隔设置的陶瓷引线框架单元101，其中，所述金属可为铜、铁、合金等导电材料。在具体实施例中，由于氮化铝陶瓷或者氧化铝陶瓷可在800℃高温下熔炼，因而可将铜箔在高温下共晶键合到氧化铝(Al2O3)或氮化铝(AlN)的陶瓷基板的两侧表面，之后再进行蚀刻。
当然，为了实现所述陶瓷基板正面、背面对应的引脚金属层141之间的连接从而形成引脚，还需在每一陶瓷引线框架单元101的引脚区14所对应的陶瓷基板上打孔并利用导电金属以封孔的形式也即通过导电通孔142连接正面、背面对应设置的引脚金属层141，从而形成G级引脚、S级引脚、D级引脚。
此外，对相邻的两个陶瓷引线框架单元101之间的切割区的陶瓷基板11进行减薄处理从而形成切割凹槽112，以便后续器件的划片切割。其中，所述切割凹槽112的数量至少一个，且其可位于所述陶瓷基板的正面和/或背面。
另外，还可在相邻的四个陶瓷引线框架单元101之间的陶瓷基板上形成定位标记以便于切割定位，并且所述定位标记位于所述切割凹槽112所在的直线上。具体的，所述定位标记可为图7中A处以及图8中B处所示的“十字”定位标记，所述“十字”定位标记的两条边位于所述切割凹槽112所在的直线上。
S2、将所述Si MOSFET芯片20固定在所述陶瓷引线框架单元101的导电金属层121上，以及将HEMT芯片30固定在所述陶瓷引线框架单元101上。
该步骤中，将所述Si MOSFET芯片20、HEMT元件30通过锡膏或银浆分别固定在导电金属层121、金属层131上。
当然，在其他实施例中，也可以不形成所述金属层131，并将HEMT芯片30直接固定在所述陶瓷引线框架单元101的陶瓷基板表面。
S3、引线键合。
此步骤中，用金属线例如金线进行打线键合，以实现所述Si MOSFET芯片20、HEMT芯片30、G级引脚、S级引脚、D级引脚之间的电路导通，实现共源共栅的连接结构。
S4、烘烤。
在该步骤中，对所述引线键合后的陶瓷引线框架进行烘烤。
S5、封装。
在该步骤中，将所述烘烤后的陶瓷引线框架放入模具中，注入高温熔融的塑封化合物例如环氧树脂、含有环氧树脂的混合物、硅树脂或聚酰亚胺等进行封装，从而形成封装层40，其中所述封装层40覆盖陶瓷引线框架单元101、Si MOSFET芯片20、HEMT芯片30和引线键合的金属线，以实现保护元件不受损坏、防止气体氧化内部器件、保证器件使用安全，并且，所述封装层40的底部与所述陶瓷基板11背面设置的背面散热金属层15的外表面共面，也即不覆盖所述陶瓷引线框架单元101背面的引脚金属层141、背面散热金属层151的外表面，以便于器件与其他元件之间的电连接以及器件的散热。
此外，调整所述模具的结构，使得所述塑封化合物不覆盖所述切割凹槽112以及所述定位标记处的陶瓷基板，从而形成一个个封装单体，进而封装时，可减小因应力所导致的基板翘曲以及避免陶瓷基板与封装胶之间产生分层的现象，同时也便于后续的切割。
S6、再次烘烤。
在该步骤中，对封装后的陶瓷引线框架进行再次烘烤，以稳定材料性能。
S7、切割。
在此步骤中，可利用切割刀6把相邻器件之间的切割区切断，以分离出单个器件产品。具体的，切割刀6通过所述陶瓷基板上设置的所述定位标记进行定位，在定位后，可从正面或背面沿着所述切割区的切割凹槽112切割出单个器件。
如图10所示，其为从背面切割。另外，在切割时，通常需将封装后的陶瓷引线框架的一面与UV膜贴合，之后切割刀从陶瓷引线框架的另一面进行切割，在本方案中，由于陶瓷基板背面设置的引脚金属层141、背面散热金属层151与UV膜的结合力要优于塑封化合物与UV膜的结合力，因此，为避免切割时的掉料问题即切割后器件不会被切割刀顺走，在优选的方式中，选用从正面进行切割。
相对于现有技术，在本发明中，采用陶瓷引线框架，并将所述Si MOSFET芯片和HEMT芯片均设置在所述陶瓷引线框架的基岛区上，其中所述Si MOSFET芯片直接设置于陶瓷引线框架表面的导电金属层上，从而无需如现有技术中的先在引线框架上设置一陶瓷板再在该陶瓷板表面设置Si MOSFET芯片，由此减少了封装工序、减小了器件的厚度、提高了工艺效率和良品率、降低了成本；并且，所述陶瓷引线框架具有良好的耐压性能、导热散热性、绝缘性能以及载流能力，能够解决大电流和散热问题，还能够对所述HEMT芯片实现稳固的支撑和导热散热。此外，相比于传统的引线框架，所述陶瓷引线框架较厚，因而封装过程中，引线框架不易变形，有利于引线框架的固定，进一步减少了虚焊、跳焊等焊接不良的情况出现。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，则本发明也意图包含这些改动和变形。

Claims (15)

1.一种级联结构器件，包括引线框架、Si MOSFET芯片、HEMT芯片、封装层，其特征在于：所述引线框架为陶瓷引线框架，所述陶瓷引线框架包括一陶瓷基板、设于所述陶瓷基板正面的导电金属层、以及设于所述陶瓷基板上的多个引脚，所述Si MOSFET芯片设于所述导电金属层上，所述HEMT芯片设置在所述导电金属层周边的所述陶瓷基板的正面，所述SiMOSFET芯片和所述HEMT芯片通过所述导电金属层、所述引脚实现级联连接。
2.根据权利要求1所述的器件，其特征在于：每一所述引脚均包括分别设置于所述陶瓷基板正面和背面的一引脚金属层以及位于所述陶瓷基板上的用于电性连通正面、背面的引脚金属层的导电通孔。
3.根据权利要求2所述的器件，其特征在于：所述陶瓷基板的正面还设置一与所述导电金属层间隔、绝缘设置的金属层，所述HEMT芯片设于所述金属层上。
4.根据权利要求1-3中任一所述的器件，其特征在于：所述陶瓷基板的背面设置一背面散热金属层。
5.根据权利要求4所述的器件，其特征在于：所述封装层的底部与背面的所述引脚金属层、所述背面散热金属层共面设置。
6.根据权利要求5所述的器件，其特征在于：所述导电金属层、金属层、引脚金属层、背面散热金属层均为铜层、铁层或合金层。
7.根据权利要求1-6中任一所述的器件，其特征在于：所述陶瓷基板的厚度小于0.5mm。
8.根据权利要求7所述的器件，其特征在于：所述陶瓷基板的材质为氮化铝或者氧化铝。
9.一种级联结构器件的制备工艺，其特征在于，依次包括如下步骤：
S2、将Si MOSFET芯片固定在陶瓷引线框架单元正面的导电金属层上，以及将HEMT芯片固定在陶瓷引线框架单元的所述导电金属层周边的所述陶瓷基板的正面；其中，所述陶瓷引线框架单元包括一陶瓷基板、设置于所述陶瓷基板正面的导电金属层以及设置于所述陶瓷基板上的多个引脚；
S3、引线键合，以实现Si MOSFET芯片、HEMT芯片的共源共栅的连接；
S5、封装；
S6、烘烤。
10.根据权利要求9所述的制备工艺，其特征在于：在所述步骤S2之前还包括步骤S1、制作一至少包括一个陶瓷引线框架单元的陶瓷引线框架；其中，在每一陶瓷引线框架单元的陶瓷基板上均形成一所述导电金属层以及多个引脚。
11.根据权利要求10所述的制备工艺，其特征在于：所述步骤S1中，在每一陶瓷引线框架单元的陶瓷基板正面和背面均对应的形成引脚金属层，以及，在所述陶瓷基板上开设导电通孔以电性连接正面和背面对应设置的引脚金属层从而形成所述引脚。
12.根据权利要求11所述的制备工艺，其特征在于：在所述步骤S1中，在所述每一陶瓷引线框架单元的正面还形成一与所述导电金属层间隔、绝缘设置的金属层，并且在所述步骤S2中，所述HEMT芯片固定在所述金属层上。
13.根据权利要求12所述的制备工艺，其特征在于：在所述步骤S1中，在所述陶瓷基板背面形成一背面散热金属层。
14.根据权利要求13所述的制备工艺，其特征在于：所述步骤S1中，在高温下，将铜箔键合至所述陶瓷基板的正面和背面，之后进行蚀刻，从而在每一陶瓷引线框架单元中均形成所述导电金属层、引脚金属层、金属层、背面散热金属层。
15.根据权利要求10-14任一所述的制备工艺，其特征在于：在所述步骤S1中，在所述陶瓷引线框架单元之间的切割区的陶瓷基板上形成切割凹槽；同时，在所述步骤S6之后还包括步骤S7：沿所述切割区的切割凹槽切割以获得单个级联结构器件。
CN202310619641.4A 2023-05-29 2023-05-29 一种级联结构器件及其制备工艺 Pending CN116741738A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310619641.4A CN116741738A (zh) 2023-05-29 2023-05-29 一种级联结构器件及其制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310619641.4A CN116741738A (zh) 2023-05-29 2023-05-29 一种级联结构器件及其制备工艺

Publications (1)

Publication Number Publication Date
CN116741738A true CN116741738A (zh) 2023-09-12

Family

ID=87907160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310619641.4A Pending CN116741738A (zh) 2023-05-29 2023-05-29 一种级联结构器件及其制备工艺

Country Status (1)

Country Link
CN (1) CN116741738A (zh)

Similar Documents

Publication Publication Date Title
US8222651B2 (en) Semiconductor device
JP3737673B2 (ja) 半導体装置
US20030075783A1 (en) Semiconductor device
TW200947651A (en) Semiconductor device
TW200913201A (en) Dual side cooling integrated power device package and module and methods of manufacture
JP2982126B2 (ja) 半導体装置およびその製造方法
US20230123782A1 (en) Method of manufacture for a cascode semiconductor device
US20240363471A1 (en) Semiconductor device package with clip interconnect and dual side cooling
JP2024505028A (ja) 熱伝導性接着層を備えた基板を有するパッケージ化された電子デバイス
US11211373B1 (en) Double-sided chip stack assembly
JP4409064B2 (ja) パワー素子を含む半導体装置
US12040263B2 (en) Semiconductor device with die mounted to an insulating substrate and corresponding method of manufacturing semiconductor devices
CN215183941U (zh) 一种对称门极氮化镓器件及其并联结构
US11177188B1 (en) Heat dissipation substrate for multi-chip package
CN116741738A (zh) 一种级联结构器件及其制备工艺
EP2309538A2 (en) Package for semiconductor devices
US9929076B2 (en) Semiconductor package of a flipped MOSFET chip and a multi-based die paddle with top surface groove-divided multiple connecting areas for connection to the flipped MOSFET electrodes
CN112635411A (zh) 具有顶侧或底侧冷却的半导体封装
US20240170373A1 (en) Semiconductor device
CN218996706U (zh) 一种铜带键合的环氧塑封车用功率模块封装结构
US11887933B2 (en) Manufacturing method of semiconductor device
CN218299797U (zh) 一种多芯片合封的半导体封装结构
CN217691140U (zh) 一种提升散热性能的倒装氮化镓功率器件
US12125772B2 (en) Method of forming a semiconductor package with connection lug
US20240371738A1 (en) Semiconductor device and corresponding method of manufacturing semiconductor devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination