JPH0897359A - 半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 半導体チップを多数搭載した半導体装置を簡
易に、かつ信頼性の高いプロセスによって製造して、よ
り高密度な実装技術を提供する。 【構成】 電極５を有し、かつスタックされる複数の半
導体チップ１−１、１−２と、半導体チップ１−１、１
−２の電極５が設けられている第１の面１ａ上に設けら
れ、電極５と接続する配線６と、配線６に接続する外部
接続用配線２と、各半導体チップ１−１、１−２間を絶
縁、かつ接着する接着材７とよりなることを構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はスタック半導体装置に関
するものであり、特に半導体チップをスタックした半導
体装置に係る。

【０００２】近年のコンピューターシステム等の電子機
器の高速化及び小型化に対するニーズは高まる一方であ
る。これに伴って半導体装置の高実装密度化の要求が高
まっている。実装密度を上げて電子機器の小型化に対す
る要請を満たすためには単位面積当たりの実装密度を上
げる方法が有効である。

【０００３】

【従来の技術】単位面積当たりの実装密度を向上させる
方法として半導体装置に内設される半導体チップの小型
化を図ること、及びパッケージを極力半導体チップの大
きさに近づけること等が行われている。然るに、これら
の方法では、まだ要求されている小型化に充分対応する
ことができない。

【０００４】そこで従来では、主に個々の半導体チップ
をパッケージングした半導体装置を複数個重ね合わせる
方法で実装密度を上げていた。

【０００５】即ち、半導体チップをパッケージ化してリ
ード端子を引き出した半導体装置を上に、更に別の半導
体装置を両者のリードを介して接続する方法で複数個の
半導体装置をスタックするもので、この方法によって、
単位面積当たりに実装できる半導体チップを増やしてい
た。

【０００６】

【発明が解決しようとする課題】しかし、上記の構成で
は個々の半導体チップの周囲にパッケージ材料が存在す
るためにスタックした高さが高くなる上、上部にスタッ
クされる半導体装置のリードは下部に配置される半導体
装置のリード上に配置される。このため直接実装基板上
に接続する半導体装置のリードの幅は大きくなり、また
スタックされた各半導体装置毎にリードの幅が異なるた
め加工工程が煩雑である。

【０００７】更に、スタックされる各半導体装置は直接
実装基板上に配置された半導体装置以外は全てその下部
のリードを介して実装基板と接続するために実装基板と
の接続抵抗が高くなる。

【０００８】また、個々にパッケージされたことによっ
て半導体チップが駆動するに当たって発生する熱の放熱
効率が悪く、温度上昇による誤差動を起こす可能性が高
くなるといった問題があった。

【０００９】本発明は、上記の課題を鑑みて、今後の電
子機器に要求される実装密度を満た半導体装置を提供す
ることを目的とするものである。

【００１０】

【課題を解決するための手段】上記の目的を果たすため
に、本発明では以下の手段を用いるものである。

【００１１】請求項１の半導体装置では、側縁部まで引
き出された配線を設けた半導体チップを複数スタックし
た構成を有すると共に、配線に外部接続用配線を設けた
構成とすることを特徴とするものである。

【００１２】請求項２の半導体装置では、電極を有する
複数の半導体チップと、半導体チップの電極が設けられ
ている第１の面上に設けられ、電極と接続する配線と、
配線に接続する外部接続用配線と、複数の半導体チップ
間を絶縁すると共に接着する接着材とより構成され、複
数の半導体チップをスタックした構成とすると共に、外
部接続用配線が複数の該半導体チップが成す一側縁より
も延出することを特徴とするものである。

【００１３】請求項３の半導体装置では、電極を有する
複数の半導体チップと、半導体チップ上の電極が設けら
れた第１の面に対して背面となる第２の面上に設けら
れ、バンプ等を介して隣接し配設された半導体チップの
電極に接続される配線と、配線に接続する外部接続用配
線と、各半導体チップ間を絶縁或いは接続すると共に、
接着する異方導電性接着材とより構成され、複数の半導
体チップをスタックした構成とすると共に、外部接続用
配線が複数の半導体チップが成す一側縁よりも延出する
ことを特徴とするものである。

【００１４】請求項４の半導体装置では、外部接続用配
線として、ＴＡＢテープ、Ａｕリボン、半田リボンのい
ずれかを使用することを特徴とするものである。

【００１５】請求項５の半導体装置では、接着材にはエ
ポキシペーストまたはシート状接着材を利用することを
特徴とするものである。

【００１６】請求項６の半導体装置では、外部接続配線
をストレート型、またはＬ字型に配線加工し、銀ペース
ト等によって実装することを特徴とするものである。

【００１７】請求項７の半導体装置では、隣接する半導
体チップに設けられた外部接続配線をＬ字型に配線加工
して重ね合わせ、ＢＵＳラインとして用いることを特徴
とするものである。

【００１８】請求項８の半導体装置では、電極を有する
複数の半導体チップに対して、電極が設けられている第
１の面上に電極と接続する第１の配線を設け、配線に外
部接続用配線を複数の該半導体チップが成す一側縁より
も延出させて接続し、各該半導体チップ間を絶縁すると
共に、接着することによって複数の半導体チップをスタ
ックすることを特徴とする半導体装置の製造方法。

【００１９】請求項９の半導体装置では、電極を有する
複数の半導体チップに対して、電極が設けられている第
１の面に対して背面となる第２の面上に配線を設け、該
配線に外部接続用配線を外部接続用配線を複数の半導体
チップが成す一側縁よりも延出させて接続し、配線と隣
接して配置される半導体チップの電極をバンプ等を介し
て接続し、各半導体チップ間を異方導電性接着材によっ
て絶縁或いは接続すると共に接着することによって複数
の半導体チップをスタックしてを特徴とする半導体装置
の製造方法。

【００２０】

【作用】請求項１の発明では、半導体チップを複数重ね
合わせて実装することによって、個々にパッケージ化さ
れた半導体装置をスタックする場合よりも、小型で同数
の半導体半導体チップを搭載する半導体装置となる。

【００２１】また、半導体チップがパケージされていな
いことによって放熱効率が高くなる。

【００２２】請求項２の半導体装置では、電極に接続さ
れる配線に外部接続用配線を接続し、かつ外部接続用配
線を外部に延出することによって簡易に電極が外部と電
気的に接続される。

【００２３】また、個々の半導体チップが直接実装基板
と接続される立設タイプの実装を行うことによってスタ
ックしても実装基板との接続抵抗が高くなることは無
い。

【００２４】更にリードが不要であるので実装する際に
リードが占めていたスペースが不要になることによって
更に半導体チップの実装密度が高くなる。

【００２５】請求項３の半導体装置では、第１の面に対
して背面となる第２の面上に設けられた配線と、隣接し
てスタックされた半導体チップの電極とを接続し、かつ
配線と外部接続用配線とを接続し、かつ外部接続用配線
を半導体チップの外部に延出することによって、半導体
回路が形成されている第１の面上に配線を設けることな
く簡易に電極が外部と電気的に接続される。従って、半
導体チップを構成する半導体回路に配線が電磁的な影響
を与えることが無い。このため配線の影響によって発生
する誤動作が低減できる。

【００２６】請求項４の発明では、外部接続用配線とし
て、ＴＡＢテープ、金（Ａｕ）リボン、半田リボンのい
ずれかを使用することをによって、外部配線を設ける工
程が簡易になる。

【００２７】請求項５の発明によって、接着材にはエポ
キシ樹脂またはシート状接着材を利用することによっ
て、配線を設けた半導体チップ間を簡易に電気的に絶縁
ができる。

【００２８】請求項６の発明によって、外部接続配線を
ストレート型、またはＬ字型に配線加工することによっ
て実装基板への実装に適した構造の半導体装置となる。

【００２９】請求項７の発明によって、立設する半導体
チップの外部接続配線をＬ字型に配線加工して重ね合わ
せてＢＵＳラインとすることによって、通常のＬ字形状
の配線を有する半導体装置よりも、実装に要する面積が
小さくてすみ実装密度の向上に寄与できる。

【００３０】また、実装基板との接触面積が大きくなる
ことによって半導体装置が実装実装される際の電気的抵
抗が小さくなる。

【００３１】請求項８の発明では、電極が設けられてい
る第１の面上に、電極と接続する配線を設けて外部接続
用配線を接続した複数の半導体チップをスタックする方
法によって、半導体チップをスタックする半導体装置を
簡易に製造できる。

【００３２】請求項９の発明では、電極が設けられてい
る第１の面に対して背面となる第２の面上に配線を設
け、配線に外部接続用配線を接続して、配線と隣接して
配置される半導体チップの電極をバンプ等を介して接続
することによって、半導体回路が形成されている第１の
面の上に配線パターンを形成する必要がなくなる。

【００３３】よって、配線パターンの形成時に半導体回
路を損なうことが少なくなる。

【００３４】また、半導体チップ間の接続を異方導電性
を有する接着材を用いて接続することによって半導体チ
ップ間を接着し、かつ所望の位置にのみ導電性を付加し
ながら絶縁性を維持することができる。

【００３５】

【実施例】図１及び図２は本発明の第１実施例の半導体
装置４の概略構成図である。

【００３６】図１は斜視図であり、図２は１図中に示し
た半導体装置を矢印Ａの方向から見た側面図である。以
下に図１及び２と共に本実施例の半導体装置の概略構成
を以下に述べる。

【００３７】図１中、１−１乃至１−３は半導体チップ
で、スタックされた半導体チップを説明の便宜上１−１
乃至１−３とする。第１実施例の構成では３個重ねて半
導体装置を形成しているが、この個数には特に制限は無
い。

【００３８】２は外部接続用配線である。半導体チップ
１−１の第１の面に設けられた配線に接続しているＡｕ
リボンがＬ字型に加工されて実装基板３に接続してい
る。

【００３９】図２中、半導体チップ１−１乃至１−３に
は半導体チップを構成する半導体回路との電気的な信号
の授受を行うための電極５が設けられている。電極５に
は配線６が接続しており、配線６には更に外部接続用配
線２のＡｕリボンによって引き出されている。７は絶縁
性を有する接着材で、エポキシペースト、またはシート
状の形状を有するシート状接着材等が適している。

【００４０】この構成によって、半導体装置４を構成す
る半導体チップ１−１乃至１−３は電極５から配線６、
更にＡｕリボン２と電気的信号を伝え、外部と電気的に
接続している。

【００４１】次に配線５、外部接続用配線２、電極５の
全体の配置及び構成を図３に示す。

【００４２】図３（ａ）は半導体チップ１−１の第１の
面である。半導体チップ１−１の左右に１１ａで示す短
辺に平行に電極５が一列に配置してある。

【００４３】図３（ｂ）は図３（ａ）の部分ｂを拡大し
て、かつ線分Ｂ−Ｂ’に沿う断面を示した図である。電
極５上に配線６の一端が接続されていることが判る。

【００４４】図３（ｃ）は図３（ａ）の部分ｃを拡大し
て示したものである。

【００４５】図３（ｂ）に示した配線６はＬ字型のパタ
ーンであり、電極５と接続した他端は図中１１−ｂに示
す半導体チップ１−１の長辺に対して揃えて並列され
る。

【００４６】配線６の辺１１−ｂに揃って配列する端部
には、各々に外部接続用配線２であるＡｕリボンが接続
されて電極５からの電気的信号を外部に引き出してい
る。外部接続用配線２は半導体装置４を実装基板に実装
する際の端子として機能する。

【００４７】次に、配線６を半導体チップの電極を設け
た面に対して裏に当たる第２の面１ｂに設ける構成の第
２実施例について以下に説明する。

【００４８】図４は第２実施例の半導体装置１４の断面
図である。

【００４９】半導体装置１−１乃至１−３に電極５を設
けて配線６と接続し、更に外部接続用配線２によって引
き出す構成は第１実施例と同様である。但し配線が第２
の面に設けられる配線６であって、バンプ８等によって
隣接して配設される半導体チップ１−２の第２の面１ｂ
上の配線６に接続している点、また半導体チップ１−１
乃至１−３を互いに接着する接着材１７は異方導電性接
着材である点が本実施例の特徴となる点である。

【００５０】異方導電性接着材１７は、エポキシ樹脂を
主材とする接着材中に導電フィラーとなる金属の粒子
（例えばＡｕ、Ａｇ）が混入されている。導電フィラー
は通常均一に異方導電性接着材１７中に分散しており接
着材の絶縁性を保っているが配線６、電極５、外部接続
用配線２間の接続部分に入り込んで電気的な接続を強化
する。

【００５１】電極５から取り出された電気的信号は、バ
ンプ８を介して隣接して配置された半導体チップ１−２
の第２の面に設けられた配線６に伝えられてＡｕリボン
によって引き出される。

【００５２】第１実施例の半導体装置４及び第２実施例
の半導体装置１４共に、実施例の説明においては半導体
チップ１−１、１−２、１−３を３個スタックする例を
挙げたが、いずれもスタックされる半導体チップの数に
限定されるものではない。半導体装置４、１４では各半
導体チップはいくつスタックされても実装基板と直接接
続する構成であるから高抵抗化することが無い。

【００５３】また、個々の半導体チップがパッケージ化
されていないので放熱効率も悪化することが無いので特
に多数半導体チップをスタックする際に有利である。

【００５４】更に第２実施例では、第１実施例のように
半導体回路が形成されている第１の面１ａの上面に配線
６が配設されないことによって半導体回路に電磁気的な
作用が及ばない。よって半導体チップの第１の面１ａ下
の半導体回路に配線６が及ぼす影響によって生じる誤動
作を防ぐことができる。

【００５５】半導体装置４、半導体装置１４は、共に半
導体チップ間で端子を共通に使用できる半導体チップ、
例えばメモリーの半導体回路を搭載する半導体チップを
用いて構成すると一層効果的である。次に外部接続用配
線６の形状について説明する。

【００５６】外部接続用配線２の形状は図５に示すよう
にストレート型は勿論、図６に示すようにＬ字型に加工
しても良い。また、第７図のように折り曲げて重ね合わ
せることによって実装基板と接触する面積を大きくした
り、このまま実装基板上の配線であるＢＵＳラインとし
て使用する事も考えられる。

【００５７】外部接続用配線２の形状は、第１実施例及
び第２実施例のいずれの半導体装置に対して用いても同
様の効果が得られる。更に外部接続用配線６は本実施例
で用いたＡｕペーストに限定されるものではなく、例え
ばＴＡＢテープや半田バンプを用いても同様の効果が得
られる。

【００５８】次に半導体装置４の製造方法について述べ
る。

【００５９】以下の説明では１−１と１−２の接合につ
いてのみ説明するが、３個以上のスタックについても同
様にして行うことができる。

【００６０】また、半導体装置１４の製造方法も基本的
に同様の製造方法によって製造できめに異なる点につい
てのみ述べる。

【００６１】図８は半導体装置４及び１４の製造工程を
示すブロック図で、図９（ａ）乃至（ｅ）は半導体装置
４、１４の実際の製造工程での状態を図示したものであ
る。

【００６２】先ず図８において、工程２１に示すように
半導体チップに電極を設ける。

【００６３】この工程では図９（ａ）で示すように半導
体チップ１−１の第１の面に電極５を設ける。この時半
導体チップはまだウェハーから切り出されておらず、多
数並んで配置されているが、図９では説明をより明確に
するために半導体チップのみを図示するもので、一点鎖
線は半導体チップ１−１の縦及び横方向にも半導体チッ
プが在ることを示している。

【００６４】次に図８において工程２２の成膜を行う工
程で、半導体装置４を製造する場合には図９（ｂ）に示
すように配線膜６ａを電５を設けた第１の面１ａ上に成
膜する。配線膜６ａはスパッタリングまたは蒸着によっ
て成膜される、例えばＣｒ／Ｃｕ／Ｎｉ／Ａｕの金属膜
層である。

【００６５】また、半導体装置１４を製造する場合は配
線膜６ａの成膜は第２の面１ｂ上に同様の金属膜６ａの
成膜を行う。

【００６６】この後、図８工程２３に示した配線膜のパ
ターニングの工程を図９では（ｃ）に示す。配線膜のパ
ターニングはフォトリソグラフィーによってレジストマ
スクを形成し、ウェットエッチングによって行った。

【００６７】以上の工程はすべて半導体チップがウェハ
ーレベルに在るときに行い、一度に多数の半導体チップ
の処理を行うことができる。

【００６８】以降の工程はウェハーから半導体チップを
ダイシングしてから行うものである。

【００６９】次に図８で記する配線膜６ａをパターニン
グする工程２３及びパターニングし形成した配線６の端
部に外部接続用の配線を接着する工程２４は、図９にお
いて（ｄ）で説明する。

【００７０】図９（ｄ）で示すように、配線６が電極５
と接続している他方の各端部に外部接続用配線２とし
て、例えばＡｕリボンを接着する。

【００７１】次の半導体チップ１−１と１−２を接続す
る工程は、図８において工程２５で示し、図９において
は（ｅ）で示す。

【００７２】半導体装置４を製造する際には第１の半導
体チップ１−１の面１ａと、半導体チップ１−２の面１
ｂとを接着材７を全面に塗布して重ね合わせて接着す
る。接着材７にはエポキシペースト、またはシート状接
着材を用いる。

【００７３】半導体装置１４を製造する際には半導体チ
ップ１−１の配線６を設けた面１ｂと、半導体チップ１
−２の電極を設けた第１の面１ａを合わせて、エポキシ
樹脂よりなる接着材に導電性フィラーを添加した導電性
に異方性を有する異方導電性接着材を用いて接着する。
半導体装置１４を製造する場合は半導体チップ間を接続
するのにバンプを用いるが、このバンプは予め配線６上
に設けておく。

【００７４】異方導電性接着材はエポキシ樹脂を主材と
する接着材中に導電性フィラーとなるＡｕ、Ａｇ等の粒
子が一様に混入された接着材であり、塗布しただけでは
導電性フィラーは互いに距離を持って存在し、互いの間
には絶縁性のエポキシ樹脂が介在するために絶縁性であ
る。しかし、バンプ或いはバンプと接続する電極５上に
異方導電性接着材を塗布した後に圧力を加えることによ
って、異方導電性接着材中の導電フィラーはバンプと電
極５の間に挟み込まれて接近し、互いの間に導電性を有
するようになりバンプと電極５との電気的な接続を強化
する。

【００７５】以降、上記構成と同様に半導体チップをス
タックしていけば実装密度の高い半導体装置４、１４が
製造できる。

【００７６】本実施例の半導体装置の製造方法では半導
体チップがウェハーの状態に在るときに配線膜６ａの成
膜、配線６のエッチングを行うことにより製造の効率が
良い。また、半導体装置４を製造する際には半導体回路
を形成する時に挿入することができる。更に半導体装置
１４の製造においては配線膜６ａを成膜したり、配線６
をエッチングしたりする工程中に絶縁膜下の半導体回路
を損なうことが無い。

【００７７】更に、上記方法による配線の引出しは、特
に煩雑な工程も高い精度も必要とされず安定したプロセ
スで行うことが可能であるため半導体装置４、１４の製
造の歩留りを向上させることができる。

【００７８】

【発明の効果】請求項１記載の発明により、半導体チッ
プを多数スタックしても放熱効率の劣化、及び実装基板
との抵抗の高抵抗化が起こらない実装密度の高い半導体
装置が実現される。

【００７９】請求項２記載の発明により、半導体チップ
を多数スタックしても放熱効率の劣化、及び実装基板と
の抵抗の高抵抗化が起こらない上、半導体装置の配線の
引出しが簡易な実装密度の高い半導体装置が実現され
る。

【００８０】請求項３記載の発明により、請求項２記載
の発明による効果に加えて、配線が半導体チップの半導
体回路に影響を及ばさない、誤動作の少ない半導体装置
が実現できる。

【００８１】請求項４記載の発明により、外部配線を設
ける工程が簡易、かつ安定したプロセスになり、半導体
装置製造の歩留りの向上に寄与する。

【００８２】請求項５記載の発明により、半導体チップ
間の所望の部分で電気的接続及び絶縁が可能となり、簡
易かつ信頼性の高い半導体装置を得ることができる。

【００８３】請求項６記載の発明により、実装基板への
実装に適した構造の半導体装置となり、電子機器に実装
する際の電気的抵抗を低く抑えることができる。

【００８４】請求項７記載の発明により、実装密度のが
向上できる上に実装基板との電気的抵抗が小さくなるこ
とによって更に電子機器に実装する際の電気的抵抗を低
く抑えることができる。

【００８５】請求項８記載の発明により、スタックされ
た各半導体チップの電極の配線の引出しが安定、かつ簡
易に行うことが可能となり、製造される半導体装置の信
頼性を高めることができる。

【００８６】請求項９記載の発明により、スタックされ
た各半導体チップの電極の配線の引出しが安定、かつ簡
易に行うことが可能となり、半導体チップに形成された
半導体回路に損傷を与える可能性が低くなるので、製造
される半導体装置の信頼性をより高めることができる。

【図面の簡単な説明】

【図１】第１実施例の概略構成を示す斜視図である。

【図２】図１の一部を拡大して示す断面図である。

【図３】（ａ）は配線のパターンを説明する図である。
（ｂ）は電極と配線の接続を説明する図である。（ｃ）
は配線と外部接続用配線との接続を説明する図である。

【図４】第２実施例の概略構成の要部を示す断面図であ
る。

【図５】ストレート型の外部接続配線を示す図である。

【図６】Ｌ字型の外部接続配線を示す図である。

【図７】重ね合わせた外部接続配線を示す図である。

【図８】第１実施例、第２実施例の半導体装置の製造工
程を説明する図である。

【図９】第１実施例、第２実施例の半導体装置の製造工
程を図示して説明する図である。

【符号の説明】

１−１、１−２、１−３ 半導体チップ １ａ 第１の面 １ｂ 第２の面 ２ 外部接続用配線 ３ 実装基板 ４、１４ 半導体装置 ５ 電極 ６ 配線 ７ 接着材 ８ バンプ １０ 銀ペースト １７ 異方導電性接着材

Claims (9)

【特許請求の範囲】
1. 【請求項１】 側縁部まで引き出された配線を設けた半
   導体チップを複数スタックした構成を有すると共に、該
   配線に外部接続用配線を設けた構成とすることを特徴と
   する半導体装置
2. 【請求項２】 電極を有する複数の半導体チップと、 該半導体チップの該電極が設けられている第１の面上に
   設けられ、該電極と接続する配線と、 該配線に接続する外部接続用配線と、 該複数の半導体チップ間を絶縁すると共に接着する接着
   材とより構成され、 該複数の半導体チップをスタックした構成とすると共
   に、該外部接続用配線が複数の該半導体チップが成す一
   側縁よりも延出することを特徴とする半導体装置。
3. 【請求項３】 電極を有する複数の半導体チップと、 該半導体チップ上の電極が設けられた第１の面に対して
   背面となる第２の面上に設けられ、バンプ等を介して隣
   接し配設された半導体チップの該電極に接続される配線
   と、 該配線に接続する外部接続用配線と、 各該半導体チップ間を絶縁或いは接続すると共に、接着
   する異方導電性接着材とより構成され、 該複数の半導体チップをスタックした構成とすると共
   に、該外部接続用配線が複数の該半導体チップが成す一
   側縁よりも延出することを特徴とする半導体装置。
4. 【請求項４】 該外部接続用配線として、ＴＡＢ（Ｔａ
   ｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープ、
   金（Ａｕ）リボン 半田リボンのいずれかを使用するこ
   とを特徴とする請求項２または３記載の半導体装置。
5. 【請求項５】 該接着材にはエポキシペーストまたはシ
   ート状接着材を利用することを特徴とする請求項２乃至
   ４のいずれかに記載の半導体装置。
6. 【請求項６】 該外部接続配線をストレート型、または
   Ｌ字型に配線加工し、銀ペースト等によって実装するこ
   とを特徴とする請求項２乃至５のいずれかに記載の半導
   体装置。
7. 【請求項７】 隣接する半導体チップに設けられた該外
   部接続配線をＬ字型に配線加工して重ね合わせ、ＢＵＳ
   ラインとして用いることを特徴とする請求項６記載の半
   導体装置。
8. 【請求項８】 電極を有する複数の半導体チップに対し
   て、該電極が設けられている第１の面上に該電極と接続
   する第１の配線を設け、 該配線に外部接続用配線を複数の該半導体チップが成す
   一側縁よりも延出させて接続し、 各該半導体チップ間を絶縁すると共に、接着することに
   よって複数の該半導体チップをスタックすることを特徴
   とする半導体装置の製造方法。
9. 【請求項９】 電極を有する複数の半導体チップに対し
   て、該電極が設けられている第１の面に対して背面とな
   る第２の面上に配線を設け、 該配線に外部接続用配線を外部接続用配線を複数の該半
   導体チップが成す一側縁よりも延出させて接続し、 該配線と、隣接して配置される半導体チップの該電極を
   バンプ等を介して接続し、 各該半導体チップ間を異方導電性接着材によって絶縁或
   いは接続すると共に接着することによって複数の該半導
   体チップをスタックすることを特徴とする半導体装置の
   製造方法。