JP2737318B2 - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JP2737318B2 JP2737318B2 JP29274489A JP29274489A JP2737318B2 JP 2737318 B2 JP2737318 B2 JP 2737318B2 JP 29274489 A JP29274489 A JP 29274489A JP 29274489 A JP29274489 A JP 29274489A JP 2737318 B2 JP2737318 B2 JP 2737318B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- integrated circuit
- chip
- circuit device
- upside
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Combinations Of Printed Boards (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路装置に関し、特にICチップの高
密度実装構造を有する混成集積回路装置に関する。
密度実装構造を有する混成集積回路装置に関する。
第４図は従来の混成集積回路装置の一例の縦断面図で
ある。
ある。
従来の混成集積回路装置は、第４図に示すように、IC
チップ１を配線基板２にダイボンディングし、そのICチ
ップ１上に形成してある電極パッド５と配線基板２の配
線４とをボンディングワイヤ８で電気的に接続してい
た。
チップ１を配線基板２にダイボンディングし、そのICチ
ップ１上に形成してある電極パッド５と配線基板２の配
線４とをボンディングワイヤ８で電気的に接続してい
た。
上述した従来の混成集積回路装置は、ICチップ上の電
極パッドと、配線基板上のボンディングパッドとの一対
の接続を他の対とは別個に１回のワイヤボンディングと
して行うため、接続の数だけワイヤボンディングを行わ
なければならず、接続の数に比例して、ワイヤボンディ
ングに要する時間が長くなる。このため、接続数の多い
ICチップや多数のICチップを用いた混成集積回路装置を
製造する際、時間が多くかかるという欠点がある。
極パッドと、配線基板上のボンディングパッドとの一対
の接続を他の対とは別個に１回のワイヤボンディングと
して行うため、接続の数だけワイヤボンディングを行わ
なければならず、接続の数に比例して、ワイヤボンディ
ングに要する時間が長くなる。このため、接続数の多い
ICチップや多数のICチップを用いた混成集積回路装置を
製造する際、時間が多くかかるという欠点がある。
又、ワイヤボンディングを用いているため立体的な実
装構造をとることが困難であり、立体的な実装構造にし
て混成集積回路装置を作ったとしても厚さの厚いものに
なってしまっていた。
装構造をとることが困難であり、立体的な実装構造にし
て混成集積回路装置を作ったとしても厚さの厚いものに
なってしまっていた。
本発明の目的は、薄い立体的実装構造を短時間で実現
することができる混成集積回路装置を提供することにあ
る。
することができる混成集積回路装置を提供することにあ
る。
本発明の混成集積回路装置は、配線基板の少くとも一
部と該配線基板に搭載されたICチップとを同時に覆う配
線板が導体バンプを介して前記配線基板と前記ICチップ
に電気的に接続されていることを特徴とする 〔実施例〕 以下、本発明の実施例について図面を参照して説明す
る。
部と該配線基板に搭載されたICチップとを同時に覆う配
線板が導体バンプを介して前記配線基板と前記ICチップ
に電気的に接続されていることを特徴とする 〔実施例〕 以下、本発明の実施例について図面を参照して説明す
る。
第１図は本発明の第１の実施例の縦断面図である。
第１の実施例は、第１図に示すように、配線基板２に
凹部を設け、ICチップ１の上面と、配線基板２の凹部の
上面の高さが同一になるように配線基板２を形成し、そ
の凹部にICチップ１を搭載する。
凹部を設け、ICチップ１の上面と、配線基板２の凹部の
上面の高さが同一になるように配線基板２を形成し、そ
の凹部にICチップ１を搭載する。
このICチップ１を搭載した配線基板２の上面より、平
らな板の上に回路が形成された配線板３を、互いの配線
４又は電極パッド５が向い合うように合わせ、各接合部
の上面又は下面に形成された導体バンプ６を介してひと
つ又は複数のICチップ１と配線基板２を同時に覆うよう
に接続する。
らな板の上に回路が形成された配線板３を、互いの配線
４又は電極パッド５が向い合うように合わせ、各接合部
の上面又は下面に形成された導体バンプ６を介してひと
つ又は複数のICチップ１と配線基板２を同時に覆うよう
に接続する。
これらの接合は、例えば導体バンプ６としてはんだバ
ンプを用い、これを加熱溶融させることにより一括して
接続をすることができる。
ンプを用い、これを加熱溶融させることにより一括して
接続をすることができる。
第２図は本発明の第２の実施例の縦断面図である。
第２の実施例は第２図に示すように、ICチップ１は、
配線基板12の上にダイボンディングされ、内部に配線４
の形成された凹部を有するケース状の配線板13で覆わ
れ、配線板13とICチップ1,配線基板12とは導体バンプ６
を介して電気的に接続される。
配線基板12の上にダイボンディングされ、内部に配線４
の形成された凹部を有するケース状の配線板13で覆わ
れ、配線板13とICチップ1,配線基板12とは導体バンプ６
を介して電気的に接続される。
配線基板12とケース状の配線板13の外周の間には封止
用樹脂７が流し込まれ、内部は密封される。
用樹脂７が流し込まれ、内部は密封される。
このため、この実施例では、通常の平板の配線基板12
を用いることができ、一括の電気的接続、かつ、封止が
できる利点がある。
を用いることができ、一括の電気的接続、かつ、封止が
できる利点がある。
第３図は本発明の第３の実施例の縦断面図である。
第３の実施例は、第３図に示すように、部分的な構造
は第１の実施例と同じであるが、配線基板２の両面に配
線を施し、この配線基板２が第１の実施例における配線
板３の役目を兼ねられるようにし、第１の実施例と同様
の接続方法によりもう１つの配線基板22と接合し、多層
化される。
は第１の実施例と同じであるが、配線基板２の両面に配
線を施し、この配線基板２が第１の実施例における配線
板３の役目を兼ねられるようにし、第１の実施例と同様
の接続方法によりもう１つの配線基板22と接合し、多層
化される。
このため、この実施例では、ICチップ１を立体配置し
た混成集積回路を容易に、又、薄く形成することができ
る。
た混成集積回路を容易に、又、薄く形成することができ
る。
つまり、ボンディングワイヤを用いた接続では、ボン
ディングワイヤのループ高さ、又、ボンディングワイヤ
が他の部分に触れないための余分な高さが必要であり、
これらの合計は0.5mm以上になるが、この実施例の構造
をとるとバンプ接続のため高さは0.1mm以下となり、一
層につき差し引き0.4mm以上厚さが薄く形成でき、又、
ボンディングワイヤの倒れによる電気的短絡等のボンデ
ィングワイヤに起因する不良なしに構造できる。
ディングワイヤのループ高さ、又、ボンディングワイヤ
が他の部分に触れないための余分な高さが必要であり、
これらの合計は0.5mm以上になるが、この実施例の構造
をとるとバンプ接続のため高さは0.1mm以下となり、一
層につき差し引き0.4mm以上厚さが薄く形成でき、又、
ボンディングワイヤの倒れによる電気的短絡等のボンデ
ィングワイヤに起因する不良なしに構造できる。
以上説明したように本発明は、ICチップと配線基板の
少くとも一部を同時に覆う配線板を用い、導体バンプに
より各部分の接合を行うことによって、複数のICチップ
にわたる多数の電気的接続を一括して行うことができる
効果がある。
少くとも一部を同時に覆う配線板を用い、導体バンプに
より各部分の接合を行うことによって、複数のICチップ
にわたる多数の電気的接続を一括して行うことができる
効果がある。
又、この構造を積層することにより、容易に、かつ、
薄くICチップの立体実装構造を実現することができる効
果が有り、結果的に配線基板が多層化されるため、さら
に、高密度な混成集積回路装置がつくれる効果が有る。
薄くICチップの立体実装構造を実現することができる効
果が有り、結果的に配線基板が多層化されるため、さら
に、高密度な混成集積回路装置がつくれる効果が有る。
第１図は本発明の第１の実施例の縦断面図、第２図は本
発明の第２の実施例の縦断面図、第３図は本発明の第３
の実施例の縦断面図、第４図は従来の混成集積回路のIC
チップ搭載部の一例の縦断面図である。 １……ICチップ、2,12,22……配線基板、3,13……配線
板、４……配線、５……電極パッド、６……導体バン
プ、７……封止用樹脂、８……ボンディングワイヤ。
発明の第２の実施例の縦断面図、第３図は本発明の第３
の実施例の縦断面図、第４図は従来の混成集積回路のIC
チップ搭載部の一例の縦断面図である。 １……ICチップ、2,12,22……配線基板、3,13……配線
板、４……配線、５……電極パッド、６……導体バン
プ、７……封止用樹脂、８……ボンディングワイヤ。
Claims (1)
- 【請求項１】配線基板の少くとも一部と該配線基板に搭
載されたICチップとを同時に覆う配線板が導体バンプを
介して前記配線基板と前記ICチップに電気的に接続され
ていることを特徴とする混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29274489A JP2737318B2 (ja) | 1989-11-09 | 1989-11-09 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29274489A JP2737318B2 (ja) | 1989-11-09 | 1989-11-09 | 混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03152967A JPH03152967A (ja) | 1991-06-28 |
| JP2737318B2 true JP2737318B2 (ja) | 1998-04-08 |
Family
ID=17785770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29274489A Expired - Fee Related JP2737318B2 (ja) | 1989-11-09 | 1989-11-09 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2737318B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05335529A (ja) * | 1992-05-28 | 1993-12-17 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH06334113A (ja) * | 1993-05-21 | 1994-12-02 | Sony Corp | マルチチップモジュール |
| DE19549705B4 (de) * | 1994-02-28 | 2008-07-10 | Mitsubishi Denki K.K. | Halbleitervorrichtung |
| JP3288840B2 (ja) * | 1994-02-28 | 2002-06-04 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5495394A (en) * | 1994-12-19 | 1996-02-27 | At&T Global Information Solutions Company | Three dimensional die packaging in multi-chip modules |
| JP5326481B2 (ja) * | 2008-10-14 | 2013-10-30 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5686653B2 (ja) * | 2011-03-31 | 2015-03-18 | 京セラサーキットソリューションズ株式会社 | 複合配線基板の製造方法 |
| US9173299B2 (en) | 2010-09-30 | 2015-10-27 | KYOCERA Circuit Solutions, Inc. | Collective printed circuit board |
| WO2020049989A1 (ja) * | 2018-09-07 | 2020-03-12 | 株式会社村田製作所 | モジュールおよびモジュールの製造方法 |
-
1989
- 1989-11-09 JP JP29274489A patent/JP2737318B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03152967A (ja) | 1991-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100253363B1 (ko) | 반도체 패키지용 기판과 그 기판을 이용한 랜드 그리드 어레이반도체 패키지 및 그들의 제조 방법 | |
| US6545366B2 (en) | Multiple chip package semiconductor device | |
| JP3147053B2 (ja) | 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法 | |
| KR890001186A (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| JPH06151685A (ja) | Ｍｃｐ半導体装置 | |
| JPH09321073A (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| JPS5892230A (ja) | 半導体装置 | |
| US6340839B1 (en) | Hybrid integrated circuit | |
| JP2737318B2 (ja) | 混成集積回路装置 | |
| JPS6220707B2 (ja) | ||
| JPH08279588A (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH05211256A (ja) | 半導体装置 | |
| KR100592785B1 (ko) | 칩 스케일 패키지를 적층한 적층 패키지 | |
| KR20000076967A (ko) | 적층화 칩 반도체 장치 | |
| US20030057569A1 (en) | Semiconductor device | |
| KR0151898B1 (ko) | 기판을 이용한 센터 패드형태의 칩이 적용된 멀티칩 패키지 | |
| JP3645701B2 (ja) | 半導体装置 | |
| USRE43112E1 (en) | Stackable ball grid array package | |
| JP3088391B2 (ja) | 半導体装置 | |
| JPH0741167Y2 (ja) | 絶縁物封止型回路装置 | |
| KR100487463B1 (ko) | 반도체칩과리드프레임이직접전기적으로접속되는반도체칩패키지소자 | |
| JP2792493B2 (ja) | 半導体装置 | |
| JPH0613535A (ja) | 電子部品搭載装置 | |
| JP2003101186A (ja) | 電子部品及び電子部品カバー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |