CN103871985A - 一种半导体封装结构 - Google Patents

一种半导体封装结构 Download PDF

Info

Publication number
CN103871985A
CN103871985A CN201410075607.6A CN201410075607A CN103871985A CN 103871985 A CN103871985 A CN 103871985A CN 201410075607 A CN201410075607 A CN 201410075607A CN 103871985 A CN103871985 A CN 103871985A
Authority
CN
China
Prior art keywords
chip
semiconductor package
over panel
groove
change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410075607.6A
Other languages
English (en)
Inventor
李明芬
周正伟
徐赛
李付成
王赵云
朱静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changjiang Electronics Technology (suqian) Co Ltd
JCET Group Co Ltd
Original Assignee
Changjiang Electronics Technology (suqian) Co Ltd
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changjiang Electronics Technology (suqian) Co Ltd, Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Changjiang Electronics Technology (suqian) Co Ltd
Priority to CN201410075607.6A priority Critical patent/CN103871985A/zh
Publication of CN103871985A publication Critical patent/CN103871985A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Abstract

本发明涉及一种半导体封装结构，属于半导体封装技术领域。它包括承载体（1），所述承载体（1）正面开设有凹槽（7），所述承载体（1）正面和凹槽（7）底面设置有导电镀层（6），所述凹槽（7）底面上通过焊料（4）设置有芯片（3），所述承载体（1）正面通过焊料（4）设置有转换板（2），所述转换板（2）位于芯片（3）上方，所述转换板（2）底面与芯片（3）正面之间通过焊料（4）相连接。本发明一种半导体封装结构，它可以根据客户的印刷电路板的接口位置做相应的布置，另外由于该封装结构带有转换板，相对于传统的封装结构，测试的方式更加灵活。

Description

一种半导体封装结构
技术领域
本发明涉及一种半导体封装结构，属于半导体封装技术领域。
背景技术
集成电路和功率器件封装一直面临的问题主要是输出点的布置僵化问题和功率器件不可回避的散热问题。现有作业方式都是采用打线的方式或是倒装的方式；前者作业制程冗长，而且必须要有塑封料包封，于是效率低，且引申出这些制程所产生的问题；后者的作业流程所需的倒装机台设备昂贵，且生产速度慢、效率低。此外，现有的制程所生产的产品缺少灵活性。
发明内容
本发明的目的在于克服上述不足，提供一种半导体封装结构，它可以根据客户的印刷电路板的接口位置做相应的布置，另外由于该封装结构带有转换板，相对于传统的封装结构，测试的方式更加灵活。 
本发明的目的是这样实现的：一种半导体封装结构，它包括承载体，所述承载体正面开设有凹槽，所述承载体正面和凹槽底面设置有导电镀层，所述凹槽底面上通过焊料设置有芯片，所述承载体正面通过焊料设置有转换板，所述转换板位于芯片上方，所述转换板底面与芯片正面之间通过焊料相连接。
所述凹槽周围至少有一边设置有与外界热对流的开口。
所述凹槽至少有一个侧面上开设有豁口或孔。
所述承载体外围区域设置有绝缘层。
所述焊料采用导电焊料或非导电焊料。
所述芯片采用集成电路芯片、分立器件芯片或者是它们的组合。
所述转换板的材质为硅基材、金属、陶瓷、预包封基材或印刷电路板材料。
所述转换板一面布置有与芯片、承载体连接的焊接点，另一面布置有输出点。
所述转换板采用双层或双层以上结构。
所述转换板底面上设置有凸起或凹槽。
所述承载体的材质是金属、陶瓷或预包封基材。
所述芯片周围设置有保护层。
所述芯片上叠装有芯片，上下芯片之间通过转换板和焊料进行电性连接。
与现有技术相比，本发明具有以下有益效果：
1、本发明中芯片与承载板紧密接触，所以热量传导的效率大大增强；
2、本发明的芯片焊接面与输出面距离很短，所以电性传导效率大大提高；
3、本发明所述转换板的特点可以做很弹性的电路布置，可以根据客户的印刷电路板的接口位置做相应的布置，所以输出的灵活性千变万化；
4、本发明载体凹槽内可以设置多个凹槽，所说能够集成更多的芯片，于此同时焊料溢出问题会很明显的解决；
5、相对于倒装的封装工艺，本发明无需倒装设备便可达到等同于倒装工艺的产品性能；
6、相对于传统的封装，本发明无需塑封料，因此工序大大减少，整个制程的成本和效率都会相对提高；
7、本发明凹槽四周设置有芯片与外界热对流的开口，平衡封装体内外温度，以此体现本发明高散热的特点。
附图说明
图1为本发明一种半导体封装结构的示意图。
图2为本发明一种半导体封装结构的剖视图。
图3为本发明一种半导体封装结构优选例中转换板输出面的布置图。
图4为本发明一种半导体封装结构优选例的转换板芯片焊接面的布置图。
图5本发明一种半导体封装结构中转换板的应用之一多层板示意图。
图6、图7为本发明一种半导体封装结构的转换板的另外两种类型示意图。
图8、图9为本发明一种半导体封装结构的承载体开口类型图。
图10为本发明一种半导体封装结构的芯片叠装组合的示意图。
其中：
承载体1
转换板2
芯片3
焊料4
绝缘层5
导电镀层6
凹槽7
开口8
焊接区9
贯穿孔10
绝缘区11
豁口12
孔13。
具体实施方式
参见图1、图2，本发明一种半导体封装结构，它包括承载体1，所述承载体1正面开设有凹槽7，所述承载体1正面和凹槽7底面设置有导电镀层6，所述凹槽7底面上通过焊料4设置有芯片3，所述凹槽7周围至少有一边设置有与外界热对流的开口8，所述承载体1正面通过焊料4设置有转换板2，所述转换板2位于芯片3上方，所述转换板2底面与芯片3正面之间通过焊料4相连接，当客户需要或者产品之间因距离很近会造成短路时，所述承载体1 外围区域还可以设置有绝缘层5。
所述芯片3包括漏极（Drain）、源极（Sours）、闸极（Gate），承载体1的凹槽底面为基岛面，其基岛面和正面焊接面设置有导电镀层6，在承载体1的凹槽基岛的导电镀层6上点上锡膏（焊料），芯片3装片与锡膏结合，使漏极与承载体导通，芯片3的源极、闸极、承载体1正面焊接面植入适量的锡膏与转换板2的芯片焊接面结合，转换板2的G极、D极、S极按终端客户的通过贯穿方式与转换板的输出面导通。
在优选实例中，芯片尺寸为3.8mm（长）×2.8 mm（宽）×0.1 mm（厚度），为了适用本结构达到更佳的工艺性，承载体1的系列规格： 4.0mm（长）×3.0 mm（宽）×0.2mm（厚度），凹槽规格：3.5mm（凹槽长）×3.0 mm（凹槽宽）×0.15 mm（凹槽深），开口深度为0.05 mm。
参见图3，所述转换板的输出面包括焊接区9和绝缘区11，所述焊接区9内设置有贯穿孔10。转换板的弹性或者说灵活性在于客户不需要根据本实施例中芯片电极的分布来布置印刷电路板，客户只需要把印刷电路板的电极的布置规范要求提供出来，利用本发明的转换板可全部满足要求。
参见图4，所述转换板的芯片焊接面的G、D、S的分布成面状保持在与芯片结合时更充分。
参见图5，当承载体凹槽内装入两颗或多颗集成电路芯片和分立器件芯片时，转换板的输出会比本实施例中复杂，所以此时转换板采用多层结构可以达到无限自由输出的特点，转换板的芯片焊接面与输出面是通过贯穿连接的方式导通的。
参见图6、图7，所述转换板底面设置有凸起或凹槽，根据芯片厚度可做相应调整。
参见图8、图9，为了与外界形成热对流，可以在凹槽7至少一个侧面上开设有与外界热对流的豁口12或孔13来代替开口8，二者也可同时存在。
参见图10，当芯片很薄时，可以在凹槽7内叠装芯片3，上下芯片3之间通过转换板2和焊料4进行电性连接。

Claims (10)

1.一种半导体封装结构，其特征在于：它包括承载体（1），所述承载体（1）正面开设有凹槽（7），所述承载体（1）正面和凹槽（7）底面设置有导电镀层（6），所述凹槽（7）底面上通过焊料（4）设置有芯片（3），所述承载体（1）正面通过焊料（4）设置有转换板（2），所述转换板（2）位于芯片（3）上方，所述转换板（2）底面与芯片（3）正面之间通过焊料（4）相连接。
2.根据权利要求1所述的一种半导体封装结构，其特征在于：所述凹槽（7）周围至少有一边设置有与外界热对流的开口（8）。
3.根据权利要求1或2所述的一种半导体封装结构，其特征在于：所述凹槽（7）至少有一个侧面上开设有豁口（12）或孔（13）。
4.根据权利要求1或2所述的一种半导体封装结构，其特征在于：所述承载体（1）外围区域设置有绝缘层（5）。
5.根据权利要求1或2所述的一种半导体封装结构，其特征在于：所述芯片（3）采用集成电路芯片、分立器件芯片或者是它们的组合。
6.根据权利要求1或2所述的一种半导体封装结构，其特征在于：所述转换板（2）的材质为硅基材、金属、陶瓷、预包封基材或印刷电路板材料。
7.根据权利要求1或2所述的一种半导体封装结构，其特征在于：所述转换板（2）采用双层或双层以上结构。
8.根据权利要求1会哦2所述的一种半导体封装结构，其特征在于：所述转换板（2）底面上设置有凸起或凹槽。
9.根据权利要求1或2所述的一种半导体封装结构，其特征在于：所述芯片（3）周围设置有保护层。
10.根据权利要求1或2所述的一种半导体封装结构，其特征在于：所述芯片（3）上叠装有芯片（3），上下芯片（3）之间通过转换板（2）和焊料（4）进行电性连接。
CN201410075607.6A 2014-03-03 2014-03-03 一种半导体封装结构 Pending CN103871985A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410075607.6A CN103871985A (zh) 2014-03-03 2014-03-03 一种半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410075607.6A CN103871985A (zh) 2014-03-03 2014-03-03 一种半导体封装结构

Publications (1)

Publication Number Publication Date
CN103871985A true CN103871985A (zh) 2014-06-18

Family

ID=50910381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410075607.6A Pending CN103871985A (zh) 2014-03-03 2014-03-03 一种半导体封装结构

Country Status (1)

Country Link
CN (1) CN103871985A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020000239A1 (en) * 1999-09-27 2002-01-03 Krishna G. Sachdev Removal of cured silicone adhesive for reworking electronic components
CN1758433A (zh) * 2004-03-31 2006-04-12 卡西欧计算机株式会社 半导体器件及其制造方法
US20100140782A1 (en) * 2008-12-08 2010-06-10 Samsung Electronics Co., Ltd. Printed circuit board having built-in integrated circuit package and fabrication method therefor
US20140021634A1 (en) * 2010-02-16 2014-01-23 Infineon Technologies Ag Method of Manufacturing a Semiconductor Device with a Carrier Having a Cavity and Semiconductor Device
CN203787409U (zh) * 2014-03-03 2014-08-20 江苏长电科技股份有限公司 一种半导体封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020000239A1 (en) * 1999-09-27 2002-01-03 Krishna G. Sachdev Removal of cured silicone adhesive for reworking electronic components
CN1758433A (zh) * 2004-03-31 2006-04-12 卡西欧计算机株式会社 半导体器件及其制造方法
US20100140782A1 (en) * 2008-12-08 2010-06-10 Samsung Electronics Co., Ltd. Printed circuit board having built-in integrated circuit package and fabrication method therefor
US20140021634A1 (en) * 2010-02-16 2014-01-23 Infineon Technologies Ag Method of Manufacturing a Semiconductor Device with a Carrier Having a Cavity and Semiconductor Device
CN203787409U (zh) * 2014-03-03 2014-08-20 江苏长电科技股份有限公司 一种半导体封装结构

Similar Documents

Publication Publication Date Title
CN105990265B (zh) 功率转换电路的封装模块及其制造方法
CN104900634B (zh) 封装结构及其所适用的堆栈式封装模块
CN100373604C (zh) 高功率mcm封装
US10672677B2 (en) Semiconductor package structure
US9366421B2 (en) LED base module and LED lighting device
CN104821302A (zh) 半导体装置
CN104051363A (zh) 芯片封装和用于制造该芯片封装的方法
CN105489571A (zh) 一种带散热片的半导体封装及其封装方法
US20150162456A1 (en) Semiconductor device
US9704794B2 (en) Electronic device with die being sunk in substrate
CN101740528B (zh) 增进散热的无外引脚式半导体封装构造及其组合
TW201351709A (zh) 發光二極體封裝結構及其製造方法
JP2015510277A5 (zh)
CN203787409U (zh) 一种半导体封装结构
CN105390585A (zh) 芯片封装模块与封装基板
CN103779343A (zh) 功率半导体模块
CN103871985A (zh) 一种半导体封装结构
CN105390477B (zh) 一种多芯片3d二次封装半导体器件及其封装方法
CN104124320B (zh) 发光二极管
CN203746841U (zh) 功率半导体模块
TW202032747A (zh) 一種功率半導體貼片封裝結構
CN202268386U (zh) 一种led封装结构
CN104576558A (zh) 电源模块封装体
CN204558524U (zh) 用于倒装芯片的条形led支架
CN203941944U (zh) 一种大功率cob封装铜基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140618

RJ01 Rejection of invention patent application after publication