JPH1140713A - Lsiパッケージ及びソケットの組み合わせ構造 - Google Patents

Lsiパッケージ及びソケットの組み合わせ構造

Info

Publication number
JPH1140713A
JPH1140713A JP19440997A JP19440997A JPH1140713A JP H1140713 A JPH1140713 A JP H1140713A JP 19440997 A JP19440997 A JP 19440997A JP 19440997 A JP19440997 A JP 19440997A JP H1140713 A JPH1140713 A JP H1140713A
Authority
JP
Japan
Prior art keywords
terminal
package
lsi
socket
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP19440997A
Other languages
English (en)
Inventor
Hiroki Chikama
広樹 千釜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP19440997A priority Critical patent/JPH1140713A/ja
Publication of JPH1140713A publication Critical patent/JPH1140713A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H05K3/308Adaptations of leads

Landscapes

  • Connecting Device With Holders (AREA)

Abstract

(57)【要約】 【課題】 端子配列が偏ることがなく、端子の挿入性を
良好に保ったLSIパッケージ及びその実装システムを
得る。 【解決手段】 LSIパッケージ11の実装方法は、L
SIパッケージ11をLSIソケット16へ挿入する
と、まず、最長の位置決め端子15で位置合わせを行
い、次に長い接地端子を接続することで、静電気等の電
気的破壊を防止し、次に電源印加を行うといったよう
に、端子の長い順にLSIソケットの孔18へ挿入さ
れ、最後にLSIパッケージ11の全端子がソケット1
6と接触し、このソケット16を介してプリント基板1
7と接続される。この時、図示のLSIソケット16
は、1本(1ピン)毎に独立したピンソケットで、例え
ばプリント基板17に孔を明け、その孔にスルーホール
メッキを施した後、ピンソケット16を挿入して、半田
付けされている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はLSI(半導体集積
回路)パッケージ及びソケットの組み合わせ構造に関
し、特に電源印加状態での着脱を可能としたLSIパッ
ケージ及びソケットの組み合わせ構造に関するものであ
る。
【0002】
【従来の技術】従来のLSIパッケージは、電源や信号
の種類にかかわらず、パッケージ端子(ピン)の長さや
形状が同一であり、端子の位置も格子状や千鳥格子状に
規則的に整列している。例えばこの場合に、電源が印加
されている状態で、ソケットを介してLSIを実装しよ
うとすると、予想されないような形で内部回路に電圧が
印加され、LSIを破壊してしまう危険があった。
【0003】端子(ピン)数の少ない小規模のLSI
は、プリント基板に直接取り付けられるので、電源が印
加されたままで実装されることはないが、大規模あるい
は超大規模のLSIの場合は、端子数がきわめて多いの
で、直接取り付けると交換ができない問題がある。その
ため、ソケットを介して取り付けられることが多い。従
って、LSIをプリント基板に実装する際には、従来は
必ず電源を印加していない状態で行う必要があった。
【0004】特開平4−217354号公報には、図5
に示すように、LSI本体11は、2列に配列された端
子2を有し、その端子2は一端の端子から他端の端子
に、順次長さを異ならせる提案が記載されている。そし
て、プリント基板17は端子2に対応する孔4を有す
る。このLSI本体11とプリント基板17を平行に保
ち、端子2の長い方から順に挿入を行う。このように端
子2の長さが異なるので、一回の作業で短時間に、しか
も容易にプリント基板17の孔4に挿入することができ
るとされている。
【0005】
【発明が解決しようとする課題】図5に示す特開平4−
217354号公報記載の提案では、リード端子は電源
端子や信号端子などの種類に関係なく、一端の端子から
他端の端子側に順次に長さを変えた端子列であった。そ
のため、ある特定の端子を先に挿入したい場合は、その
端子を端の一番長い端子にしなければならないという制
約があった。
【0006】同電位端子を複数同時に挿入したい場合で
も、順次に短くしなければならず、かつ端子の電源、接
地端子や信号端子といった種類別により、挿入順位を決
めたい場合、端子配列が偏ってしまうという問題があ
る。
【0007】また、一方向に並んでいる端子が複数列に
なり、格子状になるとそれと垂直方向の端子は等長端子
となって、LSI端子の挿入性が悪くなる問題もあり、
また電源印加状態のままでの着脱ができないという欠点
がある。
【0008】本発明の目的は、端子配列が偏ることがな
く、端子の挿入性を良好に保ちかつ電源印加状態のまま
着脱を可能としたLSIパッケージ及びソケットの組み
合わせ構造を提供することである。
【0009】
【課題を解決するための手段】本発明によれば、パッケ
ージ裏面の少なくとも4隅に設けられ所定長さの位置決
め端子と、前記パッケージ裏面に設けられ前記位置決め
端子より短い長さの接地端子と、前記パッケージ裏面に
設けられ前記接地端子よりも短い長さの電源端子と、前
記パッケージ裏面に設けられ前記電源端子よりも短い長
さの信号端子とを含むことを特徴とするLSIパッケー
ジが得られる。
【0010】また、本発明によれば、パッケージ裏面に
設けられた所定幅の接地端子と、前記パッケージ裏面に
設けられ前記接地端子より狭い幅の電源端子と、前記パ
ッケージ裏面に設けられ前記電源端子より狭い幅の信号
端子とを有し、これ等端子の幅方向は全て同一方向に設
定されているLSIパッケージと、これ等端子に夫々対
応して設けられ対応端子の幅より長くかつ当該対応端子
の幅に比例した長さの開口を有する端子挿入孔と、これ
等端子挿入孔の各一端に夫々設けられた導電性コネクタ
部とを有するソケットと、を含むことを特徴とするパッ
ケージ及びソケットの組み合わせ構造が得られる。
【0011】そして、前記ソケットは、前記LSIパッ
ケージの各端子に夫々対応して設けられた貫通孔を有し
該貫通孔に端子が夫々挿通されることにより前記LSI
パッケージを固定するための上部ソケット部材と、前記
回路基板上に設置され前記上部ソケット部材の貫通孔に
挿通された各端子先端部が夫々挿入されかつ前記幅方向
に各端子が摺動可能な大きさの前記端子挿入孔と、これ
等端子挿入孔内の端子摺動方向先端部に夫々設けられた
導電性コネクタ部とを有する下部ソケット部材と、を具
備することを特徴とする。
【0012】また、前記上部ソケット部材は前記下部ソ
ケット部材に対して摺動自在に構成されており、両ソケ
ット部材は、弾性突起部とそれに嵌合する嵌合孔とによ
り固定されるようになっていることを特徴とし、また、
前記LSIパッケージの各端子は、幅が大なるものがよ
り小なるものに比較して外側位置に設けられていること
を特徴とする。
【0013】本発明の作用は次の通りである。電源、接
地端子や信号端子などの端子の種類別に端子形状を変
え、LSIソケットを介して基板と接触させたい順に接
続させる。また、端子の一種として、LSIを挿入しや
すいように位置決め端子を設けている。例えばLSI挿
入時は、LSIソケットの孔にLSI端子を押し込む
か、あるいはLSIソケットの孔に挿入させた後、ソケ
ットレバーによりスライドさせる。
【0014】端子の形状は、端子の種類別に異なり、位
置は問わない。端子の種類別に挿入し、プリント基板へ
の接続の順序が決められる。プリント基板との接続を容
易にするだけでなく、電源、接地端子を先にプリント基
板と接続させることで、LSIの破壊を防ぐことができ
る。装置の電源を印加したままで、LSIの抜き差しが
可能になる。
【0015】
【発明の実施の形態】以下に、本発明の実施例について
図面を参照して説明する。
【0016】図1は本発明によるLSIパッケージの第
一の実施例の裏面斜視図である。図1において、LSI
パッケージ本体11の裏面には、電源印加端子12と接
地端子13、信号端子14、四隅に設けられた位置決め
端子15が設けられている。これらの端子は、端子の種
別毎に形状が異なっている。例えば、パッケージ本体1
1の裏面に対し、垂直方向に最長の位置決め端子15、
次の接地端子13、電源印加端子12、そして信号端子
14の順に、端子長が短くなるようにしており、長さが
変えられている。
【0017】これらの端子は図2に示すように、LSI
ソケット16の孔18へ挿入される。この時のLSIソ
ケット16の孔18は、例えば深くなる程その孔径が順
次小となっており、端子が圧入されることでLSIソケ
ット16を介してプリント基板17と接続される。
【0018】LSIパッケージ11の実装方法は、LS
Iパッケージ11をLSIソケット16へ挿入すると、
まず、最長の位置決め端子15により位置合わせを行
い、次に長い接地端子13を接続することで、静電気等
の電気的破壊を防止し、次に電源印加を行うといったよ
うに、端子の長い順にLSIソケット16の孔18へ挿
入され、最後にLSIパッケージ11の全端子がソケッ
ト16と接触し、このソケット16を介してプリント基
板17と接続される。
【0019】この時、LSIソケット16は1本(1ピ
ン)毎に独立したピンソケットとして示しており、例え
ばプリント基板17に孔を穿ち、その孔にスルーホール
メッキを施した後、ピンソケット16を挿入して半田付
けされている。
【0020】逆に、LSIパッケージ11を抜くとき
は、システムの誤動作を防ぐために、最短の信号端子1
4から最長の位置決め端子15へと、短い方から順にプ
リント基板17から離脱する。
【0021】また、電源印加端子12に電圧レベルが複
数ある場合で、プリント基板17との接続順序を決めた
いときは、電源印加端子12の中で初めに接続したい端
子を長くして、順次短くしていく。なお、位置決め端子
15に接地端子13の機能を持たせることもできる。一
般に接地インピーダンスを下げるため、接地端子13は
数が多い(並列接続されている)ので、その一部を位置
決め端子15として使用しても、全体の端子数を増やす
ことにはならない。
【0022】図3は本発明の第二の実施例を示すLSI
パッケージの裏面斜視図であり、図1と同等部分は同一
符号にて示している。。図3を参照すると、LSIパッ
ケージ本体11の裏面には、電源印加端子12、接地端
子13、信号端子14が設けられている。これらの端子
は、端子の種別毎に形状が異なっている。
【0023】この場合の端子形状は、パッケージ本体1
1の裏面(の外形端縁)と、平行方向に幅広くなってい
る。例えば、接地端子13を最幅広とし、次に電源印可
端子12、そして信号端子14の順に、端子の幅が狭く
なるように幅が変化している。
【0024】図4を参照すると、図3に示したLSIパ
ッケージとソケットとの組み合わせ構造の分解斜視図が
示されている。ソケットは、図示する如く、上部ソケッ
ト部材25と下部ソケット部材26との一対の部材から
なり、上部ソケット部材25はLSIパッケージ11と
下部ソケット部材26との間に設けられて、パッケージ
11を下部ソケット部材26の端子挿入孔28へ挿入し
て当該端子挿入孔28内に設けられている導電性のコネ
クタ部27へ接続するための作用をなすものである。
【0025】下部ソケット部材26は回路基板17に固
定して取り付けられており、その上面で上部ソケット部
材25が摺動自在となっている。
【0026】上部ソケット部材25には、パッケージ1
1の端子対応に貫通孔30が穿設されており、この貫通
孔30に各端子が12〜14が挿通されたときにこのパ
ッケージが動かないように固定するためのものであり、
よって、理想的には、各貫通孔は対応する各端子の形状
と同一形状の孔とされるのが良いが、最大幅を有する端
子13と同一形状を有するようにしても良く、本例で
は、そのようにされているものとしている。
【0027】従って、各端子が対応する貫通孔30へ夫
々挿通されたときには、最大幅の端子(接地端子)13
が対応する貫通孔とぴったり嵌合して上部ソケット部材
25と、パッケージ11とが固定可能である。
【0028】下部ソケット部材26には、パッケージ1
1の各端子対応に端子挿入孔28が設けられているが、
これ等端子挿入孔28は各対応端子の幅より長くかつそ
の幅に比例した長さの開口を有するものとする。
【0029】従って、パッケージ11が上部ソケット部
材25に固定された状態で、各端子が対応貫通孔30に
挿通されているときに、各端子先端が対応する端子挿入
孔30に挿入されるようになっており、更に、この挿入
位置からソケットレバー29を時計方向に回動せしめれ
ば、上部ソケット部材25は下部ソケット部材26の上
を摺動すると共に、各端子は端子挿入孔30内を同様に
摺動して、各孔30の先端部に設けられているコネクタ
部27に接触して電気的導通が初めて可能となる。
【0030】この場合、パッケージ11の各端子12〜
14の位置は各列で同じ始点としておき、レバー29に
よる摺動により、最初に最幅広の端子13がコネクタ部
27に接続され、その次に端子12が接続され、最後に
端子14が接続される様に、下部ソケット部材26の各
挿入孔の形状を設定しておけば、電源印加状態でも挿入
が可能となり、逆にレバー29を反時計方向に回動せし
めれば、端子14から最初に離れ、次に端子12が離
れ、最後に端子13が離れる。
【0031】尚、上部と下部のソケット部材25,26
は孔部31と弾性突起部32とが嵌合することで固定さ
れる構造となっている。
【0032】そして、幅が最大の端子13を外周部に配
置しておくことで、強度的に弱い端子である幅の狭い端
子14を実装時や運搬時の衝撃による変形を防止可能と
なる。
【0033】
【発明の効果】以上説明したように本発明によれば、端
子の形状を端子の種類毎に異ならせ、プリント基板への
接続の順序が決められるようになし、プリント基板との
接続を容易にするだけでなく、電源、接地端子を先にプ
リント基板と接続させることで、LSIの破壊を防ぐこ
とができ、装置の電源を印加したままで、LSIの抜き
差しが可能になる効果がある。
【図面の簡単な説明】
【図1】本発明の第一の実施例の斜視図である。
【図2】本発明の第一の実施例のプリント基板への実装
方法の説明図である。
【図3】本発明の第二の実施例の斜視図である。
【図4】本発明の第二の実施例のプリント基板への実装
方法の説明図である。
【図5】従来のLSIパッケージの実装方法の説明図で
ある。
【符号の説明】
11 LSIパッケージ 12 電源印加端子 13 接地端子 14 信号端子 15 位置決め端子 17 基板 25 上部ソケット部材 26 が部ソケット部材 27 コネクタ部 28 端子挿入孔 29 ソケットレバー 30 貫通孔 31 嵌合孔 32 弾性突起

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 パッケージ裏面の少なくとも4隅に設け
    られ所定長さの位置決め端子と、前記パッケージ裏面に
    設けられ前記位置決め端子より短い長さの接地端子と、
    前記パッケージ裏面に設けられ前記接地端子よりも短い
    長さの電源端子と、前記パッケージ裏面に設けられ前記
    電源端子よりも短い長さの信号端子とを含むことを特徴
    とするLSIパッケージ。
  2. 【請求項2】 前記位置決め端子に接地端子の機能を持
    たせたことを特徴とする請求項1記載のLSIパッケー
    ジ。
  3. 【請求項3】 パッケージ裏面に設けられた所定幅の接
    地端子と、前記パッケージ裏面に設けられ前記接地端子
    より狭い幅の電源端子と、前記パッケージ裏面に設けら
    れ前記電源端子より狭い幅の信号端子とを有し、これ等
    端子の幅方向は全て同一方向に設定されているLSIパ
    ッケージと、 これ等端子に夫々対応して設けられ対応端子の幅より長
    くかつ当該対応端子の幅に比例した長さの開口を有する
    端子挿入孔と、これ等端子挿入孔の各一端に夫々設けら
    れた導電性コネクタ部とを有するソケットと、を含むこ
    とを特徴とするパッケージ及びソケットの組み合わせ構
    造。
  4. 【請求項4】 前記ソケットは、 前記LSIパッケージの各端子に夫々対応して設けられ
    た貫通孔を有し該貫通孔に端子が夫々挿通されることに
    より前記LSIパッケージを固定するための上部ソケッ
    ト部材と、 前記回路基板上に設置され前記上部ソケット部材の貫通
    孔に挿通された各端子先端部が夫々挿入されかつ前記幅
    方向に各端子が摺動可能な大きさの前記端子挿入孔と、
    これ等端子挿入孔内の端子摺動方向先端部に夫々設けら
    れた導電性コネクタ部とを有する下部ソケット部材と、
    を具備することを特徴とする請求項3記載のパッケージ
    及びソケットの組み合わせ構造。
  5. 【請求項5】 前記上部ソケット部材は前記下部ソケッ
    ト部材に対して摺動自在に構成されており、両ソケット
    部材は、弾性突起部とそれに嵌合する嵌合孔とにより固
    定されるようになっていることを特徴とする請求項4記
    載のパッケージ及びソケットの組み合わせ構造。
  6. 【請求項6】 前記LSIパッケージの各端子は、幅が
    大なるものがより小なるものに比較して外側位置に設け
    られていることを特徴とする請求項3〜5いずれか記載
    のパッケージ及びソケットの組み合わせ構造。
JP19440997A 1997-07-18 1997-07-18 Lsiパッケージ及びソケットの組み合わせ構造 Withdrawn JPH1140713A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19440997A JPH1140713A (ja) 1997-07-18 1997-07-18 Lsiパッケージ及びソケットの組み合わせ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19440997A JPH1140713A (ja) 1997-07-18 1997-07-18 Lsiパッケージ及びソケットの組み合わせ構造

Publications (1)

Publication Number Publication Date
JPH1140713A true JPH1140713A (ja) 1999-02-12

Family

ID=16324130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19440997A Withdrawn JPH1140713A (ja) 1997-07-18 1997-07-18 Lsiパッケージ及びソケットの組み合わせ構造

Country Status (1)

Country Link
JP (1) JPH1140713A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003502691A (ja) * 1999-06-11 2003-01-21 ストラトス ライトウェイヴ インコーポレイテッド マルチポート差込み式トランシーバ(mppt)
WO2006100746A1 (ja) * 2005-03-18 2006-09-28 Fujitsu Limited 電子部品および回路基板
US7902668B2 (en) * 2007-03-22 2011-03-08 Kabushiki Kaisha Toshiba Flip chip semiconductor device including an unconnected neutralizing electrode
CN110521063A (zh) * 2017-04-11 2019-11-29 罗伯特·博世有限公司 电触头装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003502691A (ja) * 1999-06-11 2003-01-21 ストラトス ライトウェイヴ インコーポレイテッド マルチポート差込み式トランシーバ(mppt)
WO2006100746A1 (ja) * 2005-03-18 2006-09-28 Fujitsu Limited 電子部品および回路基板
JPWO2006100746A1 (ja) * 2005-03-18 2008-08-28 富士通株式会社 電子部品および回路基板
JP4540707B2 (ja) * 2005-03-18 2010-09-08 富士通株式会社 電子部品および回路基板
US7874847B2 (en) 2005-03-18 2011-01-25 Fujitsu Limited Electronic part and circuit substrate
US7902668B2 (en) * 2007-03-22 2011-03-08 Kabushiki Kaisha Toshiba Flip chip semiconductor device including an unconnected neutralizing electrode
CN110521063A (zh) * 2017-04-11 2019-11-29 罗伯特·博世有限公司 电触头装置
US10873141B2 (en) 2017-04-11 2020-12-22 Robert Bosch Gmbh Electrical contact assembly
CN110521063B (zh) * 2017-04-11 2021-09-07 罗伯特·博世有限公司 电触头装置

Similar Documents

Publication Publication Date Title
US6407566B1 (en) Test module for multi-chip module simulation testing of integrated circuit packages
JP3360179B2 (ja) ボールグリッドアレーソケット
JP3325060B2 (ja) 電気コネクタ
JP2869027B2 (ja) 接続ピンのアラインメント装置及びこれと電気コネクタとの組み合わせ
US20080096399A1 (en) Heat Dissipating Terminal and Electrical Connector Using Same
JP3420584B2 (ja) 高密度相互接続技術
US7654862B2 (en) IC package having improved structure
KR20010082144A (ko) 회로 기판 스트래들 장착식 커넥터
JPH09266038A (ja) コネクタ
JPH1140713A (ja) Lsiパッケージ及びソケットの組み合わせ構造
JPS63213278A (ja) ソケツト
JP3256174B2 (ja) ボールグリッドアレイ用ソケット
JP2002298953A (ja) コネクタ
US4702706A (en) Electrical connecting device including socket therefor
JP3309099B2 (ja) 回路基板と表面実装型lsiとの接続方法
US7500886B2 (en) Electronic assembly having an electrical connector attached to a printed circuit board, and a wire passing through a through-hole on the printed circuit board
JP3749283B2 (ja) プリント基板
US6364669B1 (en) Spring contact for providing high current power to an integrated circuit
US20050277325A1 (en) Electrical adapter
JP3670113B2 (ja) 自立形端子およびそれを用いた放熱器
JP2002015794A (ja) コネクタ装置及び印刷配線基板の接続装置
US7303428B2 (en) Electrical connector assembly with fastening means
KR100225800B1 (ko) 컴퓨터의 확장슬롯
EP0137656B1 (en) Electrical connecting device including socket therefor
JP2879672B2 (ja) 半導体パッケージのテスト用ソケット

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041005