KR101920916B1 - 전도성 포스트를 갖는 인쇄회로기판 및 그 제조 방법 - Google Patents

전도성 포스트를 갖는 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101920916B1
KR101920916B1 KR1020170076537A KR20170076537A KR101920916B1 KR 101920916 B1 KR101920916 B1 KR 101920916B1 KR 1020170076537 A KR1020170076537 A KR 1020170076537A KR 20170076537 A KR20170076537 A KR 20170076537A KR 101920916 B1 KR101920916 B1 KR 101920916B1
Authority
KR
South Korea
Prior art keywords
core layer
solder mask
conductive posts
conductive
layer
Prior art date
Application number
KR1020170076537A
Other languages
English (en)
Inventor
정혜임
이준용
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020170076537A priority Critical patent/KR101920916B1/ko
Application granted granted Critical
Publication of KR101920916B1 publication Critical patent/KR101920916B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

전도성 포스트와 솔더 마스크의 노광 공차에 의한 틀어짐 문제를 해결하여 솔더 마스크의 개구와 전도성 포스트의 정합도를 높이고, 전도성 포스트의 미세 피치화를 도모할 수 있는 전도성 포스트를 갖는 인쇄회로기판 및 그 제조 방법에 대하여 개시한다.
본 발명에 따른 전도성 포스트를 갖는 인쇄회로기판은 상면 및 하면을 갖는 코어층; 상기 코어층의 상면 및 하면에 각각 배치된 제1 및 제2 회로패턴과, 상기 코어층의 내부에 배치되어, 상기 제1 및 제2 회로패턴을 전기적으로 연결하는 제3 회로패턴을 갖는 회로패턴; 상기 코어층의 상면으로부터 돌출되도록 배치된 전도성 포스트; 상기 코어층의 상면 및 제1 회로패턴을 덮으며, 상기 전도성 포스트를 노출시키는 제1 개구를 갖는 제1 솔더 마스크; 및 상기 코어층의 하면 및 제2 회로패턴을 덮으며, 상기 제2 회로패턴의 일부를 노출시키는 제2 개구를 갖는 제2 솔더 마스크;를 포함하며, 상기 전도성 포스트의 폭은 상기 제1 개구의 폭과 동일한 것을 특징으로 한다.

Description

전도성 포스트를 갖는 인쇄회로기판 및 그 제조 방법{PRINTED CIRCUIT BOARD HAVING CONDUCTIVE POST AND METHOD OF MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 전도성 포스트와 솔더 마스크의 노광 공차에 의한 틀어짐 문제를 해결하여 솔더 마스크의 개구와 전도성 포스트의 정합도를 높이고, 전도성 포스트의 미세 피치화를 도모할 수 있는 전도성 포스트를 갖는 인쇄회로기판 및 그 제조 방법에 관한 것이다.
최근, 전기 및 전자 제품의 고성능화로 전자기기들의 부피는 경량화되고 무게는 가벼워지는 경박 단소화의 요구에 부합하여 반도체 패키지의 박형화, 고밀도 및 고실장화가 중요한 요소로 부각되고 있다.
현재, 컴퓨터, 노트북과 모바일폰 등은 기억 용량의 증가에 따라 대용량의 램(Random Access Memory) 및 플래쉬 모리(Flash Memory)와 같이 칩의 용량은 증대되고 있지만, 패키지는 소형화되는 경향이 두드러지고 있는 상황이다.
따라서, 핵심 부품으로 사용되는 패키지의 크기는 소형화되는 경향으로 연구 및 개발되고 있으며, 한정된 크기의 기판에 더 많은 수의 패키지를 실장하기 위한 여러 가지 기술들이 제안 및 연구되고 있다.
종래의 패키지 온 패키지(Package on Package) 타입의 적층 패키지는 상부 패키지와 하부 패키지를 솔더 범프로 실장하였다.
이러한 솔더 범프의 형성 기술은 범프의 재질에 따라 그 특성 및 응용 범위가 결정된다. 대표적인 범프 형성 기술로는 용융 땜납에 패드 전극을 접촉시키는 용융 땜납 방법, 패드 전극 상에 솔더 페이스트를 스크린 인쇄한 후, 리플로우시키는 스크린 인쇄법, 패드 전극 상에 솔더 볼을 탑재해 리플로우 하는 솔더 볼 방법, 그리고 패드 전극에 납땜 도금을 하는 도금법 등이 있다. 이 중, 스크린 인쇄법이 공정이 쉽고 솔더 범프의 제조 비용이 저렴하여 가장 많이 사용되고 있다.
그러나, 스크린 인쇄법은 솔더 범프가 완전히 기판으로 전사되지 않는 문제점이 있을 뿐만 아니라, 미세 범프 피치를 구현하는 데 한계가 있고, 솔더 범프의 균일한 높이 및 부피의 컨트롤이 제한적인 관계로 범프 신뢰성에 문제가 발생될 소지가 있다. 특히, 패키지 온 패키지(Package On Package) 구조에서 상부 패키지와 하부 패키지를 결합시키기 위해 솔더 볼을 이용하고 있는데, 이 또한 솔더 볼의 전기적 노이즈 및 신뢰성에 문제가 발생될 소지가 있다.
따라서, 최근에는 솔더 범프의 피치(Pitch)를 줄이기 위한 대안으로 전도성 포스트에 대한 관심이 증가하고 있다. 이때, 전도성 포스트는 인쇄회로기판의 제조에서 많이 사용하는 전해도금법을 이용하여 쉽게 형성하는 것이 가능하다. 이러한 전도성 포스트는 디자인 및 공정 한계로 인하여 주로 솔더 마스크의 개구보다 큰 핀(Pin) 형태의 방식으로 형성하였는데, 이 방식은 미세 피치를 구현하는데 한계가 있었다.
관련 선행문헌으로는 대한민국 공개특허 제10-2013-0008346(2013.01.22. 공개)가 있으며, 상기 문헌에는 인쇄회로기판 및 그 제조 방법이 기재되어 있다.
본 발명의 목적은 전도성 포스트와 솔더 마스크의 노광 공차에 의한 틀어짐 문제를 해결하여 솔더 마스크의 개구와 전도성 포스트의 정합도를 높이고, 전도성 포스트의 미세 피치화를 도모할 수 있는 전도성 포스트를 갖는 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 전도성 포스트를 갖는 인쇄회로기판은 상면 및 하면을 갖는 코어층; 상기 코어층의 상면 및 하면에 각각 배치된 제1 및 제2 회로패턴과, 상기 코어층의 내부에 배치되어, 상기 제1 및 제2 회로패턴을 전기적으로 연결하는 제3 회로패턴을 갖는 회로패턴; 상기 코어층의 상면으로부터 돌출되도록 배치된 전도성 포스트; 상기 코어층의 상면 및 제1 회로패턴을 덮으며, 상기 전도성 포스트를 노출시키는 제1 개구를 갖는 제1 솔더 마스크; 및 상기 코어층의 하면 및 제2 회로패턴을 덮으며, 상기 제2 회로패턴의 일부를 노출시키는 제2 개구를 갖는 제2 솔더 마스크;를 포함하며, 상기 전도성 포스트의 폭은 상기 제1 개구의 폭과 동일한 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 전도성 포스트를 갖는 인쇄회로기판 제조 방법은 (a) 양면에 씨드층이 각각 배치된 코어층을 관통하는 관통 비아를 형성하는 단계; (b) 상기 코어층의 상면 및 하면에 각각 배치된 씨드층 상에 제1 마스크층을 형성한 후, 상기 제1 마스크층을 이용한 선택적인 도금을 실시하여 회로패턴을 형성하는 단계; (c) 상기 제1 마스크층을 제거한 후, 상기 코어층의 상면 및 하면을 각각 덮는 제2 마스크층을 형성한 후, 상기 코어층의 상면을 덮는 제2 마스크층의 일부를 제거하여 관통 홀을 형성하는 단계; (d) 상기 관통 홀에 의해 노출된 씨드층을 매개로 상기 관통 홀 내에 도금을 실시하여 전도성 포스트를 형성한 후, 상기 제2 마스크층을 제거하는 단계; (e) 상기 전도성 포스트가 형성된 코어층 상면에 제1 솔더 마스크 및 드라이 필름이 차례로 적층되도록 합착하는 단계; 및 (f) 상기 코어층의 하면에 제2 솔더 마스크를 부착한 후, 상기 드라이 필름을 제거하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따른 전도성 포스트를 갖는 인쇄회로기판 및 그 제조 방법은 마스크층을 이용한 노광 및 현상 공정으로 관통 홀을 형성한 후, 관통 홀 내에 도금 공정으로 도금액을 충진하여 전도성 포스트를 형성하고 나서 제1 솔더 마스크를 전도성 포스트에 열 압착으로 합착하는 것에 의해 제1 솔더 마스크가 전도성 포스트에 끼움 결합되는 방식으로 제조되므로, 제1 솔더 마스크의 제1 개구와 전도성 포스트의 폭이 상호 동일한 크기를 갖게 되므로 전도성 포스트의 미세 피치화를 도모하는 것이 가능해질 수 있다.
또한, 본 발명에 따른 전도성 포스트를 갖는 인쇄회로기판 및 그 제조 방법은 제1 솔더 마스크가 전도성 포스트에 끼움 결합되는 방식으로 제조되므로, 노광 공차에 의한 틀어짐 문제가 발생할 염려가 없으므로 솔더 마스크 관련 불량이 감소하고, 전도성 포스트의 편차 감소에 유리하여 수율 상승 효과를 기대할 수 있다.
이에 더불어, 본 발명에 따른 전도성 포스트를 갖는 인쇄회로기판 및 그 제조 방법은 전도성 포스트를 형성하고 나서, 제1 솔더 마스크를 전도성 포스트에 열 압착으로 합착하는 것에 의해 제1 솔더 마스크가 전도성 포스트에 끼움 결합되는 방식으로 제조되므로, 제1 솔더 마스크와의 밀착력을 고려할 필요가 없어 제1 솔더 마스크의 재질에 관계없이 적용하는 것이 가능해질 수 있다.
도 1은 본 발명의 실시예에 따른 전도성 포스트를 갖는 인쇄회로기판을 나타낸 단면도.
도 2 내지 도 12는 본 발명의 실시예에 따른 전도성 포스트를 갖는 인쇄회로기판 제조 방법을 나타낸 공정 순서도.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 전도성 포스트를 갖는 인쇄회로기판 및 그 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 전도성 포스트를 갖는 인쇄회로기판을 나타낸 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 전도성 포스트를 갖는 인쇄회로기판(100)은 코어층(110), 회로패턴(120), 전도성 포스트(130), 제1 솔더 마스크(140) 및 제2 솔더 마스크(142)를 포함한다.
코어층(110)은 상면(110a) 및 상면(110a)에 반대되는 하면(110b)을 갖는다. 이러한 코어층(110)은 인쇄회로기판(100)의 몸체를 이루는 부분으로, 그 재질로는 폴리이미드 수지, 에폭시 수지, 프리프레그 등에서 선택될 수 있으나, 이에 제한되는 것은 아니다.
회로패턴(120)은 코어층(110)의 상면(110a), 하면(110b) 및 내부에 각각 배치된다. 이때, 회로패턴(120)은 코어층(110)의 상면(110a)에 배치된 제1 회로패턴(122)과, 코어층(110)의 하면(110b)에 배치된 제2 회로패턴(124)과, 코어층(110)의 내부에 배치되어, 제1 및 제2 회로패턴(122, 124)을 전기적으로 연결하는 제3 회로패턴(126)을 갖는다. 이러한 회로패턴(120)은 구리(Cu), 니켈(Ni), 티타늄(Ti), 알루미늄(Al), 금(Au), 은(Ag) 및 크롬(Cr) 중 1종 이상의 재질로 형성될 수 있으며, 이 중 구리(Cu)를 이용하는 것이 바람직하다.
전도성 포스트(130)는 코어층(110)의 상면(110a)으로부터 돌출되도록 배치된다. 이러한 전도성 포스트(130)는 코어층(110)의 상면(110a)에 배치되며, 제1 회로패턴(122)과 전기적으로 연결된다. 이를 위해, 제1 회로패턴(122)은 전도성 포스트(130)와 접속하기 위한 패드부(미도시)가 구비될 수 있으며, 제1 회로패턴(122)의 패드부 상에 전도성 포스트(130)가 직접 접촉되도록 배치될 수 있다.
이러한 전도성 포스트(130)는 전기전도성이 우수한 금속 재질, 구체적으로 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 티타늄(Ti), 알루미늄(Al) 및 크롬(Cr) 중 선택된 1종 이상의 재질로 형성되는 것이 바람직하다.
제1 솔더 마스크(140)는 코어층(110)의 상면(110a) 및 제1 회로패턴(122)을 덮으며, 전도성 포스트(130)를 노출시키는 제1 개구(G1)를 갖는다. 그리고, 제2 솔더 마스크(142)는 코어층(110)의 하면(110b) 및 제2 회로패턴(124)을 덮으며, 제2 회로패턴(124)의 일부를 노출시키는 제2 개구(G2)를 갖는다.
이때, 제1 및 제2 솔더 마스크(140, 142) 각각은 PSR(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등에서 선택된 어느 하나가 이용될 수 있다.
본 발명에서, 제1 솔더 마스크(140)는 전도성 포스트(130)에 열 압착에 의해 합착된다. 이 결과, 제1 솔더 마스크(140)는 전도성 포스트(130)에 끼움 결합되어, 제1 개구(G1)의 폭이 전도성 포스트(130)의 폭(d)과 동일한 크기를 갖게 된다.
또한, 전도성 포스트(130)는 코어층(110)의 상면(110a)으로부터 제1 솔더 마스크(140)의 제1 개구(G1)를 관통하여 제1 솔더 마스크(140) 상부로 돌출되며, 코어층(110)의 상면(110a)에 대하여 수직 방향으로 배치되는 전체의 폭(d)이 모두 동일한 크기를 갖는다. 이에 따라, 디자인에 제약 없이 전도성 포스트(130)의 형성이 가능해질 수 있으며, 전도성 포스트(130)의 도금 편차를 감소시킬 수 있게 된다.
종래에는 전도성 포스트를 형성하기 위해, 제1 개구를 갖는 제1 솔더 마스크를 먼저 형성한 후, 제1 개구 내에 무전해 도금 방식으로 도금을 진행하였다. 그러나, 이 경우에는 제1 솔더 마스크 상에서 무전해 도금 방식으로 도금을 진행해야 하므로 제1 솔더 마스크와의 밀착력 문제가 발생할 가능성이 있으며, 도금 공정을 진행하는 과정 중 제1 솔더 마스크의 변색 및 떨어짐이 발생할 수 있다. 또한, 종래에는 제1 솔더 마스크와의 밀착력을 고려해야 하므로 제1 솔더 마스크의 재질에 제약이 있었다.
반면, 본 발명의 실시예에 따른 전도성 포스트를 갖는 인쇄회로기판(100)은 제1 및 제2 솔더 마스크(140, 142)를 형성하기 이전에 마스크층(미도시)을 이용한 노광 및 현상 공정으로 관통 홀(미도시)을 형성한 후, 관통 홀 내에 도금 공정으로 도금액을 충진하여 전도성 포스트(130)를 형성하고 나서, 제1 솔더 마스크(140)를 열 압착 방식으로 합착하는 것에 의해 제1 솔더 마스크(140)가 전도성 포스트(130)에 끼움 결합되기 때문에 전도성 포스트(130)와 제1 솔더 마스크(140)의 제1 개구(G1)의 노광 공차에 의한 틀어짐 문제가 발생할 염려가 없게 된다.
전술한 본 발명의 실시예에 따른 전도성 포스트를 갖는 인쇄회로기판은 마스크층을 이용한 노광 및 현상 공정으로 관통 홀을 형성한 후, 관통 홀 내에 도금 공정으로 도금액을 충진하여 전도성 포스트를 형성하고 나서 제1 솔더 마스크를 전도성 포스트에 열 압착으로 합착하는 것에 의해 제1 솔더 마스크가 전도성 포스트에 끼움 결합되는 방식으로 제조되므로, 제1 솔더 마스크의 제1 개구와 전도성 포스트의 폭이 상호 동일한 크기를 갖게 되므로 전도성 포스트의 미세 피치화를 도모하는 것이 가능해질 수 있다.
또한, 본 발명의 실시예에 따른 전도성 포스트를 갖는 인쇄회로기판은 제1 솔더 마스크가 전도성 포스트에 끼움 결합되는 방식으로 제조되므로, 노광 공차에 의한 틀어짐 문제가 발생할 염려가 없으므로 솔더 마스크 관련 불량이 감소하고, 전도성 포스트의 편차 감소에 유리하여 수율 상승 효과를 기대할 수 있다.
이에 더불어, 본 발명의 실시예에 따른 전도성 포스트를 갖는 인쇄회로기판은 전도성 포스트를 형성하고 나서, 제1 솔더 마스크를 전도성 포스트에 열 압착으로 합착하는 것에 의해 제1 솔더 마스크가 전도성 포스트에 끼움 결합되는 방식으로 제조되므로, 제1 솔더 마스크와의 밀착력을 고려할 필요가 없어 제1 솔더 마스크의 재질에 관계없이 적용하는 것이 가능해질 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 전도성 포스트를 갖는 인쇄회로기판 제조 방법에 대하여 설명하도록 한다.
도 2 내지 도 12는 본 발명의 실시예에 따른 전도성 포스트를 갖는 인쇄회로기판 제조 방법을 나타낸 공정 순서도이다.
도 2에 도시된 바와 같이, 양면에 씨드층(112)이 각각 배치된 코어층(110)을 준비한다. 이때, 코어층(110)은 상면(110a) 및 상면(110a)에 반대되는 하면(110b)을 가지며, 씨드층(112)은 코어층(110)의 상면(110a) 및 하면(110b)에 각각 배치된다.
도 3에 도시된 바와 같이, 양면에 씨드층(112)이 각각 배치된 코어층(110)을 관통하는 관통 비아(V)를 형성한다.
이러한 관통 비아(V)는 레이저 드릴링, 기계적 드릴링, 펀치 가공 등에서 선택된 어느 하나 이상의 방식으로 씨드층(112) 및 코어층(110)의 일부를 제거하는 것에 의해 형성될 수 있다. 이때, 관통 비아(V)는 코어층(110)의 일측 가장자리에 배치될 수 있으나, 이에 제한되는 것은 아니다. 즉, 관통 비아(V)는 코어층(110)의 중앙 부분에 배치되거나, 또는 양측 가장자리 등 그 위치는 다양하게 적용될 수 있다.
도 4에 도시된 바와 같이, 코어층(110)의 상면(110a) 및 하면(110b)에 각각 배치된 씨드층(112) 상에 제1 마스크층(125)을 형성한다. 이때, 제1 마스크층(125)은 회로패턴 형성 영역을 제외한 전 영역을 노출시키도록 형성하는 것이 바람직하다.
다음으로, 도 5에 도시된 바와 같이, 제1 마스크층(125)을 이용한 선택적인 도금을 실시하여 회로패턴(120)을 형성한다. 이때, 회로패턴(120)은 제1 마스크층(125)에 의해 노출되는 씨드층(112)을 매개로 전해도금 또는 무전해 도금을 실시하는 것에 의해 형성될 수 있다.
이러한 회로패턴(120)은 코어층(110)의 상면(110a)에 배치된 제1 회로패턴(122)과, 코어층(110)의 하면(110b)에 배치된 제2 회로패턴(124)과, 코어층(110)의 내부에 배치되어, 제1 및 제2 회로패턴(122, 124)을 전기적으로 연결하는 제3 회로패턴(126)을 갖는다. 이러한 회로패턴(120)은 구리(Cu), 니켈(Ni), 티타늄(Ti), 알루미늄(Al), 금(Au), 은(Ag) 및 크롬(Cr) 중 1종 이상의 재질로 형성될 수 있으며, 이 중 구리(Cu)를 이용하는 것이 바람직하다.
도 6에 도시된 바와 같이, 회로패턴(120)이 형성된 코어층(110)으로부터 제1 마스크층(도 5의 125)을 제거한다. 이러한 제1 마스크층이 제거되는 것에 의해, 제1 마스크층의 하부에 배치된 씨드층(112)이 외부로 노출된다.
다음으로, 도 7에 도시된 바와 같이, 코어층(110)의 상면(110a) 및 하면(110b)을 각각 덮는 제2 마스크층(135)을 형성한 후, 코어층(110)의 상면(110a)을 덮는 제2 마스크층(135)의 일부를 제거하여 관통 홀(T)을 형성한다. 이때, 관통 홀(T)은 제2 마스크층(135)의 일부를 노광 및 현상 공정으로 패터닝하는 것에 의해 형성될 수 있다. 이러한 관통 홀(T)은 전도성 포스트 형성 영역에 대응되도록 형성하는 것이 바람직하다.
도 8에 도시된 바와 같이, 관통 홀(T)에 의해 노출된 씨드층(112)을 매개로 관통 홀(T) 내에 도금을 실시하여 전도성 포스트(130)를 형성한다.
이와 같이, 본 발명에서는 제2 마스크층(135)의 일부를 노광 및 현상 공정으로 패터닝하여 형성되는 관통 홀(T) 내에 도금 방식으로 도금액을 충진하여 전도성 포스트(130)를 형성하기 때문에 도금 편차를 감소시킬 수 있을 뿐만 아니라, 미세 피치화를 구현하는 것이 가능해질 수 있다.
이때, 전도성 포스트(130)는 코어층(110)의 상면(110a)에 대하여 수직 방향으로 배치되는 전체의 폭이 모두 동일한 크기를 가질 수 있게 된다. 이에 따라, 디자인에 제약 없이 전도성 포스트의 형성이 가능해질 수 있으며, 전도성 포스트의 도금 편차를 감소시킬 수 있게 된다.
이러한 전도성 포스트(130)는 코어층(110)의 상면(110a)에 배치되며, 제1 회로패턴(122)과 전기적으로 연결된다. 이를 위해, 제1 회로패턴(122)은 전도성 포스트(130)와 접속하기 위한 패드부(미도시)가 구비될 수 있으며, 제1 회로패턴(122)의 패드부 상에 전도성 포스트(130)가 직접 접촉될 수 있다.
이러한 전도성 포스트(130)는 전기전도성이 우수한 금속 재질, 구체적으로 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 티타늄(Ti), 알루미늄(Al) 및 크롬(Cr) 중 선택된 1종 이상의 재질로 형성되는 것이 바람직하다.
도 9에 도시된 바와 같이, 전도성 포스트(130)가 형성된 코어층(110)으로부터 제2 마스크층(도 8의 135)을 제거한다. 이러한 제2 마스층이 제거되는 것에 의해, 전도성 포스트(130) 및 제1 회로패턴(112)이 외부로 노출된다.
다음으로, 제1 및 제2 회로패턴(122, 124)과 전도성 포스트(130)의 외측으로 노출된 씨드층(112)을 플래시 에칭으로 제거한다.
도 10에 도시된 바와 같이, 전도성 포스트(130)가 형성된 코어층(110) 상면(110a)에 제1 솔더 마스크(140) 및 드라이 필름(150)이 차례로 적층되도록 위치 정렬한다.
다음으로, 도 11에 도시된 바와 같이, 제1 솔더 마스크(140) 및 드라이 필름(150)에 열을 가한 상태에서 하강시켜 전도성 포스트(130)가 형성된 코어층(110)의 상면(110a)에 제1 솔더 마스크(140) 및 드라이 필름(150)을 열 압착으로 합착시킨다.
이와 같이, 전도성 포스트(130)가 형성된 코어층(110)의 상면(110a)에 제1 솔더 마스크(140) 및 드라이 필름(150)이 차례로 적층되도록 열 압착에 의해 합착하는 것에 의해, 제1 솔더 마스크(140)는 전도성 포스트(130)에 끼움 결합되어, 전도성 포스트(130)의 폭과 동일한 폭을 갖는 제1 개구(G1)가 형성된다.
본 발명에서는 제1 및 제2 솔더 마스크(140, 140)를 형성하기 이전에 제2 마스크층(도 8의 7)을 이용한 노광 및 현상 공정으로 관통 홀(도 7의 T)을 형성한 후, 관통 홀 내에 도금 공정으로 도금액을 충진하여 전도성 포스트(130)를 형성하고 나서, 제1 솔더 마스크(140) 및 드라이 필름(150)을 열 압착 방식으로 합착하는 것에 의해 제1 솔더 마스크(140)가 전도성 포스트(130)에 끼움 결합되기 때문에 전도성 포스트(130)와 제1 솔더 마스크(140)의 제1 개구(G1)의 노광 공차에 의한 틀어짐 문제가 발생할 염려가 없게 된다.
이 결과, 본 발명에서는 전도성 포스트(130)와 제1 솔더 마스크(140)의 노광 공차에 의한 틀어짐 문제가 발생할 염려가 없으므로, 제1 솔더 마스크(140)의 제1 개구(G1)와 전도성 포스트(130)의 정합도를 높일 수 있게 된다.
이때, 전도성 포스트(130)는 코어층(110)의 상면(110a)으로부터 제1 솔더 마스크(140)의 제1 개구(G1)를 통과하여 제1 솔더 마스크(140) 상부로 돌출되며, 코어층(110)의 상면(110a)에 대하여 수직 방향으로 배치되는 전체의 폭이 모두 동일한 크기를 갖게 된다.
다음으로, 코어층(110)의 하면(110b)에 제2 솔더 마스크(142)를 부착한다. 이때, 제2 솔더 마스크(142)는 코어층(110)의 하면(110b) 및 제2 회로패턴(124)을 덮으며, 제2 회로패턴(124)의 일부를 노출시키는 제2 개구(G2)를 갖는다.
도 12에 도시된 바와 같이, 제1 솔더 마스크(140) 및 전도성 포스트(130)를 덮는 드라이 필름(도 11의 150)을 제거한다. 이러한 드라이 필름이 제거되는 것에 의해, 제1 솔더 마스크(140) 및 전도성 포스트(130)가 외부로 노출된다.
상기의 과정에 의해, 본 발명의 실시예에 따른 전도성 포스트를 갖는 인쇄회로기판이 제조될 수 있다.
전술한 본 발명의 실시예에 따른 전도성 포스트를 갖는 인쇄회로기판 제조 방법은 제2 마스크층을 이용한 노광 및 현상 공정으로 관통 홀을 형성한 후, 관통 홀 내에 도금 공정으로 도금액을 충진하여 전도성 포스트를 형성하고 나서 제1 솔더 마스크 및 드라이 필름을 전도성 포스트에 열 압착으로 합착하는 것에 의해 제1 솔더 마스크가 전도성 포스트에 끼움 결합되는 방식으로 제조되므로, 제1 솔더 마스크의 제1 개구와 전도성 포스트의 폭이 상호 동일한 크기를 갖게 되므로 전도성 포스트의 미세 피치화를 도모하는 것이 가능해질 수 있다.
또한, 본 발명의 실시예에 따른 전도성 포스트를 갖는 인쇄회로기판 제조 방법은 제1 솔더 마스크가 전도성 포스트에 끼움 결합되는 방식으로 제조되므로, 노광 공차에 의한 틀어짐 문제가 발생할 염려가 없으므로 솔더 마스크 관련 불량이 감소하고, 전도성 포스트의 편차 감소에 유리하여 수율 상승 효과를 기대할 수 있다.
이에 더불어, 본 발명의 실시예에 따른 전도성 포스트를 갖는 인쇄회로기판 제조 방법은 전도성 포스트를 형성하고 나서, 제1 솔더 마스크를 전도성 포스트에 열 압착으로 합착하는 것에 의해 제1 솔더 마스크가 전도성 포스트에 끼움 결합되는 방식으로 제조되므로, 제1 솔더 마스크와의 밀착력을 고려할 필요가 없어 제1 솔더 마스크의 재질에 관계없이 적용하는 것이 가능해질 수 있다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
100 : 인쇄회로기판 110 : 코어층
110a : 코어층 상면 110b : 코어층 하면
120 : 회로패턴 122 : 제1 회로패턴
124 : 제2 회로패턴 126 : 제3 회로패턴
130 : 전도성 포스트 140 : 제1 솔더 마스크
142 : 제2 솔더 마스크 G1 : 제1 개구
G2 : 제2 개구

Claims (12)

  1. 상면 및 하면을 갖는 코어층;
    상기 코어층의 상면 및 하면에 각각 배치된 제1 및 제2 회로패턴과, 상기 코어층의 내부에 배치되어, 상기 제1 및 제2 회로패턴을 전기적으로 연결하는 제3 회로패턴을 갖는 회로패턴;
    상기 코어층의 상면으로부터 돌출되도록 배치된 전도성 포스트;
    상기 코어층의 상면 및 제1 회로패턴을 덮으며, 상기 전도성 포스트를 노출시키는 제1 개구를 갖는 제1 솔더 마스크; 및
    상기 코어층의 하면 및 제2 회로패턴을 덮으며, 상기 제2 회로패턴의 일부를 노출시키는 제2 개구를 갖는 제2 솔더 마스크;를 포함하며,
    상기 전도성 포스트의 폭은 상기 제1 개구의 폭과 동일하며,
    상기 제1 솔더 마스크는 필름 타입이 이용되고, 상기 제1 솔더 마스크는 상기 전도성 포스트에 열 압착에 의해 합착되어, 상기 제1 솔더 마스크가 상기 전도성 포스트에 끼움 결합되어, 상기 제1 개구의 폭이 상기 전도성 포스트의 폭과 동일하면서, 상기 제1 개구에 대응하는 위치의 상기 제1 솔더 마스크의 내측 벽면에 상기 전도성 포스트가 밀착되어 접촉되는 형태로 결합되고,
    상기 제1 솔더 마스크는 노광에 의한 광이 조사되지 않은 것을 특징으로 하는 전도성 포스트를 갖는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 전도성 포스트는
    상기 코어층의 상면에 배치되며, 상기 제1 회로패턴과 전기적으로 연결된 것을 특징으로 하는 전도성 포스트를 갖는 인쇄회로기판.
  3. 삭제
  4. 제1항에 있어서,
    상기 전도성 포스트는
    상기 코어층의 상면으로부터 상기 제1 솔더 마스크의 제1 개구를 통과하여 상기 제1 솔더 마스크 상부로 돌출되며, 상기 코어층의 상면에 대하여 수직 방향으로 배치되는 전체의 폭이 모두 동일한 것을 특징으로 하는 전도성 포스트를 갖는 인쇄회로기판.
  5. 제1항에 있어서,
    상기 전도성 포스트는
    금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 티타늄(Ti), 알루미늄(Al) 및 크롬(Cr) 중 선택된 1종 이상의 재질로 형성된 것을 특징으로 하는 전도성 포스트를 갖는 인쇄회로기판.
  6. (a) 양면에 씨드층이 각각 배치된 코어층을 관통하는 관통 비아를 형성하는 단계;
    (b) 상기 코어층의 상면 및 하면에 각각 배치된 씨드층 상에 제1 마스크층을 형성한 후, 상기 제1 마스크층을 이용한 선택적인 도금을 실시하여 회로패턴을 형성하는 단계;
    (c) 상기 제1 마스크층을 제거한 후, 상기 코어층의 상면 및 하면을 각각 덮는 제2 마스크층을 형성한 후, 상기 코어층의 상면을 덮는 제2 마스크층의 일부를 제거하여 관통 홀을 형성하는 단계;
    (d) 상기 관통 홀에 의해 노출된 씨드층을 매개로 상기 관통 홀 내에 도금을 실시하여 전도성 포스트를 형성한 후, 상기 제2 마스크층을 제거하는 단계;
    (e) 상기 전도성 포스트가 형성된 코어층 상면에 제1 솔더 마스크 및 드라이 필름이 차례로 적층되도록 합착하는 단계; 및
    (f) 상기 코어층의 하면에 제2 솔더 마스크를 부착한 후, 상기 드라이 필름을 제거하는 단계;를 포함하며,
    상기 (e) 단계에서, 상기 전도성 포스트가 형성된 코어층의 상면에 제1 솔더 마스크 및 드라이 필름이 차례로 적층되도록 열 압착에 의해 합착되는 것에 의해, 상기 제1 솔더 마스크가 상기 전도성 포스트에 끼움 결합되어, 상기 전도성 포스트의 폭과 동일한 폭을 갖는 제1 개구가 형성되면서, 상기 제1 개구에 대응하는 위치의 상기 제1 솔더 마스크의 내측 벽면에 상기 전도성 포스트가 밀착되어 접촉되는 형태로 결합되며,
    상기 (e) 단계에서, 상기 제1 솔더 마스크는 필름 타입이 이용되며, 상기 제1 솔더 마스크는 노광에 의한 광이 조사되지 않은 것을 특징으로 하는 전도성 포스트를 갖는 인쇄회로기판 제조 방법.
  7. 제6항에 있어서,
    상기 (b) 단계에서,
    상기 회로패턴은
    상기 코어층의 상면 및 하면에 각각 배치된 제1 및 제2 회로패턴과, 상기 코어층의 내부에 배치되어, 상기 제1 및 제2 회로패턴을 전기적으로 연결하는 제3 회로패턴을 갖는 것을 특징으로 하는 전도성 포스트를 갖는 인쇄회로기판 제조 방법.
  8. 제7항에 있어서,
    상기 (d) 단계에서,
    상기 제2 마스크층을 제거한 후,
    상기 제1 및 제2 회로패턴과 전도성 포스트의 외측으로 노출된 씨드층을 플래시 에칭으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 전도성 포스트를 갖는 인쇄회로기판 제조 방법.
  9. 제6항에 있어서,
    상기 (d) 단계에서,
    상기 전도성 포스트는
    금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 티타늄(Ti), 알루미늄(Al) 및 크롬(Cr) 중 선택된 1종 이상을 포함하는 재질로 형성된 것을 특징으로 하는 전도성 포스트를 갖는 인쇄회로기판 제조 방법.
  10. 삭제
  11. 제6항에 있어서,
    상기 전도성 포스트는
    상기 코어층의 상면으로부터 상기 제1 솔더 마스크의 제1 개구를 통과하여 상기 제1 솔더 마스크 상부로 돌출되며, 상기 코어층의 상면에 대하여 수직 방향으로 배치되는 전체의 폭이 모두 동일한 것을 특징으로 하는 전도성 포스트를 갖는 인쇄회로기판 제조 방법.
  12. 제7항에 있어서,
    상기 (f) 단계에서,
    상기 제2 솔더 마스크는
    상기 제2 회로패턴의 일부를 노출시키는 제2 개구를 갖는 것을 특징으로 하는 전도성 포스트를 갖는 인쇄회로기판 제조 방법.
KR1020170076537A 2017-06-16 2017-06-16 전도성 포스트를 갖는 인쇄회로기판 및 그 제조 방법 KR101920916B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170076537A KR101920916B1 (ko) 2017-06-16 2017-06-16 전도성 포스트를 갖는 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170076537A KR101920916B1 (ko) 2017-06-16 2017-06-16 전도성 포스트를 갖는 인쇄회로기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR101920916B1 true KR101920916B1 (ko) 2018-11-21

Family

ID=64602299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170076537A KR101920916B1 (ko) 2017-06-16 2017-06-16 전도성 포스트를 갖는 인쇄회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101920916B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002271023A (ja) * 2001-03-12 2002-09-20 Daiwa Kogyo:Kk 柱状金属体の形成方法及び多層配線基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002271023A (ja) * 2001-03-12 2002-09-20 Daiwa Kogyo:Kk 柱状金属体の形成方法及び多層配線基板の製造方法

Similar Documents

Publication Publication Date Title
US7705456B2 (en) Semiconductor package substrate
US8530351B2 (en) Semiconductor package and fabrication method
US8067695B2 (en) Wiring board and method of manufacturing the same
JP5221315B2 (ja) 配線基板及びその製造方法
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
TWI523591B (zh) 佈線基板之製造方法
US20100139962A1 (en) Wiring board and method of manufacturing the same
KR101297915B1 (ko) 회로 기판, 회로 기판을 포함하는 조립품 및 회로 기판의 형성 방법
US20060219567A1 (en) Fabrication method of conductive bump structures of circuit board
US20080081161A1 (en) Wiring board and semiconductor device
JP2006186321A (ja) 回路基板の製造方法及び電子部品実装構造体の製造方法
JP2008218505A (ja) 基板およびその製造方法、半導体パッケージおよびその製造方法、並びに半導体装置およびその製造方法
KR20110064471A (ko) 패키지 기판 및 그의 제조방법
KR101959864B1 (ko) 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법
KR102521788B1 (ko) 딥 캐비티 구조의 다층 인쇄회로기판 제조 방법
KR101613525B1 (ko) 피오피 타입의 인쇄회로기판 및 그 제조 방법
KR101920916B1 (ko) 전도성 포스트를 갖는 인쇄회로기판 및 그 제조 방법
KR20130126171A (ko) 범프 구조물 및 이의 형성 방법
KR101153675B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2013211497A (ja) 部品接合構造
US20130081862A1 (en) Wiring substrate and method of manufacturing the same
KR101500117B1 (ko) 더블 범프 타입 인쇄회로기판 제조 방법
JP5653144B2 (ja) 半導体パッケージの製造方法
JP2023063917A (ja) 配線基板及び機能デバイス
JP3975887B2 (ja) フィルムキャリア及びその製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant