JP3975887B2 - フィルムキャリア及びその製造方法 - Google Patents
フィルムキャリア及びその製造方法 Download PDFInfo
- Publication number
- JP3975887B2 JP3975887B2 JP2002324871A JP2002324871A JP3975887B2 JP 3975887 B2 JP3975887 B2 JP 3975887B2 JP 2002324871 A JP2002324871 A JP 2002324871A JP 2002324871 A JP2002324871 A JP 2002324871A JP 3975887 B2 JP3975887 B2 JP 3975887B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- external connection
- electrode
- conductor layer
- film carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体チップ等の高密度実装が可能なフィルムキャリア及びその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化、高密度化、高性能化に対応できるように、ＬＳＩの小型、軽量化の要求が高まっている。なかでも携帯電話、デジタルビデオやデジタルカメラ等に対応可能なＣＳＰとして、１００ピン以下のメモリ品種及び１００〜３００ピンクラスのロジック品種のＦＢＧＡ（Ｆｉｎｅ ｐｉｔｃｈ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージが量産されている。更に、超小型化を目指して０．５ｍｍボールピッチＦＢＧＡが採用されるようになった。ところが、微細半田ボールを用いる二次実装時の接合挙動が、通常の二次実装の挙動とは異なり、半田くびれや半田ボール落ちといった欠陥が発生して信頼性の確保に問題を生じている。
【０００３】
ＦＢＧＡ用に使用している従来のフィルムキャリアの構成と半田ボールの挙動について説明する。 先ず、ＦＢＧＡ用に一般的に使用されている三層フィルムキャリアを簡単に説明する。
図４（ａ）〜（ｅ）は従来の０．８ｍｍボールピッチＦＢＧＡのフィルムキャリアの製造工程及び実装工程を示す模式構成断面図である。
まず、絶縁フィルム４１上に接着剤層４２が形成された接着剤層付フィルム基材に金型を用いて、所定の位置に半田接合用のビア用孔４４を形成する（図４（ａ）参照）。
通常、絶縁フィルム４１としてはポリイミドフィルムが用いられ、膜厚は５０μｍかそれ以上の厚みを有する場合が一般的であり、接着剤層４２の膜厚は１２μｍを使用するのが通例となっている。
【０００４】
次に、所望の膜厚の銅箔を張り合わせ、導体層４３を形成する（図４（ｂ）参照）。
導体層４３の厚みとしては、１２μｍから１８μｍがよく使われる。
次に、導体層４３をフォトリソグラフィーとエッチング技術を使ってパターニング処理して所望のパッド電極４３ａを形成したフィルムキャリア３００を作製する（図４（ｃ）参照）。
【０００５】
さらに、上記フィルムキャリア３００上に半導体チップ６１及び半田ボールを搭載し、半田バンプ５１が形成された一次実装半導体パッケージ（インターポーザ）が得られる（図４（ｄ）参照）。その際、アンダーフィル材９１や封止材７１等を併用して接続強度や絶縁性確保などの向上を図っている。
さらに、一次実装半導体パッケージの半田バンプ５１とプリント配線板のランド８１とを半田接合して二次実装を行う（図４（ｅ）参照）。
ここで、従来の０．８ｍｍボールピッチＦＢＧＡ実装では、半田ボール実装後の半田ボール落ちや半田くびれ等の不良は殆ど発生していない。
【０００６】
ところが、軽薄短小に対応する構成として半田ボールピッチを０．５ｍｍにする必要が出てきた。半田ボールピッチの短小化により、絶縁性フィルム基材厚はそのままに保ち、ビア用孔径と半田ボール径はを小さくする必要がある。
図５（ａ）及び（ｂ）は、絶縁フィルム基材厚とビア用孔の開孔径との関係を示す説明図である。
絶縁フィルム基材厚ｔを変えないで、ビア用孔４４の孔径λをλ’と小径化することで、ビア用孔４４ａのアスペクト比（ｔ／λ’）が高くなり、半田ボール搭載後プリント配線板のランド８１へ半田接続する際フィルムキャリアのパッド電極４３ａ裏面への半田接触面積が減少し、半田ボール落ち現象（図６（ａ）参照）や半田くびれ現象（図６（ｂ）参照）が発生して、オープン不良となる問題が発生する。図６（ｃ）は、半田接続が正常に行われた場合の半田形状を示す。
ＦＢＧＡの半田ボール落ちや半田くびれの発生は、プリント基板のランド面積に比べ、ビア用孔内電極の面積が小さいために、基板実装後にＦＢＧＡ側の半田ボール部の半田が、プリント基板側のランドに吸われることが原因である。
【０００７】
上記半田ボール落ちや半田くびれの欠陥を回避する技術として、ビア用孔４４形成後ビア用孔４４内に銅めっき加工を施して導体４５を形成し、半田ボールの接触面を嵩上げする工法（例えば、特許文献１参照）が提案されている（図７（ａ）〜（ｂ）参照）。
上記嵩上げした回路基板に半田バンプ５２を形成し、半導体チップ６１をバンプ接続し、２時実装したパッケージを図７（ｃ）に示す。
この方法により半田の接触不良は減少するが、銅めっき条件の設定が難しく、導体層４５のめっき厚のばらつきがあり、嵩上げが不足したビア用孔では、半田ボール落ちや半田くびれの不良が発生する。
【０００８】
【特許文献１】
特開平１０−４１３５６号公報
【０００９】
【発明が解決しようとする課題】
本発明は上記問題点に鑑み考案されたもので、半田ボール間ピッチが０．５ｍｍ以下に縮小しても、高信頼、且つ低コストで半田接続が可能なフィルムキャリア構成と製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明に於いて上記課題を解決するために、まず請求項１においては、絶縁フィルムの一方の面にパッド電極が、他方の面に外部接続電極が形成されたフィルムキャリアにおいて、半田バンプを形成するための前記外部接続電極が前記絶縁フィルムの所定位置に設けられたビア用孔内に形成されていて、前記外部接続電極の形状は、半田バンプが形成された際にその一部で包み込むことが可能な円錐形状であることを特徴とするフィルムキャリアとしたものである。
【００００】
また、請求項２においては、絶縁フィルムの一方の面にパッド電極が、他方の面に外部接続電極が形成されたフィルムキャリアにおいて、半田バンプを形成するための前記外部接続電極が前記絶縁フィルムの所定位置に打抜き形状となるように形成されたビア用孔内に形成されていて、前記外部接続電極の形状がパッド電極側をボトムとする円錐形状であることを特徴とするフィルムキャリアとしたものである。
【００１１】
また、請求項３においては、絶縁フィルムの所定位置に設けられたビア用孔内の前記外部接続電極上に半田バンプを設けたことを特徴とする請求項１又は２に記載のフィルムキャリアとしたものである。
【００１２】
また、請求項４においては、前記半田バンプの半田ボール間ピッチが０．５ｍｍ以下であることを特徴とする請求項１〜３のいずれかに記載のフィルムキャリアとしたものである。
【００１３】
また、請求項５においては、前記外部接続電極の高さが、前記絶縁フィルムの厚みの８０〜１００％であることを特徴とする請求項１〜４のいずれかに記載のフィルムキャリアとしたものである。
【００１４】
また、請求項６においては、前記外部接続電極のボトム径が、前記ビア用孔の径より小さいことを特徴とする請求項１〜５のいずれかに記載のフィルムキャリアとしたものである。
【００１５】
さらにまた、請求項７においては、少なくとも以下の工程を備えていることを特徴とする請求項１乃至６のいずれか一項に記載のフィルムキャリアの製造方法としたものである。
（ａ）長尺状の絶縁性フィルム１の片面に接着剤層２が形成された接着剤層付フィルム基材１０を作製する工程。
（ｂ）前記接着剤層付フィルム基材１０の所定位置にビア用孔３を形成し、フィルム加工基材２０を作製する工程。
（ｃ）銅箔等からなる導体層１１上にエッチングプロテクト薄膜導体層及び導体層１２を形成したメタルコンポジット（３０）を作製する工程。
（ｄ）前記メタルコンポジット３０の導体層１１上に保護レジスト層１３を、導体層（１２）上にレジストパターン１４を形成する工程。
（ｅ）前記レジストパターン１４をマスクにして、導体層１２をエッチングし、外部接続電極１２ａを形成した電極板４０を作製する工程。
（ｆ）前記フィルム加工基材２０のビア用孔３と電極板４０の外部接続電極１２ａを位置合わせして貼り合わせ、電極加工基材５０を作製する工程。
（ｇ）前記電極加工基材５０の外部接続電極１２ａ側に保護レジスト層１６を、前記導体層１１上にレジストパターン１５を形成する工程。
（ｈ）前記レジストパターン１５をマスクにして、導体層１１をエッチングしてパッド電極１１ａを形成し、パッド電極１１ａ間のエッチングプロテクト薄膜導体層をフラッシュエッチングにて除去し、フィルムキャリア１００、１００’を作製する工程。
（ｉ）前記フィルムキャリア１００、１００’の外部接続電極１２ａ上に半田バンプ３１を形成し、フィルムキャリア２００、２００’を作製する工程。
【００１６】
本発明のフィルムキャリアの構成にすることにより、ビア用孔空隙を削減し、外部接続電極と半田の接触面積を増加させることができ、高信頼、且つ低コストでプリント配線板のランドとの半田接続が可能となる。
【００１７】
【発明の実施の形態】
以下、本発明の一実施の形態につき説明する。
図１（ａ）及び（ｂ）は本発明のフィルムキャリアの一実施例を示す模式構成断面図である。
本発明のフィルムキャリア１００及び１００’は、絶縁性フィルム１のビア用孔３内のパッド電極１１ａの裏面上に形成された外部接続電極１２ａが円錐形状をしているのが特徴で、外部接続電極１２ａとプリント配線板のランドと半田ボールを用いて半田接続する際半田とビア用孔内の体積比を調整し、溶融した半田の接触面積を増加させ、ビア用孔の孔径アスペクト比を減少でき、半田ボール間のピッチが０．５ｍｍでも、高信頼、且つ低コストでプリント配線板のランドとの半田接続ができるようにしたものである。
【００１８】
上記パッド電極と電気的に接続されている外部接続電極１２ａの形状は基本的に円錐形状であり、外部接続電極１２ａのボトム径はビア用孔径より小さく、外部接続電極の高さは絶縁フィルムの厚みが５０μｍに対し４０μｍ以上５０μｍ以下、すなわち絶縁フィルムの厚みを１００％とすると８０％以上１００％以下であれば、良好な半田の密着バランスが得られる。外部接続電極径がビア用孔径を上回ると、基材の変形を引き起こしたり、基材を破壊する可能性がある。
また、外部接続電極の高さが８０％未満では、半田ボール落ちや半田くびれの欠陥が発生し易い。
【００１９】
本発明のフィルムキャリア２００及び２００’は、上記フィルムキャリア１００及び１００’の外部接続電極１２ａのビア用孔３上に半田ボールを搭載し、熱リフローさせて、半田バンプ３１を形成したもので、半導体チップ搭載後プリント配線板のランドとの半田接続を容易にしたものである。
【００２０】
【実施例】
以下実施例により本発明を詳細に説明する。
＜実施例１＞
まず、５０μｍの厚みを有する耐熱性熱硬化絶縁性ポリイミドフィルムからなる絶縁フィルム１の片面に１２μｍの厚みを有する接着剤層２をラミネートして接着剤層付きフィルム基材１０を作製した（図２（ａ）参照）。
次に、接着剤層付きフィルム基材１０の両側端にスーパーワイド用スプロケットホール及び２５０μｍφのビア用孔３を打抜き形成し、フィルム加工基材２０を作製した（図２（ｂ）参照）。
【００２１】
次に、１８μｍ厚の銅箔からなる導体層１１の片面にＮｉ被膜からなる０．５μｍ厚のエッチングプロテクト薄膜導体層（特に、図示せず）及び銅からなる４０μｍ厚の導体層１２を順次形成したメタルコンポジット３０を作製した（図２（ｃ）参照）。
【００２２】
次に、フォトリソグラフィープロセスによりメタルコンポジット３０の導体層１１上にレジスト層１３を、導体層１２上にレジストパターン１４を形成し（図２（ｄ）参照）、導体層１２をエッチング処理し、ボトム寸法が２４０μｍφの円錐形状の外部接続電極１２ａを形成した電極板４０を作製した（図２（ｅ）参照）。
【００２３】
次に、電極板４０の外部接続電極１２ａ側に上記フィルム加工基材２０の接着剤層２がくるようにして、フィルム加工基材２０とビア用孔３とを位置合わせしてラミネートし、電極加工基材５０を作製した（図２（ｆ）参照）。
【００２４】
次に、電極加工基材５０の両面に感光性樹脂溶液をスクリーン印刷にて塗布して感光層を形成し、絶縁性フィルム１側の感光層は全面露光、導体層１１側の感光層はパターン露光、現像等の一連のパターニング処理して、レジストパターン１５及び保護レジスト層１６を形成した（図３（ｇ）参照）。
【００２５】
次に、レジストパターン１５をエッチングマスクにして導体層１１をエッチングし、レジストパターン１５及び保護レジスト層１６を専用の剥離液で剥離処理してパッド電極１１ａを形成し、絶縁性フィルム１の一方の面にパッド電極１１ａが、他方の面のビア用孔３内に円錐形状の外部接続電極１２ａが形成された本発明のフィルムキャリア１００を作製した（図３（ｈ）参照）。
【００２６】
さらに、上記フィルムキャリア１００の外部接続電極１２ａをフラックス処理し、３００μｍφの半田ボールをビア用孔３上部に載置し、加熱して半田バンプ３１を形成し、本発明のフィルムキャリア２００を作製した（図３（ｉ）参照）。
この際、半田の一部が外部接続電極１２ａを包み込むようにビア用孔３内へ流入して、ボイド欠陥等が発生せずに導通が形成された。また、余剰の半田ボールは径が小さくなったが、各ビア用孔上のバンプ高さがほぼ均一な球形状となった。
【００２７】
この半田バンプ付フィルムキャリア２００に半導体チップ６１を搭載し、プリント配線板のランド８１とのバンプ接続を行い、２次実装した（図３（ｊ）参照）が、半田ボール落ちや半田くびれの欠陥は発生しなかった。
【００２８】
＜実施例２＞
まず、５０μｍの厚みを有する耐熱性熱硬化絶縁性ポリイミドフィルムからなる絶縁フィルム１の片面に１２μｍの厚みを有する接着剤層２をラミネートして接着剤層付きフィルム基材１０’を作製した（図２（ａ）参照）。
次に、接着剤層付きフィルム基材１０の両側端にスーパーワイド用スプロケットホール及び２００μｍφのビア用孔３を打抜き形成し、フィルム加工基材２０’を作製した（図２（ｂ）参照）。
【００２９】
次に、１８μｍ厚の銅箔からなる導体層１１の片面にＮｉ被膜からなる０．５μｍ厚のエッチングプロテクト薄膜導体層（特に、図示せず）及び銅からなる６０μｍ厚の導体層１２を形成したメタルコンポジット３０’を作製した（図２（ｃ）参照）。
【００３０】
次に、フォトリソグラフィープロセスによりメタルコンポジット３０の導体層１１上に保護レジスト層１３を、導体層１２上にレジストパターン１４を形成し（図２（ｄ）参照）、導体層１２をエッチング処理し、ボトム寸法が１９０μｍφの円錐形状の外部接続電極１２ａを形成した電極板４０’を作製した（図２（ｅ）参照）。
【００３１】
次に、電極板４０の外部接続電極１２ａ側に上記フィルム加工基材２０の接着剤層２がくるようにして、フィルム加工基材２０とビア用孔３とを位置合わせしてラミネートし、電極加工基材５０’を作製した（図２（ｆ）参照）。
【００３２】
次に、電極加工基材５０’の両面に感光性樹脂溶液をスクリーン印刷にて塗布して感光層を形成し、絶縁性フィルム１側の感光層は全面露光、導体層１１側の感光層はパターン露光、現像等の一連のパターニング処理して、レジストパターン１５及び保護レジスト層１６を形成した（図３（ｇ）参照）。
【００３３】
次に、レジストパターン１５をエッチングマスクにして導体層１１をエッチングし、レジストパターン１５及び保護レジスト層１６を専用の剥離液で剥離処理してパッド電極１１ａを形成し、絶縁性フィルム１の一方の面にパッド電極１１ａが、他方の面のビア用孔３内に円錐形状の外部接続電極１２ａが形成された本発明のフィルムキャリア１００’を作製した（図３（ｈ）参照）。
【００３４】
さらに、上記フィルムキャリア１００’の外部接続電極１２ａをフラックス処理し、２５０μｍφの半田ボールをビア用孔３上部に載置し、加熱して半田バンプ３１を形成し、本発明のフィルムキャリア２００’を作製した（図３（ｉ）参照）。
この際、半田の一部が外部接続電極１２ａを包み込むようにビア用孔３内へ流入して、ボイド欠陥等が発生せずに導通が形成された。また、余剰の半田ボールは径が小さくなったが、各ビア用孔上のバンプ高さがほぼ均一な球形状となった
【００３５】
この半田バンプ付フィルムキャリア２００’に半導体チップ６１を搭載し、プリント配線板のランド８１とのバンプ接続を行い、２次実装した（図３（ｊ）参照）が、半田ボール落ちや半田くびれの欠陥は発生しなかった。
【００３６】
＜比較例＞
まず、５０μｍの厚みを有する耐熱性熱硬化絶縁性ポリイミドフィルムからなる絶縁フィルム４１の片面に１２μｍの厚みを有する接着剤層４２がラミネートされた接着剤層付きフィルム基材の両側端にスーパーワイド用スプロケットホール及び２５０μｍφのビア用孔４４を打抜き形成したフィルム加工基材を作製した（図４（ａ）参照）。
さらに、１８μｍ厚の銅箔をフィルム加工基材の接着剤層４２側にラミネートし、導体層４３を形成した（図４（ｂ）参照）。
【００３７】
次に、導体層４３をフォトエッチングプロセスにてパターニング処理し、パッド電極４３ａが形成された比較例のフィルムキャリア３００を作製した（図４（ｃ）参照）。
【００３８】
さらに、上記フィルムキャリア３００のビア用孔４４側をフラックス処理し、３００μｍφの半田ボールをビア用孔４４上部に載置し、加熱して半田バンプ５１を形成し、半導体チップ６１を搭載し、一次実装を行った（図４（ｄ）参照）。
この際、半田の一部がビア用孔３内へ流入し、ボイド欠陥が発生した。また、余剰の半田ボールは径が小さくなったが、ほぼ半球形状の半田バンプが形成された。
【００３９】
この一次実装フィルムキャリアをプリント配線板のランド８１とバンプ接続を行い、２次実装した（図４（ｅ）参照）が、一部ビア用孔４４にオープン欠陥が発生した。
【００４０】
【発明の効果】
上記したように、本発明によれば、絶縁性フィルムのビア用孔内に円錐形状の外部接続電極を有しているため、０．５ｍｍ以下の半田バンプピッチ以下でも、ビア用孔上に半田ボールを載置して熱フローにて半田バンプを形成する際半田ボール落ちや半田くびれが発生せず、高信頼、且つ低コストで半田接続が可能なフィルムキャリアを得ることができる。
また、本発明のフィルムキャリアを用いて、プリント配線板のランドとバンプ接続することにより、信頼性の高いフィルムキャリアパッケージを得ることができる。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）は、本発明のフィルムキャリアの一実施例を示す模式構成断面図である。
【図２】（ａ）〜（ｆ）は、本発明のフィルムキャリアの製造方法における工程の一部を示す模式構成断面図である。
【図３】（ｇ）〜（ｉ）は、本発明のフィルムキャリアの製造方法における工程の一部を示す模式構成断面図である。
（ｊ）は、本発明のフィルムキャリアを用いて半導体チップ及びプリント配線板のランドに実装したパッケージの一例を示す模式構成断面図である。
【図４】（ａ）〜（ｃ）は、従来のフィルムキャリアの製造工程の一例を示す模式構成断面図である。
（ｄ）及び（ｅ）は、従来のフィルムキャリアを用いて半導体チップ及びプリント配線板のランドに実装したパッケージの一例を示す模式構成断面図である。
【図５】（ａ）及び（ｂ）は、絶縁フィルム基材厚とビア用孔の開孔径との関係を示す説明図である。
【図６】（ａ）〜（ｃ）は、ビア用孔上に半田ボールを搭載し、熱フローにより半田バンプを形成する際の形成状態を示す説明図である。
【図７】（ａ）〜（ｂ）は、従来のフィルムキャリアの製造工程の一例を示す模式構成断面図である。
（ｃ）は、従来のフィルムキャリアを用いて半導体チップ及びプリント配線板のランドに実装したパッケージの一例を示す模式構成断面図である。
【符号の説明】
１、４１……絶縁性フィルム
２、４２……接着剤層
３、４４、４４ａ……ビア用孔
１０、１０’……接着剤層付きフィルム基材
１１、１２、４３……導体層
１１ａ、４３ａ……パッド電極
１２ａ……外部接続電極
１３、１６……保護レジスト層
１４、１５……レジストパターン
２０、２０’……フィルム加工基材
３０、３０’……メタルコンポジット
３１、５１、５２……半田バンプ
５３、５４、５５……半田形状
４０、４０’……電極板
４５……導体
５０、５０’……電極加工基材
６１……半導体チップ
６２……半導体チップバンプ
７１……封止材
８１……ランド
９１……アンダーフィル
１００、１００’、２００、２００’、３００……フィルムキャリア
ｔ……絶縁層厚み
λ……ビア用孔径
【発明の属する技術分野】
本発明は半導体チップ等の高密度実装が可能なフィルムキャリア及びその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化、高密度化、高性能化に対応できるように、ＬＳＩの小型、軽量化の要求が高まっている。なかでも携帯電話、デジタルビデオやデジタルカメラ等に対応可能なＣＳＰとして、１００ピン以下のメモリ品種及び１００〜３００ピンクラスのロジック品種のＦＢＧＡ（Ｆｉｎｅ ｐｉｔｃｈ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージが量産されている。更に、超小型化を目指して０．５ｍｍボールピッチＦＢＧＡが採用されるようになった。ところが、微細半田ボールを用いる二次実装時の接合挙動が、通常の二次実装の挙動とは異なり、半田くびれや半田ボール落ちといった欠陥が発生して信頼性の確保に問題を生じている。
【０００３】
ＦＢＧＡ用に使用している従来のフィルムキャリアの構成と半田ボールの挙動について説明する。 先ず、ＦＢＧＡ用に一般的に使用されている三層フィルムキャリアを簡単に説明する。
図４（ａ）〜（ｅ）は従来の０．８ｍｍボールピッチＦＢＧＡのフィルムキャリアの製造工程及び実装工程を示す模式構成断面図である。
まず、絶縁フィルム４１上に接着剤層４２が形成された接着剤層付フィルム基材に金型を用いて、所定の位置に半田接合用のビア用孔４４を形成する（図４（ａ）参照）。
通常、絶縁フィルム４１としてはポリイミドフィルムが用いられ、膜厚は５０μｍかそれ以上の厚みを有する場合が一般的であり、接着剤層４２の膜厚は１２μｍを使用するのが通例となっている。
【０００４】
次に、所望の膜厚の銅箔を張り合わせ、導体層４３を形成する（図４（ｂ）参照）。
導体層４３の厚みとしては、１２μｍから１８μｍがよく使われる。
次に、導体層４３をフォトリソグラフィーとエッチング技術を使ってパターニング処理して所望のパッド電極４３ａを形成したフィルムキャリア３００を作製する（図４（ｃ）参照）。
【０００５】
さらに、上記フィルムキャリア３００上に半導体チップ６１及び半田ボールを搭載し、半田バンプ５１が形成された一次実装半導体パッケージ（インターポーザ）が得られる（図４（ｄ）参照）。その際、アンダーフィル材９１や封止材７１等を併用して接続強度や絶縁性確保などの向上を図っている。
さらに、一次実装半導体パッケージの半田バンプ５１とプリント配線板のランド８１とを半田接合して二次実装を行う（図４（ｅ）参照）。
ここで、従来の０．８ｍｍボールピッチＦＢＧＡ実装では、半田ボール実装後の半田ボール落ちや半田くびれ等の不良は殆ど発生していない。
【０００６】
ところが、軽薄短小に対応する構成として半田ボールピッチを０．５ｍｍにする必要が出てきた。半田ボールピッチの短小化により、絶縁性フィルム基材厚はそのままに保ち、ビア用孔径と半田ボール径はを小さくする必要がある。
図５（ａ）及び（ｂ）は、絶縁フィルム基材厚とビア用孔の開孔径との関係を示す説明図である。
絶縁フィルム基材厚ｔを変えないで、ビア用孔４４の孔径λをλ’と小径化することで、ビア用孔４４ａのアスペクト比（ｔ／λ’）が高くなり、半田ボール搭載後プリント配線板のランド８１へ半田接続する際フィルムキャリアのパッド電極４３ａ裏面への半田接触面積が減少し、半田ボール落ち現象（図６（ａ）参照）や半田くびれ現象（図６（ｂ）参照）が発生して、オープン不良となる問題が発生する。図６（ｃ）は、半田接続が正常に行われた場合の半田形状を示す。
ＦＢＧＡの半田ボール落ちや半田くびれの発生は、プリント基板のランド面積に比べ、ビア用孔内電極の面積が小さいために、基板実装後にＦＢＧＡ側の半田ボール部の半田が、プリント基板側のランドに吸われることが原因である。
【０００７】
上記半田ボール落ちや半田くびれの欠陥を回避する技術として、ビア用孔４４形成後ビア用孔４４内に銅めっき加工を施して導体４５を形成し、半田ボールの接触面を嵩上げする工法（例えば、特許文献１参照）が提案されている（図７（ａ）〜（ｂ）参照）。
上記嵩上げした回路基板に半田バンプ５２を形成し、半導体チップ６１をバンプ接続し、２時実装したパッケージを図７（ｃ）に示す。
この方法により半田の接触不良は減少するが、銅めっき条件の設定が難しく、導体層４５のめっき厚のばらつきがあり、嵩上げが不足したビア用孔では、半田ボール落ちや半田くびれの不良が発生する。
【０００８】
【特許文献１】
特開平１０−４１３５６号公報
【０００９】
【発明が解決しようとする課題】
本発明は上記問題点に鑑み考案されたもので、半田ボール間ピッチが０．５ｍｍ以下に縮小しても、高信頼、且つ低コストで半田接続が可能なフィルムキャリア構成と製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明に於いて上記課題を解決するために、まず請求項１においては、絶縁フィルムの一方の面にパッド電極が、他方の面に外部接続電極が形成されたフィルムキャリアにおいて、半田バンプを形成するための前記外部接続電極が前記絶縁フィルムの所定位置に設けられたビア用孔内に形成されていて、前記外部接続電極の形状は、半田バンプが形成された際にその一部で包み込むことが可能な円錐形状であることを特徴とするフィルムキャリアとしたものである。
【００００】
また、請求項２においては、絶縁フィルムの一方の面にパッド電極が、他方の面に外部接続電極が形成されたフィルムキャリアにおいて、半田バンプを形成するための前記外部接続電極が前記絶縁フィルムの所定位置に打抜き形状となるように形成されたビア用孔内に形成されていて、前記外部接続電極の形状がパッド電極側をボトムとする円錐形状であることを特徴とするフィルムキャリアとしたものである。
【００１１】
また、請求項３においては、絶縁フィルムの所定位置に設けられたビア用孔内の前記外部接続電極上に半田バンプを設けたことを特徴とする請求項１又は２に記載のフィルムキャリアとしたものである。
【００１２】
また、請求項４においては、前記半田バンプの半田ボール間ピッチが０．５ｍｍ以下であることを特徴とする請求項１〜３のいずれかに記載のフィルムキャリアとしたものである。
【００１３】
また、請求項５においては、前記外部接続電極の高さが、前記絶縁フィルムの厚みの８０〜１００％であることを特徴とする請求項１〜４のいずれかに記載のフィルムキャリアとしたものである。
【００１４】
また、請求項６においては、前記外部接続電極のボトム径が、前記ビア用孔の径より小さいことを特徴とする請求項１〜５のいずれかに記載のフィルムキャリアとしたものである。
【００１５】
さらにまた、請求項７においては、少なくとも以下の工程を備えていることを特徴とする請求項１乃至６のいずれか一項に記載のフィルムキャリアの製造方法としたものである。
（ａ）長尺状の絶縁性フィルム１の片面に接着剤層２が形成された接着剤層付フィルム基材１０を作製する工程。
（ｂ）前記接着剤層付フィルム基材１０の所定位置にビア用孔３を形成し、フィルム加工基材２０を作製する工程。
（ｃ）銅箔等からなる導体層１１上にエッチングプロテクト薄膜導体層及び導体層１２を形成したメタルコンポジット（３０）を作製する工程。
（ｄ）前記メタルコンポジット３０の導体層１１上に保護レジスト層１３を、導体層（１２）上にレジストパターン１４を形成する工程。
（ｅ）前記レジストパターン１４をマスクにして、導体層１２をエッチングし、外部接続電極１２ａを形成した電極板４０を作製する工程。
（ｆ）前記フィルム加工基材２０のビア用孔３と電極板４０の外部接続電極１２ａを位置合わせして貼り合わせ、電極加工基材５０を作製する工程。
（ｇ）前記電極加工基材５０の外部接続電極１２ａ側に保護レジスト層１６を、前記導体層１１上にレジストパターン１５を形成する工程。
（ｈ）前記レジストパターン１５をマスクにして、導体層１１をエッチングしてパッド電極１１ａを形成し、パッド電極１１ａ間のエッチングプロテクト薄膜導体層をフラッシュエッチングにて除去し、フィルムキャリア１００、１００’を作製する工程。
（ｉ）前記フィルムキャリア１００、１００’の外部接続電極１２ａ上に半田バンプ３１を形成し、フィルムキャリア２００、２００’を作製する工程。
【００１６】
本発明のフィルムキャリアの構成にすることにより、ビア用孔空隙を削減し、外部接続電極と半田の接触面積を増加させることができ、高信頼、且つ低コストでプリント配線板のランドとの半田接続が可能となる。
【００１７】
【発明の実施の形態】
以下、本発明の一実施の形態につき説明する。
図１（ａ）及び（ｂ）は本発明のフィルムキャリアの一実施例を示す模式構成断面図である。
本発明のフィルムキャリア１００及び１００’は、絶縁性フィルム１のビア用孔３内のパッド電極１１ａの裏面上に形成された外部接続電極１２ａが円錐形状をしているのが特徴で、外部接続電極１２ａとプリント配線板のランドと半田ボールを用いて半田接続する際半田とビア用孔内の体積比を調整し、溶融した半田の接触面積を増加させ、ビア用孔の孔径アスペクト比を減少でき、半田ボール間のピッチが０．５ｍｍでも、高信頼、且つ低コストでプリント配線板のランドとの半田接続ができるようにしたものである。
【００１８】
上記パッド電極と電気的に接続されている外部接続電極１２ａの形状は基本的に円錐形状であり、外部接続電極１２ａのボトム径はビア用孔径より小さく、外部接続電極の高さは絶縁フィルムの厚みが５０μｍに対し４０μｍ以上５０μｍ以下、すなわち絶縁フィルムの厚みを１００％とすると８０％以上１００％以下であれば、良好な半田の密着バランスが得られる。外部接続電極径がビア用孔径を上回ると、基材の変形を引き起こしたり、基材を破壊する可能性がある。
また、外部接続電極の高さが８０％未満では、半田ボール落ちや半田くびれの欠陥が発生し易い。
【００１９】
本発明のフィルムキャリア２００及び２００’は、上記フィルムキャリア１００及び１００’の外部接続電極１２ａのビア用孔３上に半田ボールを搭載し、熱リフローさせて、半田バンプ３１を形成したもので、半導体チップ搭載後プリント配線板のランドとの半田接続を容易にしたものである。
【００２０】
【実施例】
以下実施例により本発明を詳細に説明する。
＜実施例１＞
まず、５０μｍの厚みを有する耐熱性熱硬化絶縁性ポリイミドフィルムからなる絶縁フィルム１の片面に１２μｍの厚みを有する接着剤層２をラミネートして接着剤層付きフィルム基材１０を作製した（図２（ａ）参照）。
次に、接着剤層付きフィルム基材１０の両側端にスーパーワイド用スプロケットホール及び２５０μｍφのビア用孔３を打抜き形成し、フィルム加工基材２０を作製した（図２（ｂ）参照）。
【００２１】
次に、１８μｍ厚の銅箔からなる導体層１１の片面にＮｉ被膜からなる０．５μｍ厚のエッチングプロテクト薄膜導体層（特に、図示せず）及び銅からなる４０μｍ厚の導体層１２を順次形成したメタルコンポジット３０を作製した（図２（ｃ）参照）。
【００２２】
次に、フォトリソグラフィープロセスによりメタルコンポジット３０の導体層１１上にレジスト層１３を、導体層１２上にレジストパターン１４を形成し（図２（ｄ）参照）、導体層１２をエッチング処理し、ボトム寸法が２４０μｍφの円錐形状の外部接続電極１２ａを形成した電極板４０を作製した（図２（ｅ）参照）。
【００２３】
次に、電極板４０の外部接続電極１２ａ側に上記フィルム加工基材２０の接着剤層２がくるようにして、フィルム加工基材２０とビア用孔３とを位置合わせしてラミネートし、電極加工基材５０を作製した（図２（ｆ）参照）。
【００２４】
次に、電極加工基材５０の両面に感光性樹脂溶液をスクリーン印刷にて塗布して感光層を形成し、絶縁性フィルム１側の感光層は全面露光、導体層１１側の感光層はパターン露光、現像等の一連のパターニング処理して、レジストパターン１５及び保護レジスト層１６を形成した（図３（ｇ）参照）。
【００２５】
次に、レジストパターン１５をエッチングマスクにして導体層１１をエッチングし、レジストパターン１５及び保護レジスト層１６を専用の剥離液で剥離処理してパッド電極１１ａを形成し、絶縁性フィルム１の一方の面にパッド電極１１ａが、他方の面のビア用孔３内に円錐形状の外部接続電極１２ａが形成された本発明のフィルムキャリア１００を作製した（図３（ｈ）参照）。
【００２６】
さらに、上記フィルムキャリア１００の外部接続電極１２ａをフラックス処理し、３００μｍφの半田ボールをビア用孔３上部に載置し、加熱して半田バンプ３１を形成し、本発明のフィルムキャリア２００を作製した（図３（ｉ）参照）。
この際、半田の一部が外部接続電極１２ａを包み込むようにビア用孔３内へ流入して、ボイド欠陥等が発生せずに導通が形成された。また、余剰の半田ボールは径が小さくなったが、各ビア用孔上のバンプ高さがほぼ均一な球形状となった。
【００２７】
この半田バンプ付フィルムキャリア２００に半導体チップ６１を搭載し、プリント配線板のランド８１とのバンプ接続を行い、２次実装した（図３（ｊ）参照）が、半田ボール落ちや半田くびれの欠陥は発生しなかった。
【００２８】
＜実施例２＞
まず、５０μｍの厚みを有する耐熱性熱硬化絶縁性ポリイミドフィルムからなる絶縁フィルム１の片面に１２μｍの厚みを有する接着剤層２をラミネートして接着剤層付きフィルム基材１０’を作製した（図２（ａ）参照）。
次に、接着剤層付きフィルム基材１０の両側端にスーパーワイド用スプロケットホール及び２００μｍφのビア用孔３を打抜き形成し、フィルム加工基材２０’を作製した（図２（ｂ）参照）。
【００２９】
次に、１８μｍ厚の銅箔からなる導体層１１の片面にＮｉ被膜からなる０．５μｍ厚のエッチングプロテクト薄膜導体層（特に、図示せず）及び銅からなる６０μｍ厚の導体層１２を形成したメタルコンポジット３０’を作製した（図２（ｃ）参照）。
【００３０】
次に、フォトリソグラフィープロセスによりメタルコンポジット３０の導体層１１上に保護レジスト層１３を、導体層１２上にレジストパターン１４を形成し（図２（ｄ）参照）、導体層１２をエッチング処理し、ボトム寸法が１９０μｍφの円錐形状の外部接続電極１２ａを形成した電極板４０’を作製した（図２（ｅ）参照）。
【００３１】
次に、電極板４０の外部接続電極１２ａ側に上記フィルム加工基材２０の接着剤層２がくるようにして、フィルム加工基材２０とビア用孔３とを位置合わせしてラミネートし、電極加工基材５０’を作製した（図２（ｆ）参照）。
【００３２】
次に、電極加工基材５０’の両面に感光性樹脂溶液をスクリーン印刷にて塗布して感光層を形成し、絶縁性フィルム１側の感光層は全面露光、導体層１１側の感光層はパターン露光、現像等の一連のパターニング処理して、レジストパターン１５及び保護レジスト層１６を形成した（図３（ｇ）参照）。
【００３３】
次に、レジストパターン１５をエッチングマスクにして導体層１１をエッチングし、レジストパターン１５及び保護レジスト層１６を専用の剥離液で剥離処理してパッド電極１１ａを形成し、絶縁性フィルム１の一方の面にパッド電極１１ａが、他方の面のビア用孔３内に円錐形状の外部接続電極１２ａが形成された本発明のフィルムキャリア１００’を作製した（図３（ｈ）参照）。
【００３４】
さらに、上記フィルムキャリア１００’の外部接続電極１２ａをフラックス処理し、２５０μｍφの半田ボールをビア用孔３上部に載置し、加熱して半田バンプ３１を形成し、本発明のフィルムキャリア２００’を作製した（図３（ｉ）参照）。
この際、半田の一部が外部接続電極１２ａを包み込むようにビア用孔３内へ流入して、ボイド欠陥等が発生せずに導通が形成された。また、余剰の半田ボールは径が小さくなったが、各ビア用孔上のバンプ高さがほぼ均一な球形状となった
【００３５】
この半田バンプ付フィルムキャリア２００’に半導体チップ６１を搭載し、プリント配線板のランド８１とのバンプ接続を行い、２次実装した（図３（ｊ）参照）が、半田ボール落ちや半田くびれの欠陥は発生しなかった。
【００３６】
＜比較例＞
まず、５０μｍの厚みを有する耐熱性熱硬化絶縁性ポリイミドフィルムからなる絶縁フィルム４１の片面に１２μｍの厚みを有する接着剤層４２がラミネートされた接着剤層付きフィルム基材の両側端にスーパーワイド用スプロケットホール及び２５０μｍφのビア用孔４４を打抜き形成したフィルム加工基材を作製した（図４（ａ）参照）。
さらに、１８μｍ厚の銅箔をフィルム加工基材の接着剤層４２側にラミネートし、導体層４３を形成した（図４（ｂ）参照）。
【００３７】
次に、導体層４３をフォトエッチングプロセスにてパターニング処理し、パッド電極４３ａが形成された比較例のフィルムキャリア３００を作製した（図４（ｃ）参照）。
【００３８】
さらに、上記フィルムキャリア３００のビア用孔４４側をフラックス処理し、３００μｍφの半田ボールをビア用孔４４上部に載置し、加熱して半田バンプ５１を形成し、半導体チップ６１を搭載し、一次実装を行った（図４（ｄ）参照）。
この際、半田の一部がビア用孔３内へ流入し、ボイド欠陥が発生した。また、余剰の半田ボールは径が小さくなったが、ほぼ半球形状の半田バンプが形成された。
【００３９】
この一次実装フィルムキャリアをプリント配線板のランド８１とバンプ接続を行い、２次実装した（図４（ｅ）参照）が、一部ビア用孔４４にオープン欠陥が発生した。
【００４０】
【発明の効果】
上記したように、本発明によれば、絶縁性フィルムのビア用孔内に円錐形状の外部接続電極を有しているため、０．５ｍｍ以下の半田バンプピッチ以下でも、ビア用孔上に半田ボールを載置して熱フローにて半田バンプを形成する際半田ボール落ちや半田くびれが発生せず、高信頼、且つ低コストで半田接続が可能なフィルムキャリアを得ることができる。
また、本発明のフィルムキャリアを用いて、プリント配線板のランドとバンプ接続することにより、信頼性の高いフィルムキャリアパッケージを得ることができる。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）は、本発明のフィルムキャリアの一実施例を示す模式構成断面図である。
【図２】（ａ）〜（ｆ）は、本発明のフィルムキャリアの製造方法における工程の一部を示す模式構成断面図である。
【図３】（ｇ）〜（ｉ）は、本発明のフィルムキャリアの製造方法における工程の一部を示す模式構成断面図である。
（ｊ）は、本発明のフィルムキャリアを用いて半導体チップ及びプリント配線板のランドに実装したパッケージの一例を示す模式構成断面図である。
【図４】（ａ）〜（ｃ）は、従来のフィルムキャリアの製造工程の一例を示す模式構成断面図である。
（ｄ）及び（ｅ）は、従来のフィルムキャリアを用いて半導体チップ及びプリント配線板のランドに実装したパッケージの一例を示す模式構成断面図である。
【図５】（ａ）及び（ｂ）は、絶縁フィルム基材厚とビア用孔の開孔径との関係を示す説明図である。
【図６】（ａ）〜（ｃ）は、ビア用孔上に半田ボールを搭載し、熱フローにより半田バンプを形成する際の形成状態を示す説明図である。
【図７】（ａ）〜（ｂ）は、従来のフィルムキャリアの製造工程の一例を示す模式構成断面図である。
（ｃ）は、従来のフィルムキャリアを用いて半導体チップ及びプリント配線板のランドに実装したパッケージの一例を示す模式構成断面図である。
【符号の説明】
１、４１……絶縁性フィルム
２、４２……接着剤層
３、４４、４４ａ……ビア用孔
１０、１０’……接着剤層付きフィルム基材
１１、１２、４３……導体層
１１ａ、４３ａ……パッド電極
１２ａ……外部接続電極
１３、１６……保護レジスト層
１４、１５……レジストパターン
２０、２０’……フィルム加工基材
３０、３０’……メタルコンポジット
３１、５１、５２……半田バンプ
５３、５４、５５……半田形状
４０、４０’……電極板
４５……導体
５０、５０’……電極加工基材
６１……半導体チップ
６２……半導体チップバンプ
７１……封止材
８１……ランド
９１……アンダーフィル
１００、１００’、２００、２００’、３００……フィルムキャリア
ｔ……絶縁層厚み
λ……ビア用孔径
Claims (7)
- 絶縁フィルムの一方の面にパッド電極が、他方の面に外部接続電極が形成されたフィルムキャリアにおいて、半田バンプを形成するための前記外部接続電極が前記絶縁フィルムの所定位置に設けられたビア用孔内に形成されていて、前記外部接続電極の形状は、半田バンプが形成された際にその一部で包み込むことが可能な円錐形状であることを特徴とするフィルムキャリア。
- 絶縁フィルムの一方の面にパッド電極が、他方の面に外部接続電極が形成されたフィルムキャリアにおいて、半田バンプを形成するための前記外部接続電極が前記絶縁フィルムの所定位置に打抜き形状となるように形成されたビア用孔内に形成されていて、前記外部接続電極の形状がパッド電極側をボトムとする円錐形状であることを特徴とするフィルムキャリア。
- 絶縁フィルムの所定位置に設けられたビア用孔内の前記外部接続電極上に半田バンプを設けたことを特徴とする請求項１又は２に記載のフィルムキャリア。
- 前記半田バンプの半田ボール間ピッチが０．５ｍｍ以下であることを特徴とする請求項１〜３のいずれかに記載のフィルムキャリア。
- 前記外部接続電極の高さが、前記絶縁フィルムの厚みの８０〜１００％であることを特徴とする請求項１〜４のいずれかに記載のフィルムキャリア。
- 前記外部接続電極のボトム径が、前記ビア用孔の径より小さいことを特徴とする請求項１〜５のいずれかに記載のフィルムキャリア。
- 少なくとも以下の工程を備えていることを特徴とする請求項１乃至６のいずれか一項に記載のフィルムキャリアの製造方法。
（ａ）長尺状の絶縁性フィルム（１）の片面に接着剤層（２）が形成された接着剤層付フィルム基材（１０）を作製する工程。
（ｂ）前記接着剤層付フィルム基材（１０）の所定位置にビア用孔（３）を形成し、フィルム加工基材（２０）を作製する工程。
（ｃ）銅箔等からなる導体層（１１）上にエッチングプロテクト薄膜導体層及び導体層（１２）を形成したメタルコンポジット（３０）を作製する工程。
（ｄ）前記メタルコンポジット（３０）の導体層（１１）上に保護レジスト層（１３）を、導体層（１２）上にレジストパターン（１４）を形成する工程。
（ｅ）前記レジストパターン（１４）をマスクにして、導体層（１２）をエッチングし、外部接続電極（１２ａ）を形成した電極板（４０）を作製する工程。
（ｆ）前記フィルム加工基材（２０）のビア用孔（３）と電極板（４０）の外部接続電極（１２ａ）を位置合わせして貼り合わせ、電極加工基材（５０）を作製する工程。
（ｇ）前記電極加工基材（５０）の外部接続電極（１２ａ）側に保護レジスト層（１６）を、前記導体層（１１）上にレジストパターン（１５）を形成する工程。
（ｈ）前記レジストパターン（１５）をマスクにして、導体層（１１）をエッチングしてパッド電極（１１ａ）を形成し、パッド電極（１１ａ）間のエッチングプロテクト薄膜導体層をフラッシュエッチングにて除去し、フィルムキャリア（１００、１００’）を作製する工程。
（ｉ）前記フィルムキャリア（１００、１００’）の外部接続電極（１２ａ）上に半田バンプ（３１）を形成し、フィルムキャリア（２００、２００’）を作製する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002324871A JP3975887B2 (ja) | 2002-11-08 | 2002-11-08 | フィルムキャリア及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002324871A JP3975887B2 (ja) | 2002-11-08 | 2002-11-08 | フィルムキャリア及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004158749A JP2004158749A (ja) | 2004-06-03 |
| JP3975887B2 true JP3975887B2 (ja) | 2007-09-12 |
Family
ID=32804281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002324871A Expired - Fee Related JP3975887B2 (ja) | 2002-11-08 | 2002-11-08 | フィルムキャリア及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3975887B2 (ja) |
-
2002
- 2002-11-08 JP JP2002324871A patent/JP3975887B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004158749A (ja) | 2004-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8067695B2 (en) | Wiring board and method of manufacturing the same | |
| US7185429B2 (en) | Manufacture method of a flexible multilayer wiring board | |
| JP3813402B2 (ja) | 半導体装置の製造方法 | |
| JP6076653B2 (ja) | 電子部品内蔵基板及び電子部品内蔵基板の製造方法 | |
| JP5147779B2 (ja) | 配線基板の製造方法及び半導体パッケージの製造方法 | |
| US8530351B2 (en) | Semiconductor package and fabrication method | |
| US8338718B2 (en) | Wiring board and method of manufacturing the same | |
| US20100139962A1 (en) | Wiring board and method of manufacturing the same | |
| US20140097007A1 (en) | Wiring substrate and method for producing the same | |
| KR20070065789A (ko) | 회로판 및 그 제조방법 | |
| JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| US11610827B2 (en) | Package and printed circuit board attachment | |
| JPWO2010052942A1 (ja) | 電子部品内蔵配線板及びその製造方法 | |
| KR20100120574A (ko) | 플립 칩 마이크로 범프 제조방법 | |
| JP2009267149A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| KR101613525B1 (ko) | 피오피 타입의 인쇄회로기판 및 그 제조 방법 | |
| JP2017135286A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3975887B2 (ja) | フィルムキャリア及びその製造方法 | |
| US20110061907A1 (en) | Printed circuit board and method of manufacturing the same | |
| JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 | |
| KR101776298B1 (ko) | 매립형 인쇄회로기판 및 그 제조방법 | |
| KR101920916B1 (ko) | 전도성 포스트를 갖는 인쇄회로기판 및 그 제조 방법 | |
| JP4103656B2 (ja) | フィルムキャリア及びその製造方法 | |
| JP5422718B2 (ja) | 配線基板及び半導体パッケージ | |
| JP5593715B2 (ja) | パッケージ化半導体装置、パッケージ化半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050916 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070405 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070611 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |