KR100209592B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100209592B1
KR100209592B1 KR1019960064559A KR19960064559A KR100209592B1 KR 100209592 B1 KR100209592 B1 KR 100209592B1 KR 1019960064559 A KR1019960064559 A KR 1019960064559A KR 19960064559 A KR19960064559 A KR 19960064559A KR 100209592 B1 KR100209592 B1 KR 100209592B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
inner lead
insulating tape
chip
paddle
Prior art date
Application number
KR1019960064559A
Other languages
English (en)
Other versions
KR19980046261A (ko
Inventor
이상원
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960064559A priority Critical patent/KR100209592B1/ko
Publication of KR19980046261A publication Critical patent/KR19980046261A/ko
Application granted granted Critical
Publication of KR100209592B1 publication Critical patent/KR100209592B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지(PKG)에 관한 것으로, 특히 와이어 본드(Wire Bond) 공정시 어라인(Align)변형과 같은 오류를 개선하는 반도체 패키지에 관한 것이다.
이를 위한 본 발명의 반도체 패키지는 패들 및 복수개의 인너 리드를 가지는 리드 프레임, 상기 인너 리드에 대응하는 복수개의 패드를 가지며 상기 패들상에 안착되는 칩, 상기 각 인너 리드와 대응되어 전기적으로 접속되는 도전체를 가지며 상기 인너 리드 하부에 부착되는 절연테이프와 상기 칩의 패드와 절연테이프의 도전체를 전기적으로 연결시켜주는 와이어를 포함하여 구성됨을 특징으로 한다.

Description

반도체 패키지
본 발명은 반도체 패키지(PKG)에 관한 것으로, 특히 와이어 본드(Wire Bond) 공정시 어라인(Align)변형과 같은 오류를 개선하는 반도체 패키지에 관한 것이다.
이하 첨부된 도면을 참고하여 종래 기술에 따른 반도체 패키지를 설명하면 다음과 같다.
제1도는 종래 기술에 따른 반도체 패키지를 나타낸 구조도이다.
제1도에서와 같이, 패들, 절연테이프(12), 방열판, 인너 리드(Inner Lead)(13)를 함유한 리드 프레임(Lead Frame), 상기 리드 프레임의 패들상에 안착되어 복수개의 패드(15)를 구비한 칩(11), 상기 패드(15)와 인너 리드(13)를 패키지 와이어 본드 공정으로 연결시키는 와이어(14)로 구성된다. 여기서 상기 인너 리드(13)는 은(Ag)과 같은 금속판을 에칭 혹은 샘플링(Sampling)하여 일정 길이와 일정폭을 갖도록 형성되며, 상기 절연테이프(12)는 단지 상기 방열판과 방열판 상측의 인너 리드(13)를 접착하는 역할을 하게 된다. 또 입력된 좌표로 상기 인너 리드(13)를 본딩(Bonding)하기 전에 조명으로 명암을 구분하여 밝게 보이는 지점을 인식하여 센터링(Centering)시키는 리드 로케이션(Lean Location) 공정으로 인너 리드(13)의 센터링된 지점에 본딩하게 되는데 이유는 상기 이너 리드(13)를 상기 절연테이프(12)에 접착시킬시에 발생하는 오차를 와이어 본드 공정에서 보정해 주기 위한 과정으로, 즉 와이어 본드 공정에서 폭이 좁은 인너 리드(13)의 중앙을 본딩함으로 본딩의 신뢰성이 커지게 된다.
종래의 반도체 패키지는 인너 리드의 정렬이 불량하거나 그 오차가 커서, 기존에 좌표로 인식된 지점에서 인너 리드의 밝은 표면을 찾지 못할 때는 와이어 본드 작업이 중단되며, 또한 기존의 좌표에 인접 인너 리드가 인식되었을 때는 본딩 지점이 인접 인너 리드로 변경되어 전기적 불량이 유발된다는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 인너 리드와 대응되는 금속 패턴을 갖는 테이프로 본딩 에어리어(Bonding Area)를 충분히 확보하여 어라인의 변형이 없는 반도체 패키지를 제공하는데 그 목적이 있다.
제1도는 종래 기술에 따른 반도체 패키지를 나탄내 구조도.
제2도는 본 발명의 실시예에 따른 반도체 패키지를 나타낸 구조도.
* 도면의 주요부분에 대한 부호의 설명
31 : 패드 32 : 칩
33 : 제1절연테이프 34 : 인너 리드
35 : 제2절연테이프 36 : 와이어
37 : 금속 패턴
본 발명의 반도체 패키지는 패들 및 복수개의 인너 리드를 가지는 리드 프레임, 상기 인너 리드에 대응하는 복수개의 패드를 가지며 상기 패들상에 안착되는 칩, 상기 각 인너 리드와 대응되어 전기적으로 접속되는 도전체를 가지며 상기 인너 리드 하부에 부착되는 절연테이프와 상기 칩의 패드와 절연테이프의 도전체를 전기적으로 연결시켜주는 와이어를 포함하여 구성됨을 특징으로 한다.
상기와 같은 본 발명에 따른 반도체 패키지의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 발명의 실시예에 따른 반도체 패키지를 나타낸 구조도이다.
제2도에서와 같이, 패들, 제1절연테이프(33), 방열판, 인너 리드(34), 상기 인너 리드(34)와 대응되어 전기적으로 접속되는 금속 패턴(37)을 갖는 제2절연테이프(35)를 함유한 리드 프레임, 상기 리드 프레임의 패들상에 안착되어 복수개의 패드(31)를 구비한 칩(31), 상기 패드(31)와 금속패턴(37)을 패키지 와이어 본드 공정으로 연결시키는 와이어(36)로 구성된다.
여기서 상기 인너 리드(34)는 은(Ag)과 같은 금속판을 에칭 혹은 샘플링하여 일정 길이와 일정 폭을 갖도록 형성되며, 상기 제1, 제2절연테이프(33,35)는 금속 패턴(37)을 갖는 하나의 절연 테이프로도 형성되며 상기 방열판과 방열판 상측의 인너 리드(34)를 접착하는 역할을 하는 동시에 상기 인너 리드(34)와 금속 패턴(37)이 금속의 솔더 펌프(Solder Bump)나 메탈 페이스트(Metal Paste)의 공정으로 대응되어 접착되므로 전기적 전달 기능을 갖고 있다.
그리고 상기 금속 패턴(37)은 인너 리드(34)보다 같은 공간내에 훨씬 큰 폭을 유지하므로 넓은 범위의 본딩 에어리어를 확보하여 어라인(Align)의 변형이 없게 된다.
또 본 발명의 반도체 패키지는 와이어 본드 공정에서 리드 로케이션을 삭제하므로 UPH(Unit Per Hour)가 향상된다.
본 발명의 반도체 패키지는 인너 리드와 대응되는 금속 패턴을 갖는 절연테이프로 본딩 에어리어를 충분히 확보하여 어라인의 변형이 없어 와이어 본드 공정을 개선하므로 수율면에 큰 효과가 있다.

Claims (1)

  1. 패들 및 복수개의 인너 리드를 가지는 리드 프레임; 상기 인너 리드에 대응하는 복수개의 패드를 가지며 상기 패들상에 안착되는 칩; 상기 각 인너 리드와 대응되어 전기적으로 접속되는 도전체를 가지며 상기 인너 리드 하부에 부착되는 절연테이프; 상기 칩의 패드와 절연테이프의 도전체를 전기적으로 연결시켜주는 와이어를 포함하여 구성됨을 특징으로 하는 반도체 패키지.
KR1019960064559A 1996-12-12 1996-12-12 반도체 패키지 KR100209592B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960064559A KR100209592B1 (ko) 1996-12-12 1996-12-12 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960064559A KR100209592B1 (ko) 1996-12-12 1996-12-12 반도체 패키지

Publications (2)

Publication Number Publication Date
KR19980046261A KR19980046261A (ko) 1998-09-15
KR100209592B1 true KR100209592B1 (ko) 1999-07-15

Family

ID=19487353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960064559A KR100209592B1 (ko) 1996-12-12 1996-12-12 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100209592B1 (ko)

Also Published As

Publication number Publication date
KR19980046261A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
JP3311914B2 (ja) チップ型発光ダイオード
US5408127A (en) Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components
US5196992A (en) Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin
KR100209592B1 (ko) 반도체 패키지
JPH10275887A (ja) 半導体装置
US6628136B2 (en) Method and apparatus for testing a semiconductor package
JP2949969B2 (ja) フィルムキャリア半導体装置
JPH07226418A (ja) チップキャリア半導体装置及びその製造方法
JPH0547836A (ja) 半導体装置の実装構造
JPH0955447A (ja) 半導体装置
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
KR100226106B1 (ko) 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법
JPH0451056B2 (ko)
KR19980044255A (ko) 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조
JPH0777256B2 (ja) 樹脂封止型半導体装置
JP2646988B2 (ja) 樹脂封止型半導体装置
JPH05335437A (ja) 半導体装置
KR100213435B1 (ko) 반도체 칩의 마스터 전극 패드 및 이를 이용한 탭 패키지
JPH04263431A (ja) 集積回路素子とその実装方法
JPS63117437A (ja) 半導体チツプ
KR19990003582U (ko) 반도체 패캐이지
KR20020035721A (ko) 비·지·에이 패키지
JP2001060600A (ja) 半導体装置
JPH0595023A (ja) 半導体集積回路封止装置用リードフレーム
JP2002231876A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050322

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee