TWI420982B - 印刷電路板 - Google Patents

印刷電路板 Download PDF

Info

Publication number
TWI420982B
TWI420982B TW099142068A TW99142068A TWI420982B TW I420982 B TWI420982 B TW I420982B TW 099142068 A TW099142068 A TW 099142068A TW 99142068 A TW99142068 A TW 99142068A TW I420982 B TWI420982 B TW I420982B
Authority
TW
Taiwan
Prior art keywords
memory
printed circuit
circuit board
channel
slot
Prior art date
Application number
TW099142068A
Other languages
English (en)
Other versions
TW201225748A (en
Inventor
Duen Yi Ho
Yung Chieh Chen
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Priority to TW099142068A priority Critical patent/TWI420982B/zh
Priority to US12/978,599 priority patent/US20120140426A1/en
Publication of TW201225748A publication Critical patent/TW201225748A/zh
Application granted granted Critical
Publication of TWI420982B publication Critical patent/TWI420982B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

印刷電路板
本發明涉及一種印刷電路板。
隨著摩爾定律的演進，積體電路中的電晶體數目與日俱增，功能亦愈趨複雜，然，電子產品的上市時程卻愈來愈短，以記憶體的架構為例，通道數從單通道一直增加到習知的三通道，設計的複雜度自然增加許多。請參閱圖1，習知的印刷電路板1的頂層2上，各記憶體插槽6、8至記憶體控制器5的距離不同，導致每個插槽需要有不同佈線長度與微調長度的規則，增加系統複雜度，通道數愈多，設計人員的負擔愈大。
鑒於以上內容，有必要提供一種可簡化設計複雜度的印刷電路板。
一種印刷電路板，包括一頂層，該頂層上設置有一記憶體控制器、一第一記憶體通道及一第二記憶體通道，其中第一記憶體通道與該記憶體控制器之間的距離等於第二記憶體通道與該記憶體控制器之間的距離。
由於兩記憶體通道與記憶體控制器之間的距離相等，故在設計包 括雙通道記憶體的印刷電路板時，第一記憶體通道與第二記憶體通道可採用相同的佈線長度及規則，不僅簡化了記憶體設計的複雜度，亦減少了設計人員的負擔與失誤。
10、20、30‧‧‧印刷電路板
12、22、32‧‧‧頂層
15、25、35‧‧‧記憶體控制器
16、26、36‧‧‧第一記憶體插槽
18、28、38‧‧‧第二記憶體插槽
39‧‧‧第二記憶體插槽
圖1是習知印刷電路板中雙通道記憶體插槽的示意圖。
圖2為本發明印刷電路板的第一較佳實施方式的示意圖。
圖3為本發明印刷電路板的第二較佳實施方式的示意圖。
圖4為本發明印刷電路板的第三較佳實施方式的示意圖。
請參閱圖2，本發明印刷電路板10的第一較佳實施方式包括一頂層12(其他層圖中未示)，該頂層12上設置有一記憶體控制器15、一第一記憶體插槽16及一第二記憶體插槽18。
該第一記憶體插槽16及第二記憶體插槽18分別設置於記憶體控制器15的兩側，且兩記憶體插槽16及18到記憶體控制器15之間的距離相等。本實施方式中，記憶體16及18到記憶體插槽15的距離可以記憶體16及18的中心點到記憶體插槽15的中心點為準。
該記憶體控制器15用於交換插設於兩記憶體插槽內的記憶體與中央處理器之間的資料。如此，由於兩記憶體插槽與記憶體控制器15之間的距離相等，故在設計包括雙通道記憶體插槽的印刷電路板時，第一記憶體插槽16與第二記憶體插槽18可採用相同的佈線長度及規則，不僅簡化了記憶體設計的複雜度，亦減少了設計人員的負擔與失誤。
請參閱圖3，本發明印刷電路板20的第二較佳實施方式包括一頂層22(其他層圖中未示)，該頂層22上設置有一記憶體控制器25、一第一記憶體插槽26及一第二記憶體插槽28。
該第一記憶體插槽26及第二記憶體插槽28均設置於記憶體控制器25的一側，且兩記憶體插槽到記憶體控制器25之間的距離相等。該記憶體控制器25用於交換插設於兩記憶體插槽內的記憶體與中央處理器之間的資料。與第一實施方式相似，由於兩記憶體插槽與記憶體控制器25之間的距離相等，故在設計包括雙通道記憶體插槽的印刷電路板時，第一記憶體插槽26與第二記憶體插槽28可採用相同的佈線長度及規則，不僅簡化了記憶體設計的複雜度，亦減少了設計人員的負擔與失誤。
請參閱圖4，本發明印刷電路板20的第三較佳實施方式包括一頂層32(其他層圖中未示)，該頂層32上設置有一記憶體控制器35、一第一記憶體插槽36、一第二記憶體插槽38及一第三記憶體插槽39。與第一及第二實施方式相同，該三個記憶體插槽36、38以及39到記憶體控制器35之間的距離相等。
當然，包括更多通道記憶體插槽的印刷電路板亦可採用上述設計方案，即每一記憶體插槽到記憶體控制器之間的距離相等。另外，若每一記憶體通道包括超過一個(如兩個甚至多個)記憶體插槽時，對於每一通道的設計亦可採用上述方案，即每一通道的中心點到記憶體控制器之間的距離相等。
綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟 ，以上所述者僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士，在爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。
10‧‧‧印刷電路板
12‧‧‧頂層
15‧‧‧記憶體控制器
16‧‧‧第一記憶體插槽
18‧‧‧第二記憶體插槽

Claims (5)

  1. 一種印刷電路板，包括一頂層，該頂層上設置有一記憶體控制器、一第一記憶體通道、一第二記憶體通道及一第三記憶體通道，其中第一記憶體通道與該記憶體控制器之間的距離等於第二記憶體通道與該記憶體控制器之間的距離，該第三記憶通道與記憶體控制器之間的距離等於第一記憶體通道與記憶體控制器之間的距離。
  2. 如申請專利範圍第1項所述之印刷電路板，其中該第一記憶體通道及第二記憶體通道分別設置於該記憶體控制器的兩側。
  3. 如申請專利範圍第1項所述之印刷電路板，其中該第一記憶體通道及第二記憶體通道均設置於該記憶體控制器的一側。
  4. 如申請專利範圍第1項所述之印刷電路板，其中該第一及第二記憶體通道均包括至少一記憶體插槽。
  5. 如申請專利範圍第1項所述之印刷電路板，其中該第一、第二及第三記憶體通道均包括至少一記憶體插槽。
TW099142068A 2010-12-03 2010-12-03 印刷電路板 TWI420982B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099142068A TWI420982B (zh) 2010-12-03 2010-12-03 印刷電路板
US12/978,599 US20120140426A1 (en) 2010-12-03 2010-12-26 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099142068A TWI420982B (zh) 2010-12-03 2010-12-03 印刷電路板

Publications (2)

Publication Number Publication Date
TW201225748A TW201225748A (en) 2012-06-16
TWI420982B true TWI420982B (zh) 2013-12-21

Family

ID=46162064

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099142068A TWI420982B (zh) 2010-12-03 2010-12-03 印刷電路板

Country Status (2)

Country Link
US (1) US20120140426A1 (zh)
TW (1) TWI420982B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437326B2 (en) * 2014-06-12 2016-09-06 Freescale Semiconductor, Inc. Margin tool for double data rate memory systems

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502621A (en) * 1994-03-31 1996-03-26 Hewlett-Packard Company Mirrored pin assignment for two sided multi-chip layout
US7162567B2 (en) * 2004-05-14 2007-01-09 Micron Technology, Inc. Memory hub and method for memory sequencing
US8006032B2 (en) * 2007-08-22 2011-08-23 Globalfoundries Inc. Optimal solution to control data channels

Also Published As

Publication number Publication date
TW201225748A (en) 2012-06-16
US20120140426A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
CN205540468U (zh) 电子装置及其应用的辅助装置
TWI609608B (zh) 多對差動線印刷電路板共模濾波器
WO2006105453A3 (en) Integrated circuit memory array configuration including decoding compatibility with partial implementation of multiple memory layers
US20170200672A1 (en) Interposer having a Pattern of Sites for Mounting Chiplets
US7996806B2 (en) Methods and apparatus for layout of multi-layer circuit substrates
KR102343864B1 (ko) 소켓 인터포저 및 소켓 인터포저를 사용하는 컴퓨터 시스템
TWI420982B (zh) 印刷電路板
US9691744B2 (en) Semiconductor memory device including output buffer
US10032710B2 (en) Via pattern to reduce crosstalk between differential signal pairs
TWI426832B (zh) 印刷電路板
JP5337119B2 (ja) 半導体集積回路及びｉ／ｏブロック配置方法
KR102262908B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
JPWO2018180010A1 (ja) 半導体集積回路装置
TW201633177A (zh) 主機板
CN106163110B (zh) 一种pcb板
TWI586231B (zh) 電源及訊號延伸器及電路板
TWI441579B (zh) 印刷電路板
JP2008311570A (ja) 半導体装置
CN105868454B (zh) 一种基于a20的嵌入式系统的pcb设计方法
JP6449132B2 (ja) 信号処理装置
JP5218466B2 (ja) 半導体集積回路の配線レイアウト方法
US8424357B2 (en) Easily stackable dies
JP5863710B2 (ja) プリント配線基板
CN203289739U (zh) Pcb板及具有该pcb板的电子产品
JP2018170403A (ja) プリント配線基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees