TWI520234B - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
TWI520234B
TWI520234B TW101101294A TW101101294A TWI520234B TW I520234 B TWI520234 B TW I520234B TW 101101294 A TW101101294 A TW 101101294A TW 101101294 A TW101101294 A TW 101101294A TW I520234 B TWI520234 B TW I520234B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
cavity
resin
package
manufacturing
Prior art date
Application number
TW101101294A
Other languages
English (en)
Other versions
TW201230212A (en
Inventor
Makio Okada
Hidetoshi Kuraya
Toshio Tanabe
Yoshinori Fujisaki
Kotaro Arita
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201230212A publication Critical patent/TW201230212A/zh
Application granted granted Critical
Publication of TWI520234B publication Critical patent/TWI520234B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Description

半導體裝置之製造方法
本發明涉及一種半導體裝置之製造技術，特別涉及一種適用于樹脂塑封之有效之技術。
專利文獻1中公開了一種將由熱可塑性樹脂構成之封裝層來覆蓋安裝在電路板上之電子構件之構造以及通過上述熱可塑性樹脂形成上述封裝層之形成方法。
[先前技術文獻] [專利文獻]
[專利文獻1]
特開平10-270602號公報
近年來，為降低價格而要求將半導體裝置中之金線(導線)向細小化發展。在組裝樹脂封裝型半導體裝置之塑封(樹脂封裝)步驟中，隨著金線之細小化，在進行樹脂封裝時容易出現金線偏移。
為了抑制出現上述金線偏移，採用了熔融時粘度低且具有高流動性樹脂作為樹脂封裝時之塑封樹脂(封裝用樹脂)。但是，高流動性塑封樹脂由於粘度低(柔軟)，所以在樹脂成形模具之排氣孔處容易出現大之樹脂溢出(樹脂洩漏)。如果出現大之樹脂溢出，將導致半導體裝置之外觀不良，從而可能導致在將半導體裝置安裝到安裝基板上時，溢出之樹脂掉落到安裝基板之基板焊墊(腳墊)上，從而招致半導體裝置和安裝基板之間之導通不良(安裝不良)。
因此，為儘量減小樹脂溢出之大小，而縮小了排氣孔之開口之大小。
但是，如果縮小了排氣孔開口，雖然可以抑制樹脂溢出現象，但也將導致難於將空氣排出之結果。
結果，不但導致在模槽之排氣孔附近之角部容易產生空洞，同時還將造成空洞殘留在金屬模具內，以及在封裝體之表面上形成空洞，從而導致半導體裝置之外觀不良。因此，將出現半導體裝置成品率降低之問題。
特別在距塑封樹脂之澆口最遠之通氣口附近最容易殘留有上述空洞。
圖29及圖30係本案發明人用以進行比較之半導體裝置之樹脂塑封用之比較例中樹脂成形模具之構造。圖31~圖34係本案發明人用以進行比較之半導體裝置之樹脂封裝時之比較例中樹脂流之狀態。
如圖29及圖30所示，上述樹脂成型模具具有成為一對之上模具30和下模具31，其中，上模具30上形成有作為樹脂流通路徑之流道37、經由流道37而與澆口32連通之模槽33、以及與模槽33連通之複數個排氣孔35。另外，為了最大限度地抑制樹脂溢出之發生，排氣孔35之開口如圖29之部分放大剖面圖所示，高度H為30μm左右。
使用上述樹脂成型模具進行樹脂封裝時，如圖31及圖32 所示，經由澆口32以射壓P注入模槽33內之塑封樹脂34，將含有空洞36且朝向澆口32對面之距澆口32最遠之排氣孔35之方向移動。
之後，如圖33及圖34所示，沿著樹脂流Q之大部分之空洞36將被擠壓到排氣孔35，但是如果排氣孔35開口過小時(排氣孔高度為30μm左右時)，部分空洞36將無法被擠出而殘留在圖31所示之模槽33之角部33a中。
結果將導致完成樹脂封裝後之半導體裝置之封裝體之角部上形成空洞而造成外觀缺陷，從而降低半導體裝置之成品率。
另外，專利文獻1(特開平10-270602號公報)中並沒提及空洞殘留在模具內之問題。而且，也沒有公開有關模具之模槽之角部內周面之剖面大小(半徑等)等內容。另外，根據專利文獻1之敍述，模具之模槽之角部全部為曲面加工，所以如果將角部中之曲面之剖面半徑過大設置，將導致形成排氣孔之面之面積過小，因此，排氣孔之開口也必然變小。而且，隨著半導體裝置之小型化，將更難於設置排氣孔。
鑒於上述問題而進行了本研究，目的係提供一種可抑制在模具內產生空洞從而提高半導體裝置成品率之技術。
本發明之另一目的係提供一種可提高半導體裝置品質之技術。
本發明之上述內容及上述內容以外之目的和新特徵將在本說明書之描述及附圖說明中寫明。
下面簡要說明關於本專利申請書所公開之發明中具有代表性之實施方式之概要。
根據具有代表性之實施方式之半導體裝置之製造方法，上述半導體裝置具有包括上表面、及形成有排氣孔樹脂且與上述上表面相連之第1側面之封裝體。上述製造方法包括以下步驟：(a)準備樹脂成型模具之步驟，上述樹脂成型模具為：在成為一對之第1模具與第2模具之至少一者上形成對應於上述封裝體形狀之模槽，且具有與上述模槽連通之澆口及排氣孔；(b)將安裝有半導體晶片之板狀構件配置於上述第1模具和上述第2模具之間，且在以上述模槽覆蓋上述半導體晶片之狀態下將上述第1模具和上述第2模具夾緊之步驟；及(c)將封裝用樹脂從上述澆口注入上述模槽內並在上述板狀構件上形成上述封裝體之步驟；其中，上述樹脂成型模具之上述模槽具有形成上述封裝體之稜部之角部，上述封裝體之稜部包含與距上述澆口最遠位置上之上述排氣孔對應之上述第1側面及上述上表面，上述模槽之上述角部之內周面之剖面半徑比形成上述封裝體之其他稜部之上述模槽之其他角部之內周面之剖面半徑大。
另外，根據具有代表性之實施方式之半導體裝置之製造方法，上述半導體裝置具有包括上表面、第1側面以及第2側面之封裝體，其中，上述第1側面係形成有排氣孔樹脂且與上述上表面相連，上述第2側面係與上述上表面及上述第1側面相連。上述製造方法包括以下步驟：(a)準備樹脂成型模具之步驟，上述樹脂成型模具為：在成為一對之第1模具和第2模具中之至少一者上形成對應于上述封裝體形狀之模槽，且具有與上述模槽連通之澆口及排氣孔；(b)將安裝有半導體晶片之板狀構件配置於上述第1模具和上述第2模具之間，且在以上述模槽覆蓋上述半導體晶片之狀態下將上述第1模具和上述第2模具夾緊之步驟；及(c)將封裝用樹脂從上述澆口注入上述模槽內並在上述板狀構件上形成上述封裝體之步驟；其中，上述樹脂成型模具之上述模槽具有形成上述封裝體第1稜部之第1角部和形成上述封裝體第2稜部之第2角部，且上述第2角部之內周面之剖面半徑比上述第1角部之內周面之剖面半徑大，其中，上述第1稜部包含與距上述澆口最遠位置上之上述排氣孔對應之上述第1側面及上述第2側面，上述第2稜部包含上述第1側面及上述上表面。
下面簡要說明關於本專利申請書所公開之發明中根據具有代表性之實施方式所獲得之效果。
可抑制半導體裝置之外觀不良，從而提高半導體裝置之成品率。
另外，還可提高半導體裝置之品質。
以下實施方式中，除了需要特別說明之外，對具有同一或同樣之部分原則上不進行重複說明。
在以下實施方式中，為了方便，在必要時將幾個部分或將實施方式分割來說明，除了需要特別說明之外，這些並非彼此獨立且無關係的，而係與其他一部分或者全部之變形例、詳細內容及補充說明等相互關聯的。
另外，在以下實施方式中提及要素數等(包括個數、數值、量、範圍等)時，除了特別說明及原理上已經明確限定了特定之數量等除外，上述特定數並非指固定之數量，而係可大於等於上述特定數或可小於等於上述特定數。
而且，在以下實施方式中，除了特別說明及原理上已經明確了係必要時除外，上述構成要素(包括要素步驟等)也並非必須之要素。
在實施方式等敍述上，對於材料及構成等方面，除了寫明僅限於上述材料外，「由A構成」、「由A所成」、「具有A」、「包括A」等表述還指主要構成要素除了A以外還有其他要素。同樣地，在以下實施方式中提及之構成要素等之形狀、位置關係等時，除了特別說明時及原理上已經明確了並非如此時，實質上包括與前述形狀等相近或者類似的。同理，前述之數值及範圍也同樣包括與其相近的。
以下根據附圖詳細說明本發明之實施方式。為了說明實施方式之所有圖中，原則上對具有同一功能之構件採用同一符號，省略掉重複之說明。
(實施方式1)
圖1係實施方式1之半導體裝置構造之一例之平面圖、圖2係圖1中半導體裝置構造之一例之背面圖、圖3係沿著圖1之A-A線剖開之構造之一例之剖面圖、圖4係將圖1之RB部構造之一例進行放大後之部分放大剖面圖、圖5係將圖1之RA部構造之一例進行放大後之部分放大剖面圖、圖6係將圖1之RC部構造之一例進行放大後之部分放大剖面圖。
圖1~圖3所示之本實施方式1之半導體裝置係一種通過封裝體4將安裝在佈線基板2之上表面2a上之半導體晶片1進行樹脂封裝，且半導體晶片1經由引線(導線)7與佈線基板2電連接之基板型半導體封裝。換言之即，上述半導體裝置之結構為：半導體晶片1安裝在佈線基板2上並與佈線基板2引線連接，而且，通過樹脂封裝體4對半導體晶片1和多條引線7進行封裝。
另外，本實施方式1中，以圖2所示之柵格狀(網格狀)在佈線基板2之下表面2b上安裝多個外部端子即焊球5之BGA9作為基板型半導體裝置之一例進行說明。
BGA9中所安裝之半導體晶片1之內部嵌入了半導體積體電路，且如圖3所示，通過樹脂助焊劑等晶片粘結材料6將半導體晶片1固定在佈線基板2之上表面2a上。而且，在半導體晶片1之主面1a上形成有多個電極墊1c，上述多個電極墊1c經由引線7與佈線基板2之引腳即焊接引線2c(請參照圖8)電連接。
從半導體晶片1之電極墊1c到BGA9之外部端子即焊球5之間，經由引線7、焊接引線2c、佈線基板2之配線部等電連接。
本實施方式所用材料中，例如，半導體晶片1由矽形成，引線7為金線或銅線，且引線7之線徑最大為Φ20 μm等。另外，形成封裝體4之樹脂即封裝用樹脂3(請參照圖17)如為熱硬化性環氧樹脂。外部端子如為使用了焊接材料之焊球5。
BGA9為在上述組裝之塑封步驟(封裝步驟)中通過轉送成型法進行樹脂成型之組裝而成之半導體封裝。
因此，封裝體4以對應如圖11所示、在上述塑封步驟中所使用之樹脂成型模具13之模槽14a之形狀而形成。即，由封裝體4之上表面4a或與上述上表面4a連接之各側面、以及上表面4a及各側面形成之各稜部之形狀為對應模槽14a各處(各角部或各內周面)之形狀。
因此，封裝體4中具有如圖3所示之澆口樹脂4i及排氣孔樹脂4j，其中，上述澆口樹脂4i及排氣孔樹脂4j因封裝用樹脂3殘留在樹脂成型模具13之澆口14d或排氣孔14h中而形成。
另外，由配置在與圖1所示之澆口樹脂4i互為對角之角部4h上之第1側面4b和上表面4a構成之第2稜部4f(RB部)，如圖4所示，其剖面成為半徑R2之曲面。而且，由圖1所示之第1側面4b和與上述第1側面4b連接之第2側面4c構成之第1稜部4e(RA部)，如圖5所示，其剖面成為半徑R1之曲面。另外，由圖1所示第2側面4c和上表面4a構成之第3稜部4g(RC部)，如圖6所示，其剖面成為半徑R3之曲面。其中，上述第1稜部4e、第2稜部4f及第3稜部4g等形狀為對應模槽14a之各角部之形狀。
圖4及圖6所示之各稜部(第2稜部4f、第3稜部4g)之剖面為沿著BGA9之高度方向將封裝體4剖開之剖面，圖5所示之第1稜部4e之剖面為將與BGA9之高度方向交叉之封裝體4剖開之剖面。
本實施方式1之BGA9中，第2稜部4f之剖面半徑R2比第1稜部4e之剖面半徑R1大，即半徑R2>半徑R1。而且，第3稜部4g之剖面半徑R3也比第1稜部4e之剖面半徑R1大，即半徑R3>半徑R1。第2稜部4f之剖面半徑R2和第3稜部4g之剖面半徑R3為同樣大小，即半徑R2=半徑R3。
另外，圖1所示之封裝體4中，在對應於圖11所示之樹脂成型模具13之澆口14d之位置上形成有第3側面4d，而澆口樹脂4i從上述第3側面4d突出而形成。與第3側面4d對向而設置之第1側面4b為形成於距澆口樹脂4i最遠之角部4h上之側面。
即，封裝體4具有：與第1側面4b連接之第2側面4c、以及與上表面4a連接且與第1側面4b對向之第3側面4d，上述第3側面4d為形成於樹脂成型模具13之上述澆口14d上之側面。
另外，如圖1所示，從平面上看，封裝體4之4個角部4h中，在對向之第1側面4b和第3側面4d以外之2個角部4h中形成有對向之第4側面4k。
另外，在第1側面4b和2個第4側面4k中，分別有從各側面突出而形成之排氣孔樹脂4j。
而且，從平面上看，配置在封裝體4之角部4h和角部4h之間之4個側面都成為第2側面4c。即，第1側面4b和第4側面4k之間(2處)、第3側面4d和第4側面4k之間(2處)之側面都成為第2側面4c。
其中，由第2側面4c和上表面4a構成之4個稜部中，除了第3稜部4g(RC部)以外之稜部(RE部、RG部、RI部)各自之剖面形狀皆與圖6所示之第3稜部4g之半徑R3之剖面形狀相同，且各個剖面之曲面都由半徑R3構成。
另外，相對於4個角部4h之上表面4a之稜部中，除了第2稜部4f(RB部)以外之稜部(RD部、RF部、RH部)之各自之剖面形狀皆與圖4所示之第2稜部4f之半徑R2之剖面形狀相同，且各個剖面之曲面都由半徑R2構成。
而且，對於4個角部4h之側面之稜部中，除了第1稜部4e(RA部)以外之稜部(RK部、RL部、RM部、RN部、RP部、RQ部、RJ部)各自之剖面形狀皆與圖5所示之第1稜部4e之半徑R1之剖面形狀相同，且各個剖面之曲面都由半徑R1構成。
如上所述，與封裝體4之上表面4a相關之8個稜部(RB部、RD部、RF部、RH部、RC部、RE部、RG部、RI部)之形狀皆為其剖面為圖4所示之半徑R2之形狀(或為圖6所示之半徑R3之形狀)，與側面相關之8個稜部(RA部、RK部、RL部、RM部、RN部、RP部、RQ部、RJ部)之形狀皆為其剖面為圖5之半徑R1之形狀。而且，其關係為：半徑R2=半徑R3>半徑R1。
接下來對本實施方式1之BGA(半導體裝置)9之製造方法進行說明。
圖7係圖1中半導體裝置之組裝步驟一例之工藝流程圖、圖8係圖7之組裝步驟中進行晶片粘貼之前之平面圖、圖9係圖7之組裝步驟中進行引線焊接一塑封之前之平面圖、圖10係圖7之組裝步驟中進行打碼~劃片之前之平明圖。
首先，如圖7及圖8之步驟S1所示進行切割。本實施方式中，如圖8所示，沿著半導體晶片8之切割線8a進行切割，並選取合格之半導體晶片1。
接著如圖7及圖8之步驟S2所示進行晶片粘貼。
首先，如圖8所示，準備具有多個器件區域10c之板狀構件即多個可斷拼板10，而且，多個可斷拼板10之上表面10a之複數個器件區域10c中，在各自之主面1a上分別安裝有形成了多個電極墊1c之半導體晶片1。此時，例如，通過樹脂助焊劑等(如圖3所示之晶片粘結材料6)將半導體晶片1固定到多個可斷拼板10上。
之後，進行圖7及圖9之步驟S3所示之引線焊接。本實施方式中，通過導線即引線7將半導體晶片1之複數個電極墊1c與多個可斷拼板10之複數條焊接引線2c電性連接。此時，引線(導線)7例如為金線。其中，上述金線如使用線徑最大為Φ20 μm之細線。
引線焊接結束後，如圖7及圖9之步驟S4所示，進行塑封步驟。在本實施方式1之上述塑封步驟中，以通過轉送成型法進行樹脂封裝為例進行說明。即，對於通過引線焊接將半導體晶片1之電極墊1c和器件區域10c之焊接引線2c電性連接之複數個可斷拼板10，通過轉送成型法進行樹脂封裝。
下面對在本實施方式1之塑封步驟中使用之樹脂成型模具之構造進行說明。
圖11係在圖7之組裝步驟之塑封步驟中所用之樹脂成型模具之構造之一例之部分剖面圖及部分放大剖面圖、圖12係圖11之樹脂成型模具之上模具中流道及模槽之構造之一例之透視平面圖、圖13係圖11之樹脂成型模具之下模具構造之一例之平面圖。另外，圖14係將圖12之rB部構造之一例進行放大後之部分放大剖面圖、圖15係將圖12之rA部構造之一例進行放大後之部分放大剖面圖、圖16係將圖12之rC部構造之一例進行放大後之部分放大剖面圖。而且，圖17係圖7之組裝步驟之塑封步驟中樹脂流狀態之一例之部分剖面圖、圖18係圖17之樹脂流狀態之部分平面圖、圖19係圖7之組裝步驟之塑封步驟中樹脂充填完成後之狀態之一例之部分剖面圖、圖20係圖19之樹脂充填完成後之狀態之部分平面圖。
圖11所示之樹脂成型模具13具有第1模具即上模具14和與第1模具成為一對之第2模具即下模具15，進行樹脂充填時，先將上模具14之對準面14c和下模具15之對準面15b進行對準後夾緊，之後通過將樹脂供給到模槽14a以進行充填。
首先，上模具14中形成有模槽14a，上述模槽14a形成圖1所示之BGA9之封裝體4，而且，還形成有與模槽14a連通之澆口14d及同樣與模槽14a連通之排氣孔14h。另外還設有成為樹脂之流通路徑之殘膠14k及流道14m，殘膠14k、流道14m、澆口14d、模槽14a以及排氣孔14h全部連通。本實施方式中，圖11所示之排氣孔14h為設置在澆口14d對面之空氣抽出口，如圖12所示，從平面上看，在模槽14a之其他兩處角部上分別形成有與模槽14a連通之排氣孔14i和排氣孔14j。
圖12係從圖11所示之上模具14之上方俯視流道14m、澆口14d、模槽14a及排氣孔14h，14i，14j之形狀之示意圖。
另一方面，下模具15中，如圖11及圖13所示，形成有基板配置用之凹狀之基板安裝部15a及套筒15c，上述套筒15c內配置有擠出樹脂之柱塞頭15d及柱塞杆15e。
下面說明上模具14之模槽14a之具體形狀。
上模具14中之模槽14a之各角部之內周面14b之剖面半徑大小(內周面14b(曲面之曲率半徑之大小))具有如下特徵。
即，圖12中，與距上模具14之澆口14d最遠之排氣孔14h對應、且形成圖1所示之封裝體4之第1稜部4e(由第1側面4b和第2側面4c形成)之模槽14a之第1角部14e(rA)，如圖15所示，其內周面14b之剖面以半徑r1形成。另外，形成圖1所示之封裝體4之第2稜部4f(由第1側面4b和上表面4a形成)之圖12之模槽14a之第2角部14f(rB)，如圖14所示，其內周面14b之剖面以半徑r2形成。其中，模槽14a之第2角部14f之剖面半徑r2比第1角部14e之剖面半徑r1大(即r2>r1)。
形成圖1所示之封裝體4之第3稜部4g(由第2側面4c和上表面4a形成)之圖12之模槽14a之第3角部14g(rC)，如圖16所示，其內周面14b之剖面以半徑r3形成。其中，模槽14a之第3角部14g之剖面半徑r3與第2稜部4f一樣，比第1角部14e之剖面半徑r1大(即r3>r1)。
第2角部14f之剖面半徑r2與第3角部14g之剖面半徑r3為同樣大小，即r2=r3。
即，在圖12所示之模槽14a中，形成各稜部之模槽14a各角部(rB部、rC部、rD部、rE部、rF部、rG部、rH部及rI部)之內周面14b之剖面皆以圖14所示之半徑r2(也可為圖16之半徑r3)之大小形成。其中，上述各稜部由圖1所示之封裝體4各側面和上表面4a構成。
另外，在圖12所示之模槽14a中，形成各稜部之模槽14a各角部(rA部、rJ部、rK部、rL部、rM部、rN部、rP部及rQ部)之內周面14b之剖面皆以圖15所示之半徑r1形成。且r1<r2。其中，上述各稜部由圖1所示之封裝體4之各側面構成。
本實施方式中，將模槽14a各角部(rA部、rJ部、rK部、rL部、rM部、rN部、rP部及rQ部)之內周面14b之剖面半徑r1設為比半徑r2小之目的係為了確保可形成排氣孔14h，14i，14j，其中，上述模槽14a各角部形成由圖1所示之封裝體4各側面形成之各稜部(相鄰側面交叉之各稜部)。即，如果將模槽14a之角部之內周面14b之剖面半徑r過大設置，封裝體4之角部4h之側面(例如，第1側面4b)面積將變得更小，因而使各側面成為曲面，從而導致無法在模槽14a之角部形成各排氣孔。其中，上述模槽14a形成由配置在封裝體4之角部4h之各側面構成之稜部。
因此，將半徑r1設為小於半徑r2，就可在模槽14a中除了設置有澆口14d之角部以外之各角部中形成排氣孔14h，14i，14j。
另外，模槽14a中，距澆口14d最遠之角部之第2角部14f之內周面14b之剖面半徑r2優選r20.5 mm。
實際上，在模槽14a之上述第2角部14f中，將其內周面14b之剖面半徑r2分別設為r2=0.25、r2=0.45、r2=0.60、r2=0.75並進行了空洞發生率調查，結果發現，僅在r2=0.25時空洞發生率為1%，而為其他數值時空洞發生率為0%。基於上述理由，考慮到量產時之產品偏差，優選半徑r2為r20.5 mm。
另外，在本實施方式1之塑封步驟中，封裝用樹脂3採用高流動性樹脂進行樹脂封裝。這是由於在組裝BGA9時，為了降低成本(同時也係為了實現金線之細小化)而使用了線徑最大為Φ20 μm之金線(引線7)，但此時，在進行塑封步驟之樹脂充填時容易出現金線偏移，為了減少金線偏移而採用上述具有高流動性之樹脂作為封裝用樹脂3。
下面對本實施方式1之塑封步驟中用作封裝用樹脂3之高流動性樹脂之定義進行說明。上述高流動性樹脂優選為可體現其特性之螺旋流至少為100 cm之樹脂。
上述螺旋流係在特定條件下在具有螺旋狀(漩渦狀)溝槽之測試模具中填充樹脂時樹脂在溝槽中之填充長度(流動長度)。即，螺旋流之數值越高(填充長度越長)說明樹脂流動性越好。因此，可通過上述螺旋流對射出成形時之樹脂之流動性進行評價。
進行螺旋流測定時，測量裝置採用EMMI-1-66中規定之模具和射出成形機。將測定試料從保存倉庫取出，並在未開封之狀態下在室溫中放置兩個小時後再開封並用以進行測定。而且，必須在開封後2個小時內完成測定。
測定條件為：試料量約為15 g，殘膠厚度約為3 mm，射壓為6.9±0.5 MPa，成型時間為120±5秒，不進行預熱且將溫度水準設為175±2℃。在上述條件下，確認達到了規定之溫度水準後，準備好試料後迅速放下柱塞杆，並在10秒鐘內開始加壓。
到規定時間後將模具解體，讀取樹脂之流動長度(cm)便可測出螺旋流。
一般樹脂之螺旋流為90 cm左右，但本實施方式1中，封裝用樹脂3係採用螺旋流至少為100 cm之高流動性樹脂。由此，即使引線7之線徑最大為Φ20 μm時也可很好地抑制金線偏移。
另外，採用前述之高流動性樹脂時，充填時樹脂容易進入與模槽14a連通之各排氣孔從而造成樹脂溢出。因此，為了最大限度地抑制樹脂溢出，本實施方式1中，如圖11所示，將塑封步驟所使用之樹脂成型模具13之排氣孔14h(圖12所示之排氣孔14i，14j也同樣)之開口高度H從40 μm左右改為30 μm左右。
如上述，通過將排氣孔14h之開口高度設置為30 μm左右，即使在使用高流動性樹脂時也可最大限度地限制樹脂溢出。
下面對本實施方式1中之樹脂封裝方法進行詳細說明。
首先，如圖17所示，將安裝有半導體晶片1之複數個可斷拼板10搬送到上模具14和下模具15之間，並配置到下模具15之凹狀之基板安裝部15a上。
接著，使上模具14之對準面14c和下模具15之對準面15b對準後夾緊模具，並在半導體晶片1被上模具14之模槽14a覆蓋之狀態下，如圖17及圖18所示，以射壓S將封裝用樹脂3從澆口14d注入模槽14a內。此時，在圖13所示之下模具15之套筒15c中，經加熱溶融後之封裝用樹脂3被柱塞頭15d擠出並被供到模槽14a。
本實施方式中所用封裝用樹脂3為前述之高流動性樹脂。
經由澆口14d被擠到模槽14a內之封裝用樹脂3呈放射狀分散，而且樹脂中所含有之複數個空洞(氣泡)12也被擠向澆口14d對面之排氣孔14h。
此時，與距模槽14a之澆口14d最遠之排氣孔14h對應之角部(第2角部14f)之內周面14b之剖面半徑r2例如為：r20.5mm，由此，可使空洞12不會殘留在第2角部14f中，而可通過圖19所示之樹脂流T被帶到模槽14a之角部，並被擠壓到排氣孔14h。
結果，在進行圖20所示之充填封裝用樹脂3時可使空洞12不殘留在模槽14a內。
由此，可在多個可斷拼板10上形成圖1所示之封裝體4。此時，由於模槽14a內不殘留有空洞12，所以封裝體4之表面上也不會形成空洞而導致外觀缺陷。
至此，完成圖7及圖9之步驟S4所示之塑封步驟。
在完成樹脂塑封後，如圖7及圖10之步驟S5所示進行打碼。本實施方式中，如圖10所示，在封裝體4之表面打上標記11。
之後，如圖7及圖10之步驟S6所示進行球焊。本實施方式中，圖10之複數個可斷拼板10之複數個器件區域10c中，在圖7所示之各自之下表面10b側上分別安裝有多個外部端子即焊球5，通過回流焊接使焊球5熔融，並在多個可斷拼板10之下表面10b之複數個電極上分別與焊球5電連接。
安裝焊球後，如圖7及圖10之步驟S7所示進行劃片。本實施方式中，通過切割切斷多個可斷拼板10，並將各個BGA9進行劃片。至此，完成圖1~圖3所示之BGA9之組裝。
根據本實施方式1之半導體裝置(BGA9)之製造方法，通過將模槽14a之澆口14d對面之角部(第2角部14f)之內周面14b之剖面半徑r2進行放大，就可在注入樹脂時，使樹脂中含有之空洞12不會殘留在模槽14a之上述角部而被擠壓到排氣孔14h。
即，通過使樹脂成型模具13中距模槽14a之澆口14d最遠之角部(澆口14d對面之排氣孔14h上之第2角部14f)之內周面14b之剖面半徑r2設定為比形成稜部之角部(第1角部14e)之內周面14b之剖面半徑r1大，就可在注入封裝用樹脂3(高流動性樹脂)時使封裝用樹脂中所含之空洞12不易殘留在模槽14a之各角部、特別是空洞12最易殘留之第2角部14f中，而使空洞12被擠壓到排氣孔14h，14i，14j。其中，上述稜部由封裝體4之側面構成。
由此，可抑制在模槽14a內產生空洞12，從而抑制在封裝體4中形成空洞。
結果可抑制BGA9(半導體裝置)發生外觀缺陷，從而提高BGA9之成品率。
而且，由於可以抑制BGA9發生外觀缺陷，因此可提高BGA9之成品率。
另外，通過將距模槽14a之澆口14d最遠之排氣孔14h上之第2角部14f之內周面14b之剖面半徑r2設置為比形成稜部之模槽14a之角部即第1角部14e之內周面14b之剖面半徑r1大，就可提高將封裝體4從模具脫模時之離型性。其中，上述稜部由封裝體4之側面構成。
另外，如果第1角部14e之半徑r1過大(例如，半徑r1=半徑r2時)，那麼，在模槽14a之角部中將因曲面過大而難於形成各排氣孔。但本實施方式1中，通過將第1角部14e之內周面14b之剖面半徑r1設為比第2角部14f之內周面14b之剖面半徑r2小(即半徑r1<半徑r2)，也可形成各排氣孔。
另外，通過將距模槽14a之澆口14d最遠之排氣孔14h上之第2角部14f之內周面14b之剖面半徑r2設定為與連接於第2角部14f之第3角部14g之內周面14b之剖面半徑r3為同樣大小，就可在形成模槽14a時，用同一切削刀進行切削。在對內周面14b進行加工時無需更換切削刀，而可使用同一切削刀連續進行切削，所以與半徑r2和半徑r3為不同大小時相比，可縮短模具之製作時間。
另外，由於本實施方式1之半導體裝置係採用線徑最大為Φ20 μm之細金線作為引線7，與使用線徑大於Φ20 μm之金線相比，可減少金之使用量，由此可降低材料費用。
另外，除了採用線徑最大為Φ20 μm之細金線作為引線7外，還採用高流動性樹脂封作為裝用樹脂3，所以可謀求降低金線偏移。
此外，通過將與模槽14a連通之各排氣孔之開口高度(H)設為30 μm左右，且採用高流動性樹脂作為封裝用樹脂3，就可最大限度地限制樹脂溢出之發生。
接下來說明關於本實施方式1之變形例。
圖21係實施方式1之變形例之半導體裝置構造之剖面圖，以上述半導體裝置為LGA(Land Grid Array)16為例進行說明。
與BGA9一樣，LGA16也係一種在佈線基板2上安裝半導體晶片1之基板型半導體裝置，係在佈線基板2之下表面2b按柵格狀(網格狀)設置作為外部端子之焊接端子2d。在LGA16中也係由封裝體4將半導體晶片1及多條引線7進行樹脂封裝，上述封裝體4之形成方法與BGA9之封裝體4完全相同。
即，在組裝LGA16時之塑封步驟中，使用圖11~圖16所示之模具進行樹脂封裝，在進行樹脂充填時，成為圖17~圖20所示之狀態，從而可將樹脂中含有之空洞12擠壓到各排氣孔而不殘留在模槽14a之各角部。
由此，可與BGA9一樣，抑制在模槽14a內產生空洞12，從而可抑制封裝體4中形成空洞。
結果，可抑制LGA16(半導體裝置)出現外觀缺陷，從而可提高LGA16之成品率。另外，由於可抑制LGA16出現外觀缺陷，因此可提高LGA16之品質。
由於LGA16所獲得之效果與BGA9相同，所以在此不再進行重複說明。
(實施方式2)
圖22係實施方式2中半導體裝置構造之一例之平面圖、圖23係圖22中半導體裝置構造之一例之背面圖、圖24係沿著圖22之A-A線剖開之構造之一例之剖面圖、圖25係圖22中半導體裝置組裝步驟之一例之工藝流程圖。
本實施方式2中，對使用圖25所示之引線框(板狀構件)21進行組裝之框架封裝型半導體裝置之製造方法進行說明，以樹脂封裝型QFP(Quad Flat Package)20作為上述半導體裝置之一例進行說明。
下面通過圖22~圖24對QFP20之構造進行說明，QFP20具有形成有半導體積體電路之半導體晶片1、在半導體晶片1之週邊呈放射狀配置之複數條內引線(引腳)21b、與內引線21b一體形成之複數條外引線21c、將形成在半導體晶片1之主面1a上之表面電極即電極墊1c及與其對應之內引線21b電連接之複數條引線7。
QFP20還具有封裝體4，上述封裝體4經由銀焊劑等晶片粘結材料6將固定有半導體晶片1之晶片安裝部即下墊板21a、以及因樹脂封裝而由封裝用樹脂等形成且將半導體晶片1、下墊板21a、多條引線7以及多條內引線21b進行封裝。
另外，由於上述半導體裝置為QFP20型半導體裝置，所以，與多條內引線21b分別一體形成之複數條外引線21c從封裝體4之側面朝向外部以4個方向突出，並以鷗翼狀彎曲形成各外引線21c。
另外，由於圖24所示之QFP20為引線鍵合型，安裝在下墊板21a上之半導體晶片1為主面1a朝上之面朝上方式安裝，因此，下墊板21a和半導體晶片1之背面1b經由上述晶片粘結材料6耦合。而且，形成在主面1a之複數個電極墊1c分別經由引線7與內引線21b電連接，由此，半導體晶片1和內引線21b及作為外部端子之外引線21c也被電連接。
多條引線7如為金線或銅線。
內引線21b、外引線21c及下墊板21a例如為由銅合金或鐵鎳合金等構成之薄板狀之部材形成，封裝體4例如由熱硬化性環氧樹脂等構成，並進行樹脂封裝。
封裝體4與實施方式1之BGA9之封裝體4一樣，由圖25所示之樹脂成型模具22形成。
接下來，按照圖25所示之製造流程圖來對本實施方式2之半導體裝置(QFP20)之組裝步驟進行說明。
首先，按圖25之步驟S11所示進行切割，以獲得合格之半導體晶片1。
接著，按步驟S12所示進行晶片粘貼。本實施方式係經由圖24所示之晶片粘結材料6將半導體晶片1安裝在引線框21之下墊板21a上。即，經由晶片粘結材料6將半導體晶片1之背面1b和下墊板21a進行耦合。
接著，按步驟S13所示進行引線焊接。即，圖24所示，使用引線7將半導體晶片1之主面1a之電極墊1c和與電極墊1c對應之內引線21b電性連接。其中，引線7例如為金線或銅線。
接著，按步驟S14所示進行塑封。本實施方式2之塑封步驟係使用形成有模槽14a，15f之樹脂成型模具22對上模具14和下模具15兩者進行與實施方式1同樣之樹脂封裝。
關於圖25所示之樹脂成型模具22之上模具14之模槽14a，其內周面14b(請參照圖14~圖16)之各角部之形狀與實施方式1之圖11~圖16所示之形狀相同。
因此，即使在QFP20之塑封步驟中，在進行樹脂充填時，在配置有半導體晶片1之上模具14之模槽14a中，將出現與圖17~圖20之狀態相同之狀態，而且，在進行樹脂充填以形成封裝體4時，樹脂中所含有之空洞12將不會殘留在模槽14a之各角部而被擠壓到各排氣孔。
在完成樹脂塑封後，按步驟S15所示進行打碼，將標記11(請參照圖10)列印到封裝體4後，進行步驟S16所示之劃片步驟以完成QFP20之組裝。其中，進行劃片時，在切斷各外引線21c之同時使其形成為鷗翼狀之彎曲形狀。
在本實施方式2之QFP20之製造方法中，在進行塑封步驟之樹脂充填時，可達到與圖17~圖20所示之樹脂流動狀態相同之狀態，而且，可使樹脂中所含有之空洞12不會殘留在模槽14a之各角部，而被擠壓到各排氣孔。
由此，可與實施方式1一樣抑制在模槽14a(15f)內產生空洞12，從而抑制在封裝體4中形成空洞。
結果，即使在框架封裝型之QFP20(半導體裝置)時，也可抑制QFP20出現外觀缺陷，從而可提高QFP20之成品率。另外，由於可抑制QFP20出現外觀缺陷，所以也可提高QFP20之品質。
由於因QFP20所獲得之其他效果與實施方式1之BGA9之効果一樣，所以在此不再進行重複說明。
下面說明本實施方式2之變形例。
圖26係實施方式2中變形例之半導體裝置構造之平面圖、圖27係圖26中半導體裝置構造之一例之背面圖、圖28係沿著圖26之A-A線剖開之構造之一例之剖面圖。
圖26~圖28所示之實施方式2之變形例係上述半導體裝置為QFN(Quad Flat Non-leaded Package) 23時之例子。
與QFP20一樣，QFN23也係使用圖25之引線框21進行組裝而成之框架封裝型半導體裝置，為在圖27所示之封裝體4之背面外緣部配置並使其露出成為外部端子之複數個引腳部(引腳)21d之小型封裝。
QFN23中，也如圖28所示，半導體晶片1或多條引線7被封裝體4進行樹脂封裝，關於上述封裝體4之形成方法，由於其構造如圖27所示，為下墊板21a之背面從封裝體4之背面露出，而樹脂不會流入下墊板21a之背面側之結構，所以與實施方式1之BGA9之封裝體4時完全相同。
因此，QFN23之組裝步驟中，其塑封步驟中也係使用與實施方式1之圖11~圖16所示之樹脂成型模具13同樣之模具進行樹脂封裝，在進行樹脂充填時，成為圖17~圖20所示之狀態，由此可使樹脂中所含有之空洞12不會殘留在模槽14a之各角部而係被擠壓到各排氣孔。
因此，與BGA9時一樣，可抑制在模槽14a內產生空洞12，從而也可抑制在封裝體4中產生空洞。
結果，可抑制QFN23(半導體裝置)出現外觀缺陷，從而提高QFN23之成品率。另外，由於可抑制QFN23出現外觀缺陷，所以可提高QFN23之品質。
由於因QFN23所獲得之其他效果與實施方式1之BGA9之効果一樣，所以不再進行重複說明。
以上按照實施方式具體地說明了本案發明人所作之發明，但是本發明並不受到上述實施方式之限定，在不超出其要旨範圍下能夠進行種種變更，在此無需贅言。
例如，上述實施方式1，2之樹脂成型模具13，22中，以上模具14為第1模具、以下模具15為第2模具為例進行了說明，但如果上模具14和下模具15為一對時，其關係為：可將其中任意一個作為第1模具或作為第2模具。
另外，在上述實施方式1之圖12、圖14~圖16所示之模具中，模槽14a之第2角部14f之剖面半徑r2與第3角部14g之剖面半徑r3為同樣大小(r2=r3)，形成由圖1所示之封裝體4各側面和上表面4a構成之各稜部之模槽14a各角部(rB部、rC部、rD部、rE部、rF部、rG部、rH部及rI部)之內周面14b之剖面皆以圖14所示之半徑r2(也可為圖16之半徑r3)之大小形成。但是，本實施方式1，2之樹脂成型模具13，22之模槽14a中，如果上述第2角部14f(距澆口14d最遠之排氣孔上之角部)之內周面14b之剖面半徑r2如果比其他任何一個角部之內周面14b之剖面半徑大，則各角部(rB部、rC部、rD部、rE部、rF部、rG部、rH部及rI部)之內周面14b之剖面半徑無需與半徑r2相同也可。
另外，如果引線7不為金線而為銅線時，由於銅比金硬度大，所以在同一線徑之情況下，銅線更不易出現金線偏移。但是，隨著銅線之細小化，也必須採取金線偏移對策，此時，採用前述幾個特徵，也係有效地解決金線偏移之方法。
[產業上之可利性]
本發明適用於採用樹脂封裝方式之電子裝置之組裝。
1．．．半導體晶片
1a．．．主面
1b．．．背面
1c．．．電極墊
2．．．佈線基板(板狀構件)
2a．．．上表面
2b．．．下表面
2c．．．焊接引線(引腳)
2d．．．焊接端子
3．．．封裝用樹脂
4．．．封裝體
4a．．．上表面
4b．．．第1側面
4c．．．第2側面
4d．．．第3側面
4e．．．第1稜部
4f．．．第2稜部
4g．．．第3稜部
4h．．．角部
4i．．．澆口樹脂
4j．．．排氣孔樹脂
4k．．．第4側面
5．．．焊球
6．．．晶片粘結材料
7．．．引線(導線)
8．．．半導體晶片
8a．．．切割線
9．．．BGA(半導體裝置)
10．．．多個可斷拼板(板狀構件)
10a．．．上表面
10b．．．下表面
10c．．．器件區域
11．．．打碼
12．．．空洞
13．．．樹脂成型模具
14．．．上模具(第1模具)
14a．．．模槽
14b．．．內周面
14c．．．對準面
14d．．．澆口
14e．．．第1角部
14f．．．第2角部
14g．．．第3角部
14h．．．排氣孔
14i．．．排氣孔
14j．．．排氣孔
14k．．．殘膠
14m．．．流道
15．．．下模具(第2模具)
15a．．．基板安裝部
15b．．．對準面
15c．．．套筒
15d．．．柱塞頭
15e．．．柱塞杆
15f．．．模槽
16．．．LGA(半導體裝置)
20．．．QFP(半導體裝置)
21．．．引線框(板狀構件)
21a．．．下墊板
21b．．．內引線(引腳)
21c．．．外引線
21d．．．引腳部(引腳)
22．．．樹脂成型模具
23．．．QFN(半導體裝置)
30．．．上模具
31．．．下模具
32．．．澆口
33．．．模槽
33a．．．角部
34．．．塑封樹脂
35‧‧‧排氣孔
36‧‧‧空洞
37‧‧‧流道
T‧‧‧樹脂流
圖1係實施方式1中半導體裝置構造之一例之平面圖。
圖2係圖1中半導體裝置構造之一例之背面圖。
圖3係沿著圖1之A-A線剖開之構造之一例之剖面圖。
圖4係將圖1中RB部構造之一例進行放大後之部分放大剖面圖。
圖5係將圖1中RA部構造之一例進行放大後之部分放大剖面圖。
圖6係將圖1中RC部構造之一例進行放大後之部分放大剖面圖。
圖7係圖1中半導體裝置組裝步驟之一例之工藝流程圖。
圖8係圖7之組裝步驟中進行晶片粘貼之前之平面圖。
圖9係圖7之組裝步驟中進行引線焊接~塑封之前之平面圖。
圖10係圖7之組裝步驟中進行打碼~劃片之前之平面圖。
圖11係圖7之組裝步驟之塑封步驟中所使用之樹脂成型模具之構造之一例之部分剖面圖及部分放大剖面圖。
圖12係圖11之樹脂成型模具之上模具中流道及模槽之構造之一例之透視平面圖。
圖13係圖11中樹脂成型模具之下模具之構造之一例之平面圖。
圖14係將圖12中rB部構造之一例進行放大後之部分放大剖面圖。
圖15係將圖12中rA部構造之一例進行放大後之部分放大剖面圖。
圖16係將圖12中rC部構造之一例進行放大後之部分放大剖面圖。
圖17係圖7之組裝步驟之塑封步驟中樹脂流狀態之一例之部分剖面圖。
圖18係圖17之樹脂流狀態之部分平面圖。
圖19係圖7之組裝步驟之塑封步驟中樹脂充填完成後之狀態之一例之部分剖面圖。
圖20係圖19之樹脂充填完成後之狀態之部分平面圖。
圖21係實施方式1中變形例之半導體裝置構造之剖面圖。
圖22係實施方式2中半導體裝置構造之一例之平面圖。
圖23係圖22中半導體裝置構造之一例之背面圖。
圖24係沿著圖22之A-A線剖開之構造之一例之剖面圖。
圖25係圖22中半導體裝置之組裝步驟一例之工藝流程圖。
圖26係實施方式2中變形例之半導體裝置構造之平面圖。
圖27係圖26中半導體裝置構造之一例之背面圖。
圖28係沿著圖26之A-A線剖開之構造之一例之剖面圖。
圖29係比較例之樹脂成型模具構造之剖面圖及部分放大剖面圖。
圖30係圖29之樹脂成型模具之上模具中流道及模槽之構造之透視平面圖。
圖31係比較例之塑封步驟中樹脂流狀態之部分剖面圖。
圖32係圖31之樹脂流狀態之部分平面圖。
圖33係圖31之塑封步驟中樹脂充填完成後之狀態之部分剖面圖。
圖34係圖33之樹脂充填完成後之狀態之部分平面圖。
1．．．半導體晶片
3．．．封裝用樹脂
7．．．引線(導線)
10．．．多個可斷拼板(板狀構件)
12．．．空洞
13．．．樹脂成型模具
14．．．上模具(第1模具)
14a．．．模槽
14b．．．內周面
14d．．．澆口
14f．．．第2角部
14h．．．排氣孔
15．．．下模具(第2模具)

Claims (16)

  1. 一種半導體裝置之製造方法，其特徵在於：該半導體裝置包含封裝體，該封裝體包括上表面及第1側面，上述第1側面係形成有排氣孔樹脂且與上述上表面相連者；上述製造方法包括以下步驟：(a)準備樹脂成型模具之步驟，上述樹脂成型模具係在成為一對之第1模具及第2模具之至少一者上形成與上述封裝體之形狀對應之模槽，且具有與上述模槽連通之澆口及排氣孔；(b)將安裝有半導體晶片之板狀構件配置在上述第1模具和上述第2模具之間，並在以上述模槽覆蓋上述半導體晶片之狀態下夾緊上述第1模具和上述第2模具之步驟；及(c)從上述澆口向上述模槽內注入封裝用樹脂並在上述板狀構件上形成上述封裝體之步驟；其中，上述樹脂成型模具之上述模槽具有形成上述封裝體之稜部之角部，上述封裝體之稜部包含與離上述澆口最遠位置上之上述排氣孔對應之上述第1側面及上述上表面，且上述模槽之上述角部之內周面之剖面半徑比形成上述封裝體之其他稜部之上述模槽之其他角部之內周面之剖面半徑大。
  2. 如請求項1之半導體裝置之製造方法，其中上述封裝體進一步包含：與上述第1側面連接之第2側面、及與上述上表面連接且與上述第1側面對向之第3側面，上述第3側面形成於上述澆口上。
  3. 如請求項2之半導體裝置之製造方法，其中上述第1側面及上述第3側面係配置於上述封裝體俯視時之角部。
  4. 如請求項3之半導體裝置之製造方法，其中在上述(b)步驟之前，具有藉由導電性導線將上述半導體晶片之電極墊與上述板狀構件之引腳電性連接之步驟，上述導電性導線之線徑為Φ20 μm以下。
  5. 如請求項4之半導體裝置之製造方法，其中上述封裝用樹脂之表現其特性之螺旋流為100 cm以上。
  6. 如請求項1之半導體裝置之製造方法，其中形成上述稜部之上述模槽之上述角部之上述內周面之剖面半徑為0.5 mm以上，上述稜部包含上述封裝體之上述第1側面和上述上表面。
  7. 如請求項3之半導體裝置之製造方法，其中上述半導體裝置為QFP、QFN、BGA或LGA型半導體裝置。
  8. 一種半導體裝置之製造方法，其特徵在於：該半導體裝置包含封裝體，該封裝體包括上表面、形成有排氣孔樹脂且與上述上表面相連之第1側面、及第2側面，該第2側面與上述上表面及上述第1側面相連；上述製造方法包括以下步驟：(a)準備樹脂成型模具之步驟，上述樹脂成型模具係在成為一對之第1模具和第2模具之至少一者上形成與上述封裝體之形狀對應之模槽，且具有與上述模槽連通之澆口及排氣孔；(b)將安裝有半導體晶片之板狀構件配置在上述第1模具和上述第2模具之間，並在以上述模槽覆蓋上述半導體晶片之狀態下夾緊上述第1模具和上述第2模具之步驟；及(c)從上述澆口向上述模槽內注入封裝用樹脂並在上述板狀構件上形成上述封裝體之步驟；其中，上述樹脂成型模具之上述模槽包含形成上述封裝體之第1稜部之第1角部、及形成上述封裝體之第2稜部之第2角部，上述封裝體之第1稜部包含與離上述澆口最遠位置上之上述排氣孔對應之上述第1側面及上述第2側面，上述封裝體之第2稜部包含上述第1側面及上述上表面，而且上述第2角部之內周面之剖面半徑比上述第1角部之內周面之剖面半徑大。
  9. 如請求項8之半導體裝置之製造方法，其中形成第3稜部之上述模槽之第3角部之內周面之剖面半徑比上述第1角部之上述內周面之剖面半徑大，上述第3稜部包含上述封裝體之上述上表面及上述第2側面。
  10. 如請求項9之半導體裝置之製造方法，其中上述模槽之上述第2角部之上述內周面之剖面半徑與上述第3角部之上述內周面之剖面半徑之大小相同。
  11. 如請求項8之半導體裝置之製造方法，其中上述封裝體包含與上述第1側面對向之第3側面，且上述第3側面形成於上述澆口上。
  12. 如請求項11之半導體裝置之製造方法，其中上述第1側面及上述第3側面係配置於上述封裝體俯視時之角部。
  13. 如請求項12之半導體裝置之製造方法，其中上述半導體裝置為QFP、QFN、BGA或LGA型半導體裝置。
  14. 如請求項8之半導體裝置之製造方法，其中在上述(b)步驟之前，進一步包含藉由導電性導線將上述半導體晶片之電極墊和上述板狀構件之引腳電性連接之步驟，其中，上述導電性導線之線徑為Φ20 μm以下。
  15. 如請求項8之半導體裝置之製造方法，其中上述封裝用樹脂之表現其特性之螺旋流為100 cm以上。
  16. 如請求項8之半導體裝置之製造方法，其中上述模槽之上述第2角部之上述內周面之剖面半徑為0.5 mm以上。
TW101101294A 2011-01-12 2012-01-12 Manufacturing method of semiconductor device TWI520234B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011003560A JP5562874B2 (ja) 2011-01-12 2011-01-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201230212A TW201230212A (en) 2012-07-16
TWI520234B true TWI520234B (zh) 2016-02-01

Family

ID=46455579

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101101294A TWI520234B (zh) 2011-01-12 2012-01-12 Manufacturing method of semiconductor device
TW104142853A TWI567836B (zh) 2011-01-12 2012-01-12 Manufacturing method of semiconductor device

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW104142853A TWI567836B (zh) 2011-01-12 2012-01-12 Manufacturing method of semiconductor device

Country Status (5)

Country Link
US (2) US8349661B2 (zh)
JP (1) JP5562874B2 (zh)
KR (1) KR101833068B1 (zh)
CN (2) CN102593015B (zh)
TW (2) TWI520234B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5562874B2 (ja) * 2011-01-12 2014-07-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102017829B1 (ko) 2013-04-09 2019-09-03 삼성전자 주식회사 관통부를 갖는 인쇄 회로 기판 및 이를 이용하여 형성된 반도체 패키지
JP6549150B2 (ja) * 2014-01-06 2019-07-24 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． コンフォーマル電子デバイスの封入方法
US10020211B2 (en) 2014-06-12 2018-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molding chase design
CN104409387A (zh) * 2014-10-27 2015-03-11 三星半导体(中国)研究开发有限公司 封装设备及封装方法
JP2017183511A (ja) * 2016-03-30 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6919041B2 (ja) * 2016-12-26 2021-08-11 アピックヤマダ株式会社 成形金型、樹脂成形装置
JP6981168B2 (ja) 2017-10-18 2021-12-15 三菱電機株式会社 半導体装置の製造方法
US20210043466A1 (en) * 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds
CN114514599A (zh) 2019-10-07 2022-05-17 三菱电机株式会社 半导体制造装置、使用半导体制造装置的半导体装置的制造方法及半导体装置
CN110767557B (zh) * 2019-10-31 2021-05-11 芜湖市智行天下工业设计有限公司 一种半导体器件及其制造模具
JP2021148653A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体装置、検査用部品、および検査装置
WO2024104111A1 (zh) * 2022-11-17 2024-05-23 海信家电集团股份有限公司 功率模块和设备
CN115763381B (zh) * 2022-11-17 2024-03-08 海信家电集团股份有限公司 智能功率模块和设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129353A (ja) * 1991-11-06 1993-05-25 Sony Corp 半導体製造装置
US5517056A (en) * 1993-09-30 1996-05-14 Motorola, Inc. Molded carrier ring leadframe having a particular resin injecting area design for gate removal and semiconductor device employing the same
JPH07254664A (ja) * 1994-01-27 1995-10-03 Sony Corp 樹脂封止型半導体装置、樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置の製造に用いる金型
JP2687946B2 (ja) * 1995-08-16 1997-12-08 日本電気株式会社 リードフレーム
US5708300A (en) 1995-09-05 1998-01-13 Woosley; Alan H. Semiconductor device having contoured package body profile
US5817545A (en) * 1996-01-24 1998-10-06 Cornell Research Foundation, Inc. Pressurized underfill encapsulation of integrated circuits
US5929511A (en) * 1996-07-15 1999-07-27 Matsushita Electronics Corporation Lead frame for resin sealed semiconductor device
JPH10270602A (ja) * 1997-03-27 1998-10-09 Fujitsu Ten Ltd 電子回路装置、該電子回路装置の封止層の形成方法、回路基板、及び前記封止層の形成に使用する金型
JPH11176855A (ja) * 1997-12-09 1999-07-02 Oki Electric Ind Co Ltd 樹脂封止半導体装置の製造方法及びそのための装置
JP2000102929A (ja) 1998-09-29 2000-04-11 Towa Corp 電子部品の樹脂封止成形用金型の加工方法
US6048656A (en) * 1999-05-11 2000-04-11 Micron Technology, Inc. Void-free underfill of surface mounted chips
JP2002076038A (ja) * 2000-08-24 2002-03-15 Mitsui High Tec Inc モールド金型
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP2004179345A (ja) * 2002-11-26 2004-06-24 Fujitsu Ltd 半導体用基板シート材及びその製造方法、及び基板シート材を用いたモールド方法及び半導体装置の製造方法
JP4094515B2 (ja) * 2003-09-26 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2006269486A (ja) * 2005-03-22 2006-10-05 Renesas Technology Corp 半導体装置の製造方法
JP5562874B2 (ja) * 2011-01-12 2014-07-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TW201611138A (zh) 2016-03-16
US20130109138A1 (en) 2013-05-02
US20120178220A1 (en) 2012-07-12
US8597989B2 (en) 2013-12-03
KR101833068B1 (ko) 2018-02-27
CN105374695A (zh) 2016-03-02
CN102593015A (zh) 2012-07-18
CN102593015B (zh) 2016-01-20
KR20120081951A (ko) 2012-07-20
TW201230212A (en) 2012-07-16
JP5562874B2 (ja) 2014-07-30
US8349661B2 (en) 2013-01-08
JP2012146799A (ja) 2012-08-02
TWI567836B (zh) 2017-01-21

Similar Documents

Publication Publication Date Title
TWI520234B (zh) Manufacturing method of semiconductor device
JP5479247B2 (ja) 半導体装置の製造方法
JP2000323623A (ja) 半導体装置
TWI485819B (zh) 封裝結構及其製造方法
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
JP4454608B2 (ja) 半導体集積回路装置の製造方法
JP2005244035A (ja) 半導体装置の実装方法、並びに半導体装置
US20070077732A1 (en) Semiconductor device and a manufacturing method of the same
JP2014030049A (ja) 半導体装置
JP2010050262A (ja) 半導体装置及びその製造方法
JP2012109435A (ja) 半導体装置の製造方法
JP2010165777A (ja) 半導体装置及びその製造方法
JP6526463B2 (ja) 半導体装置の製造方法
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
JP4732138B2 (ja) 半導体装置及びその製造方法
JP6986539B2 (ja) 樹脂成形済リードフレームの製造方法、樹脂成形品の製造方法、及びリードフレーム
KR100801608B1 (ko) 패키지 디바이스 제조시 몰딩 화합물의 넘침을 방지하는방법
JP5420737B2 (ja) 半導体装置の製造方法
KR100564623B1 (ko) 크랙을 예방하는 반도체 패키지 및 그 제조방법
JP2011204786A (ja) 半導体装置の製造方法
JP4477976B2 (ja) 半導体装置の製造方法
TWI236716B (en) Window ball grid array semiconductor package with substrate having opening and method for fabricating the same
JP2006165449A (ja) 半導体装置及びその製造方法
KR20090096187A (ko) 반도체 패키지