KR20090096187A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20090096187A
KR20090096187A KR1020080021602A KR20080021602A KR20090096187A KR 20090096187 A KR20090096187 A KR 20090096187A KR 1020080021602 A KR1020080021602 A KR 1020080021602A KR 20080021602 A KR20080021602 A KR 20080021602A KR 20090096187 A KR20090096187 A KR 20090096187A
Authority
KR
South Korea
Prior art keywords
semiconductor package
substrate
encapsulant
semiconductor
semiconductor chip
Prior art date
Application number
KR1020080021602A
Other languages
English (en)
Inventor
김문수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080021602A priority Critical patent/KR20090096187A/ko
Publication of KR20090096187A publication Critical patent/KR20090096187A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명에 따른 반도체 패키지는, 기판과, 상기 기판 상에 부착된 반도체 칩과, 상기 반도체 칩과 기판 간을 전기적으로 연결하는 본딩와이어와, 상기 본딩와이어와 반도체 칩을 포함한 기판의 일면을 밀봉하며, 상기 본딩와이어에 대응하는 부분이 상측으로 돌출된 돌출부를 갖는 것을 특징으로 하는 봉지제를 포함한다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것으로, 보다 자세하게는, 반도체 패키지 밀봉 후, 반도체 패키지에서의 휨(Warpage) 현상을 방지할 수 있는 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지는, 웨이퍼 레벨로 제조된 다수개의 반도체 칩을 쏘잉(Sawing) 공정을 통해 개별 반도체 칩들로 분리시킨 후, 각 반도체 칩을 리드프레임의 다이패들에 부착(Attaching)하고, 그런 다음, 반도체 칩의 본딩패드와 리드 프레임의 인너리드 간을 와이어 본딩(Wire bonding)한다.
이어서, 반도체 칩을 외부의 충격으로부터 보호하기 위해 몰딩(Molding) 공정을 통해 반도체 칩과 이에 와이어 본딩된 인너리드 부분을 밀봉하고, 그리고 나서, 리드들 간을 분리시키는 트리밍(Triming) 및 아우터리드를 소정의 형상으로 성형하는 포밍(Forming)을 통해 완성된다.
여기서, 상기한 몰딩 공정은 와이어 본딩된 칩과 리드 프레임의 인너리드를 포함하는 일정면적을 에폭시 몰딩 컴파운드 등과 같은 수지로 밀봉하여 패키지 몸체를 형성하는 공정으로써, 이와 같은 몰딩 공정에 의한 패키지 몸체의 형성으로 외부의 열적, 기계적 충격으로부터 내부의 반도체 칩을 보호할 수 있다.
이러한 몰딩 공정은 통상 상부 및 하부 금형으로 이루어지는 몰드 금형에 반도체 칩이 부착된 리드 프레임을 로딩시킨 후 외부로부터 에폭시 몰딩 컴파운드(Epoxy Molding Compound : EMC)를 주입하여 충진시키는 과정으로 진행된다.
한편, 상기와 같은 몰딩 공정에 의한 반도체 패키지에서의 일반적인 몰딩부는 상기와 같은 EMC를 기판에 주입 후, 상기 EMC와 같은 봉지제를 경화시키기 위해, 다시, 상기 EMC가 주입된 기판에 대해 후 경화(Post Mold Cure : PMC) 공정을 수행하여 직사각형과 같은 형상으로 형성한다.
그러나, 자세하게 도시하고 설명하지는 않았지만, 전술한 바와 같은 몰딩 공정을 이용한 반도체 패키지는, 반도체 패키지를 밀봉하기 위한 EMC를 투입하는 몰딩 공정 이후에, 상기 EMC를 경화시키기 위한 승온과 강온의 PMC 공정을 수행하는 과정에서, 상기 반도체 칩, 기판, 이방성도전필름 및 봉지제 등과 같은 패키지의 구성들 간의 서로 상이한 열 팽창률 및 수축률과 같은 고유한 물성 차이로 인해 반도체 패키지가 상/하 및 좌/우로부터 상기와 같은 각 고유한 물성 차이에 의한 스트레스를 받게 된다.
이로 인해, 상기와 같은 몰딩 후, 상기 상/하 및 좌/우로부터의 스트레스로 인해 반도체 패키지의 각 구성들인 기판 및 반도체 칩 등에서 휨(Warpage)이 발생하게 된다.
본 발명은 패키지 구성들 간의 각 고유한 물성 차이로 인한 스트레스를 최소화시킨 반도체 패키지를 제공한다.
또한, 본 발명은 상기와 같이 패키지 구성들 간의 각 고유한 물성 차이로 인한 스트레스를 최소화시켜 반도체 패키지의 각 구성들의 휨 현상을 방지한 반도체 패키지를 제공한다.
본 발명에 따른 반도체 패키지는, 기판; 상기 기판 상에 부착된 반도체 칩; 상기 반도체 칩과 기판 간을 전기적으로 연결하는 본딩와이어; 및 상기 본딩와이어와 반도체 칩을 포함한 기판의 일면을 밀봉하며, 상기 본딩와이어의 루프 부분에 대응하는 부분이 상측으로 돌출된 더 두꺼운 두께의 돌출부를 갖는 것을 특징으로 하는 봉지제;를 포함한다.
상기 봉지제의 상기 돌출부는 사진틀 형상으로 이루어진 것을 특징으로 한다.
상기 봉지제는 상기 돌출부 이외의 나머지 봉지제 부분의 두께가 100∼150㎛로 이루어진 것을 특징으로 한다.
상기 봉지제는 격자 모양의 돌출부가 형성된 것을 특징으로 한다.
상기 기판 타면에 부착된 외부 접속 단자를 더 포함한다.
본 발명은 반도체 패키지 형성시, 기판 상에 반도체 칩을 부착한 후, 상기 반도체 칩과 기판 간을 본딩와이어로 연결한 다음, 상기 본딩와이어와 반도체 칩을 포함하는 기판 밀봉시, 상기 본딩와이어가 형성된 봉지제의 상부 부분은 상기 본딩와이어의 루프(Loop)를 따라서 돌출되도록 밀봉함으로써, EMC를 투입 및 상기 EMC의 경화를 위한 PMC 공정을 수행하는 과정에서 반도체 패키지의 구성들 간의 서로 상이한 열 팽창률 및 수축률과 같은 고유한 물성 차이로 인해 유발되는 반도체 패키지로의 상/하 및 좌/우 스트레스를 최소화시킬 수 있다.
따라서, 본 발명은 반도체 패키지의 각 구성들인 기판 및 반도체 칩 등에서 휨 현상을 방지할 수 있다.
본 발명은, 반도체 패키지 형성시, 기판 상에 반도체 칩을 부착한 후, 상기 반도체 칩과 기판 간을 본딩와이어로 연결한 다음, 상기 본딩와이어와 반도체 칩을 포함하는 기판 밀봉시, 상기 본딩와이어가 형성된 봉지제의 상부 부분을 상기 본딩와이어의 루프(Loop)를 따라서 돌출되도록 밀봉한다.
이렇게 하면, 상기와 같이 반도체 칩과 기판 간을 연결하는 본딩와이어가 형성된 부분만 돌출되도록 볼록한 형상으로 봉지제를 형성함으로써, 종래의 반도체 패키지를 밀봉하기 위한 EMC를 투입 및 상기 EMC를 경화시키기 위한 승온과 강온의 PMC 공정을 수행하는 과정에서 반도체 칩, 기판, 이방성도전필름 및 봉지제 등과 같은 반도체 패키지의 구성들 간의 서로 상이한 열 팽창률 및 수축률과 같은 고유한 물성 차이로 인해 유발되는 반도체 패키지로의 상/하 및 좌/우 스트레스를 최소화시킬 수 있다.
따라서, 상기와 같이 반도체 패키지의 구성들 간의 서로 상이한 열 팽창률 및 수축률과 같은 고유한 물성 차이로 인해 유발되는 상/하 및 좌/우로 스트레스를 최소화시킬 수 있으므로, 반도체 패키지의 각 구성들인 기판 및 반도체 칩 등에서 휨 현상을 방지할 수 있다.
이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
자세하게, 도 1은 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도이고, 도 2는 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위한 사시도이며, 도 3은 도 2의 A-A' 절단선에 대응하는 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위한 단면도로서, 이를 설명하면 다음과 같다.
도 1에 도시된 바와 같이 본 발명의 실시예에 따른 반도체 패키지(100)는, 다수의 전극단자(104)를 갖는 기판(102) 상에 다수의 본딩패드(110)를 갖는 반도체 칩(108)이 접착제(106)를 매개로 부착되고, 상기 반도체 칩(108)의 본딩패드(110)와 상기 기판(102)의 전극단자(104) 간이 본딩와이어(107)를 매개로 전기적으로 연결된다.
또한, 상기 본딩와이어(107)와 상기 반도체 칩(108)을 포함하는 기판(102)의 일면이, 상기 반도체 칩(108)을 외부의 스트레스로부터 보호하기 위해 EMC(Epoxy Molding Compound)와 같은 봉지제(114)로 밀봉된다.
여기서, 상기 봉지제(114)는 도 2 및 도 3에 도시된 바와 같이, 상기 본딩와이어(107)가 형성된 반도체 칩(108)의 상부 부분은 돌출되어 볼록한 돌출부(112)를 갖도록, 예컨대, 상기 봉지제(114)의 가장자리 및 중앙 부분은 오목한 형상으로 형 성되고, 상기 반도체 칩(108)의 본딩패드(110)와 연결되는 본딩와이어(107) 부분 만이 상부 방향으로 돌출되도록 형성된다.
또한, 상기 봉지제(114)는 상기 본딩와이어(110) 상부로 돌출된 볼록한 돌출부(112)가 사진틀 형상으로 형성되며, 이때, 상기 봉지제(114)는 상기 반도체 칩(108)부터 상기 봉지제(114)의 중앙 부분까지가 전체 반도체 패키지(100)의 봉지제(114) 상부의 마진을 고려하여 100∼150㎛ 정도의 두께로 형성되는 것이 바람직하다.
상기 기판(102) 타면의 볼 랜드(도시안됨)에는 실장 수단으로서 솔더 볼과 같은 다수의 외부 접속 단자(116)가 부착된다.
한편, 도 4는 본 발명의 다른 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 사시도이고, 도 5는 도 4의 A-A' 절단선에 대응하는 본 발명의 다른 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도이다.
도 4 및 도 5에 도시된 바와 같이 본 발명의 다른 실시예에 따른 반도체 패키지(200)는, 상기 봉지제(214)는 상부가 방사형의 요철 형상(212), 즉, 오목한 형상과 볼록한 형상이 반복적으로 하여 형성될 수 있다.
이하의 나머지 구성 요소들은 전술한 본 발명의 실시예서와 동일하며, 여기서는 그 설명은 생략하도록 한다.
전술한 바와 같이 본 발명에 따른 반도체 패키지는, 상기와 같이 기판 상에 반도체 칩이 부착된 후, 상기 반도체 칩과 기판 간이 본딩와이어로 연결되고, 상기 본딩와이어와 반도체 칩을 포함하는 기판 밀봉시, 상기 본딩와이어가 형성된 봉지 제의 상부 부분이 돌출되도록 밀봉하여 반도체 패키지가 형성됨으로써, 종래의 반도체 패키지를 밀봉하기 위한 EMC를 투입 및 상기 EMC를 경화시키기 위한 승온과 강온의 PMC 공정을 수행하는 과정에서 반도체 칩, 기판, 이방성도전필름 및 봉지제 등과 같은 반도체 패키지의 구성들 간의 서로 상이한 열 팽창률 및 수축률과 같은 고유한 물성 차이로 인해 유발되는 반도체 패키지로의 상/하 및 좌/우 스트레스를 최소화시킬 수 있다.
따라서, 상기와 같이 반도체 패키지의 구성들 간의 서로 상이한 열 팽창률 및 수축률과 같은 고유한 물성 차이로 인해 유발되는 상/하 및 좌/우로 스트레스를 최소화시킬 수 있으므로, 반도체 패키지의 각 구성들인 기판 및 반도체 칩 등에서 휨 현상을 방지할 수 있다.
게다가, 상기와 같이 상기 봉지제가 상기 반도체 칩부터 상기 봉지제의 중앙 부분까지 100∼150㎛ 정도의 두께로 형성됨으로써, 종래와 같은 전체 반도체 패키지의 마진을 적용시킬 수 있다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도.
도 2는 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 사시도.
도 3은 도 2의 A-A' 절단선에 대응하는 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 평면도.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 사시도.
도 5는 도 4의 A-A' 절단선에 대응하는 본 발명의 다른 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 평면도.

Claims (5)

  1. 기판;
    상기 기판 상에 부착된 반도체 칩;
    상기 반도체 칩과 기판 간을 전기적으로 연결하는 본딩와이어; 및
    상기 본딩와이어와 반도체 칩을 포함한 기판의 일면을 밀봉하며, 상기 본딩와이어에 대응하는 부분이 상측으로 돌출된 돌출부를 갖는 것을 특징으로 하는 봉지제;
    를 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 봉지제의 상기 돌출부는 사진틀 형상으로 이루어진 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 봉지제는 상기 돌출부 이외의 나머지 봉지제 부분의 두께가 100∼150㎛로 이루어진 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 봉지제는 격자 모양의 돌출부가 형성된 것을 특징으로 하는 반도체 패 키지.
  5. 제 1 항에 있어서,
    상기 기판 타면에 부착된 외부 접속 단자를 더 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020080021602A 2008-03-07 2008-03-07 반도체 패키지 KR20090096187A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080021602A KR20090096187A (ko) 2008-03-07 2008-03-07 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080021602A KR20090096187A (ko) 2008-03-07 2008-03-07 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20090096187A true KR20090096187A (ko) 2009-09-10

Family

ID=41296423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080021602A KR20090096187A (ko) 2008-03-07 2008-03-07 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20090096187A (ko)

Similar Documents

Publication Publication Date Title
KR100526844B1 (ko) 반도체패키지 및 그 제조방법
US7012325B2 (en) Ultra-thin semiconductor package device and method for manufacturing the same
US7923846B2 (en) Integrated circuit package-in-package system with wire-in-film encapsulant
US6476474B1 (en) Dual-die package structure and method for fabricating the same
US20070164407A1 (en) Double encapsulated semiconductor package and manufacturing method thereof
US7033862B2 (en) Method of embedding semiconductor element in carrier and embedded structure thereof
US8629567B2 (en) Integrated circuit packaging system with contacts and method of manufacture thereof
KR101352233B1 (ko) 반도체 패키지 및 그 제조방법
US20050110127A1 (en) Semiconductor device
US7504736B2 (en) Semiconductor packaging mold and method of manufacturing semiconductor package using the same
US8039951B2 (en) Thermally enhanced semiconductor package and method of producing the same
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
US20050062152A1 (en) Window ball grid array semiconductor package with substrate having opening and mehtod for fabricating the same
KR100564623B1 (ko) 크랙을 예방하는 반도체 패키지 및 그 제조방법
KR20090096187A (ko) 반도체 패키지
KR100656476B1 (ko) 접속 강도를 높인 시스템 인 패키지 및 그 제조방법
JPH10112519A (ja) 熱放散手段を有する集積回路装置及びその製造方法
US7763961B2 (en) Hybrid stacking package system
KR100279252B1 (ko) 세라믹패키지
KR100455698B1 (ko) 칩 싸이즈 패키지 및 그 제조 방법
KR20070077685A (ko) 솔더 범프를 갖는 배선기판을 이용한 반도체 패키지 및그의 제조 방법
KR20090103510A (ko) 반도체 패키지
KR20070080325A (ko) 돌출형 수지 봉합부를 갖는 반도체 프레임
JP2003133502A (ja) 半導体装置およびその製造方法ならびに電子装置
KR20090098080A (ko) 반도체 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid