CN101147255A - 具有附加接触焊盘的集成电路器件封装、引线框和电子装置 - Google Patents

具有附加接触焊盘的集成电路器件封装、引线框和电子装置 Download PDF

Info

Publication number
CN101147255A
CN101147255A CNA2006800056354A CN200680005635A CN101147255A CN 101147255 A CN101147255 A CN 101147255A CN A2006800056354 A CNA2006800056354 A CN A2006800056354A CN 200680005635 A CN200680005635 A CN 200680005635A CN 101147255 A CN101147255 A CN 101147255A
Authority
CN
China
Prior art keywords
contact pad
die attach
encapsulation
pad
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800056354A
Other languages
English (en)
Other versions
CN100547776C (zh
Inventor
彼特·A·J·德克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101147255A publication Critical patent/CN101147255A/zh
Application granted granted Critical
Publication of CN100547776C publication Critical patent/CN100547776C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种具有实质上矩形形状的半导体器件封装(10)，包括：管芯附着焊盘(12)；多个接触焊盘，设置在至少四行中；至少两个连接杆(18)，用于支撑管芯附着焊盘；半导体管芯，安装在管芯附着焊盘(12)的顶部表面上，并且其上形成有接合焊盘；多个电连接，在选定的接合焊盘(44)和相应的接触焊盘之间；封装物(28)，留下管芯附着焊盘的底部表面和接触焊盘的底部表面暴露在外；其特征在于：通过代替连接杆(18)之一而形成的附加接触焊盘(30)，其中附加接触焊盘留下至少一个连接杆用于支撑管芯附着焊盘(12)。

Description

具有附加接触焊盘的集成电路器件封装、引线框和电子装置
技术领域
本发明涉及根据权利要求1前序部分的集成电路器件封装。
本发明还涉及用来制造集成电路器件封装的引线框。
另外，本发明涉及包括诸如印刷电路板之类的电子载体的电子装置，在所述电子载体上连接了半导体器件封装。
背景技术
例如从US6,229,200已知如第一段所述的封装，其中公开了从引线框矩阵形成的并具有灵活结构的无引线塑料芯片载体。采用了集成了多个接触焊盘(contact pad)和管芯附着焊盘的引线框矩阵以便允许大规模生产。
现有技术封装的问题是它们相对较大的整体尺寸。存在着对更小封装的不断增长的需求，因为它们生产更便宜并且能够在电子装置预设定体积内提供更多功能。
发明内容
本发明的目的是提供根据权利要求1前序部分的集成电路器件封装，具有更小的尺寸并从而和现有技术封装相比提供更便宜的封装。
本发明的另一个目的是提供集成电路器件封装，所述集成电路封装在与诸如印刷电路板之类的电子载体的连接方面具有改善的连接特性。
本发明另一个目的是提供集成电路器件封装，使封装和电子载体的连接更加可靠。
根据本发明，通过如权利要求1特征部分所述的技术方法来实现这些目的。封装尺寸主要由封装中各个接触焊盘行中的接触焊盘的数量(有时也称为接触管脚)来确定。根据本发明，代替连接杆之一的附加接触焊盘允许减少各自行中的接触焊盘数量。通常，封装(例如参见US6229200中描述的封装)具有四个连接杆，所述连接杆从管芯附着焊盘延伸并且在制造的第一阶段与引线框矩阵相连。引线框矩阵集成了多个接触焊盘和管芯附着焊盘，以便允许大规模生产。连接杆的功能是支撑管芯附着焊盘，直到制造过程中所谓的切分(singulation)步骤为止，该步骤中从引线框矩阵分离各个封装。本发明是基于可以减少连接杆数目而不会失去余下连接杆的支撑功能的知识。
附加接触焊盘也提供封装与诸如印刷电路板之类的电子载体连接方面的改善连接特性。应该声明的是，一方面本发明使得能够在给定接触焊盘数目实现更小的封装尺寸。在另一方面，在给定的封装尺寸可能有更多的接触焊盘数目。具体地，在本发明涉及的封装类型中，不能自由地选择可用接触焊盘的数目，例如从±10和±100之间的任何数目，而仅仅是步进的方式。6×6mm封装有48个管脚，而7×7mm封装有56个管脚，而8×8mm封装有例如64个管脚。本发明现在导致中间尺寸；例如，6×6封装可用接纳最多51个管脚。因此，对于具有50个接合焊盘的芯片，现在可以使用6×6mm封装而不是现有技术中需要的7×7mm封装。
附加接触焊盘的另一个结果是在将封装与电子载体相连时，附加接触焊盘允许更可靠的连接。这是由将附加接触焊盘设置在封装角落附近的两行常规接触焊盘旁边的事实引起的。已经观察到这种类型的封装(具体地QFN封装)，当焊接到诸如印刷电路板之类的载体时可能对翘曲敏感。这看起来是热循环的结果。具体地角落倾向于弯曲。结果，角落附近与接合焊盘的焊料连接可能失效，从而限制了寿命。在角落中的附加接触焊盘提供了角落之间更强的机械连接，从而提供对翘曲的阻挡。当这些角落接合焊盘至少部分放射状朝向时，例如在从角落到封装中心的直线上，这种情况尤为突出。另外，角落焊盘可以是更大的尺寸。因此，在最佳位置创建了附加连接点，导致与电子载体的连接更加可靠。
可以在制造过程期间产生附加接触焊盘，例如通过中断连接杆和管芯附着焊盘之间的连接。然而优选地，在相应的引线框矩阵的设计中已经结合了附加接触焊盘，而不需要改变某一个连接杆。
在本发明有利的实施例中，在附加接触焊盘外沿和相应的封装角落之间设置一部分封装物。利用这种方法可以防止在从引线框矩阵锯割独立的封装(切分)期间毛刺的形成。通过在封装角落和附加接触焊盘外沿之间留下少量封装材料，在角落区域的任何锯割都只在封装材料之内发生。已知这样的毛刺可以使封装和下面载体的之间的连接恶化。这样的毛刺也引起测试和集成过程期间的处理困难。
本发明的另一个有利的实施例的特征在于：通过采用所述附加接触焊盘代替两个连接杆而形成两个附加接触焊盘，其中将另外两个连接杆设置为从管芯附着焊盘向封装沿对角线相反的两个角落延伸。这导致两个附加接触焊盘，允许甚至进一步减少设置在行中的常规接触焊盘的数目。另外，从管芯附着焊盘向封装沿对角线相反的两个角落延伸的两个连接杆将在封装的制造期间充分地支撑管芯附着焊盘。根据本实施例将封装与电子载体相连接时，附加的优势是通过两个附加连接点的存在可以防止或者至少减少封装翘曲。由于对不同部件之间(例如在封装和印刷电路板之间)表现出线性热膨胀差异的特定电子装置施加温度循环，封装和电子载体之间的翘曲会增加。设置在封装沿对角线相反的两个角落附近的两个附加连接点将减少封装和电子载体之间翘曲的风险。相反，常规连接杆在这方面不提供任何附加连接点。
在本发明的另一个有利的实施例中，附加接触焊盘和相邻接触焊盘之间的距离至少等于一行中两个相邻接触焊盘之间的距离。该方法减少了在封装与电子载体连接期间的焊料凸起或者分别设置在附加接触焊盘处的其它类型接触材料和相邻接触焊盘偶然互连的风险。这种偶然互连会引起不希望的短路。
在本发明另一个有利的实施例中，附加接触焊盘的暴露的底部表面比一行中接触焊盘暴露的底部表面大。因为它将改善该接合焊盘与电子载体之间连接的可靠性，这是有利的。给定引线框的轮廓，所述引线框适合于制造根据本发明的封装，通常将存在足够的空间以制作比常规接合焊盘大的附加接合焊盘。
根据本发明，有利的是电连接包括在接合焊盘和接触焊盘之间、或者在接合焊盘和管芯附着焊盘之间的进行接合的导线。导线接合是众所周知的并且是在封装内建立电连接的可靠方法。
附图说明
接下来将参考附图进一步解释本发明，其中：
图1示出了根据本发明优选实施例的半导体期间封装的底部表面的示意图；
图2示出了沿着图1中A-A’线得到的剖面图(左边部分)；
图3示出了根据本发明另一个优选实施例的半导体器件封装的底部表面的示意图。
具体实施方式
首先应该注意的是图1示意性地示出了暴露的底部表面(由未加阴影线的区域表示)、填充有封装材料的部分(由底部左边到顶部右边的加阴影线的区域表示)、以及半刻蚀部分(由从顶部左边到底部右边加阴影线的区域表示)。后者的部分当一个人看底部表面时一般是看不到的(代替地这个人会看见封装材料)。至于图2，应该注意的是在横截面中只示出了封装的左半部分，因为封装关于线A-A’是对称的。
现在参考图1和图2，示出了具有实质上矩形形状的半导体器件封装10。封装包括具有顶部表面14和暴露的底部表面16的管芯附着焊盘12，从管芯附着焊盘12向封装沿对角线相反的角落延伸的四个连接杆18，以及在与封装的矩形形状相对应的至少四行中设置的多个接触焊盘26???一26n。另外(参见图2)，封装10包括安装在管芯附着焊盘顶部表面14上的、并且具有在其上形成的接合焊盘44的半导体管芯20，在接合焊盘44的选定焊盘和相应的接触焊盘26l-26n之间的多个电连接22、24。封装物28包裹半导体管芯20、管芯附着焊盘12的顶部表面14、电连接22、24，连接杆18的顶部表面和接合焊盘的顶部表面，并且留下管芯附着焊盘12的底部表面16和接合焊盘的底部表面暴露在外。
如图1中所示，通过用这样的附加接触焊盘代替两个连接杆(与和具有四个连接杆的常规封装相比)形成两个附加接触焊盘30。在图1中所示优选实施例中，存在两个连接杆18以在封装制造期间给管芯附着焊盘提供必要的支撑。根据本发明，也可以具有三个附加接触焊盘，从而只留下一个连接杆。替代地，可以只用附加接触焊盘替换一个连接杆，从而留下三个连接杆。
附加接触焊盘30允许减少在各自行中的接合焊盘数目。因为封装尺寸主要由行中提供的接合焊盘数目来确定，附加接触焊盘允许更小的封装尺寸。替代地，在某个给定封装尺寸中，封装中的接触焊盘数目增加了。管芯附着焊盘12、连接杆18和接触焊盘30、26l-26n都由导体材料制成(参见下面引线框设计的典型设计流程描述)。
在制作任何电连接之前，接触焊盘30、26l-26n互相之间以及和管芯附着焊盘12之间是电隔离的。
图2更详细地示出了电连接22、24。它们包括在半导体管芯20上的接合焊盘44和管芯附着焊盘12之间或者在接合焊盘44和附加接触焊盘30之间分别形成的导线接合。虽然图1和2中没有示出，逻辑上在接合焊盘44和常规焊盘26l-26n之间也存在导线接合。
另外，图2示出了每一个附加接触焊盘30包括暴露的底部表面42、导线接合部分36和用于与电子载体(未示出)可靠连接的连接部分38。与管芯附着焊盘紧密相邻的导线接合部分36是减少电连接(导线)22(参见图2)长度所必须的。如果导线长度太大，连接的电阻会太大。在两个部分36、38之间，提供了半刻蚀部分48。在导线接合部分36的相反面提供了另一个半刻蚀部分46。管芯附着焊盘12也包括半刻蚀部分50。
把封装的一部分32设置在附加接触焊盘30的外沿52和封装角落之间(参见图1和2)。这部分32确保了在切分步骤期间，在角落区域的任何锯割都只在封装材料之内发生，防止在接触焊盘的外沿毛刺的形成。已知这样的毛刺可以使封装和下面载体的之间的连接恶化。
在图1中，说明了在附加接触焊盘30和相邻接触焊盘之间的最短距离d1以及一行中两个相邻接触焊盘之间的距离d2。
距离d1至少等于距离d2，这样减少了在封装与电子载体连接期间的焊料凸起或者分别在附加接触焊盘设置的其它类型的接触材料与相邻接触焊盘的偶然互连的风险。
虽然图1中没有说明，优选地附加接触焊盘30暴露的底部表面区域比常规接触焊盘大。这将改善该接触焊盘和下面的电子载体之间连接的可靠性。图1示出了附加接触焊盘30的一部分52，所述部分提供在这方面的附加连接点。为了更好的连接，实际上使部分52尽可能大，给出如前面段落说明的关于与相邻接触焊盘的距离的要求。在这方面，优选地部分52具有实质上矩形形状。两个连接杆都包括暴露的并可以作为附加连接点的部分54。然而优选地，只在封装与电子载体相连时将部分52用作附加连接点。附加连接点的优点是防止和电子载体相连接的封装翘曲，所述翘曲是来自于线性热膨胀差异。
图3示出了根据本发明另一个优选实施例的半导体器件封装底部表面的示意图。除了在图1和2中所示的附加接触焊盘30和其它元件之外，可以看见两个长条60，将所述长条设置在管芯附着焊盘12和相应的接触焊盘行之间。每一个长条均包括至少一个与该行中至少一个接触焊盘相连接的侧向部分62。长条允许位于半导体管芯20上与长条相邻的不同位置处的接合焊盘与所述长条相连接，例如通过导线22。经由侧向部分62，把这些连接直接连接到相应的接触焊盘。这意味着把半导体管芯20上不同位置处的接合焊盘44只与一个接触焊盘直接相连，否则所述焊盘将不得不和相应行中的几个接触焊盘相连。结果，长条62允许减少接触焊盘的数目并从而减少封装尺寸和成本。
通过根据图3的实施例，发现可以使用配置有50个接触焊盘的6×6mm封装，而对于同样的半导体管芯正常地需要配置有56个接触焊盘的7×7mm封装。通过采用设置在通常包括4×12＝48个接触焊盘的封装的两个角落上的两个附加接触焊盘，可以得到50个接触焊盘。
典型地，根据本发明的封装的接触焊盘总数在10至100之间，更优选地在30至70之间。虽然描述为只包括一个半导体管芯，根据本发明的封装非常适用于所谓的芯片上芯片封装，例如如WO-A2004/057668中所述。在这样的芯片上芯片封装中，在一个实施例中，从管芯的接合焊盘到接触焊盘的连接由从接合焊盘到第二芯片的第一连接、第二芯片上的互连接以及从芯片到接触焊盘的第二连接组成。在该实施例中，第二芯片具有比管芯焊盘上的半导体管芯大的表面面积。第二芯片可以是集成电路、图像传感器，但是也可以是无源芯片，例如无源器件的网络，或者包括选定的焊盘和相应的接合焊盘之间的多个独立电路部分的外围芯片，例如ESD保护。具有比一个或几个半导体管芯更多器件的封装(系统级封装)也会受益于本发明。
根据本发明的封装可能的应用是如用于电源管理半导体的封装，或者更一般地说，产生相对较多热量的半导体。
典型地，本发明适用于所谓QFN(四方扁平无引线)封装。有时这些封装被称为HVQFN、MLF、LPCC、DQFN或MCP封装。然而，也可以想到将本发明应用于所谓QFP封装。在那样的情况下附加接触焊盘会是从封装角落延伸的附加引线。
虽然未说明，根据本发明实施例的引线框设计的典型设计流程总结如下。首先，提供合适尺度的金属带，典型地为铜带。然后将适当构图的第一掩模用于刻蚀所述带的上下表面，从而提供引线框的基本定义，所述引线框包括连接杆、管芯附着焊盘和(附加)接触焊盘。然后可以将适当构图的第二掩模用于半刻蚀铜带的下表面。然后可以对适当构图的带镀覆合适的例如镍钯NiPd保护层。然后将已构图的带(即引线框)附加到支撑带上。已经定义和准备好引线框之后，现在可以生产半导体器件封装，其中：将半导体管芯附加到管芯附着焊盘上；制作合适的导线接合；将封装物适当地模塑在引线框和半导体管芯周围；最后通过精确地锯割或者在引线框上冲孔来从长条切分(singulate)最终的多个已封装导体器件。
应该注意的是，上述实施例说明而非限制本发明，本领域的普通技术人员在不脱离如所附权利要求所限定的情况下，能够设计许多替代实施例。在权利要求中，括号中放置的任意参考符号不应该被解释为限制权利要求。动词“包括”及其同义词不应该排除除了在权利要求和说明书整体所列的元件和步骤的存在。单数提及的元件不排除多个这种元件，反之亦然。在该申请中使用的术语“半刻蚀”一般指的是其中将厚度的大约40％至85％去除的刻蚀处理，优选地在45％至55％之间。

Claims (8)

1.一种具有实质上矩形形状的半导体器件封装(10)，包括：
管芯附着焊盘(12)，具有顶部表面(14)和底部表面(16)；
多个接触焊盘(261-26n)，设置在与封装的矩形形状相对应的至少四行中，每一个接触焊盘均具有顶部表面和底部表面；
至少两个连接杆(18)，用于支撑管芯附着焊盘，直到在封装制造过程期间切分封装为止，所述连接杆具有顶部表面和底部表面，并且从管芯附着焊盘向封装的角落延伸；
半导体管芯(20)，安装在管芯附着焊盘(12)的顶部表面(14)上，并且其上形成有接合焊盘(44)；
多个电连接(22、24)，位于选定的接合焊盘(44)和相应的接触焊盘(261-26n)之间；
封装物(28)，包裹半导体管芯(20)、管芯附着焊盘(12)的顶部表面(14)、电连接(22、24)、连接杆(18)的顶部表面和接触焊盘(261-26n)的顶部表面，并且留下管芯附着焊盘的底部表面(16)和接触焊盘的底部表面暴露在外；其特征在于：
附加接触焊盘(30)，具有顶部表面和底部表面(42)，通过代替连接杆(18)之一而形成，其中附加接触焊盘留下至少一个连接杆用于支撑管芯附着焊盘(12)。
2.如权利要求1所述的半导体器件封装(10)，其特征在于：将封装物的一部分(32)设置在附加接触焊盘(30)的外沿和相应的封装角落之间。
3.如权利要求1或2所述的半导体器件封装(10)，其特征在于：通过由所述附加接触焊盘代替两个连接杆(18)，并且留下从管芯附着焊盘向封装沿对角线相反的角落延伸的两个连接杆，形成两个附加接触焊盘(30)。
4.如任一前述权利要求所述的半导体器件封装(10)，其特征在于：附加接触焊盘和相邻接触焊盘之间的距离(d1)至少等于一行中两个相邻接触焊盘之间的距离(d2)。
5.如任一前述权利要求所述的半导体器件封装(10)，其特征在于：附加接触焊盘(30)的暴露的底部表面(42)比一行中接触焊盘(261-26n)暴露的底部表面大。
6.如任一前述权利要求要求所述的半导体器件封装(10)，其特征在于：电连接(22、24)包括在接合焊盘(44)和接触焊盘(261-26n、30)之间进行接合的导线。
7.一种引线框，用于制造任一前述权利要求所述的半导体器件封装(10)。
8.一种电子装置，包括诸如印刷电路板之类的电子载体，在所述电子载体上连接如任一前述权利要求所述的半导体器件封装(10)。
CNB2006800056354A 2005-02-23 2006-02-15 具有附加接触焊盘的集成电路器件封装和电子装置 Expired - Fee Related CN100547776C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05101382.9 2005-02-23
EP05101382 2005-02-23

Publications (2)

Publication Number Publication Date
CN101147255A true CN101147255A (zh) 2008-03-19
CN100547776C CN100547776C (zh) 2009-10-07

Family

ID=36440921

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006800056354A Expired - Fee Related CN100547776C (zh) 2005-02-23 2006-02-15 具有附加接触焊盘的集成电路器件封装和电子装置

Country Status (6)

Country Link
US (1) US20080197464A1 (zh)
EP (1) EP1856738A1 (zh)
JP (1) JP2008532278A (zh)
CN (1) CN100547776C (zh)
TW (1) TW200727440A (zh)
WO (1) WO2006090305A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847780A (zh) * 2015-12-03 2017-06-13 意法半导体公司 框架具有多个臂的半导体器件及相关方法
CN107256851A (zh) * 2011-07-18 2017-10-17 日月光半导体制造股份有限公司 半导体封装结构
WO2024082495A1 (zh) * 2022-10-21 2024-04-25 长鑫存储技术有限公司 一种半导体结构及其制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200836315A (en) * 2007-02-16 2008-09-01 Richtek Techohnology Corp Electronic package structure and method thereof
US20090032917A1 (en) * 2007-08-02 2009-02-05 M/A-Com, Inc. Lead frame package apparatus and method
US9935038B2 (en) 2012-04-11 2018-04-03 Taiwan Semiconductor Manufacturing Company Semiconductor device packages and methods
US9425139B2 (en) 2012-09-12 2016-08-23 Marvell World Trade Ltd. Dual row quad flat no-lead semiconductor package
KR101684150B1 (ko) * 2015-07-15 2016-12-07 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US10068817B2 (en) * 2016-03-18 2018-09-04 Macom Technology Solutions Holdings, Inc. Semiconductor package

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5479563A (en) * 1977-12-07 1979-06-25 Kyushu Nippon Electric Lead frame for semiconductor
US5861670A (en) * 1979-10-04 1999-01-19 Fujitsu Limited Semiconductor device package
JP3205235B2 (ja) * 1995-01-19 2001-09-04 シャープ株式会社 リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
KR100379089B1 (ko) * 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
US6448107B1 (en) * 2000-11-28 2002-09-10 National Semiconductor Corporation Pin indicator for leadless leadframe packages
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US7019387B1 (en) * 2002-02-14 2006-03-28 Amkor Technology, Inc. Lead-frame connector and circuit module assembly
US6797540B1 (en) * 2002-11-18 2004-09-28 National Semiconductor Corporation Dap isolation process
US20060065983A1 (en) * 2004-09-30 2006-03-30 Lsi Logic Corporation Semiconductor package with wire bond arrangement to reduce cross talk for high speed circuits

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107256851A (zh) * 2011-07-18 2017-10-17 日月光半导体制造股份有限公司 半导体封装结构
CN107256851B (zh) * 2011-07-18 2020-04-24 日月光半导体制造股份有限公司 半导体封装结构
CN106847780A (zh) * 2015-12-03 2017-06-13 意法半导体公司 框架具有多个臂的半导体器件及相关方法
CN106847780B (zh) * 2015-12-03 2020-05-05 意法半导体公司 框架具有多个臂的半导体器件及相关方法
US11715677B2 (en) 2015-12-03 2023-08-01 Stmicroelectronics, Inc. Semiconductor device with frame having arms
WO2024082495A1 (zh) * 2022-10-21 2024-04-25 长鑫存储技术有限公司 一种半导体结构及其制作方法

Also Published As

Publication number Publication date
JP2008532278A (ja) 2008-08-14
US20080197464A1 (en) 2008-08-21
TW200727440A (en) 2007-07-16
CN100547776C (zh) 2009-10-07
WO2006090305A1 (en) 2006-08-31
EP1856738A1 (en) 2007-11-21

Similar Documents

Publication Publication Date Title
CN100547776C (zh) 具有附加接触焊盘的集成电路器件封装和电子装置
CN101142675B (zh) 集成电路封装器件、引线框和电子装置
US7816186B2 (en) Method for making QFN package with power and ground rings
CN102201388B (zh) 方形扁平无引线半导体封装及其制作方法
EP1952440B1 (en) Metal cuboid semiconductor device and method
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
US7982298B1 (en) Package in package semiconductor device
US20090004774A1 (en) Method of multi-chip packaging in a tsop package
US20040080026A1 (en) Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
US20090039488A1 (en) Semiconductor package and method for fabricating the same
US8659133B2 (en) Etched surface mount islands in a leadframe package
CN101803015A (zh) 具有弯曲外引线的半导体芯片封装
CN101350318B (zh) 电子封装及电子装置
CN105826209A (zh) 一种封装结构及其制造方法
US7361984B2 (en) Chip package structure
US20080308951A1 (en) Semiconductor package and fabrication method thereof
CN103915405A (zh) 半导体器件和制造半导体器件的方法
US7109570B2 (en) Integrated circuit package with leadframe enhancement and method of manufacturing the same
US10861828B2 (en) Molded semiconductor package having a package-in-package structure and methods of manufacturing thereof
US6344687B1 (en) Dual-chip packaging
KR100291511B1 (ko) 멀티 칩 패키지
KR970002136B1 (ko) 반도체 패키지
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
KR100631948B1 (ko) 멀티 칩 패키지
KR100195511B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091007

Termination date: 20150215

EXPY Termination of patent right or utility model