CN107205315B - 印刷电路板以及组件制造方法 - Google Patents

印刷电路板以及组件制造方法 Download PDF

Info

Publication number
CN107205315B
CN107205315B CN201610268549.8A CN201610268549A CN107205315B CN 107205315 B CN107205315 B CN 107205315B CN 201610268549 A CN201610268549 A CN 201610268549A CN 107205315 B CN107205315 B CN 107205315B
Authority
CN
China
Prior art keywords
circuit board
printed circuit
plating
ground
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610268549.8A
Other languages
English (en)
Other versions
CN107205315A (zh
Inventor
黄淑英
陈德威
陈秀园
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN107205315A publication Critical patent/CN107205315A/zh
Application granted granted Critical
Publication of CN107205315B publication Critical patent/CN107205315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明涉及一种印刷电路板，具有多条边缘。印刷电路板包括至少一接地线、至少一电源线以及多条信号线。接地线具有一第一接触垫裸露于印刷电路板的一表面。电源线具有一第二接触垫裸露于印刷电路板的表面。每一信号线具有一第三接触垫裸露于印刷电路板的表面。印刷电路板是由无电镀制程所生产的，至少一接地线中之至少一者的末端延伸至边缘中的至少一第一边缘并且裸露于第一边缘与表面垂直的面上，并且至少一电源线中之至少一者的末端延伸至边缘中的至少一第一边缘并且裸露于第一边缘与表面垂直的面上。

Description

印刷电路板以及组件制造方法
技术领域
本发明有关于一种印刷电路板；特别有关于一种使用无电镀制程的印刷电路板。
背景技术
集成电路产业主要包括集成电路设计、集成电路制造与芯片封装测试，其中目前的芯片封装技术包括焊球数组封装(Ball Grid Array，BGA)、芯片尺寸封装(Chip-SizePackage，CSP)、晶圆级封装(Wafer Level Package，WLP)、三维封装(Three DimensionPackage，3D)和系统封装(System in a Package，SIP)等项技术。芯片封装测试会直接影响集成电路本身的电性能、机械性能、热性能与旋光性能，对于集成电路的稳定性相当重要，因此芯片封装与电子产品是密不可分的，已经成为电子工业中的核心技术。
目前的晶粒封装主要是以印刷电路板(printed circuit board，PCB)作为基板，晶粒可设置于基板上，并且藉由打线制程将晶粒与基板电性连接。其中，多晶粒堆栈封装(Multi Stacked-Die Packaging)是把多颗晶粒整合在同一封装模块内，除有效达到功能整合外，更可节省电路板的面积、减少晶粒所占据的空间，降低整体制造成本。值得注意的是，多晶粒堆栈封装由于需要的打线次数往往高达上千次。因此，非电镀制程制造的印刷电路板在多晶粒堆栈封装的打线制程中非常容易造成静电放电(Electrostatic Discharge，ESD)，而破坏芯片及组件。
发明内容
本发明实施例所提供的印刷电路板以及组件制造方法可减少使用非电镀制程制造的印刷电路板在打线制程时的静电放电。
在一实施例中，一印刷电路板被划分为至少一封装单位。印刷电路板包括至少一电镀条(plating bar)设置于封装单位的周围，并且印刷电路板是由无电镀制程(Non-plating process)所生产的。每一封装单位包括至少一接地线、至少一电源线以及多条信号线。接地线具有一第一接触垫裸露于印刷电路板表面，并且接地线中之至少一者连接至相邻的电镀条。电源线具有一第二接触垫裸露于印刷电路板表面，并且电源线中之至少一者连接至相邻的电镀条。每一信号线具有一第三接触垫裸露于印刷电路板表面。在一实施例中，每一封装单位的信号线中之至少一者未连接至任何至少一电镀条。在另一实施例中，每一封装单位的信号线皆未连接至任何至少一电镀条。又一实施例中，每一封装单位之至少一电源线皆连接至相邻之至少一电镀条，并且至少一电镀条皆连接至地。
在另一实施例中，一种印刷电路板具有多边缘。印刷电路板包括至少一接地线、至少一电源线以及多信号线。接地线具有一第一接触垫裸露于印刷电路板的一表面。电源线具有一第二接触垫裸露于印刷电路板的表面。每一信号线具有一第三接触垫裸露于印刷电路板的表面。印刷电路板是由无电镀制程(Non-plating process)所生产的，至少一接地线中之至少一者的末端延伸至边缘中之至少一第一边缘并且裸露于第一边缘与表面垂直的面上，并且至少一电源线中之至少一者的末端延伸至边缘中之至少一第一边缘并且裸露于第一边缘与表面垂直的面上。在一实施例中，信号线中之至少一者未裸露于任何边缘与表面垂直的面上，或者信号线皆未裸露于任何边缘与表面垂直的面上。在另一实施例中，电源线的末端皆延伸至边缘中的第一边缘并且裸露于第一边缘与表面垂直的面上，及/或接地线的末端皆延伸至边缘中的第一边缘并且裸露于第一边缘与表面垂直的面上。
又另一实施例中，一种组件制造方法包括使用一无电镀制程制造一印刷电路板，其中印刷电路板，被划分为多封装单位，并且制造印刷电路板的无电镀制程制造包括:藉由至少一地垫片(ground pad)，执行一第一次电镀，以在印刷电路板的每一封装单位的表面形成至少一接地线以及至少一电源线；以及执行多第二次电镀，以在印刷电路板的之每一封装单位的表面形成多第一信号线。
其中，在第一次电镀中，至少一接地线以及至少一电源线藉由一电镀条耦接在一起，以在第一次电镀中同时进行电镀。在第一次电镀更包括形成至少一第二信号线。另外，在第一次电镀中，至少一接地线、至少一电源线以及至少一第二信号线系藉由一电镀条耦接在一起，以在第一次电镀中同时进行电镀。
另一实施例中，制造方法还包括一封装制程以产生多组件，其中封装制程还包括:执行多次打线以将至少一晶粒(die)焊接至印刷电路板中的每一封装单位；将具有晶粒的印刷电路板进行封胶(Molding)；以及裁切封胶后的印刷电路板，以将封装单位分割并且分割耦接在一起之至少一接地线以及至少一电源线。
附图说明
图1为根据实施例所建构的一种印刷电路板的示意图。
图2为根据本实施例所建构的一种印刷电路板的一封装单位的部分的示意图。
图3为根据本实施例所建构的切割后的一种印刷电路板的一部分的示意图。
图4是本发明的一种实施例的组件制造方法的流程图。
图5是本发明的一种实施例的无电镀制程的流程图。
图6是本发明的另一种实施例的封装制程的流程图。
符号说明
100 印刷电路板；
120 地垫片；
140 封装单位；
150 电镀条；
GL0～GL1 接地线；
VCC0～VCC2 电源线；
IO0～IO4 信号线；
CP0～CP9 接触垫；
S1、S2 边缘；
S400～S402、S500～S502、S600～S604 步骤。
具体实施方式
以下将详细讨论本发明各种实施例的装置及使用方法。然而值得注意的是，本发明所提供的许多可行的发明概念可实施在各种特定范围中。这些特定实施例仅用于举例说明本发明的装置及使用方法，但非用于限定本发明的范围。
图1为根据实施例所建构的一种印刷电路板的示意图。印刷电路板100被划分为多封装单位140，其中每一封装单位140用以乘载多个晶粒(die)，并且每一封装单位140用以被封装成一组件，例如处理器、传感器等等。详细而言，印刷电路板100在经由封装的打线(wire bonding)制程以及封胶(molding)制程后，印刷电路板100被沿着图1所示的虚线切割，切割后的印刷电路板以及乘载物为一个已形成组件的封装单位140。每一封装单位140包括至少一接地线、至少一电源线以及多信号线，其中每一接地线、电源线以及信号线皆具有一接触垫裸露于印刷电路板100表面。
如图1所示，印刷电路板100包括至少一电镀条(plating bar)150以及至少一地垫片(ground pad)120，其中电镀条150设置于封装单位140的周围，并且地垫片120与电镀条150彼此耦接。值得注意的是，印刷电路板100是由无电镀制程(Non-plating process)所生产的。另外，图1所示的电镀条150的设置方式仅为本发明的一种实施例，在其他实施例中，电镀条150亦可以其他方式设置于线路容易连接的地方，本发明不限于此。另外，封装单位140以及地垫片120的数量亦可由电路设计者决定，本发明不限于此。
在已知的无电镀制程中，在印刷电路板100上仅有接地线会连接至电镀条150，除了接地线以外的其余线路皆不会连接至电镀条150。因此，印刷电路板100需要分多次电镀以形成印刷电路板100的线路，并且印刷电路板100没有连接到电镀条150的线路无法释放在打线过程中所产生的静电。在本发明的一实施例中，为了解决上述问题，印刷电路板100上的电源线也被连接至电镀条150，如图2所示。
图2为根据本实施例所建构的一种印刷电路板的一封装单位的部分的示意图。在本实施例中，印刷电路板100的每一封装单位140具有接地线GL0～GL1、电源线VCC0～VCC2以及信号线IO0～IO4。值得注意的是，在本实施例中，每一封装单位140具有两条接地线、三条电源线以及五条信号线，其中各线路的数量仅为清楚说明而举的例子，但本发明不限于此。在其他实施例中，设计者可依晶粒的规格增加或者减少各线路的数量，其中接地线为耦接至地的线路、电源线是用以乘载较大幅度的电压以供给晶粒或者其他组件操作的线路、信号线是用以传输信号的线路。接地线GL0～GL1分别具有接触垫CP0～CP1裸露于印刷电路板100表面，并且接地线GL0～GL1皆连接至相邻的电镀条150，其中当印刷电路板100为多层板时，除了裸露于印刷电路板100表面的接触垫CP0～CP1，接地线GL0～GL1的其他部分可形成于印刷电路板100的其他层，例如第2层、第3层等等。电源线VCC0～VCC2分别具有接触垫CP2～CP4裸露于印刷电路板100表面，并且电源线VCC0～VCC2皆连接至相邻的电镀条150，其中当印刷电路板100为多层板时，除了裸露于印刷电路板100表面的接触垫CP2～CP4，电源线VCC0～VCC2的其他部分可形成于印刷电路板100的其他层，例如第2层、第3层等等。信号线IO0～IO4分别具有接触垫CP5～CP9裸露于印刷电路板100表面，但不连接至任何一电镀条150，其中当印刷电路板100为多层板时，除了裸露于印刷电路板100表面的接触垫CP5～CP9，信号线IO0～IO4的-其他部分可形成于印刷电路板100的其他层，例如第2层、第3层等等。
值得注意的是，在其他实施例中，印刷电路板100的每一封装单位140中的接地线以及电源线可不全部连接至电镀条150，并且信号线可不用全部皆不连接至电镀条150。换言之，在一实施例中，每一封装单位140的接地线中仅要至少一者连接至相邻的电镀条150、每一封装单位140的电源线中仅要至少一者连接至相邻的电镀条150并且每一封装单位140的信号线中仅要至少一者不连接至相邻的电镀条150即可。
如上所述，印刷电路板100是由无电镀制程所制造的。详细而言，无电镀制程藉由地垫片120，对通过电镀条彼此耦接的接地线以及电源线进行一次电镀，以形成这些接地线以及电源线。另外，在无电镀制程需分别执行多次电镀以形成未彼此耦接的其他线路，例如信号线或者未连接至电路条的接地线及电源线。在完成印刷电路板制造后，印刷电路板100进行封装，其中封装制程藉由打线制程将至少一晶粒焊接至印刷电路板100的路上、藉由封胶制程将完成打线的晶粒包覆固定于印刷电路板100上并且藉由切割制程将封胶后的印刷电路板100沿着图1～2所示的虚线(定位线)裁切以形成独立的组件。如图2所示，沿着虚线切割后的印刷电路板100会分别具有边缘S1以及S2。详细而言，如图1所示，由于本实施例的组件是四边形，故沿着虚线裁切成封装单位140后的印刷电路板100会具有四个边缘，但本发明不限于此。在其他实施例中，当封装单位140为五边形时，裁切后的印刷电路板100则会具有五个边缘，依此类推。
图3为根据本实施例所建构的切割后的一种印刷电路板的一部分的示意图。如图3所示，沿着图2所示的虚线切割后的印刷电路板100具有边缘S1以及边缘S2。值得注意的是，切割后的印刷电路板100会将连接于电镀条150的线路断开，以回复原电路设计的电性连接关系。换言之，原本彼此藉由电镀条150耦接在一起的接地线GL0～GL1以及电源线VCC0～VCC2会与电镀线150分离。如图3所示，藉由切割制程与电镀条150分离的接地线GL0～GL1的末端会延伸至边缘S1并且裸露于边缘S1与表面垂直的面上、由切割制程与电镀条150分离的电源线VCC0～VCC2的末端也会延伸至边缘S1并且裸露于边缘S1与表面垂直的面上，如图3的部分150所示。换言之，只是要在切割制程前连接至电镀条150的线路，皆会延伸至切割后的印刷电路板100的边缘并且裸露于该边缘与表面垂直的面上。
图4是本发明的一种实施例的组件制造方法的流程图。组件制造方法开始于步骤S400。在步骤S400中，一无电镀制程被使用以制造一印刷电路板100，其中该印刷电路板100，被定位线(图1～2所示的虚线)划分为多封装单位140。接着，在步骤S402中，一封装制程被使用以在印刷电路板100上乘载至少一晶粒并且沿着定位线切割印刷电路板100以产生多组件。流程结束于步骤S402。
图5是本发明的一种实施例的无电镀制程的流程图。图5所示的方法适用于图4的骤S400。流程开始于步骤S500。
在步骤S500中，一第一次电镀被执行，以藉由至少一地垫片120在印刷电路板100的每一封装单位140的表面形成至少一接地线以及至少一电源线，其中在第一次电镀所形成的接地线以及电源线藉由一电镀条150耦接在一起，以在第一次电镀中同时进行电镀。在一实施例中，每一封装单位140中的所有电源线以及接地线接连接至电镀条150，并且在第一次电镀中形成，但本发明不限于此。在另一实施例中，印刷电路板100的每一封装单位140中的接地线以及电源线可不全部连接至电镀条150，并且信号线可不用全部皆不连接至电镀条150。在又另一实施例中，封装单位140中之至少一信号线亦可连接至电镀条150并且在第一次电镀中形成。
接着，在步骤S502中，多次第二次电镀被执行，以在印刷电路板的每一封装单位140的表面上形成其余的线路。详细而言，在步骤S500中的第一次电镀所形成的线路皆是连接至电镀条的线路。而步骤S502则是将未连接至电镀条150并且与连接至电镀条150的线路不具有电性关系的其余独立的线路一一进行电镀。在本发明的一实施例中，多次第二次电镀所形成的线路仅有信号线。然而，在其他实施例中，亦可具有接地线以及电源线。值得注意的是，本发明选择接地线以及电源线连接至电镀条的原因在于接地线以及电源线耦接到的信号线比较多，因此藉由接地线以及电源线耦接至电镀条150的信号线可在打线制程中经由接地线以及电源线将静电放电至地(电镀条150连接至地垫片120)。相反地，信号线通常与其他线路的耦接关系较少，故不适合连接至电镀条150。再者，信号线的数量较多，若所有信号线都连接至电镀条150则需要消耗较大的布局空间，并且电路的噪声会增加。流程结束于步骤S502。
图6是本发明的另一种实施例的封装制程的流程图。图6所示的方法适用于图4的步骤S402。流程开始于步骤S600。在步骤S600中，多次打线被执行以将至少一晶粒(die)分别焊接至印刷电路板100中的每一封装单位140。接着，在步骤S602中，一封胶制程被执行，以将具有晶粒的印刷电路板100进行封胶(Molding)。接着，在步骤S604中，一切割制程被执行，以裁切封胶后的印刷电路板100，其中印刷电路板100被依照封装单位140分割，并且藉由电镀条150耦接在一起之至少一接地线以及至少一电源线亦自电镀条150上分离。流程结束于步骤S604。
本发明实施例所提供的印刷电路板以及组件制造方法可减少使用非电镀制程制造的印刷电路板在打线制程时的静电放电。
本发明的方法，或特定型态或其部份，可以以程序代码的型态存在。程序代码可储存于实体媒体，如软盘、光盘片、硬盘、或是任何其他机器可读取(如计算机可读取)储存媒体，亦或不限于外在形式的计算机程序产品，其中，当程序代码被机器，如计算机加载且执行时，此机器变成用以参与本发明的装置。程序代码也可透过一些传送媒体，如电线或电缆、光纤、或是任何传输型态进行传送，其中，当程序代码被机器，如计算机接收、加载且执行时，此机器变成用以参与本发明的装置。当在一般用途处理单元实作时，程序代码结合处理单元提供一操作类似于应用特定逻辑电路的独特装置。
以上所述，仅为本发明的各项实施例而已，当不能以此限定本发明实施的范围，即凡依本发明申请专利范围及发明说明内容所作的简单的等效变化与修饰，皆仍属本发明专利涵盖的范围内。另外本发明的任一实施例或申请专利范围不须达成本发明所揭示的全部目的或优点或特点。此外，摘要部分和标题仅是用来辅助专利文件搜寻之用，并非用来限制本发明的权利范围。

Claims (10)

1.一种印刷电路板，被划分为至少一封装单位，包括:
至少一电镀条，设置于该封装单位的周围，其中该印刷电路板是由无电镀制程所生产的，并且每一该封装单位包括:
至少一接地线，其中该接地线具有一第一接触垫裸露于该印刷电路板表面，并且该至少一接地线中之至少一者连接至相邻的该电镀条；
至少一电源线，其中该电源线具有一第二接触垫裸露于该印刷电路板表面，并且该至少一电源线中之至少一者连接至相邻的该电镀条，其中该电镀条耦接至一地垫片，并且该地垫片用以在该无电镀制程中对通过该电镀条彼此耦接的该接地线以及该电源线进行电镀；以及
多条信号线，其中每一这些信号线具有一第三接触垫裸露于该印刷电路板表面。
2.如权利要求1项所述的印刷电路板，其特征在于，每一该封装单位的这些信号线中之至少一者未连接至任何该至少一电镀条。
3.如权利要求1项所述的印刷电路板，其特征在于，每一该封装单位的这些信号线皆未连接至任何该至少一电镀条。
4.如权利要求1项所述的印刷电路板，其特征在于，每一该封装单位的该至少一电源线皆连接至相邻的该至少一电镀条。
5.如权利要求1项所述的印刷电路板，其特征在于，该至少一电镀条皆连接至地。
6.一种组件制造方法，包括:
使用一无电镀制程制造一印刷电路板，其中该印刷电路板，被划分为多封装单位，并且制造该印刷电路板的该无电镀制程制造包括:
藉由至少一地垫片，执行一第一次电镀，以在该印刷电路板的一这些封装单位的表面形成至少一接地线以及至少一电源线，其中该地垫片耦接至至少一电镀条，该地垫片通过该电镀条耦接至所形成的该电源线以及该接地线；以及
执行多次第二次电镀，以在该印刷电路板的每一这些封装单位的表面形成多条第一信号线。
7.如权利要求6所述的组件制造方法，其特征在于，在该第一次电镀中，该至少一接地线以及该至少一电源线系藉由一电镀条耦接在一起，以在该第一次电镀中同时进行电镀。
8.如权利要求6所述的组件制造方法，其特征在于，在该第一次电镀还包括形成至少一第二信号线。
9.如权利要求8所述的组件制造方法，其特征在于，在该第一次电镀中，该至少一接地线、该至少一电源线以及该至少一第二信号线藉由一电镀条耦接在一起，以在该第一次电镀中同时进行电镀。
10.如权利要求6所述的组件制造方法，其特征在于，还包括一封装制程以产生多个组件，其中该封装制程还包括:
执行多次打线以将至少一晶粒接至该印刷电路板中的每一这些封装单位；
将具有这些晶粒的该印刷电路板进行封胶；以及
裁切封胶后的该印刷电路板，以将这些封装单位分割并且分割耦接在一起的该至少一接地线以及该至少一电源线。
CN201610268549.8A 2016-03-18 2016-04-27 印刷电路板以及组件制造方法 Active CN107205315B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105108416 2016-03-18
TW105108416A TWI600351B (zh) 2016-03-18 2016-03-18 印刷電路板以及元件製造方法

Publications (2)

Publication Number Publication Date
CN107205315A CN107205315A (zh) 2017-09-26
CN107205315B true CN107205315B (zh) 2020-04-28

Family

ID=59847876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610268549.8A Active CN107205315B (zh) 2016-03-18 2016-04-27 印刷电路板以及组件制造方法

Country Status (3)

Country Link
US (2) US9991196B2 (zh)
CN (1) CN107205315B (zh)
TW (1) TWI600351B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574307A (zh) * 2003-06-11 2005-02-02 松下电器产业株式会社 半导体器件
CN1812692A (zh) * 2005-01-25 2006-08-02 日本电气株式会社 带有接头端子的印刷基板、电子仪器及其制造方法
TW200849541A (en) * 2007-06-05 2008-12-16 Siliconware Precision Industries Co Ltd Method for fabricating semiconductor device installed with passive components
CN101911291A (zh) * 2007-11-01 2010-12-08 德州仪器公司 具有用于镀敷芯片下方的垫的迹线的球栅阵列封装
CN101937886A (zh) * 2009-06-30 2011-01-05 国碁电子(中山)有限公司 薄型芯片封装结构及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161175B2 (en) * 1997-09-30 2007-01-09 Jeng-Jye Shau Inter-dice signal transfer methods for integrated circuits
US7186645B2 (en) * 2003-10-13 2007-03-06 Intel Corporation Selective plating of package terminals
TWI294168B (en) 2006-04-18 2008-03-01 Siliconware Precision Industries Co Ltd Semiconductor package and substrate with array arrangement thereof and method for fabricating the same
US8492906B2 (en) * 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
TWI478313B (zh) * 2009-03-30 2015-03-21 Qualcomm Inc 使用頂部後護層技術及底部結構技術之積體電路晶片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574307A (zh) * 2003-06-11 2005-02-02 松下电器产业株式会社 半导体器件
CN1812692A (zh) * 2005-01-25 2006-08-02 日本电气株式会社 带有接头端子的印刷基板、电子仪器及其制造方法
TW200849541A (en) * 2007-06-05 2008-12-16 Siliconware Precision Industries Co Ltd Method for fabricating semiconductor device installed with passive components
CN101911291A (zh) * 2007-11-01 2010-12-08 德州仪器公司 具有用于镀敷芯片下方的垫的迹线的球栅阵列封装
CN101937886A (zh) * 2009-06-30 2011-01-05 国碁电子(中山)有限公司 薄型芯片封装结构及方法

Also Published As

Publication number Publication date
US20180082939A1 (en) 2018-03-22
TW201735742A (zh) 2017-10-01
US9991196B2 (en) 2018-06-05
US20170271253A1 (en) 2017-09-21
TWI600351B (zh) 2017-09-21
CN107205315A (zh) 2017-09-26

Similar Documents

Publication Publication Date Title
US7795073B2 (en) Method for manufacturing stack package using through-electrodes
US8125792B2 (en) Substrate for wiring, semiconductor device for stacking using the same, and stacked semiconductor module
JP4934022B2 (ja) モジュール基板
CN103325703A (zh) 在封装件形成期间探测芯片
KR101975541B1 (ko) 반도체 메모리 소자의 ｔｓｖ 구조 및 그 테스트 방법
JP2013211407A (ja) 半導体モジュール
US20220384376A1 (en) Package structure of semiconductor device with improved bonding between the substrates
CN103579171B (zh) 半导体封装件及其制造方法
KR20130123725A (ko) 적층 반도체 패키지 및 그 제조방법
US20090008799A1 (en) Dual mirror chips, wafer including the dual mirror chips, multi-chip packages, methods of fabricating the dual mirror chip, the wafer, and multichip packages, and a method for testing the dual mirror chips
KR20110126891A (ko) 3차원 구조의 이미지센서 및 그 제조방법
KR20180111840A (ko) 집적 회로(ic) 패키지들 사이의 플렉시블 커넥터를 포함하는 통합 디바이스
CN107205315B (zh) 印刷电路板以及组件制造方法
JP4388926B2 (ja) 半導体装置のパッケージ構造
TW201519336A (zh) 半導體封裝及製造其之方法
US20120168752A1 (en) Testkey structure, chip packaging structure, and method for fabricating the same
JP3842272B2 (ja) インターポーザー、半導体チップマウントサブ基板および半導体パッケージ
US10269718B2 (en) Rectangular semiconductor package and a method of manufacturing the same
WO1999060618A1 (fr) Dispositif a semi-conducteurs et procede de fabrication dudit dispositif
US9826632B2 (en) Substrate structure and the process manufacturing the same
US20120223425A1 (en) Semiconductor device and fabrication method thereof
JP4303772B2 (ja) 半導体パッケージ
KR102002786B1 (ko) 반도체 패키지 및 그 제조 방법
JP4388989B2 (ja) 半導体チップマウント封止サブ基板
WO1999060619A1 (fr) Dispositif a semi-conducteurs et procede de fabrication dudit dispositif

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant