TWM625777U - 記憶模組之改良結構 - Google Patents
記憶模組之改良結構 Download PDFInfo
- Publication number
- TWM625777U TWM625777U TW110209890U TW110209890U TWM625777U TW M625777 U TWM625777 U TW M625777U TW 110209890 U TW110209890 U TW 110209890U TW 110209890 U TW110209890 U TW 110209890U TW M625777 U TWM625777 U TW M625777U
- Authority
- TW
- Taiwan
- Prior art keywords
- holes
- circuit
- layer
- memory module
- improved structure
- Prior art date
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一種記憶模組之改良結構，其包括一積體電路晶片、一電性絕緣層、一電路層以及複數個金屬導接件。積體電路晶片包括複數個接點。電性絕緣層設置在積體電路晶片上且具有複數個第一通孔，且該等第一通孔係對應於該等接點。電路層設置在電性絕緣層且電性絕緣層係夾設於積體電路晶片與電路層之間，電路層具有複數個第二通孔以及連接於該等第二通孔的複數個電路結構，該等第二通孔係對應於該等第一通孔。複數個金屬導接件係設置於該等第一通孔及該等第二通孔中，電性連接該等接點與該等電路結構。
Description
本創作係有關於積體電路元件封裝的技術領域，特別是有關於一種電路層經由設置在通孔中的金屬導接件與積體電路元件的接點連接的記憶模組之改良結構。
現有的記憶模組之改良結構如圖1所示，積體電路元件(晶片)I設置在一電路板P上，電路板P包括上下兩個電路層P1、使電路層P1保持絕緣的絕緣層P2以及覆蓋上下兩個電路層P1的保護層P3。積體電路元件I經由打線接合(wire bonding)的方式與電路層P1形成電性連接，然後一封裝體E覆蓋積體電路元件I，複數個焊球可設置在下方的保護層P3，並且與下方電路層P1電性連接，如此整個積底電路元件I所形成的積體電路裝置可以焊接在主電路板上，並且藉此使積體電路元件I與主電路板的電路結構形成電性連接。
現有的這種封裝結構，需要經過黏晶、上晶、打線接合及封裝等製程，不僅工序繁複，而且由於電路層設置在與積體電路元件的接點相對的表面，不僅須以打線接合的方式形成電性連接，設置積體電路元件接點的表面還需要以封裝體進行覆蓋保護，如此會使整體封裝結構的體積增加，即整體封裝結構具有較大的厚度，不利於電子裝置整體的薄型化。
有鑑於此，本創作的目的在於提供一種記憶模組之改良結構，其解決了先前技術工序複雜而且無法薄型化的問題。
為了解決上述問題，本創作是以下列的技術方案實現。
本創作的記憶模組之改良結構的一實施例包括一積體電路晶片、一電性絕緣層、一電路層以及複數個金屬導接件。積體電路晶片包括複數個接點。電性絕緣層設置在積體電路晶片上且具有複數個第一通孔，且該等第一通孔係對應於該等接點。電路層設置在電性絕緣層且電性絕緣層係夾設於積體電路晶片與電路層之間，電路層具有複數個第二通孔以及連接於該等第二通孔的複數個電路結構，該等第二通孔係對應於該等第一通孔。複數個金屬導接件係設置於該等第一通孔及該等第二通孔中，電性連接該等接點與該等電路結構。
在另一實施例中，本創作的記憶模組之改良結構更包括複數個焊接件，該等焊接件係設置於該等第四通孔。
在另一實施例中，每個該等電路結構包括一第二導接部、一線路部以及一第三導接部，該第二導接部環繞該第二通孔的邊緣設置，該線路部連接該第二導接部與該第三導接部，該金屬導接件連接於該第二導接部。
在另一實施例中，該第三導接部為一金屬墊。
在另一實施例中，該等第三導接部排列成一陣列。
在另一實施例中，該第三導接部的數量與該第二通孔的數量對應。
在另一實施例中，該等金屬導接件係灌注於該等第一通孔及該等第二通孔的金屬柱體。
在另一實施例中，本創作的記憶模組之改良結構更包括一保護層，設置於該電路層上。
本創作的記憶模組之改良結構係將絕緣層及電路層設置在積體電路元件具有接點的表面，並藉由在絕緣層及電路層設置通孔，使電路層的電路結構經由灌注並成型於通孔中的金屬導通件與積體電路元件的接點形成電性連接，如此積體電路元件不需要進行打線接合即可與電路層形成電性連接，而覆蓋於積體電路元件的接點的絕緣層除了使接點與電路層形成絕緣以外，更提供了對積體電路元件的接點的保護，不需要如先前技術設置封裝體，可以大幅降低封裝結構的厚度，實現積體電路裝置的薄型化。
10:積體電路晶片
11:晶片本體
12:接點
20:絕緣層
21:第一通孔
30:電路層
31:第二通孔
33:電路結構
40:金屬導接件
50:保護層
51:第四通孔
100:記憶模組之改良結構
111:表面
331:第二導接部
332:第三導接部
333:線路部
E:封裝體
I:積體電路元件
P:電路板
P1:電路層
P2:絕緣層
P3:保護層
圖1為現有技術的記憶模組之改良結構。
圖2為本創作的記憶模組之改良結構的一實施例的立體圖。
圖3為圖2的記憶模組之改良結構的立體分解圖。
圖4為圖2的記憶模組之改良結構沿A-A線的剖視圖。
請參閱圖2、圖3及圖4，其表示本創作的記憶模組之改良結構的一實施例。本實施例的記憶模組之改良結構100包括一積體電路晶片10、一絕緣層20、一電路層30、複數個金屬導接件40以及一保護層50。
積體電路晶片10包括一晶片本體11以及複數個接點12，接點12設置在晶片本體11的一表面111，本實施例的接點12為金屬焊墊(pad)，複數個接點12排成兩列，接點12與設置在晶片本體11中的微電子元件及電路結構電性連接。
絕緣層20形成於晶片本體11的表面111，絕緣層20可以利用絕緣材料塗佈或印刷的方式形成於晶片本體11的表面111，然後利用蝕刻的方式在絕緣層20上形成複數個第一通孔21。每個第一通孔21的位置係分別與積體電路晶片10的一個接點12對應，因此第一通孔21也是在絕緣層20上排成兩列。本實施例的第一通孔21為圓形，接點12藉由第一通孔21露出。第一通孔21的形狀不限於圓形，可以根據需求形成其它的形狀，並無特別限定。
電路層30形成於絕緣層20的上方，使得絕緣層20夾設在電路層30與積體電路晶片10之間，使電路層30與積體電路晶片10的大部分區域形成絕緣。電路層30係在絕緣層20上以電鍍的方式形成金屬鍍層，然後根據電路的布局圖案進行蝕刻後形成電路圖案。本實施例的金屬鍍層為銅鍍層。電路層30包括複數個第二通孔31及複數個電路結構33。第二通孔31係與第一通孔21對應，本實施例的第二通孔31係對準第一通孔21，使接點12經由第一通孔21及第二通孔31露出。因此第二通孔31在電路層30上也是排成兩列。每個電路結構33包括第二導接部331、第三導接部332及線路部333，第二導接部331為環狀的金屬部分，其圍繞第二通孔31設置，第三導接部332為金屬墊(pad)，線路部333為直線狀或折線狀的金屬部分，其連接第二導接部331與第三導接部332。第二導接部331、第三導接部332及線路部333與電路層30的其他金屬鍍層的部分形成間隙以防止不當的導接或短路。
複數個金屬導接件40形成在第二通孔31及第一通孔21中，本實施例的金屬導接件40為填充於第二通孔31及第一通孔21中的金屬柱體，金屬導接件40連接積體電路晶片10的接點12及電路層30的電路結構33的第二導接部331，使電路層30的第二導接部331與積體電路晶片10的接點12形成電性連接。
保護層50形成於電路層30及金屬導接件40上，使得電路層30夾設於保護層50與絕緣層20之間。保護層50是以絕緣材料塗佈在電路層30上(由於經常以綠色或紅色的材料塗佈，俗稱為綠漆或紅漆)，其作用為保護電路層30與金屬導接件40以及防止回焊時焊料沾附於電路層30與金屬導接件40而造成短路等問題。本實施例的保護層50具有複數個第四通孔51，第四通孔51係與第三導接部332對應，本實施例的第四通孔51係對準第三導接部332。
本創作的記憶模組之改良結構係將絕緣層及電路層設置在積體電路元件具有接點的表面，並藉由在絕緣層及電路層設置通孔，使電路層的電路結構經由灌注並成型於通孔中的金屬導通件與積體電路元件的接點形成電性連接，如此積體電路元件不需要進行打線接合即可與電路層形成電性連接，而覆蓋於積體電路元件的接點的絕緣層除了使接點與電路層形成絕緣以外，更提供了對積體電路元件的接點的保護，不需要如先前技術設置封裝體，可以大幅降低封裝結構的厚度，實現積體電路裝置的薄型化。
惟以上所述者，僅為本創作之較佳實施例而已，當不能以此限定本創作實施之範圍，即大凡依本創作之申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本創作專利涵蓋之範圍內。另外，本創作的任一實施例或申請專利範圍不須達成本創作所揭露之全部目的或優點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制本創作之權利
範圍。此外，本說明書或申請專利範圍中提及的「第一」、「第二」等用語僅用以命名元件(element)的名稱或區別不同實施例或範圍，而並非用來限制元件數量上的上限或下限。
10:積體電路晶片
11:晶片本體
12:接點
20:絕緣層
21:第一通孔
30:電路層
31:第二通孔
33:電路結構
40:金屬導接件
50:保護層
51:第四通孔
100:記憶模組之改良結構
111:表面
331:第二導接部
332:第三導接部
333:線路部
Claims (8)
- 一種記憶模組之改良結構，其包括：一積體電路晶片，其包括複數個接點；一電性絕緣層，設置在該積體電路晶片上且具有複數個第一通孔，且該等第一通孔係對應於該等接點；一電路層，設置在該電性絕緣層且該電性絕緣層係夾設於該積體電路晶片與該電路層之間，該電路層具有複數個第二通孔以及連接於該等第二通孔的複數個電路結構，該等第二通孔係對應於該等第一通孔；以及複數個金屬導接件，設置於該等第一通孔及該等第二通孔中，電性連接該等接點與該等電路結構。
- 如請求項1所述之記憶模組之改良結構，其中每個該等電路結構包括一第二導接部、一線路部以及一第三導接部，該第二導接部環繞該第二通孔的邊緣設置，該線路部連接該第二導接部與該第三導接部，該金屬導接件連接於該第二導接部。
- 如請求項2所述之記憶模組之改良結構，其更包括一保護層，設置於該電路層上，該保護層具有複數個第四通孔，該等第四通孔係對應於該等第三導接部。
- 如請求項2所述之記憶模組之改良結構，其中該第三導接部為一金屬墊。
- 如請求項2所述之記憶模組之改良結構，其中該等第三導接部排列成一陣列。
- 如請求項2所述之記憶模組之改良結構，其中該第三導接部的數量與該第二通孔的數量對應。
- 如請求項1所述之記憶模組之改良結構，其中該等金屬導接件係灌注於該等第一通孔及該等第二通孔的金屬柱體。
- 如請求項1所述之記憶模組之改良結構，其更包括一保護層，設置於該電路層上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110209890U TWM625777U (zh) | 2021-08-20 | 2021-08-20 | 記憶模組之改良結構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110209890U TWM625777U (zh) | 2021-08-20 | 2021-08-20 | 記憶模組之改良結構 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWM625777U true TWM625777U (zh) | 2022-04-21 |
Family
ID=82198173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110209890U TWM625777U (zh) | 2021-08-20 | 2021-08-20 | 記憶模組之改良結構 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWM625777U (zh) |
-
2021
- 2021-08-20 TW TW110209890U patent/TWM625777U/zh unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6028358A (en) | Package for a semiconductor device and a semiconductor device | |
| US6552436B2 (en) | Semiconductor device having a ball grid array and method therefor | |
| US7183189B2 (en) | Semiconductor device, circuit board, and electronic instrument | |
| US7906835B2 (en) | Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package | |
| US6995043B2 (en) | Methods for fabricating routing elements for multichip modules | |
| US20150380391A1 (en) | Packaging substrate, method for manufacturing same, and chip packaging structure having same | |
| KR20000057331A (ko) | 땜납 볼 본드 사이트로부터 측면으로 오프셋된 비아를 갖는 ｔａｂ 테이프 볼 그리드 어레이 패키지 | |
| US20040135243A1 (en) | Semiconductor device, its manufacturing method and electronic device | |
| TW201507089A (zh) | 半導體裝置 | |
| JP2001244293A (ja) | 半導体素子及びこれを用いた半導体装置 | |
| TW201533860A (zh) | 配線基板及使用其之半導體裝置 | |
| KR20070054553A (ko) | 반도체 패키지 및 그 제조 방법 | |
| KR20050023930A (ko) | 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 | |
| KR20130089473A (ko) | 반도체 패키지 | |
| US10790225B1 (en) | Chip package structure and chip package method including bare chips with capacitor polar plate | |
| US8138608B2 (en) | Integrated circuit package substrate having configurable bond pads | |
| TWI566352B (zh) | 封裝基板及封裝件 | |
| KR20030075384A (ko) | 칩 패키지 및 그 제조방법 | |
| JP5627097B2 (ja) | 配線基板 | |
| KR100452818B1 (ko) | 칩 패키지 및 그 제조방법 | |
| TWM625777U (zh) | 記憶模組之改良結構 | |
| US10833028B2 (en) | Thin-film capacitor structure and semiconductor device including the thin-film capacitor structure | |
| US10510652B2 (en) | Method of manufacturing semiconductor device | |
| JPH11163217A (ja) | 半導体装置 | |
| CN115841995B (zh) | 一种封装结构及封装方法 |