JP6375517B2 - マイクロ波回路 - Google Patents

マイクロ波回路 Download PDF

Info

Publication number
JP6375517B2
JP6375517B2 JP2015523841A JP2015523841A JP6375517B2 JP 6375517 B2 JP6375517 B2 JP 6375517B2 JP 2015523841 A JP2015523841 A JP 2015523841A JP 2015523841 A JP2015523841 A JP 2015523841A JP 6375517 B2 JP6375517 B2 JP 6375517B2
Authority
JP
Japan
Prior art keywords
substrate
conductive member
solder balls
module
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015523841A
Other languages
English (en)
Other versions
JPWO2014208010A1 (ja
Inventor
藤田 卓
卓 藤田
真木 中村
真木 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2014208010A1 publication Critical patent/JPWO2014208010A1/ja
Application granted granted Critical
Publication of JP6375517B2 publication Critical patent/JP6375517B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本開示は、マイクロ波回路に関する。
従来、マイクロ波回路が搭載される半導体装置として、パッケージ基板と、パッケージ基板の主面に搭載された半導体チップと、パッケージ基板の裏面の複数のランド部上に設けられた複数の半田ボールと、を備える半導体装置が知られている。この半導体装置では、パッケージ基板において最外周に配置されたランド部に電気的に接続されるスルーホールが、ランド部より基板の中心側に形成されている(例えば、特許文献1参照)。
特開2007−208153号公報
従来の半導体装置では、基板のクラックの発生を抑制しつつ、マイクロ波回路が搭載されるモジュールを小型化することが困難であった。
本開示は、上記事情に鑑みてなされたものであり、基板のクラックの発生を抑制しつつ、マイクロ波回路が搭載されるモジュールを小型化できるマイクロ波回路を提供する。
本開示の一態様にかかるマイクロ波回路は、多層基板である第1基板と、第1基板と対向する第2基板と、第1基板の第1層と第2基板とを電気的に接続する複数の第1の導電性部材と、第1基板の第1層と第1基板の他層とを電気的に接続し、第1の導電性部材の径よりも短い径を有する複数の第2の導電性部材と、第1の導電性部材と第2の導電性部材とを接続する伝送線路と、を備え、複数の第1の導電性部材及び複数の第2の導電性部材は、第1基板の端部に沿って、交互に配置されている。なお、これらの包括的または具体的な態様は、システムまたは方法で実現されてもよく、システムおよび方法の任意の組み合わせで実現されてもよい。
本開示によれば、基板のクラックの発生を抑制しつつ、マイクロ波回路が搭載されるモジュールを小型化できる。
(A)第1の実施形態におけるマイクロ波回路が搭載されたモジュールの構造例を示す平面図、(B)図1(A)に示すモジュールのA−A断面図 (A)第1の実施形態における半田ボールの配置の比較例を説明する模式図、(B)第1の実施形態における半田ボールの配置例を説明する模式図 (A)第2の実施形態におけるマイクロ波回路が搭載されたモジュールの構造例を示す平面図、(B)図3(A)に示すモジュールのB−B断面図、(C)図3(A)に示すモジュールのC−C断面図 (A)第2の実施形態における半田ボールの配置の比較例を説明する模式図、(B)第2の実施形態における半田ボールの配置例を説明する模式図 (A)第3の実施形態におけるマイクロ波回路が搭載されたモジュールの構造例を示す平面図、(B)図5(A)に示すモジュールのD−D断面図、(C)図5(A)に示すモジュールのE−E断面図、(D)図5(A)に示すモジュールのF−F断面図 (A)第1,第2の実施形態におけるモジュールの製造工程を説明する模式図、(B)第3の実施形態におけるモジュールの製造工程を説明する模式図
以下、本開示の実施形態について、図面を用いて説明する。
(本開示の一形態を得るに至った経緯)
特許文献1の半導体装置において、複数の半田ボールが2枚の基板の端部に配置されることを想定する。この場合、スルーホールの径に比べて大きな径を有する半田ボールが、基板の外周に沿って複数並べられるので、パッケージ基板の面積が大きくなり、モジュールを小型化することが困難である。
一方、特許文献1の半導体装置において、スルーホールと半田ボールとの配置関係を特に制限なく設計すると、半田ボールが、スルーホールよりも基板の内側に配置される可能性がある。半田ボールはスルーホールの径に比べて大きな径を有するため、上記の配置では、パッケージ基板の外周からクラックが発生しやすくなる。
以下、基板のクラックの発生を抑制しつつ、マイクロ波回路が搭載されるモジュールを小型化できるマイクロ波回路について説明する。
以下の実施形態のマイクロ波回路は、例えば、マイクロ波(例えば60GHzのミリ波)の信号を伝達する無線モジュール(単に、モジュールという)に搭載される。
(第1の実施形態)
図1(A)は、第1の実施形態におけるマイクロ波回路が搭載されたモジュールの構造例を示す平面図を示す。図1(A)は、上方(Z軸正方向)からモジュールを透視した場合の下基板5の面を示す。図1(B)は、モジュール1の構造例を示す断面図であり、図1(A)のA−A断面図である。図1(B)では、右端(X軸正方向の端部)の一部の図示を省略している。
モジュール1は、上基板3と下基板5とを重ね合わせた構造を有する。図1(B)では、基板の面に平行な面をX−Y面とし、図中横方向をX方向とし、奥行き方向をY方向とする。また、基板の面に対して垂直な方向、つまり図中縦方向をZ方向とする。
上基板3(第2基板,他基板の一例)は、例えば、両面基板である。下基板5(第1基板の一例)は、例えば、4つの金属層5aと、金属層5aの間に例えば樹脂が充填された誘電体層5bと、を含む多層基板である。上基板3と下基板5との間には、これらの基板を支持するモールド部6が設けられる。モールド部6には、例えば樹脂が充填されている。
下基板5の、上基板3と対向する面には、例えば2個のLSI8及び9が実装される。下基板5及び上基板3の間には、半田ボール11(第1の導電性部材の一例)が配置される。半田ボール11は、下基板5及び上基板3のそれぞれの対向面に形成された半田ボール用のパッド22、12と導通し、下基板5及び上基板3の間を電気的に接続する。
下基板5の面に形成された半田ボール用のパッド22は、例えば、伝送線路25、ビア(VIA)用のパッド27及び基板内ビア26を介して、配線パターン又はGNDパターン(グランドパターン)に接続される。この配線パターン又はGNDパターンは、下基板5内の金属層5a(他層の一例)に形成されている。上記下基板5の上面は表層であり、第1層の一例である。基板内ビア26(第2の導電性部材の一例)は、導電性を有する貫通孔であり、例えばGND層5cに接続される。また、図1Bには図示されていないが、他の半田ボール用のパッドは、例えば、伝送線路を介して同層内の配線パターンに接続される。
一方、上基板3の、下基板5と対向する面に形成された半田ボール用のパッド12は、例えば、伝送線路15、基板内ビア16及びビア用のパッド17,18を介して、配線パターン又はGNDパターンに接続される。この配線パターン又はGNDパターンは、上基板3の表面に形成されている。ここでは、パッド12は、例えばGNDパターンに接続される。基板内ビア16は、導電性を有する貫通孔であり、上基板3の両面のそれぞれに形成されたビア用のパッド17,18間を接続する。
マイクロ波回路7は、例えばミリ波を含むマイクロ波の信号を伝達する。マイクロ波回路7は、例えば、半田ボール11、半田ボール用のパッド12,22、伝送線路15,25、基板内ビア16,26、及びビア用のパッド17,18,27を含む。
半田ボール11の位置は、上基板3及び下基板5のそれぞれにおいて、基板内ビア16,26及びビア用のパッド17,18,27と、基板面に対して垂直な方向(Z方向)に重ならないように設計される。これは、半田ボール11を搭載する時に基板にかかる応力が基板内ビア16,26に加わることによる基板内ビア16,26の破損を防止するためである。
図1(A)に示すように、下基板5の外周端には、図1(A)において斜線により示された禁止エリア31、32が設定される。
禁止エリア31は、禁止エリア31の内側に実装される電子部品(例えばLSI8,9)に近接しないように、半田ボール11及び基板内ビア26の配置が禁止された領域である。禁止エリア32は、半田ボール11及び基板内ビア26の配置が禁止された領域である。
また、下基板5の右端(X軸正方向端部)には、4個のダミーの半田ボール19が配置され、左右(X方向)のバランスが保たれる。なお、下基板5における禁止エリア31,32の設定は、下基板5と対向する上基板3においても同様である。
マイクロ波回路7では、下基板5の左端部に沿って隣接する複数の半田ボール11は、端部に沿う方向(Y方向)に対し、所定の角度(例えば45度)ずらした方向(斜め方向)にジグザグ状に配置される。
図2(A),(B)は、下基板5の端部に沿って隣接する複数の半田ボール11の比較例及び配置例を説明する模式図である。図2(A),(B)を用いて、隣接する半田ボール11を、左端を揃えて縦一列に並べた場合と、斜め45度方向にずらしてジグザグ状に並べた場合と、を比較する。
半田ボール11を上基板3又は下基板5に1次実装する際、又は上基板3と下基板5とを貼り合わせる2次実装する際、所定のボール間隔(例えば半田ボール11の直径以上の間隔)を空けて、各半田ボール11を配置する。これにより、半田ボール11が互いに接触することを防止できる。
具体的には、モジュール1に埋め込むLSI8及び9の厚さを300μm、LSI8及び9の実装部の高さを50μmとすると、半田ボール11の直径として、例えば400μmが必要となる。半田ボール11の端と半田ボール11の端とを400μm離す場合、隣接する半田ボール11の中心間距離は800μmになる。
図2(B)左に示すように、半田ボール11をY方向に一列に6個並べる場合、図1Bのモジュール1の縦方向(Y方向)の長さは、以下のようになる。モジュール1の外周の禁止エリア32の幅を500μmとすると、モジュール1の縦方向(Y方向)の長さは、LSI8及び9のサイズに関わらず、最小でも5400μmとなる。
一方、図2(B)右に示すように、隣接する半田ボール11を、横方向(X方向)に所定角度(例えば45度)ずらしてジグザグ状に配置した場合、縦方向(Y方向)のボール間隔は1/(√2)倍となり、800μm/(√2)≒566μmとなる。従って、モジュール1の縦方向の長さを最小で4463μmに短縮できる。なお、(√X)は、Xの平方根を示す。
図2(B)に示すように、隣接する半田ボール11を、左端を揃えて一列に並べた場合と斜め45度方向にずらして並べた場合とでは、符号aにより示される領域が縮小され、基板の面積を小さくできる。また、上記所定角度は45度に限らないが、斜め45度方向にずらした場合に最も縦方向の長さを短縮できる。このように、隣接する半田ボール11の一部を所定角度ずらすことで、半田ボール11を縦方向(Y方向)に密に配置でき、モジュール1を小型化できる。また、上基板3と下基板5とは、モールド部6により支持されるので、半田ボール11をずらして配置しても、上基板3と下基板5との間の強度を確保できる。
また、モジュール1では、例えば、基板内ビア26と接続される半田ボール11をGND用ボールとし、基板内ビア26と接続されない半田ボール11を信号用ボールとする。信号用ボールは、伝送線路を介して、例えばLSI8及び9に接続される。GND用ボールは、X−Y面において隣接する信号用ボールよりも、モジュール1の外側(端部側)に配置される。これにより、信号用ボールからモジュール1の外部にマイクロ波の信号が漏れることを抑制できる。
本開示のマイクロ波回路7によれば、隣接する複数の半田ボール11が例えば横方向(X方向)にずらして配置されるので、上基板3又は下基板5の端部に沿う例えば縦方向(Y方向)の長さを短縮できる。さらに、半田ボール11が多数ある場合でも、半田ボール11が基板の端部に配置されるので、基板のクラックの発生を抑制しつつ、マイクロ波回路7が搭載されるモジュール1を小型化できる。
なお、本実施形態では、隣接する半田ボール11は、斜め45度方向にずらして配置される場合を示したが、45度以外の所定の角度の方向にずらしてもよく、同様の効果が得られる。
また、本実施形態では、半田ボール11を基板X方向の端部に配列することを例示したがが、X方向の代わりに又はX方向とともに、半田ボール11を基板Y方向の端部に配列してもよい。この場合、上基板3又は下基板5の端部に沿う横方向(X方向)の長さを短縮できる。なお、GNDに接続される複数の半田ボール用のパッド同士を接続し、パッケージ基板外周側の禁止エリアに近い部分で配線領域を増やすことにしてもよい。これにより、クラックをさらに発生しにくくできる。
(第2の実施形態)
第1の実施形態では、下基板に2個のLSIが実装される場合を示したが、第2の実施形態では、上基板と下基板にそれぞれLSIが実装される場合を示す。
第2の実施形態におけるマイクロ波回路において、第1の実施形態と同一の構成要素については、同一又は対応する符号を用いて、その説明を省略又は簡略化する。
図3(A)は、第2の実施形態におけるマイクロ波回路が搭載されたモジュールの構造例を示す平面図である。図3(A)は、上方(Z軸正方向)からモジュール1Aを透視した場合の下基板5Aの面を示す。図3(B)は、モジュール1Aの構造例を示す断面図であり、図3(A)のB−B断面図を示す。図3(C)は、モジュール1Aの構造例を示す断面図であり、図3(A)のC−C断面図を示す。図3(B)、(C)では、右端(X軸正方向の端部)の一部の図示を省略している。
図3Bに示すように、上基板3Aの下面と下基板5Aの上面には、それぞれLSI8A、9Aが対向するように実装される。即ち、モジュール1Aの厚さ方向(Z方向)において、LSI8A,9Aの位置は重複している。
上基板3Aには、アンテナ(図示せず)が実装され、アンテナと近接してRF(Radio Frequency)回路(第1の信号処理回路の一例)がLSI8Aに含まれる。下基板5Aには、ベースバンド回路(第2の信号処理回路の一例)がLSI9Aに含まれる。
2個のLSI8A,9Aが別々の基板に実装される場合、基板間を接続する部材(例えば、半田ボール、ビア、GNDパターン)の数が増える。このため、モジュール1Aの外周に沿うように、多くの半田ボール11A,11Bが配置される。
上基板3Aと下基板5Aとの間には、第1の実施形態と同様、これらの基板を支持するモールド部6Aが設けられる。モールド部6Aには、例えば樹脂が充填されている。
図3(A)では、Y方向に配置された半田ボールの数は、8×2(個)である。X方向に配置された半田ボールの数は、7×2(個)である。但し、半田ボールの数はこれに限られない。
本実施形態では、基板内ビア26Aよりもモジュール1Aの外側(端部側)に配置される半田ボールを、半田ボール11Aと称する。基板内ビア26Aよりもモジュール1Aの内側(中心部側)に配置される半田ボールを、半田ボール11Bと称する。また、第1の実施形態と同様、下基板5Aの端部に沿う方向(Y方向)に対し、半田ボール11Aから所定の角度(例えば45度)の方向にずらして配置される半田ボールを、半田ボール11Cと称する。
また、基板内ビアについても、半田ボール11A,11Bと対応するように、下基板5Aの中心部側に配置される基板内ビアを、基板内ビア26Aと称し、下基板5Aの端部側に配置される基板内ビアを、基板内ビア26Bと称する。
図3(A)に示すように、半田ボール11A,11Bと基板内ビア26A,26Bとの一部は、交互に入れ替わるように配置される。半田ボール11A,11Bの径と基板内ビア26A,26Bの径は異なるが、上記配置により、半田ボール11A,11Bと基板内ビア26A,26Bとが、Y方向において密に配置される。
例えば、図3(B)に示すように、B−B線の位置では、半田ボール11Aは、下基板5Aの端部側に配置される。この半田ボール11Aは、半田ボール用のパッド22A、伝送線路25A、パッド27A、及び半田ボール11Aよりも下基板5Aの中心部側に配置された基板内ビア26Aを介して、例えばGND層5cに接続される。基板内ビア26Aは、導電性を有する貫通孔であり、半田ボール11Aと比べて小さな径を有する。半田ボール11Aは、第1の導電性部材の一例であり、基板内ビア26Aは、第2の導電性部材の一例である。
また、例えば、図3(C)に示すように、C−C線の位置では、半田ボール11Bは、下基板5Aの中心部側に配置される。この半田ボール11Bは、半田ボール用のパッド、伝送線路25B、パッド、及び、半田ボール11Bよりも下基板5Aの端部側に配置された基板内ビア26Bを介して、例えばGND層5cに接続される。基板内ビア26Bは、導電性を有する貫通孔であり、半田ボール11Bと比べて小さな径を有する。半田ボール11Bは、第1の導電性部材の一例であり、基板内ビア26Bは、第2の導電性部材の一例である。
半田ボール11Aのうち、伝送線路25Aを介して基板内ビア26Aと接続されるボールは、例えばGND用ボールであり、伝送線路を介して同一基板上の例えば配線パターン又はLSIに接続されるボールは、例えば信号用ボールである。
半田ボール11Bのうち、伝送線路25Bを介して基板内ビア26Bと接続されるボールは、例えばGND用ボールであり、伝送線路を介して同一基板上の例えば配線パターン又はLSIに接続されるボールは、例えば信号用ボールである。
半田ボール11Cは、信号用ボールであり、第3の導電性部材の一例である。
図4(A)及び(B)は、半田ボール11A,11B,11Cの配置の比較例及び配置例を説明する模式図である。図4(A)に示すように、下基板5Aの端部に沿って半田ボールを一列に並べた場合を考える。この場合、例えばモジュール1Aに埋め込むLSI8A及び9Aの厚さを、第1の実施形態と比べて薄い100μmとし、LSIの実装部の高さを変えずに50μmとすると、半田ボールの直径として、例えば400μmが必要となる。
また、半田ボールの端と半田ボールの端とを400μm離間する場合、隣接する半田ボールの中心間距離は800μmとなる。図4(A)のように8個の半田ボールを一列に並べる場合、半田ボールを8個並べた部分の縦方向(Y方向)の長さは例えば6000μmであり、モジュールの外形は、例えば縦9200μm×横9000μmとなる。
一方、本実施形態では、図4(B)に示すように、少なくとも一部の半田ボール11Cの位置を斜め45度方向にずらし、かつ、半田ボール11A,11Bの位置と基板内ビア26A,26Bの位置との少なくとも一部を交互に入れ替える。この場合、モジュール1Aの外形は、例えば縦8200μm×横7700μmとなる。
このように、隣接する半田ボールを、所定角度方向にずらし、交互に入れ替えるように並べた場合では、モジュール1Aの基板の端部に一列に並べた場合に比べて、符号bにより示される縦方向(Y方向)及び横方向(X方向)に亘る領域が縮小される。また、上基板3Aと下基板5Aとは、モールド部6Aにより支持される。モールド部6Aを設けることで、上基板3Aに対する下基板5Aの位置を固定できる。従って、半田ボール11Cを斜め45度方向にずらし、かつ、半田ボール11A,11Bと基板内ビア26A,26Bとの少なくとも一部を交互に入れ替えて配置しても、上基板3Aと下基板5Aとの間の強度を確保できる。
本開示のマイクロ波回路7Aによれば、上基板3Aと下基板5AとのそれぞれにLSI8A,9Aが実装され、基板間を接続する部材(例えば、半田ボール又はビア)の数が増加しても、基板のクラックの発生を抑制し、モジュール1Aを小型化できる。即ち、少なくとも一部の隣接する半田ボールを所定角度方向にずらして配置することにより、基板間の接続部材を基板の端部に沿う方向(X方向又はY方向)に密に配置できる。さらに、例えば半田ボールとビアとを交互に配置することにより、基板間の接続部材を更にX方向又はY方向に密に配置できる。このように、X方向又はY方向に一層密に配置することができるので、モジュール1Aを一層小型化できる。
また、GND用ボールが信号用ボールよりも基板の端部側に配置されるので、信号用ボールからモジュール1Aの外部にマイクロ波の信号が漏れることを抑制できる。
また、マイクロ波回路7Aによれば、各基板にそれぞれLSI8A,9Aが実装されるので、Z方向にLSIが積層され、モジュール1Aを一層小型化できる。
なお、隣接する半田ボールを、45度以外の所定の角度の方向にずらしても、同様の効果が得られることは、第1の実施形態と同様である。また、上基板3A及び下基板5AのそれぞれにLSI8A,9Aを配置せず、第1の実施形態と同様、下基板5Aに並べて配置する場合、又はLSI8A,9Aを配置しない場合を考慮してもよい。これらの場合に半田ボールと基板内ビアを交互に入れ替えるように配置してもよく、同様の効果が得られる。なお、以上の説明では基板の外周端にのみ半田ボールを配置する例を示したが、LSIを囲むように基板の内側にも半田ボールを配置してもよい。これにより、LSIからの電波放射を防ぐことができる。この場合の半田ボールの間隔は、放射を抑圧する信号の周波数の波長の1/4以下とすることが望ましい。
(第3の実施形態)
第3の実施形態では、半田ボールの代わりに、ビアを用いて上基板と下基板とが接続される場合を示す。
図5(A)から(D)は、第3の実施形態におけるマイクロ波回路7Bが搭載されたモジュール1Bの構造例を示す平面図である。図5(A)は、上方(Z軸正方向)からモジュール1Bを透視した場合の下基板5Bの面を示し、右端部(X軸負方向の端部)の一部を示す。図5(B)は、モジュール1Bの構造例を示す断面図であり、図5(A)のD−D断面図である。図5(C)は、モジュール1Bの構造例を示す断面図であり、図5(A)のE−E断面図である。図5(D)は、モジュール1Bの構造例を示す断面図であり、図5(A)のF−F断面図である。第1の実施形態と同一の構成要素については、同一又は対応する符号を用いることにより、その説明を省略又は簡略化する。
図5(A)では、下基板5Bにおけるモールド貫通ビア51A〜51E、モールド貫通ビア用のパッド12C〜12E、伝送線路25C,25D、基板内ビア26C,26D、及び基板内ビア用のパッド27C,27Dの配置例を示す。
モールド貫通ビア51Aは、下基板5Bに形成されたパッド22Bと上基板3Bに形成されたパッド12Cとを導通し、マイクロ波の信号を伝達する。モールド貫通ビア51B(第1の導電性部材の一例)は、基板内ビア26Cを介して、下基板5B内の例えばGND層5cに接続される。また、モールド貫通ビア51Cは、基板内ビア26Dを介して、例えばGND層5cに接続される。
第1、第2の実施形態と同様、隣接するモールド貫通ビア51A,51Eに対し、モールド貫通ビア51Bは、所定角度(例えば45度)の方向に配置される。
また、モールド貫通ビア51Cと基板内ビア26Dとは、モールド貫通ビア51Bと基板内ビア26Cとの位置関係と入れ替わるように、配置される。即ち、モールド貫通ビア51Bは下基板5Bの端部側に配置され、基板内ビア26Cは下基板5Bの中心部側に配置される。一方、モールド貫通ビア51Cは、下基板5Bの中心部側に配置され、基板内ビア26Dは下基板5Bの端部側に配置される。また、モールド貫通ビア51D,51Eは、下基板5Bの端部側に配置され、例えばGND層5cのGNDパターンに接続される。
また、モジュール1Bでは、例えば、下基板5BにLSI8B,9Bが実装される。例えば、LSI8B,9Bの高さを350μmとすると、モールド貫通ビア51A〜51Eが形成されるモールド部6Bの厚さは、例えば400μm程度必要となる。また、モールド貫通ビア51A〜51Eを成形する際、モールド貫通ビア51A〜51Eの下基板5B側の直径は、上基板3B側の直径よりも小さくなる。
モールド貫通ビア51A〜51Eの直径は、下基板5B側では例えば200μmであり、上基板3B側では例えば400μmである。さらに、モールド貫通ビア51A〜51E用のランドの直径は、モールド貫通ビア51A〜51Eの直径に例えば200μmを加えた値となる。
これに対し、基板内ビア26Cの直径は、例えば100μmであり、基板内ビア26C用のランドは、基板内ビア26Cの直径に例えば100μmを加えた値である。
このように、径の異なる2種類のビア(例えばモールド貫通ビア及び基板内ビア)をずらして配置し、かつ、モールド貫通ビアと基板内ビアとの少なくとも一部を交互に入れ替えて配置することにより、モジュール1Bを小型化できる。
本開示のマイクロ波回路7Bによれば、半田ボールの代わりに、径の異なるビアが多数ある場合でも、基板のクラックの発生を抑制し、モジュール1Bを小型化できる。
ここで、基板間の接続に半田ボールを用いる場合とモールド貫通ビアを用いる場合とにおけるモジュールの製造方法について、概略を説明する。図6(A)及び(B)はモジュールの製造方法の一例を説明する模式図である。
第1及び第2の実施形態に示したように、基板間の接続に半田ボールを用いる場合、図6(A)に示す工程例を経てモジュールは製造される。まず、下基板5Eを用意し、下基板5Eの面に形成されたパッド22Eの上に半田ボール11Eを載置する(工程a)。下基板5Eの上面に、半田ボール11Eを挟むように、上基板3Eを下基板5Eの上に重ね合わせて例えば加熱する(工程b)。次に、樹脂を半田ボール11Eで上基板3Eと下基板5Eの間に形成された隙間に充填し、モールド部を形成する(工程c)。これにより、半田ボール11Eによって、上基板3Eと下基板5Eとが接続される。
一方、基板間の接続にモールド貫通ビアを用いる場合、図6(B)に示す工程例を経てモジュールは製造される。まず、下基板5Gを用意する。例えばパッド22Gが形成された下基板5Gの上面に誘電体層を構成する樹脂モールド部6Gを形成する(工程e)。樹脂モールド部6Gの上に上基板3Gを搭載し、上基板3G及び樹脂モールド部6Gに対してレーザを照射し、ビアの外形に合わせた、上基板3G及び樹脂モールド部6Gの一部を貫通する孔51gを形成する(工程f)。孔51gに導電材料を塗布することにより、モールド貫通ビア51Gを形成し、更にパッド12Gを形成する(工程g)。このように、例えばレーザを用いてモールド貫通ビア51Gを形成することにより、上基板3Gと下基板5Gとが接続される。なお、レーザの照射は、下基板5Gに上基板3Gを貼り合わせる前に行われてもよい。
なお、本開示は、上記実施形態の構成に限られるものではなく、特許請求の範囲で示した機能、または本実施形態の構成が持つ機能が達成できる構成であればどのようなものであっても適用可能である。
例えば、第3の実施形態では、上基板3Bに配線パターンを形成することを例示したが、上基板3Bを用いることなく、モールド部6Bの上に直接、配線パターンを形成してもよい。なお、以上の説明では半田ボールの代わりにビアを用いた例のみを説明したが、半田ボールとビアとを混在して実施してもよいことは言うまでもない。
(本開示の一形態の概要)
本開示の第1のマイクロ波回路は、多層基板である第1基板と、第1基板と対向する第2基板と、第1基板の第1層と第2基板とを電気的に接続する複数の第1の導電性部材と、第1基板の第1層と第1基板の他層と、を電気的に接続し、第1の導電性部材の径よりも短い径を有する複数の第2の導電性部材と、第1の導電性部材と第2の導電性部材とを接続する伝送線路と、を備え、複数の第1の導電性部材及び複数の第2の導電性部材は、第1基板の端部に沿って、交互に配置されている。
また、本開示の第2のマイクロ波回路は、第1のマイクロ波回路であって、複数の第1の導電性部材の一部は、複数の第1基板の端部に沿って配置され、残りの第1の導電性部材は、複数の第1の導電性部材の一部よりも第1基板の中心部側に配置されている。
また、本開示の第3のマイクロ波回路は、第1または2のマイクロ波回路であって、第1の導電性部材は、導電性を有するボールであり、第2の導電性部材は、導電性を有する貫通孔である。
また、本開示の第4のマイクロ波回路は、第1または2のマイクロ波回路であって、第1の導電性部材及び第2の導電性部材は、導電性を有する貫通孔である。
また、本開示の第5のマイクロ波回路は、第1ないし第4のいずれか1つのマイクロ波回路であって、第1基板と第2基板との間に樹脂が充填されたモールド部をさらに備える。
また、本開示の第6のマイクロ波回路は、第1ないし第5のいずれか1つのマイクロ波回路であって、第1基板の第1層と、第1基板と対向する第2基板又は第1基板の他層と、を電気的に接続する第3の導電性部材をさらに備え、第1の導電性部材は、グランド用の導電性部材であり、第3の導電性部材は、信号伝送用の導電性部材であり、第1の導電性部材は、第3の導電性部材よりも第1基板の端部に近接して配置されている。
また、本開示の第7のマイクロ波回路は、第6のマイクロ波回路であって、第3の導電性部材は、第1基板の第1層と、第1基板と対向する第2基板と、を電気的に接続し、第1基板に、第1の信号処理回路が実装され、第2基板に、第2の信号処理回路が実装されている。
本開示は、基板のクラックの発生を抑制し、搭載されるモジュールを小型化できるマイクロ波回路等に有用である。
1,1A,1B モジュール
3,3A,3B,3E,3G 上基板
5,5A,5B,5E,5G 下基板
5a 金属層
5b 誘電体層
5c GND層
6,6A,6B,6E,6G 樹脂モールド
7,7A,7B マイクロ波回路
8,8A,8B,9,9A,9B LSI
11,11A,11B,11C,11E,11G,19 半田ボール
12,12A,12B,12C,12E,12G,22,22A,22B,22C,22E,22G パッド
15,15A,15B,25,25A,25B,25C,25D 伝送線路
16,16A,16B,26,26A,26B,26C,26D 基板内ビア
17,17A,17B,18,27,27A,27B,27C,27D ビア用パッド
31,32 禁止エリア
51A,51B,51C,51D,51E,51G モールド貫通ビア
51g 孔

Claims (6)

  1. 多層基板である第1基板と、
    前記第1基板と対向する第2基板と、
    前記第1基板の第1層と前記第2基板とを電気的に接続する複数の第1の導電性部材と、
    前記第1基板の前記第1層と前記第1基板の他層とを電気的に接続し、前記第1の導電性部材の径よりも短い径を有する複数の第2の導電性部材と、
    前記第1の導電性部材と、前記複数の前記第2の導電性部材のうち前記第1の導電性部材に対応する前記第2の導電性部材とを接続する伝送線路と、
    を備え、
    前記第1の導電性部材及び前記複数の前記第2の導電性部材のうち前記第1の導電性部材に対応しない前記第2の導電性部材は、前記第1基板の端部に沿って、隣接して配置されている、
    前記第1の導電性部材及び前記複数の第2の導電性部材は、導電性を有する貫通孔である、
    マイクロ波回路。
  2. 前記複数の前記第1の導電性部材の一部は、前記第1基板の端部に沿って配置され、残りの第1の導電性部材は、前記複数の前記第1の導電性部材の一部よりも前記第1基板の中心部側に配置された、
    請求項1に記載のマイクロ波回路。
  3. 前記第1の導電性部材は、導電性を有するボールであり、
    前記第2の導電性部材は、導電性を有する貫通孔である、
    請求項1または2に記載のマイクロ波回路。
  4. 前記第1基板と前記第2基板との間に樹脂が充填されたモールド部をさらに備える、
    請求項1ないしのいずれか1項に記載のマイクロ波回路。
  5. 前記第1基板の第1層と、前記第1基板と対向する第2基板又は前記第1基板の他層と、を電気的に接続する第3の導電性部材をさらに備え、
    前記第1の導電性部材は、グランド用の導電性部材であり、
    前記第3の導電性部材は、信号伝送用の導電性部材であり、
    前記第1の導電性部材は、前記第3の導電性部材よりも前記第1基板の端部に近接して配置されている、
    請求項1ないしのいずれか1項に記載のマイクロ波回路。
  6. 前記第3の導電性部材は、前記第1基板の第1層と、前記第1基板と対向する第2基板と、を電気的に接続し、
    前記第1基板に、第1の信号処理回路が実装され、
    前記第2基板に、第2の信号処理回路が実装された、
    請求項に記載のマイクロ波回路。
JP2015523841A 2013-06-25 2014-06-03 マイクロ波回路 Expired - Fee Related JP6375517B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013132928 2013-06-25
JP2013132928 2013-06-25
PCT/JP2014/002933 WO2014208010A1 (ja) 2013-06-25 2014-06-03 マイクロ波回路

Publications (2)

Publication Number Publication Date
JPWO2014208010A1 JPWO2014208010A1 (ja) 2017-02-23
JP6375517B2 true JP6375517B2 (ja) 2018-08-22

Family

ID=52141386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015523841A Expired - Fee Related JP6375517B2 (ja) 2013-06-25 2014-06-03 マイクロ波回路

Country Status (3)

Country Link
US (1) US9601818B2 (ja)
JP (1) JP6375517B2 (ja)
WO (1) WO2014208010A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240096858A1 (en) * 2022-09-15 2024-03-21 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521845B1 (en) * 1997-06-12 2003-02-18 Intel Corporation Thermal spreading enhancements for motherboards using PBGAs
US5929729A (en) * 1997-10-24 1999-07-27 Com Dev Limited Printed lumped element stripline circuit ground-signal-ground structure
US6239385B1 (en) * 1998-02-27 2001-05-29 Agilent Technologies, Inc. Surface mountable coaxial solder interconnect and method
JP3725766B2 (ja) 1999-07-19 2005-12-14 株式会社日立国際電気 キャビティ付きスロットアレーアンテナ
JP4623850B2 (ja) * 2001-03-27 2011-02-02 京セラ株式会社 高周波半導体素子収納用パッケージおよびその実装構造
JP2004047702A (ja) * 2002-07-11 2004-02-12 Toshiba Corp 半導体装置積層モジュール
JP2007103681A (ja) * 2005-10-05 2007-04-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4825529B2 (ja) 2006-02-06 2011-11-30 ルネサスエレクトロニクス株式会社 半導体装置
JP4889359B2 (ja) * 2006-04-14 2012-03-07 ルネサスエレクトロニクス株式会社 電子装置
KR20090027325A (ko) * 2007-09-12 2009-03-17 삼성전자주식회사 반도체 패키지 및 이를 갖는 반도체 모듈
JP4991637B2 (ja) * 2008-06-12 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2010153831A (ja) * 2008-11-25 2010-07-08 Shinko Electric Ind Co Ltd 配線基板、半導体装置、及び半導体素子
JP5107959B2 (ja) 2009-04-09 2012-12-26 ルネサスエレクトロニクス株式会社 基板
JP5143211B2 (ja) * 2009-12-28 2013-02-13 パナソニック株式会社 半導体モジュール
US7915079B1 (en) * 2010-02-04 2011-03-29 Headway Technologies, Inc. Method of manufacturing layered chip package
KR101767108B1 (ko) * 2010-12-15 2017-08-11 삼성전자주식회사 하이브리드 기판을 구비하는 반도체 패키지 및 그 제조방법
JP2012204631A (ja) * 2011-03-25 2012-10-22 Fujitsu Semiconductor Ltd 半導体装置、半導体装置の製造方法及び電子装置
US9842798B2 (en) * 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
JP5372235B2 (ja) 2012-10-04 2013-12-18 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置実装体

Also Published As

Publication number Publication date
US9601818B2 (en) 2017-03-21
JPWO2014208010A1 (ja) 2017-02-23
WO2014208010A1 (ja) 2014-12-31
US20150207197A1 (en) 2015-07-23

Similar Documents

Publication Publication Date Title
EP2548225B1 (en) System-in-package using embedded-die coreless substrates, and processes of forming same
JP2017123459A (ja) プリント回路基板
US10342135B2 (en) Printed circuit board and manufacturing method thereof, and semiconductor package including the printed circuit board
US9198286B2 (en) Circuit board and electronic assembly
US20150282328A1 (en) Communication module
US8633057B2 (en) Semiconductor package and method of fabricating the same
JP6375517B2 (ja) マイクロ波回路
CN112788841A (zh) 组件安装板及包括该组件安装板的电子装置
KR20210054431A (ko) 부품실장 기판 및 이를 포함하는 전자기기
JP2014183085A (ja) マルチチップモジュール用基板、マルチチップモジュール用多層配線基板、マルチチップモジュール及びマルチチップ多層配線モジュール
US7869225B2 (en) Shielding structures for signal paths in electronic devices
US10332826B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6089557B2 (ja) 電子部品モジュール
WO2013001692A1 (ja) 電子装置及びノイズ抑制方法
JP2013110299A (ja) 複合モジュール
JP2013080764A (ja) 回路モジュール
JP5846187B2 (ja) 部品内蔵モジュール
WO2021044675A1 (ja) 基板、基板の製造方法、及び電子機器
CN112996223B (zh) 印刷电路板
JP7302784B2 (ja) インターポーザ及びこれを含むパッケージ構造物
JP2010165991A (ja) 半導体装置
JP2007150181A (ja) 積層型実装構造体
JP2024538384A (ja) 回路基板及びこれを含む半導体パッケージ
CN117596774A (zh) 印刷电路板
JP2016046376A (ja) 高周波モジュール及び高周波モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180625

R151 Written notification of patent or utility model registration

Ref document number: 6375517

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees