JPH09129770A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPH09129770A
JPH09129770A JP7306656A JP30665695A JPH09129770A JP H09129770 A JPH09129770 A JP H09129770A JP 7306656 A JP7306656 A JP 7306656A JP 30665695 A JP30665695 A JP 30665695A JP H09129770 A JPH09129770 A JP H09129770A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
back surface
counterbore
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7306656A
Other languages
English (en)
Inventor
Tomoya Fujinami
智也 藤波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7306656A priority Critical patent/JPH09129770A/ja
Publication of JPH09129770A publication Critical patent/JPH09129770A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】混成集積回路装置を実装する際、実装面に印刷
されているソルダーレジストの厚みのばらつきやチップ
コート樹脂等の熱膨張係数の違い等により反りが発生し
た時でも問題なく実装できるようにする。 【解決手段】混成集積回路装置の実装面にあたる裏面に
おいて、周縁部にある電極部分を除いた裏面に深さが５
０〜２００μｍの平坦性対策用座ぐり８を設ける。裏面
に印刷されているソルダーレジストがなくなり、混成集
積回路装置の電極部とマザーボードが確実にコンタクト
をとることができると共に、チップコート樹脂の熱膨張
係数の違いから下に凸の反りが発生したとしても平坦性
対策用座ぐり８を設けるたことにより下に凸の部分がけ
ずられた構造となり、電極部がマザーボードから浮き上
がることがなくなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路装置に関
し、特にガラスエポキシ基板上に半導体素子を実装し樹
脂封止してなる集積回路装置に関する。
【０００２】
【従来の技術】従来の集積回路装置は、例えば図３に示
すように、ガラスエポキシなどからなる有機基板１上
に、半導体素子２が実装され、樹脂枠３等の樹脂流れ止
めが設けられ、チップコート樹脂４により樹脂封止され
ている。なお、図３には、従来のプラスチックＬＣＣ
（leadless chip carrier;４つの側面に電極パッドを備
えリードピンのない表面実装パッケージ）基板の断面が
模式的に示されており、半導体素子２は有機基板１の表
面側の座ぐり部にマウント樹脂１０を介して実装され基
板端面に電極（端面電極）５を設けた構成とされてい
る。
【０００３】有機基板１の表面にはパターンを覆うため
の表面ソルダーレジスト６と、裏面には基板単体状態で
の反りを防止するために、表面とほぼ同厚の裏面ソルダ
ーレジスト７が印刷されている。
【０００４】ところで、このソルダーレジストの厚みは
ばらつきが大きく、一定の厚みにすることは大変困難で
あった。
【０００５】また、従来の集積回路装置においては、実
装面である裏面には、特にマザーボード実装を配慮した
構造は採られていない。
【０００６】
【発明が解決しようとする課題】上記の如く、従来の集
積回路装置においては、実装面である裏面には、基板単
体状態で反りを防止するため、表面に合わせてほぼ同厚
のソルダーレジストを印刷していた。
【０００７】しかし、このソルダーレジストの厚みは±
４０μｍ前後ばらつくことが多く、特に実装面である裏
面に関して、ソルダーレジストの厚みが電極（端面電極
５）の厚さより厚くなった場合、電極５部がマザーボー
ドと接しないため実装不具合が発生していた。
【０００８】また、チップコート樹脂４量の多い製品等
においては、その熱膨張係数の違い等から、例えば図４
に示すように、下に凸の反り等が発生してしまうことも
あり、実装する際に問題となっていた。
【０００９】従って、本発明は上記従来技術の問題点に
鑑みてなされたものであって、集積回路装置を実装する
際、実装面に印刷されているソルダーレジストの厚みの
ばらつきやチップコート樹脂等の熱膨張係数の違い等に
より反りが発生した時でも、問題なく実装することが可
能な集積回路装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、基板上に半導体素子を搭載し、前記半導
体素子を樹脂封止してなる集積回路装置において、裏面
周縁部の電極部分を除いた所定領域に所定深さの座ぐり
を設けたことを特徴とする集積回路装置を提供する。
【００１１】すなわち、本発明は、実装面である裏面に
ついて、電極部がマザーボードから浮き上がることがな
くなり、確実にコンタクトをとるために平坦性対策用座
ぐりを設けた構造とし、この平坦性対策用座ぐりは集積
回路装置の実装面である裏面の電極部以外に設けるもの
とし、その深さは裏面ソルダーレジストの厚み、及び下
に凸の反り量を考慮して、好ましくは５０〜２００μｍ
程度としたものである。
【００１２】
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に説明する。
【００１３】図１は、本発明の一実施形態に係る混成集
積回路装置の断面を模式的に示す図である。図１におい
て、前記従来技術の説明で参照した図３と同一の要素に
は同一の参照符号が付されている。
【００１４】図１に示すように、本実施形態において
は、有機基板１の実装面にあたる裏面において、裏面ソ
ルダーレジストを全く残さずに、周縁部にある電極５部
分を除いた裏面に、平坦性対策用座ぐり８を設けた構成
としたものである。
【００１５】この平坦性対策用座ぐり８の深さは、ソル
ダーレジストの厚みのばらつき、混成集積回路装置の下
に凸の反り量を考慮して、好ましくは５０〜２００μｍ
程度とする。
【００１６】図２は、図１に示した本実施形態に係る混
成集積回路装置の裏面側の平面図である。周縁部の電極
５部分に沿って裏面ソルダーレジストを全く残さずに外
形とほぼ同じ形に平坦性対策用座ぐり８を入れた構造と
されている。
【００１７】このような構成としたことにより、混成集
積回路装置の実装面である裏面について平坦性を維持で
き、実装性を向上させることができる。
【００１８】なお、上記実施の形態では、混成集積回路
装置を例に説明したが、本発明はこれに限定されるもの
でなく、例えば論理ＬＳＩ、メモリ等各種半導体素子を
実装封止する装置に適用可能である。さらに上記実施の
形態では、一例として、４つの側面すべてから電極パッ
ドが出ているプラスチック・リードレス・チップ・キャ
リア（plastic leadless chip carrier）について説明
したが、本発明はこれに限定されるものでなく、例えば
４つの側面からリード・ピンが出ているプラスチック・
リード付きチップ・キャリア（plastic leaded chip ca
rrier）等に対しても適用できることは勿論である。
【００１９】
【発明の効果】以上説明したように、本発明に係る集積
回路装置において、実装面である裏面に好ましくは５０
〜２００μｍの深さの平坦性対策用座ぐりを設けるた構
成としたことにより、ソルダーレジストがなくなり、集
積回路装置の電極部とマザーボードが確実にコンタクト
をとることができる。
【００２０】また、本発明によれば、チップコート樹脂
の熱膨張係数の違い等から下に凸の反りが発生したとし
ても、裏面に平坦性対策用座ぐりを設けることで、下に
凸の部分がけずられた構造となるため、電極部がマザー
ボードから浮き上がることがなくなる。
【図面の簡単な説明】
【図１】本発明の一実施形態の断面を模式的に示す図で
ある。
【図２】本発明の一実施形態の裏面の平面図である。
【図３】従来例の断面を模式的に示す図である。
【図４】従来例における不具合を模式的に示す図であ
る。
【符号の説明】
１ 有機基板 ２ 半導体素子 ３ 樹脂枠 ４ チップ樹脂 ５ 端面電極 ６ 表面ソルダーレジスト ７ 裏面ソルダーレジスト ８ 平坦性対策用座ぐり ９ ボンディングワイヤー １０ マウント樹脂

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】基板上に半導体素子を搭載し、前記半導体
    素子を樹脂封止してなる集積回路装置において、 裏面周縁部の電極部分を除いた所定領域に所定深さの座
    ぐりを設けたことを特徴とする集積回路装置。
  2. 【請求項２】基板裏面に設けられたソルダーレジストを
    残さずに、裏面周縁部の電極部分を除いた裏面に所定深
    さの座ぐりを設けたことを特徴とする請求項１記載の集
    積回路装置。
  3. 【請求項３】前記裏面の座ぐりの深さを、基板に設けら
    れる裏面ソルダーレジストの厚みのばらつき、及び下側
    の凸の反り量を考慮した値としたことを特徴とする請求
    項１記載の集積回路装置。
  4. 【請求項４】前記基板がガラスエポキシ等の有機基板か
    らなることを特徴とする請求項１〜３のいずれか一に記
    載の集積回路装置。
  5. 【請求項５】前記裏面の座ぐりの深さを約５０〜２００
    μｍとしたことを特徴とする請求項３記載の集積回路装
    置。
JP7306656A 1995-10-31 1995-10-31 集積回路装置 Pending JPH09129770A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7306656A JPH09129770A (ja) 1995-10-31 1995-10-31 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7306656A JPH09129770A (ja) 1995-10-31 1995-10-31 集積回路装置

Publications (1)

Publication Number Publication Date
JPH09129770A true JPH09129770A (ja) 1997-05-16

Family

ID=17959747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7306656A Pending JPH09129770A (ja) 1995-10-31 1995-10-31 集積回路装置

Country Status (1)

Country Link
JP (1) JPH09129770A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0880157A2 (en) * 1997-05-19 1998-11-25 Alps Electric Co., Ltd. Electrical part and mounting structure therefor
JP2008071912A (ja) * 2006-09-14 2008-03-27 Matsushita Electric Ind Co Ltd 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513611A (ja) * 1991-07-05 1993-01-22 Nec Corp リードレスチツプキヤリア型ハイブリツドｉｃ
JPH0590441A (ja) * 1991-09-26 1993-04-09 Ibiden Co Ltd リードレスチツプキヤリア
JPH05259306A (ja) * 1992-03-12 1993-10-08 Fujitsu Ltd 半導体装置
JPH05335438A (ja) * 1992-06-04 1993-12-17 Nec Corp リードレスチップキャリア
JPH0611355B2 (ja) * 1986-07-31 1994-02-16 株式会社タカラ 可動部を備えた人形玩具

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611355B2 (ja) * 1986-07-31 1994-02-16 株式会社タカラ 可動部を備えた人形玩具
JPH0513611A (ja) * 1991-07-05 1993-01-22 Nec Corp リードレスチツプキヤリア型ハイブリツドｉｃ
JPH0590441A (ja) * 1991-09-26 1993-04-09 Ibiden Co Ltd リードレスチツプキヤリア
JPH05259306A (ja) * 1992-03-12 1993-10-08 Fujitsu Ltd 半導体装置
JPH05335438A (ja) * 1992-06-04 1993-12-17 Nec Corp リードレスチップキャリア

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0880157A2 (en) * 1997-05-19 1998-11-25 Alps Electric Co., Ltd. Electrical part and mounting structure therefor
EP0880157A3 (en) * 1997-05-19 1999-05-19 Alps Electric Co., Ltd. Electrical part and mounting structure therefor
JP2008071912A (ja) * 2006-09-14 2008-03-27 Matsushita Electric Ind Co Ltd 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置

Similar Documents

Publication Publication Date Title
JPH09129770A (ja) 集積回路装置
US6285553B1 (en) Mounting structure for an LSI
US6908790B2 (en) Chip carrier film, method of manufacturing the chip carrier film and liquid crystal display using the chip carrier film
JPH11176886A (ja) 反り防止膜付きｔａｂテープ
US7449770B2 (en) Substrate with slot
JPH05299535A (ja) 半導体装置
JPH0936275A (ja) 表面実装型半導体装置の製造方法
US6717274B2 (en) Semiconductor device having a warp preventing sheet
JPH03157959A (ja) 実装構造及び製造方法
JPH03161958A (ja) プラスチックピングリッドアレイ型半導体パッケージ構造
JPH0645763A (ja) 印刷配線板
JPH07249707A (ja) 半導体パッケージ
JP2505359Y2 (ja) 半導体搭載用基板
KR100524480B1 (ko) 테이프캐리어패키지
KR940008645Y1 (ko) 멀티 칩 모듈
JPH11186438A (ja) 半導体装置
JPH09205118A (ja) 樹脂フィルムを基板とする回路パターン間の寸法安定化方法
JPH1187410A (ja) 半導体装置
JPH01215054A (ja) 半導体装置
JP2552511B2 (ja) 外装面を有するプリント配線板
JPH04252057A (ja) 混成集積回路
JP3918566B2 (ja) 半導体装置及びその製造方法
JPH0722535A (ja) 半導体装置
JPH03278565A (ja) 混成集積回路装置
JPH0846135A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980804