JPH0513611A - リードレスチツプキヤリア型ハイブリツドｉｃ - Google Patents
リードレスチツプキヤリア型ハイブリツドｉｃInfo
- Publication number
- JPH0513611A JPH0513611A JP16482491A JP16482491A JPH0513611A JP H0513611 A JPH0513611 A JP H0513611A JP 16482491 A JP16482491 A JP 16482491A JP 16482491 A JP16482491 A JP 16482491A JP H0513611 A JPH0513611 A JP H0513611A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- throughhole
- type hybrid
- pattern
- chip carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【構成】基板の裏面に凹部１１を有して、表面の孤立パ
ターン７に設けたスルーホール８が、この凹部１１につ
ながるという構造を有している。 【効果】マルチチップ構成のＬＣＣ型ハイブリッドＩＣ
が容易に実現できる効果を有する。又、裏面の大部分を
凹部とすることで基板の周囲が上方にソリを持つ場合に
対して、ソリ量の削減効果も得られる。
ターン７に設けたスルーホール８が、この凹部１１につ
ながるという構造を有している。 【効果】マルチチップ構成のＬＣＣ型ハイブリッドＩＣ
が容易に実現できる効果を有する。又、裏面の大部分を
凹部とすることで基板の周囲が上方にソリを持つ場合に
対して、ソリ量の削減効果も得られる。
Description
【０００１】
【産業上の利用分野】本発明は、リードレスチップキャ
リア型ハイブリッドＩＣに関し、特にその基板構造に関
する。
リア型ハイブリッドＩＣに関し、特にその基板構造に関
する。
【０００２】
【従来の技術】ガラスエポキシ等の有機系配線基板に半
導体ＩＣ等をワイヤボンディングするにはボンディング
パッドの表面にメッキ処理を施す必要がある。一般にＣ
ｕの下地にＮｉを５〜１０μさらにＡｕを０．３〜１μ
程度メッキ処理を行なう。メッキ法としてはワイヤボン
ディングの信頼性維持の為に、電解メッキ法が要求され
る。
導体ＩＣ等をワイヤボンディングするにはボンディング
パッドの表面にメッキ処理を施す必要がある。一般にＣ
ｕの下地にＮｉを５〜１０μさらにＡｕを０．３〜１μ
程度メッキ処理を行なう。メッキ法としてはワイヤボン
ディングの信頼性維持の為に、電解メッキ法が要求され
る。
【０００３】従って、配線パターンはメッキ用に外部に
引き出すパターンが必要であり一般にメッキ線と呼ばれ
る。ＬＣＣの場合図４に示すように全周に側面スルーホ
ール２を有する為に、スルーホールピッチが狭い場合に
は、内部の孤立パターンのメッキ線を引き出すことがで
きない。したがって、ＬＣＣはシングルチップパッケー
ジに限定されている。数少ないマルチチップの例として
は、各チップの端子を全部単独に引き出せるような特殊
な場合がある。
引き出すパターンが必要であり一般にメッキ線と呼ばれ
る。ＬＣＣの場合図４に示すように全周に側面スルーホ
ール２を有する為に、スルーホールピッチが狭い場合に
は、内部の孤立パターンのメッキ線を引き出すことがで
きない。したがって、ＬＣＣはシングルチップパッケー
ジに限定されている。数少ないマルチチップの例として
は、各チップの端子を全部単独に引き出せるような特殊
な場合がある。
【０００４】
【発明が解決しようとする課題】上述したように、ＬＣ
Ｃでは内部の孤立パターンのメッキ線が引き出せないの
で、マルチチップ化が困難であった。
Ｃでは内部の孤立パターンのメッキ線が引き出せないの
で、マルチチップ化が困難であった。
【０００５】従って、本発明の目的は、マルチチップ化
が容易に実現できるリードレスチップキャリア型ハイブ
リッドＩＣを提供することにある。
が容易に実現できるリードレスチップキャリア型ハイブ
リッドＩＣを提供することにある。
【０００６】
【課題を解決するための手段】本発明のＬＣＣは、基板
の裏面に凹部を有していて、表面の孤立パターンに設け
たスルーホールが、この凹部につながるという構造を有
している。
の裏面に凹部を有していて、表面の孤立パターンに設け
たスルーホールが、この凹部につながるという構造を有
している。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のＬＣＣ型ハイブリッドＩ
Ｃの断面図であり、図２に示すＡ−Ａ間の断面図であ
る。プリント基板１はＬＳＩチップ５搭載側に、配線パ
ターン４と孤立パターン７を有している。配線パターン
４は側面スルーホール２を介して端子電極３と接続して
おり、孤立パターン７にはメッキ用スルーホール８が設
けてある。凹部１１はメッキ用スルーホールを含む範囲
に形成されている。凹部は０．１〜０．５ｍｍの深さに
設定される。通常１．５ｍｍ径のドリルでシーリング加
工して形成される。
る。図１は本発明の一実施例のＬＣＣ型ハイブリッドＩ
Ｃの断面図であり、図２に示すＡ−Ａ間の断面図であ
る。プリント基板１はＬＳＩチップ５搭載側に、配線パ
ターン４と孤立パターン７を有している。配線パターン
４は側面スルーホール２を介して端子電極３と接続して
おり、孤立パターン７にはメッキ用スルーホール８が設
けてある。凹部１１はメッキ用スルーホールを含む範囲
に形成されている。凹部は０．１〜０．５ｍｍの深さに
設定される。通常１．５ｍｍ径のドリルでシーリング加
工して形成される。
【０００８】組立ては、ＬＳＩチップ５を搭載し、ホン
ディングワイヤ６でワイヤボンディングし樹脂枠９の内
側にモールド樹脂１０でモールドしてＬＣＣ型ハイブリ
ッドＩＣとなる。
ディングワイヤ６でワイヤボンディングし樹脂枠９の内
側にモールド樹脂１０でモールドしてＬＣＣ型ハイブリ
ッドＩＣとなる。
【０００９】図２は図１を矢印Ｂの方向から見た平面図
であり端子電極３がプリント基板１の全周に亘って配置
されていることがわかる。孤立パターン７はＬＳＩチッ
プ５ａと５ｂの配線のためにあり、端子電極３には接続
されないので、メッキ用スルーホール８を通じて裏面で
端子電極のどれかと接続し、メッキ完了後、シーリング
により凹部１１を形成する際に切断される。
であり端子電極３がプリント基板１の全周に亘って配置
されていることがわかる。孤立パターン７はＬＳＩチッ
プ５ａと５ｂの配線のためにあり、端子電極３には接続
されないので、メッキ用スルーホール８を通じて裏面で
端子電極のどれかと接続し、メッキ完了後、シーリング
により凹部１１を形成する際に切断される。
【００１０】図３は他の実施例の平面図を示す。複数の
メッキ用スルーホール８に対して、それぞれドリル加工
でメッキ線カットを行っている。したがって、基板裏面
の凹部が複数箇所になっている。
メッキ用スルーホール８に対して、それぞれドリル加工
でメッキ線カットを行っている。したがって、基板裏面
の凹部が複数箇所になっている。
【００１１】
【発明の効果】以上説明したように本発明は、孤立パタ
ーンのメッキ用にスルーホールで裏面に引き出して、シ
ーリング加工を施しているので、マルチチップ構成のＬ
ＣＣ型ハイブリッドＩＣが容易に実現できる加工を有す
る。
ーンのメッキ用にスルーホールで裏面に引き出して、シ
ーリング加工を施しているので、マルチチップ構成のＬ
ＣＣ型ハイブリッドＩＣが容易に実現できる加工を有す
る。
【００１２】又、裏面の大部分を凹部とすることで基板
の周囲が上方にソリを持つ場合に対して、ソリ量の削減
効果も得られる。
の周囲が上方にソリを持つ場合に対して、ソリ量の削減
効果も得られる。
【図１】本発明の一実施例の断面図である。
【図２】図１の矢印Ｂから見た平面図である。
【図３】第２の実施例のＢ方向からの平面図である。
【図４】従来例のＡ方向の平面図である。
１ プリント基板 ２ 側面スルーホール ３ 端子電極 ４ 配線パターン ５ ＬＳＩチップ又は複合抵抗チップ ６ ボンディングワイヤ ７ 孤立パターン ８ メッキ用スルーホール ９ 樹脂枠 １０ モールド樹脂 １１ 凹部 ３１ 凹部
Claims (1)
- 【特許請求の範囲】 【請求項１】 側面スレーホールを有し、複数の半導体
ＩＣ及び複合抵抗チップをワイヤボンディング法にて実
装及び接続しモールドして成るリードレスチップキャリ
ア型ハイブリッドＩＣにおいて、外部端子に接続されて
いない孤立配線パターンに配線基板裏面凹部につながる
スルーホールを有することを特徴とするリードレスチッ
プキャリア型ハイブリッドＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16482491A JP2927053B2 (ja) | 1991-07-05 | 1991-07-05 | リードレスチップキャリア型ハイブリッドｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16482491A JP2927053B2 (ja) | 1991-07-05 | 1991-07-05 | リードレスチップキャリア型ハイブリッドｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0513611A true JPH0513611A (ja) | 1993-01-22 |
| JP2927053B2 JP2927053B2 (ja) | 1999-07-28 |
Family
ID=15800616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16482491A Expired - Lifetime JP2927053B2 (ja) | 1991-07-05 | 1991-07-05 | リードレスチップキャリア型ハイブリッドｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2927053B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878571A (ja) * | 1994-08-31 | 1996-03-22 | Akita Nippon Denki Kk | 半導体装置及びその製造方法 |
| JPH09129770A (ja) * | 1995-10-31 | 1997-05-16 | Nec Corp | 集積回路装置 |
| US5962917A (en) * | 1997-03-31 | 1999-10-05 | Nec Corporation | Semiconductor device package having end-face halved through-holes and inside-area through-holes |
| US7208826B2 (en) * | 2000-07-05 | 2007-04-24 | Sanyo Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2017191845A (ja) * | 2016-04-13 | 2017-10-19 | 株式会社ジェイデバイス | 半導体装置及び半導体装置の製造方法 |
| EP1949770B1 (en) * | 2005-11-09 | 2018-12-12 | Koninklijke Philips N.V. | Method of manufacturing a package carrier for enclosing at least one microelectronic element and method of manufacturing a diagnostic device |
| CN109121457A (zh) * | 2016-03-24 | 2019-01-01 | 三电汽车部件株式会社 | 电子电路装置及包括该电子电路装置的逆变器一体型电动压缩机 |
-
1991
- 1991-07-05 JP JP16482491A patent/JP2927053B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878571A (ja) * | 1994-08-31 | 1996-03-22 | Akita Nippon Denki Kk | 半導体装置及びその製造方法 |
| JPH09129770A (ja) * | 1995-10-31 | 1997-05-16 | Nec Corp | 集積回路装置 |
| US5962917A (en) * | 1997-03-31 | 1999-10-05 | Nec Corporation | Semiconductor device package having end-face halved through-holes and inside-area through-holes |
| US7208826B2 (en) * | 2000-07-05 | 2007-04-24 | Sanyo Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| EP1949770B1 (en) * | 2005-11-09 | 2018-12-12 | Koninklijke Philips N.V. | Method of manufacturing a package carrier for enclosing at least one microelectronic element and method of manufacturing a diagnostic device |
| CN109121457A (zh) * | 2016-03-24 | 2019-01-01 | 三电汽车部件株式会社 | 电子电路装置及包括该电子电路装置的逆变器一体型电动压缩机 |
| CN109121457B (zh) * | 2016-03-24 | 2020-09-22 | 三电汽车部件株式会社 | 电子电路装置及包括该电子电路装置的逆变器一体型电动压缩机 |
| JP2017191845A (ja) * | 2016-04-13 | 2017-10-19 | 株式会社ジェイデバイス | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2927053B2 (ja) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6664615B1 (en) | Method and apparatus for lead-frame based grid array IC packaging | |
| US6638792B2 (en) | Method for fabricating BOC semiconductor package | |
| US7169651B2 (en) | Process and lead frame for making leadless semiconductor packages | |
| US5508556A (en) | Leaded semiconductor device having accessible power supply pad terminals | |
| US20020158318A1 (en) | Multi-chip module | |
| US6110755A (en) | Method for manufacturing semiconductor device | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| JP2001156251A (ja) | 半導体装置 | |
| US20030146508A1 (en) | Cavity-down ball grid array package with semiconductor chip solder ball | |
| US7307352B2 (en) | Semiconductor package having changed substrate design using special wire bonding | |
| JP2927053B2 (ja) | リードレスチップキャリア型ハイブリッドｉｃ | |
| US6849952B2 (en) | Semiconductor device and its manufacturing method | |
| JPH11354572A (ja) | 半導体チップパッケ―ジ及びその製造方法 | |
| JPS61137335A (ja) | 半導体装置 | |
| JPS63136657A (ja) | 両面実装電子回路ユニツト | |
| JPH05121632A (ja) | 半導体装置 | |
| JPH10209321A (ja) | 半導体集積回路装置 | |
| KR100456482B1 (ko) | 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
| KR20020028473A (ko) | 적층 패키지 | |
| KR100192395B1 (ko) | 다층 패키지 구조 및 제조방법 | |
| KR20030012192A (ko) | 다이 적층형 윈도우 칩 스케일 패키지 | |
| KR100252861B1 (ko) | 적층형 반도체 패키지 및 그의 어셈블리 방법 | |
| JPH0745780A (ja) | 半導体装置用クワッドフラットパッケージ | |
| JP2990120B2 (ja) | 半導体装置 | |
| JP2000269376A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990413 |