JP2001007529A - 多層プリント配線板及び多層プリント配線板の製造方法、半導体チップ及び半導体チップの製造方法 - Google Patents

多層プリント配線板及び多層プリント配線板の製造方法、半導体チップ及び半導体チップの製造方法

Info

Publication number
JP2001007529A
JP2001007529A JP11177244A JP17724499A JP2001007529A JP 2001007529 A JP2001007529 A JP 2001007529A JP 11177244 A JP11177244 A JP 11177244A JP 17724499 A JP17724499 A JP 17724499A JP 2001007529 A JP2001007529 A JP 2001007529A
Authority
JP
Japan
Prior art keywords
plating
wiring
insulating layer
post
plating post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11177244A
Other languages
English (en)
Inventor
Honchin En
本鎮 袁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP11177244A priority Critical patent/JP2001007529A/ja
Publication of JP2001007529A publication Critical patent/JP2001007529A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 平坦に形成することで、接続性、信頼性に優
れた多層プリント配線板及び多層プリント配線板の製造
方法、半導体チップ及び半導体チップの製造方法を提案
する。 【解決手段】 配線40及びめっきポスト42を樹脂絶
縁層46で覆い、該めっきポスト及び樹脂絶縁層46を
研磨した上に、該めっきポスト42を介して上層の配線
140との接続を行っている。さらに上層の配線14
0、めっきポスト140及び樹脂絶縁層146も同様に
形成してある。めっきポストを、配線パターンの上に形
成することにより、高さを均一にし易くなり、基板に凹
凸ができず接続性、信頼性に優れた多層プリント配線板
を得ることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ICチップを載置
するパッケージ基板として用いることのできる多層プリ
ント配線板及び多層プリント配線板の製造方法。更に、
外部基板に直接実装できるように配線を形成した半導体
チップ及び半導体チップの製造方法に関するものであ
る。
【0002】
【従来の技術】従来、ビルドアップ多層プリント配線板
は、例えば、特開平9−130050号に開示される方
法にて製造されている。プリント配線板の導体回路の表
面に無電解めっきやエッチングにより、粗化層を形成さ
せる。その後、ロールーコーターや印刷により層間絶縁
樹脂を塗布、露光、現像して、層間導通のためのバイア
ホール開口部を形成させて、UV硬化、本硬化を経て層
間樹脂絶縁層を形成する。さらにその層間樹脂絶縁層
に、酸や酸化剤などにより粗化処理を施した粗化面にパ
ラジウムなどの触媒を付ける。そして、薄い無電解めっ
き膜を形成し、そのめっき膜上にドライフィルムにてパ
ターンを形成し、電解めっきで厚付けしたのち、アルカ
リでドライフィルムを剥離除去し、エッチングして導体
回路を作り出させる。これを繰り返すことにより、ビル
ドアップ多層プリント配線板が得られる。
【0003】
【発明が解決しようとする課題】しかしながら、層間樹
脂絶縁層に形成されたビアは、多層プリント配線板及び
半導体チップを形成する上では接続性や信頼性に悪影響
を及ぼしている。即ち、窪みの有るビアの上に層間樹脂
絶縁層を配設した際に、ビアの窪みにより層間樹脂絶縁
層に凹部ができる。そのため、基板が平坦にならず、う
ねりができて、断線や剥離を起こし、接続性や密着性が
低下する。
【0004】かかる問題に対応するために、図16に示
すように、ビア60孔内にめっき88を充填して上面を
平坦にするフィルドビアが用いられている。しかしなが
ら、ビア60孔内にめっき88を充填して平坦にするこ
とにおいても、ビア60孔内を埋めるめっき厚の制御が
難しい。そのために、図16に示すように、めっき88
が埋まらないビアが生じ、接続性を低下させていた。
【0005】本発明は、上述した課題を解決するために
なされたものであり、その目的とするところは、平坦に
形成することで、接続性、信頼性に優れた多層プリント
配線板及び多層プリント配線板の製造方法、半導体チッ
プ及び半導体チップの製造方法を提案することにある。
【0006】
【課題を解決するための手段】上記した目的を達成する
ため、請求項1の多層プリント配線板では、めっきによ
り形成した配線の上に、ビアとなるめっきポストを形成
し、該めっきポストを介して上層の配線との接続を行う
ことを技術的特徴とする。
【0007】
【課題を解決するための手段】また、請求項2の多層プ
リント配線板では、めっきにより形成した配線の上に、
ビアとなるめっきポストを形成し、該配線及びめっきポ
ストを樹脂絶縁層で覆い、該めっきポスト及び樹脂絶縁
層を研磨した上に、上層の配線を形成して成ることを技
術的特徴とする。
【0008】さらに、請求項3の多層プリント配線板の
製造方法は、以下の(A)〜(G)の工程を少なくとも
含むことを技術的特徴とする。 (A) 所定パターンのレジストを形成する工程、
(B) 前記所定パターンにめっきを施し配線を形成す
る工程、(C) 前記配線の上に、所定位置に通孔を設
けたレジストを形成する工程、(D) 前記通孔にめっ
きを施しビアとなるめっきポストを形成する工程、
(E) 前記レジストを剥離する工程、(F) 前記配
線及びめっきポストを絶縁層となる樹脂で覆う工程、
(G) 前記絶縁層及びめっきポストの表面を研磨する
工程。
【0009】さらにまた、請求項4の多層プリント配線
板の製造方法では、請求項3において、前記絶縁層及び
めっきポストの表面を研磨する工程において、当該絶縁
層を半硬化させた状態で研磨を行った後、絶縁層を完全
に硬化させることを技術的特徴とする。
【0010】また、請求項5の多層プリント配線板の製
造方法では、請求項3または4において、前記配線及び
めっきポストを形成した後に、当該配線及びめっきポス
トに粗化層を形成することを技術的特徴とする。
【0011】さらに、請求項6の半導体チップでは、め
っきにより形成した配線の上に、ビアとなるめっきポス
トを形成し、該めっきポストを介して上層の配線との接
続を行うことを技術的特徴とする。
【0012】また、請求項7の半導体チップでは、めっ
きにより形成した配線の上に、ビアとなるめっきポスト
を形成し、該配線及びめっきポストを樹脂絶縁層で覆
い、該めっきポスト及び樹脂絶縁層を研磨した上に、上
層の配線を形成して成ることを技術的特徴とする。
【0013】さらに、請求項8の半導体チップの製造方
法は、以下の(A)〜(G)の工程を少なくとも含むこ
とを技術的特徴とする。 (A) 所定パターンのレジストを形成する工程、
(B) 前記所定パターンにめっきを施し配線を形成す
る工程、(C) 前記配線の上に、所定位置に通孔を設
けたレジストを形成する工程、(D) 前記通孔にめっ
きを施しビアとなるめっきポストを形成する工程、
(E) 前記レジストを剥離する工程、(F) 前記配
線及びめっきポストを絶縁層となる樹脂で覆う工程、
(G) 前記絶縁層及びめっきポストの表面を研磨する
工程。
【0014】さらにまた、請求項9の半導体チップの製
造方法では、請求項8において、前記絶縁層及びめっき
ポストの表面を研磨する工程において、当該絶縁層を半
硬化させた状態で研磨を行った後、絶縁層を完全に硬化
させることを技術的特徴とする。
【0015】また、請求項10の半導体チップの製造方
法では、請求項8または9において、前記配線及びめっ
きポストを形成した後に、当該配線及びめっきポストに
粗化層を形成することを技術的特徴とする。
【0016】請求項1及び6の多層プリント配線板、半
導体チップでは、めっきにより形成した配線の上に、ビ
アとなるめっきポストを形成し、該めっきポストを介し
て上層の配線との接続を行う。めっきポストが、配線パ
ターンの上に形成されるので高さを均一にし易く、窪み
ができず、従来ビアの窪みによりできていた層間樹脂絶
縁層の凹部を防ぐことができる。
【0017】請求項2,3及び7,8の多層プリント配
線板、半導体チップの製造方法では、めっきにより形成
した配線の上に、ビアとなるめっきポストを形成し、該
めっきポストを介して上層の配線との接続を行う。これ
により上述したように、従来のビアの窪みによりできる
層間樹脂絶縁層の凹部を防ぐことができる。また、該配
線及びめっきポストを樹脂絶縁層で覆い、該めっきポス
ト及び樹脂絶縁層を研磨した上に、上層の配線を形成す
る。これにより、該めっきポスト及び樹脂絶縁層の表面
の高さが同一平面となり、凹凸のない多層プリント配線
板を形成することができる。
【0018】請求項4,9では、絶縁層及びめっきポス
トの表面を研磨する工程において、当該絶縁層を半硬化
させた状態で研磨を行った後、絶縁層を完全に硬化させ
る。研磨を半硬化状態で行うため、完全に硬化した状態
で行うのと比較して、より容易に行える。
【0019】請求項5,10では、配線及びめっきポス
トを形成した後に、当該配線及びめっきポストに粗化層
を形成する。これにより、該配線及びめっきポストと絶
縁層との密着性を高めることができる。
【0020】
【発明の実施の形態】以下、本発明の実施形態について
図を参照して説明する。先ず、本発明の第1実施形態に
係る多層プリント配線板の構成について図7及び図14
を参照して説明する。図7は該多層プリント配線板20
の縦断面を、図14は図7に示す多層プリント配線板2
0のX−X横断面を示している。ここで、図14中のA
−A断面が図7の切断端面に相当する。図7に示すよう
に、該多層プリント配線板20ではコア基板22の表面
及び裏面にビルドアップ配線層80A、80Bが形成さ
れている。該ビルドアップ配線層80A、80Bは、配
線40及びめっきポスト42の形成された層間樹脂絶縁
層46と、配線140及びめっきポスト142の形成さ
れた層間樹脂絶縁層146と、配線240上に形成され
たソルダーレジスト層70から成る。該ソルダーレジス
ト70の開口部71を介して、配線240に半田バンプ
76が形成されている。
【0021】本実施形態において、配線40及びめっき
ポスト42を樹脂絶縁層46で覆い、該めっきポスト及
び樹脂絶縁層46を研磨した上に、該めっきポストを介
して上層の配線との接続を行っている。さらに上層の配
線140及びめっきポスト140と樹脂絶縁層146も
同様に形成してある。めっきポストを、配線パターンの
上に形成することにより、高さを均一にし易くなり、基
板に凹凸ができず接続性、信頼性に優れた多層プリント
配線板を得ることができる。
【0022】引き続き、該多層プリント配線板20の製
造方法について図1〜図7を参照にして説明する。
【0023】多層プリント配線板の製造方法 (1)厚さ0.1〜1μmの絶縁樹脂基板からなるコア
基板22を出発材料とする(図1の工程(A))。コア
基板22としては、ガラスクロス又はアライミドクロス
にエポキシ、BT(ビスマレイミドトリアジン)、ポリ
イミド、オレフィンを浸漬してなるもの他、ガラスクロ
ス、アライミドクロス等の心材を有さない樹脂、或い
は、補強樹脂層をラミネートした樹脂フィルムを用いる
ことができる。
【0024】(2)次に、コア基板22をドリル削孔
し、基板に通孔を形成する(工程(B))。そして、コ
ア基板22に無電解めっき又はスパッタで金属層34を
形成する(工程(C))。金属層には、Cu、Ni、A
l、Fe、W、Mo、Sn、Co、Cr、Tiの中から
選ばれる1種類以上で形成されるのがよい。この金属層
の厚みは、0.1〜1μm程度であればよい。
【0025】(3)スルーホール26を形成した基板2
2に無電解めっき、エッチング、酸化−還元処理等によ
り、金属層34及びスルーホール26の表面に粗化層2
4を設ける(工程(D))。
【0026】(4)樹脂充填剤調製用の原料組成物を混
合混練して樹脂充填剤28を得る。
【0027】(5)上記(4)で得た樹脂充填剤28
を、調製後24時間以内にスルーホール26内に塗布、充
填する。その後、樹脂充填剤28を乾燥炉で乾燥させる
(図2の工程(E))。
【0028】(6)さらにその上に、所定パターンのレ
ジスト38をドライフィルム又は液体レジストを塗布し
て形成する(工程(F))。そして所定パターンに電解
めっきを施し配線40を形成する(工程(G))。
【0029】(7)その後、レジスト38を溶剤で除去
する(工程(H))。
【0030】(8)次に、該配線40の上に、所定位置
に通孔を設けたレジスト138をドライフィルム又は液
体レジストを塗布し、フォトリソグラフィー又はレーザ
で非貫通孔138aを形成する(図3の工程(I))。
そして該非貫通孔138aに電解めっきを施し、ビアと
なるめっきポスト42を形成する(工程(J))。
【0031】(9)該レジスト138を溶剤で除去する
(工程(K))。
【0032】(10)該金属層34の表面に、ライトエ
ッチング処理を行い、配線40の下部を除き、基板22
表面の金属層34を除去する。その後、粗化を行い粗化
層44を配線及びめっきポスト上に形成する。粗化層4
4は無電解めっきにより形成させるもの(例 Cu−N
i−Pによる合金層により形成させる)、エッチングに
よりって形成させるもの(例 第二銅錯体と有機酸塩と
を配合した液によってスプレーや浸積することでエッチ
ングさせている。)、又は、や酸化―還元処理によるも
のにより形成できる(工程(L))。
【0033】(11)そして、該配線40及びめっきポ
スト42上に層間樹脂絶縁層46を形成する(図4の工
程(M))。層間樹脂絶縁層は、エポキシ、BT、ポリ
イミド、オレフィンなどの樹脂、または熱硬化性樹脂の
他、熱硬化性樹脂と熱可塑性樹脂との混合物を塗布、あ
るいは、これらから成るフィルムを張り付ける。
【0034】(12)次に、該層間樹脂絶縁層46を加
熱して半硬化させた後に該層間樹脂絶縁層46及びめっ
きポスト42をジェットサンダー(砥石を圧縮空気で送
る研磨法)、バフ、ベルトサンダーや研磨剤を用いた鏡
面研磨などで研磨する(工程(N))。この工程によ
り、層間樹脂絶縁層46の表面とめっきポスト42の表
面が同一平面となる。研磨を半硬化状態で行うためと、
完全に硬化した状態で行うのと比較して、より容易に行
うことができる。なお、層間樹脂絶縁層46を完全に硬
化させた後に研磨することも可能である。
【0035】(13)更に、層間樹脂絶縁層46を硬化
した後、その上に、金属層134をめっき又はスパッタ
で形成する(工程(O))。
【0036】(14)その後、前述(6)〜(12)の
工程を繰り返すことにより、上層の層間樹脂絶縁層14
6及び配線140、めっきポスト142、粗化層144
を形成する(工程(P))。
【0037】(15)そして更に、層間樹脂絶縁層14
6の上に、金属層234を無電解めっきで形成する(図
5の工程(Q))。
【0038】(16)前述(6)〜(7)の工程を繰り
返し、層間樹脂絶縁層146上に配線240及び粗化層
244を形成する(工程(R))。
【0039】(17)DMDGに溶解させた60重量%の
クレゾールノボラック型エポキシ樹脂(日本化薬製)の
エポキシ基50%をアクリル化した感光性付与のオリゴマ
ー(分子量4000)を 46.67g、メチルエチルケトンに溶
解させた80重量%のビスフェノールA型エポキシ樹脂
(油化シェル製、エピコート1001)15.0g、イミダゾー
ル硬化剤(四国化成製、2E4MZ-CN)1.6 g、感光性モノ
マーである多価アクリルモノマー(日本化薬製、R604
)3g、同じく多価アクリルモノマー(共栄社化学
製、DPE6A ) 1.5g、分散系消泡剤(サンノプコ社製、
S−65)0.71gを混合し、さらにこの混合物に対して光
開始剤としてのベンゾフェノン(関東化学製)を2g、
光増感剤としてのミヒラーケトン(関東化学製)を 0.2
g加えて、粘度を25℃で 2.0Pa・sに調整したソルダー
レジスト組成物を得る。ソルダーレジスト層としては、
種々の樹脂を使用でき、例えば、ビスフェノールA型エ
ポキシ樹脂、ビスフェノールA型エポキシ樹脂のアクリ
レート、ノボラック型エポキシ樹脂、ノボラック型エポ
キシ樹脂のアクリレートをアミン系硬化剤やイミダゾー
ル硬化剤などで硬化させた樹脂を使用できる。特に、ソ
ルダーレジスト層に開口を設けて半田バンプを形成する
場合には、「ノボラック型エポキシ樹脂もしくはノボラ
ック型エポキシ樹脂のアクリレート」からなり「イミダ
ゾール硬化剤」を硬化剤として含むものが好ましい。
【0040】(18)上記(17)で得られた多層プリ
ント配線板の両面に、上記ソルダーレジスト組成物70
αを20μmの厚さで塗布する(工程(S))。本発明に
おけるソルダーレジスト層の厚さは、5〜40μmがよ
い。薄すぎるとソルダーダムとして機能せず、厚すぎる
と開口しにくくなる上、半田体と接触し半田体に生じる
クラックの原因となるからである。
【0041】(19)次いで、70℃で20分間、80℃で30
分間の乾燥処理を行った後、円パターン(マスクパター
ン)が描画された厚さ5mmのフォトマスクフィルムを密
着させて載置し、1000mJ/cmの紫外線で露光し、DM
TG現像処理する。そしてさらに、80℃で1時間、 100℃
で1時間、 120℃で1時間、 150℃で3時間の条件で加
熱処理し、開口部71を有する(開口径 200μm)ソル
ダーレジスト層70(厚み20μm)を形成する(工程
(T))。
【0042】(20)その後、多層プリント配線板開口
部71から露出しためっきポスト242を塩化ニッケル
2.3 ×10−1mol/l、次亜リン酸ナトリウム2.8 ×
10−1mol/l、クエン酸ナトリウム1.6 ×10−1
ol/l、からなるpH=4.5の無電解ニッケルめっ
き液に、20分間浸漬して、開口部71に厚さ5μmのニ
ッケルめっき層72を形成する(図6の工程(U))。
【0043】(21)ニッケルめっき層の厚みは、0.
5〜20μmで形成されるのがよい。0.5μm未満で
は、半田バンプとニッケルめっき層の接続が取りにくく
なる。また、20μmを超えると開口部に形成した半田
バンプが収まりきれず、剥がれたりすることがある。こ
の中間層は2層以上で形成してもよい。
【0044】(22)さらにシアン化金カリウム7.6 ×
10−3mol/l、塩化アンモニウム1.9 ×10−1mo
l/l、クエン酸ナトリウム1.2 ×10−1mol/l、
次亜リン酸ナトリウム1.7 ×10−1mol/lからなる
無電解金めっき液に80℃の条件で7.5分間浸漬して、
ニッケルめっき層72上に厚さ0.03μmの金めっき層7
4を形成する(工程(V))。上述の例は中間層として
ニッケル、貴金属層を金で形成したものであるが、ニッ
ケル以外に、パラジウム、チタンなどで形成する場合な
どがあり、金以外に銀、白金などがある。また、貴金属
層を2層以上で形成してもよい。例を挙げると置換めっ
き、無電解めっきを経て、金めっき層を0.05μm形
成させるのもよい。
【0045】(23)そして、ソルダーレジスト層70
の開口部71に、半田ペーストを印刷して 200℃でリフ
ローすることにより、半田バンプ(半田体)76を形成
する(図7参照)。
【0046】(第2実施形態)先ず、本発明の第2実施
形態に係る半導体チップの構成について図13及び図1
5を参照して説明する。図13は該半導体チップ50の
縦断面を、図15は図13に示す半導体チップ50のX
−X横断面を示している。ここで、図15中のA−A断
面が図13の切断端面に相当する。図13に示すよう
に、半導体チップ50の下面には、パッシベーション膜
56の開口にジンケード処理されたアルミニウム電極パ
ッド54が形成されている。本実施形態では、パッシベ
ーション膜56の下面にビルドアップ配線層80Aが形
成されている。該ビルドアップ配線層80Aは、配線4
0及びめっきポスト42の形成された層間樹脂絶縁層4
6と、配線140及びめっきポスト142の形成された
層間樹脂絶縁層146と、配線240上に形成されたソ
ルダーレジスト層70から成る。該ソルダーレジスト7
0の開口部71を介して、配線240に半田バンプ76
が形成されている。そして、半導体チップ50の半田バ
ンプ76と基板62のパッド58との接続がとられてい
る。
【0047】本実施形態において、配線40及びめっき
ポスト42を樹脂絶縁層46で覆い、該めっきポスト4
2及び樹脂絶縁層46を研磨した上に、該めっきポスト
42を介して上層の配線140との接続を行う。当該配
線140及びめっきポスト142と樹脂絶縁層146も
同様に形成してある。めっきポストを、配線パターンの
上に形成することにより、高さが均一にし易くなり、凹
凸ができず接続性、信頼性に優れた半導体チップを得る
ことができる。
【0048】引き続き、該半導体チップ50の製造方法
について図8〜図14を参照して、説明する。
【0049】半導体チップの製造方法 (1)始めに、パッシベーション膜56の開口にアルミ
ニウム電極パッド54が形成された半導体チップ50を
出発材料とした。半導体チップ50に形成されたパッシ
ベーション膜56に、無電解めっき又はスパッタで金属
層34を形成する(図8の工程(A))。金属層には、
Cu、Ni、Al、Fe、W、Mo、Sn、Co、C
r、Tiの中から選ばれる1種類以上で形成されるのが
よい。この金属層の厚みは、0.1〜1μm程度であれ
ばよい。
【0050】(2)パッシベーション膜56に形成され
た金属層34に、所定パターンのレジスト38をドライ
フィルム又は液体レジストを塗布して形成する(工程
(B))。そして所定パターンに電解めっきを施し配線
40を形成する(工程(C))。
【0051】(3)その後、レジスト38を溶剤で除去
する(工程(D))。
【0052】(4)次に、該配線40に、レジスト13
8をドライフィルムの貼り付け又は液体レジストのを塗
布でしレジスト138を配設し、フォトリソグラフィー
又はレーザで非貫通孔138aを形成する(図9の工程
(E))。そして該非貫通孔138aに電解めっきを施
し、ビアとなるめっきポスト42を形成する(工程
(F))。
【0053】(5)該レジスト138を溶剤で除去する
(工程(G))。
【0054】(6)該金属層34の表面に、ライトエッ
チング処理を行い、配線40の下部を除き、半導体チッ
プ50表面の金属層34を除去する。その後、粗化を行
い粗化層44を配線及びめっきポスト上に形成する。粗
化層44は無電解めっきにより形成させる(例 Cu−
Ni−Pによる合金層により形成させる)、エッチング
によりって形成させるもの(例 第二銅錯体と有機酸塩
とを配合した液によってスプレーや浸積することでエッ
チングさせている。)、又は、や酸化―還元処理による
ものにより形成できる(工程(H))。
【0055】(7)そして、該配線40及びめっきポス
ト42上に層間樹脂絶縁層46を形成する(図10の工
程(I))。層間樹脂絶縁層は、エポキシ、BT、ポリ
イミド、オレフィンなどの樹脂、または熱硬化性樹脂の
他、熱硬化性樹脂と熱可塑性樹脂との混合物を塗布、あ
るいは、これらから成るフィルムを張り付ける。
【0056】(8)次に、該層間樹脂絶縁層46加熱し
て半硬化させた後に該層間樹脂絶縁層46及びめっきポ
スト42をジェットサンダー(砥石を圧縮空気で送る研
磨法)、バフ、ベルトサンダーや研磨剤を用いた鏡面研
磨などで研磨する(工程(J))。この工程により、層
間樹脂絶縁層46の表面とめっきポスト42の表面が同
一平面となる。研磨を半硬化状態で行うためと、完全に
硬化した状態で行うのと比較して、より容易に行うこと
ができる。
【0057】(9)更に、層間樹脂絶縁層46に、
(1)と同様に無電解めっきで金属層134を形成する
(工程(K))。その上に、所定パターンのレジスト2
38をドライフィルム又は液体レジストを塗布して形成
する(工程(L))。そして所定パターンに電解めっき
を施し、配線142を形成する。
【0058】(10)その後、所定パターンに電解めっ
きを施し、配線142を形成する(図11の工程
(M))。
【0059】(11)前述(3)〜(8)の工程を繰り
返すことにより、上下層の層間樹脂絶縁層146及び配
線140、めっきポスト142、粗化層144を形成す
る(工程(N))。
【0060】(12)更に、前述(2)〜(3)の工程
を繰り返し、層間樹脂絶縁層146上に配線240、粗
化層244を形成する(工程(O))。
【0061】(13)上記(12)で得られた半導体チ
ップに、前記多層プリント配線板で用いたソルダーレジ
スト組成物70αを20μmの厚さで塗布する(工程
(P))。次いで、70℃で20分間、70℃で30分間の乾燥
処理を行った後、円パターン(マスクパターン)が描画
された厚さ5mmのフォトマスクフィルムを密着させて載
置し、1000mJ/cmの紫外線で露光し、DMTG現像処理
する。そしてさらに、80℃で1時間、 100℃で1時間、
120℃で1時間、 150℃で3時間の条件で加熱処理し、
開口部71を有する(開口径 200μm)ソルダーレジス
ト層70(厚み20μm)を形成する(図12の工程
(Q))。
【0062】(14)その後、半導体チップ開口部71
から露出しためっきポスト226を塩化ニッケル2.3 ×
10−1mol/l、次亜リン酸ナトリウム2.8 ×10−1
mol/l、クエン酸ナトリウム1.6 ×10−1mol/
l、からなるpH=4.5の無電解ニッケルめっき液
に、20分間浸漬して、開口部に厚さ5μmのニッケルめ
っき層72を形成する(工程(R))。ニッケルめっき
層の厚みは、0.5〜20μmで形成されるのがよい。
0.5μm未満では、半田バンプとニッケルめっき層の
接続が取りにくくなる。また、20μmを超えると、開
口部に形成した半田バンプが収まりきれず、剥がれたり
することがある。この中間層は2層以上で形成してもよ
い。
【0063】(15)さらにシアン化金カリウム7.6 ×
10−3mol/l、塩化アンモニウム1.9 ×10−1mo
l/l、クエン酸ナトリウム1.2 ×10−1mol/l、
次亜リン酸ナトリウム1.7 ×10−1mol/lからなる
無電解金めっき液に80℃の条件で7.5分間浸漬して、
ニッケルめっき層72上に厚さ0.03μmの金めっき層7
4を形成する(工程(S))。上述の例は中間層として
ニッケル、貴金属層を金で形成したものであるが、ニッ
ケル以外に、パラジウム、チタンなどで形成する場合な
どがあり、金以外に銀、白金などがある。また、貴金属
層を2層以上で形成してもよい。例を挙げると置換めっ
き、無電解めっきを経て、金めっき層を0.05μm形
成させるのもよい。
【0064】(16)そして、ソルダーレジスト層70
の開口部71に、半田ペーストを印刷して 200℃でリフ
ローすることにより、半田バンプ(半田体)76を形成
する(工程(T))。
【0065】(17)半導体チップ50のバンプ44と
基板62のパッド58が対応するように、半導体チップ
50を載置させて、リフローすることにより、半導体チ
ップ50を基板62に取り付ける(図13参照)。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係わる多層プリント配
線板の製造工程図である。
【図2】本発明の第1実施形態に係わる多層プリント配
線板の製造工程図である。
【図3】本発明の第1実施形態に係わる多層プリント配
線板の製造工程図である。
【図4】本発明の第1実施形態に係わる多層プリント配
線板の製造工程図である。
【図5】本発明の第1実施形態に係わる多層プリント配
線板の製造工程図である。
【図6】本発明の第1実施形態に係わる多層プリント配
線板の製造工程図である。
【図7】本発明の第1実施形態に係わる多層プリント配
線板の製造工程図である。
【図8】本発明の第2実施形態に係わる多層プリント配
線板のA−A断面図である。
【図9】本発明の第2実施形態に係わる半導体チップの
製造工程図である。
【図10】本発明の第2実施形態に係わる半導体チップ
の製造工程図である。
【図11】本発明の第2実施形態に係わる半導体チップ
の製造工程図である。
【図12】本発明の第2実施形態に係わる半導体チップ
の製造工程図である。
【図13】本発明の第2実施形態に係わる半導体チップ
のA−A断面図である。
【図14】図14は第1実施形態に係わる多層プリント
配線板のX−X横断面図である。
【図15】図15は第2実施形態に係わる半導体チップ
のX−X横断面図である。
【図16】図16は従来の技術の問題点を示す説明図で
ある。
【符号の説明】
22 コア基板 34 金属層 40 配線 42 めっきポスト 46 層間樹脂絶縁層 44 粗化層 50 半導体チップ 54 アルミニウム電極パッド 56 パッシベーション膜 58 パッド 62 基板 70 ソルダーレジスト 71 開口部 72 ニッケルめっき層 74 金めっき層 76 半田バンプ 77 半田パッド 80A、80B ビルドアップ配線層 134 金属層 140 配線 142 めっきポスト 146 層間樹脂絶縁層 144 粗化層 234 金属層 240 配線

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 めっきにより形成した配線の上に、ビア
    となるめっきポストを形成し、該めっきポストを介して
    上層の配線との接続を行うことを特徴とする多層プリン
    ト配線板。
  2. 【請求項2】 めっきにより形成した配線の上に、ビア
    となるめっきポストを形成し、該配線及びめっきポスト
    を樹脂絶縁層で覆い、該めっきポスト及び樹脂絶縁層を
    研磨した上に、上層の配線を形成して成ることを特徴と
    する多層プリント配線板。
  3. 【請求項3】 少なくとも以下の(A)〜(G)の工程
    を備えることを特徴とする多層プリント配線板の製造方
    法。 (A) 所定パターンのレジストを形成する工程、
    (B) 前記所定パターンにめっきを施し配線を形成す
    る工程、(C) 前記配線の上に、所定位置に通孔を設
    けたレジストを形成する工程、(D) 前記通孔にめっ
    きを施しビアとなるめっきポストを形成する工程、
    (E) 前記レジストを剥離する工程、(F) 前記配
    線及びめっきポストを絶縁層となる樹脂で覆う工程、
    (G) 前記絶縁層及びめっきポストの表面を研磨する
    工程。
  4. 【請求項4】 前記絶縁層及びめっきポストの表面を研
    磨する工程において、当該絶縁層を半硬化させた状態で
    研磨を行った後、絶縁層を完全に硬化させることを特徴
    とする請求項3に記載の多層プリント配線板の製造方
    法。
  5. 【請求項5】 前記配線及びめっきポストを形成した後
    に、当該配線及びめっきポストに粗化層を形成すること
    を特徴とする請求項3又は4に記載の多層プリント配線
    板の製造方法。
  6. 【請求項6】 めっきにより形成した配線の上に、ビア
    となるめっきポストを形成し、該めっきポストを介して
    上層の配線との接続を行うことを特徴とする半導体チッ
    プ。
  7. 【請求項7】 めっきにより形成した配線の上に、ビア
    となるめっきポストを形成し、該配線及びめっきポスト
    を樹脂絶縁層で覆い、該めっきポスト及び樹脂絶縁層を
    研磨した上に、上層の配線を形成して成ることを特徴と
    する半導体チップ。
  8. 【請求項8】 少なくとも以下の(A)〜(G)の工程
    を備えることを特徴とする半導体チップの製造方法。 (A) 所定パターンのレジストを形成する工程、
    (B) 前記所定パターンにめっきを施し配線を形成す
    る工程、(C) 前記配線の上に、所定位置に通孔を設
    けたレジストを形成する工程、(D) 前記通孔にめっ
    きを施しビアとなるめっきポストを形成する工程、
    (E) 前記レジストを剥離する工程、(F) 前記配
    線及びめっきポストを絶縁層となる樹脂で覆う工程、
    (G) 前記絶縁層及びめっきポストの表面を研磨する
    工程。
  9. 【請求項9】 前記絶縁層及びめっきポストの表面を研
    磨する工程において、当該絶縁層を半硬化させた状態で
    研磨を行った後、絶縁層を完全に硬化させることを特徴
    とする請求項8に記載の半導体チップの製造方法。
  10. 【請求項10】 前記配線及びめっきポストを形成した
    後に、当該配線及びめっきポストに粗化層を形成するこ
    とを特徴とする請求項8又は9に記載の半導体チップの
    製造方法。
JP11177244A 1999-06-23 1999-06-23 多層プリント配線板及び多層プリント配線板の製造方法、半導体チップ及び半導体チップの製造方法 Pending JP2001007529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11177244A JP2001007529A (ja) 1999-06-23 1999-06-23 多層プリント配線板及び多層プリント配線板の製造方法、半導体チップ及び半導体チップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11177244A JP2001007529A (ja) 1999-06-23 1999-06-23 多層プリント配線板及び多層プリント配線板の製造方法、半導体チップ及び半導体チップの製造方法

Publications (1)

Publication Number Publication Date
JP2001007529A true JP2001007529A (ja) 2001-01-12

Family

ID=16027683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11177244A Pending JP2001007529A (ja) 1999-06-23 1999-06-23 多層プリント配線板及び多層プリント配線板の製造方法、半導体チップ及び半導体チップの製造方法

Country Status (1)

Country Link
JP (1) JP2001007529A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078249A (ja) * 2001-09-06 2003-03-14 Fujitsu Ten Ltd 多層基板構造
JP2004071946A (ja) * 2002-08-08 2004-03-04 Hitachi Chem Co Ltd 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法
JP2005085921A (ja) * 2003-09-08 2005-03-31 Toppan Printing Co Ltd 多層回路板及びその製造方法
JP2006049819A (ja) * 2004-07-07 2006-02-16 Nec Corp 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
JP2006303364A (ja) * 2005-04-25 2006-11-02 Toppan Printing Co Ltd Bga型多層回路配線板
JP2014082459A (ja) * 2012-10-15 2014-05-08 Samsung Electro-Mechanics Co Ltd 多層プリント回路基板及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5662398A (en) * 1979-10-26 1981-05-28 Nippon Electric Co Method of manufacturing high density multilayer board
JPS63104398A (ja) * 1986-10-21 1988-05-09 日本特殊陶業株式会社 多層配線基板の製造方法
JPH02290095A (ja) * 1989-02-20 1990-11-29 Matsushita Electric Works Ltd 多層配線板の製造方法
JPH06314878A (ja) * 1993-04-30 1994-11-08 Toppan Printing Co Ltd プリント配線板の製造方法
JPH1070369A (ja) * 1996-08-26 1998-03-10 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JPH1174636A (ja) * 1997-08-28 1999-03-16 Ngk Spark Plug Co Ltd 配線基板の製造方法
JPH11145200A (ja) * 1997-11-05 1999-05-28 Kokusai Electric Co Ltd 半導体装置のパッケージとその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5662398A (en) * 1979-10-26 1981-05-28 Nippon Electric Co Method of manufacturing high density multilayer board
JPS63104398A (ja) * 1986-10-21 1988-05-09 日本特殊陶業株式会社 多層配線基板の製造方法
JPH02290095A (ja) * 1989-02-20 1990-11-29 Matsushita Electric Works Ltd 多層配線板の製造方法
JPH06314878A (ja) * 1993-04-30 1994-11-08 Toppan Printing Co Ltd プリント配線板の製造方法
JPH1070369A (ja) * 1996-08-26 1998-03-10 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JPH1174636A (ja) * 1997-08-28 1999-03-16 Ngk Spark Plug Co Ltd 配線基板の製造方法
JPH11145200A (ja) * 1997-11-05 1999-05-28 Kokusai Electric Co Ltd 半導体装置のパッケージとその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078249A (ja) * 2001-09-06 2003-03-14 Fujitsu Ten Ltd 多層基板構造
JP2004071946A (ja) * 2002-08-08 2004-03-04 Hitachi Chem Co Ltd 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法
JP2005085921A (ja) * 2003-09-08 2005-03-31 Toppan Printing Co Ltd 多層回路板及びその製造方法
JP2006049819A (ja) * 2004-07-07 2006-02-16 Nec Corp 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
US7816782B2 (en) 2004-07-07 2010-10-19 Nec Corporation Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
US8198140B2 (en) 2004-07-07 2012-06-12 Nec Corporation Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
JP2006303364A (ja) * 2005-04-25 2006-11-02 Toppan Printing Co Ltd Bga型多層回路配線板
JP2014082459A (ja) * 2012-10-15 2014-05-08 Samsung Electro-Mechanics Co Ltd 多層プリント回路基板及びその製造方法

Similar Documents

Publication Publication Date Title
US6365843B1 (en) Multilayer printed wiring board
JP4270769B2 (ja) 多層プリント配線板の製造方法
JP4108285B2 (ja) 多層プリント配線板の製造方法
JP4945842B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4243922B2 (ja) 多層プリント配線板
JP4968404B2 (ja) プリント配線板
JP2001007529A (ja) 多層プリント配線板及び多層プリント配線板の製造方法、半導体チップ及び半導体チップの製造方法
JP4934900B2 (ja) 多層プリント配線板の製造方法
JP4108270B2 (ja) 多層プリント配線板およびその製造方法
JP2003051650A (ja) プリント配線板、多層プリント配線板およびその製造方法
JP4360737B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2002246504A (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP4282127B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2002271034A (ja) プリント配線板及びプリント配線板の製造方法
JP3126331B2 (ja) パッケージ基板
JP3383759B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP4374683B2 (ja) プリント配線板の製造方法
JP4458716B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4785268B2 (ja) 半導体素子を内蔵した多層プリント配線板
JP3378185B2 (ja) パッケージ基板
JP4017378B2 (ja) 半導体チップおよびその製造方法
JPH1013012A (ja) 半導体パッケージ及び半導体装置
JP4484350B2 (ja) プリント配線板の製造方法
JP4141115B2 (ja) 多層プリント配線板の製造方法
JPH11261232A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081020

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090217