KR20140013711A - 적층형 코어리스 인쇄회로기판 및 그 제조 방법 - Google Patents

적층형 코어리스 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20140013711A
KR20140013711A KR1020120081912A KR20120081912A KR20140013711A KR 20140013711 A KR20140013711 A KR 20140013711A KR 1020120081912 A KR1020120081912 A KR 1020120081912A KR 20120081912 A KR20120081912 A KR 20120081912A KR 20140013711 A KR20140013711 A KR 20140013711A
Authority
KR
South Korea
Prior art keywords
layer
pillar
printed circuit
circuit board
insulating layer
Prior art date
Application number
KR1020120081912A
Other languages
English (en)
Other versions
KR101420499B1 (ko
Inventor
김기환
강명삼
손경진
오융
김다희
유기영
이한울
오상혁
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120081912A priority Critical patent/KR101420499B1/ko
Priority to US13/664,091 priority patent/US20140027156A1/en
Priority to JP2012238698A priority patent/JP2014027250A/ja
Publication of KR20140013711A publication Critical patent/KR20140013711A/ko
Application granted granted Critical
Publication of KR101420499B1 publication Critical patent/KR101420499B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명에 따른 적층형 코어리스 인쇄회로기판의 제조 방법은 (A) 절연판의 일면 또는 양면에 적어도 하나의 동박을 구비한 캐리어 기판을 준비하는 단계, (B) 상기 캐리어 기판의 일면 또는 양면에 코어리스 인쇄회로기판 전구체를 형성하는 단계, (C) 상기 캐리어 기판을 분리하는 단계, (D) 상기 코어리스 인쇄회로기판 전구체에 대해 평탄화 공정을 수행하는 단계, 및 (E) 상기 코어리스 인쇄회로기판 전구체의 평탄한 외부면에 대해 다른 회로층과 다른 필라를 순차적으로 포함한 다른 절연층을 다수 적층하는 단계를 포함한다.

Description

적층형 코어리스 인쇄회로기판 및 그 제조 방법{Multi-layer type coreless substrate and Method of manufacturing the same}
본 발명은 적층형 코어리스 인쇄회로기판 및 그 제조 방법에 관한 것이다.
일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동박으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현하여 절연체로 코팅한 것이다.
최근, 전자산업의 발달에 전자 부품의 고기능화, 경박단소화에 대한 요구가 급증하고 있고, 이에 따라 이러한 전자부품을 탑재하는 인쇄회로기판 또한 고밀도 배선화 및 박판화가 요구되고 있다.
특히, 인쇄회로기판의 박판화에 대응하기 위해서 코어기판을 제거하여 전체적인 두께를 줄이고, 신호처리시간을 단축할 수 있는 코어리스 기판이 주목받고 있다. 코어리스 기판의 경우, 코어기판을 사용하지 않기 때문에 제조공정 중에 지지체 기능을 수행할 수 있는 캐리어 부재가 필요하다. 캐리어 부재 양면에 통상의 기판 제조방법에 따라 회로층 및 절연층을 포함하는 빌드업층을 형성한 후, 캐리어 부재를 제거함으로써, 상부 기판과 하부 기판으로 분리되어 코어리스 기판이 완성된다.
종래의 코어리스 기판의 제조방법은 국내공개특허공보 제 2010-0043547호(2010년 4월 29일 공개)에 기재된 바와 같이 각 빌드업층의 전기적 연결을 위한 비아를 구비하고, 이러한 비아를 형성하기 위한 전단계로 절연층에 개구부를 형성하기 위해 LDA(Laser Direct Ablation) 공법을 수행하였다.
그러나, 이러한 LDA공법은 레이저 스폿 크기의 제한으로 인해, 개구부의 크기가 큰 경우에는 가공 시간이 길어지는 문제점이 있었다.
또한, 종래의 코어리스 기판의 제조방법은 여러 차례 레이저 가공을 수행하여야 하므로, 공정이 복잡하고 비용이 증가하는 문제점이 있었다.
본 발명의 관점은 상기의 문제점을 해소하기 위해 드라이 필름을 이용한 패터닝 공정으로 전기적 연결을 위한 필라를 형성한 절연층을 다수 적층한 적층형 코어리스 인쇄회로기판을 제공하는 데 있다.
본 발명의 다른 관점은 상기의 문제점을 해소하기 위해 전기적 연결을 위한 필라를 포함한 절연층을 다수 적층한 적층형 코어리스 인쇄회로기판의 제조방법을 제공하는 데 있다.
본 발명의 일실시예에 따른 적층형 코어리스 인쇄회로기판은 적어도 하나의 제 1 필라를 포함한 제 1 절연층; 상기 제 1 절연층의 양면 방향으로, 적어도 하나의 회로층과 상기 회로층에 연결된 적어도 하나의 다른 필라를 각각 포함하여 적층 구비된 다수의 절연층; 및 상기 다수의 절연층 중 최외부 절연층에 포함된 필라에 접하여 상기 최외부 절연층의 외부면에 구비된 다수의 최외부 회로층;을 포함하고, 상기 제 1 절연층의 양면 방향으로 각각 형성된 상기 회로층과 다른 필라는 상기 제 1 절연층을 기준으로 서로 대칭 형태로 구비한다.
본 발명의 일실시예에 따른 적층형 코어리스 인쇄회로기판에서 상기 회로층과 다른 필라는 상기 제 1 절연층의 제 1 필라를 기준으로 양면 방향으로 각각 순차적으로 적층되고, 상기 제 1 필라를 기준으로 서로 대칭 형태로 구비한다.
본 발명의 일실시예에 따른 적층형 코어리스 인쇄회로기판에서 상기 최외부 회로층에는 제 1 표면 처리막 또는 제 2 표면 처리막이 형성된다.
본 발명의 일실시예에 따른 적층형 코어리스 인쇄회로기판에서 상기 제 1 표면 처리막은 SR(Solder Resist)을 대신하여, OSP(Organic Solderability Preservative) 처리막, 블랙 옥사이드막, 및 브라운 옥사이드막 중에 어느 하나로 형성된다.
본 발명의 일실시예에 따른 적층형 코어리스 인쇄회로기판에서 상기 제 2 표면 처리막은 금도금막, 전해 금도금막, 무전해 금도금막, 및 무전해 니켈/금도금(ENIG: Electroless Nickel Immersion Gold) 막 중 어느 하나로 형성된다.
또한, 본 발명의 다른 실시예에 따른 적층형 코어리스 인쇄회로기판의 제조 방법은 (A) 절연판의 일면 또는 양면에 적어도 하나의 동박을 구비한 캐리어 기판을 준비하는 단계; (B) 상기 캐리어 기판의 일면 또는 양면에 코어리스 인쇄회로기판 전구체를 형성하는 단계; (C) 상기 캐리어 기판을 분리하는 단계; (D) 상기 코어리스 인쇄회로기판 전구체에 대해 연마 절삭 공정을 수행하는 단계; 및 (E) 상기 코어리스 인쇄회로기판 전구체의 외부면에 대해 다른 회로층과 다른 필라를 순차적으로 포함한 다른 절연층을 다수 적층하는 단계;를 포함한다.
본 발명의 다른 실시예에 따른 적층형 코어리스 인쇄회로기판의 제조 방법은 (F) 상기 다른 절연층 중 최외부 절연층에 최외부 회로층을 형성하는 단계; 및 (G) 상기 최외부 회로층에 제 1 표면 처리막 또는 제 2 표면 처리막을 형성하는 단계;를 더 포함한다.
본 발명의 다른 실시예에 따른 적층형 코어리스 인쇄회로기판의 제조 방법에서 상기 제 1 표면 처리막은 SR(Solder Resist)을 대신하여, OSP(Organic Solderability Preservative) 처리막, 블랙 옥사이드막, 및 브라운 옥사이드막 중에 어느 하나로 형성되고, 상기 제 2 표면 처리막은 금도금막, 전해 금도금막, 무전해 금도금막, 및 무전해 니켈/금도금(ENIG: Electroless Nickel Immersion Gold) 막 중 어느 하나로 형성된다.
본 발명의 다른 실시예에 따른 적층형 코어리스 인쇄회로기판의 제조 방법에서 상기 (B) 단계는 (B-1) 상기 캐리어 기판의 일면 또는 양면에 구비된 제 1 드라이 필름 패턴에 대해 구리를 충진하여 다수의 제 1 필라를 형성하는 단계; (B-2) 상기 제 1 드라이 필름 패턴을 박리하는 단계; (B-3) 상기 캐리어 기판의 일면 또는 양면으로 상기 제 1 필라를 매립하는 제 1 절연층을 형성하는 단계; (B-4) 상기 제 1 필라를 노출하도록, 상기 제 1 절연층에 대해 연마 절삭 공정을 수행하는 단계; (B-5) 상기 제 1 필라를 노출한 상기 제 1 절연층의 외부면에 제 1 회로층 형성용 드라이 필름 패턴을 형성하는 단계; (B-6) 상기 제 1 회로층 형성용 드라이 필름 패턴에 대해 구리를 충진하고 박리하여, 제 1 회로층을 형성하는 단계; (B-7) 상기 제 1 회로층을 구비한 제 1 절연층의 외부면에 제 2 드라이 필름 패턴을 형성하는 단계; (B-8) 상기 제 2 드라이 필름 패턴에 대해 구리를 충진하고 박리하여, 상기 회로층에 연결된 제 2 필라를 형성하는 단계; 및 (B-9) 상기 제 2 필라를 매립하는 제 2 절연층을 형성하는 단계;를 포함한다.
본 발명의 다른 실시예에 따른 적층형 코어리스 인쇄회로기판의 제조 방법에서 상기 (B-1) 단계, 상기 (B-6) 단계, 및 상기 (B-8) 단계는 CVD, PVD, 서브트랙티브법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브법, SAP 및 MSAP 중 어느 하나의 방법으로 상기 구리를 충진한다.
본 발명의 다른 실시예에 따른 적층형 코어리스 인쇄회로기판의 제조 방법에서 상기 (B-1) 단계, 상기 (B-6) 단계, 및 상기 (B-8) 단계는 스퍼터링(sputtering)을 이용하여 상기 구리를 충진한다.
본 발명의 다른 실시예에 따른 적층형 코어리스 인쇄회로기판의 제조 방법은 상기 (C) 단계에서, 상기 캐리어 기판으로 절연판; 상기 절연판의 일면 또는 양면에 적층된 적어도 두 개의 동박; 및 상기 동박 사이에 구비된 이형층;을 포함하고, 상기 이형층을 이용하여 상기 캐리어 기판을 라우팅하여 분리한다.
본 발명의 다른 실시예에 따른 적층형 코어리스 인쇄회로기판의 제조 방법에서 상기 (D) 단계는 벨트 샌더(Belt-sander), 엔드-밀(end-mill), 세라믹 천(ceramic buff), 및 CMP(Chemical Mechanical Polishing) 중 어느 하나를 이용하여 수행된다.
본 발명의 다른 실시예에 따른 적층형 코어리스 인쇄회로기판의 제조 방법에서 상기 (E) 단계는 (E-1) 상기 평탄한 외부면에 상기 다른 회로층을 형성하는 단계; (E-2) 상기 다른 회로층이 구비된 상기 평탄한 외부면에 다른 필라 형성용 드라이 필름 패턴을 형성하는 단계; (E-3) 상기 다른 필라 형성용 드라이 필름 패턴에 구리를 충진하여 상기 다른 회로층에 연결된 상기 다른 필라를 형성하는 단계; (E-4) 상기 다른 필라 형성용 드라이 필름 패턴을 박리하는 단계; (E-5) 상기 다른 필라를 매립하는 상기 다른 절연층을 적층하는 단계; 및 (E-6) 상기 다른 필라를 노출하기 위해 상기 다른 절연층을 연마 절삭하는 단계;를 포함하고, 상기 (E-1) 단계부터 (E-6) 단계를 반복적으로 수행한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고, 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 적층형 코어리스 인쇄회로기판은 다수의 절연층이 적층된 구조 및 적층된 절연층의 전기적 연결을 위한 다수의 필라를 용이하게 구비하여, 제조 비용을 절감하고 회로의 집적도를 향상시킬 수 있는 효과가 있다.
본 발명에 따른 적층형 코어리스 인쇄회로기판의 제조 방법은 캐리어 기판과 드라이 필름 패턴을 이용하여 다수의 필라에 의해 전기적으로 연결되는 회로층을 적층한 코어리스 인쇄회로기판을 용이하게 제조하여, 종래에 레이저를 이용하여 비아를 형성하면서 발생하는 가공 시간과 제조 비용의 문제점을 해소할 수 있는 효과가 있다.
본 발명에 따른 적층형 코어리스 인쇄회로기판의 제조 방법은 캐리어 기판과 드라이 필름 패턴을 이용하여 리드 타임(Lead time)을 감축하고 적층형 코어리스 인쇄회로기판의 생산성을 향상시킬 수 있는 효과가 있다.
본 발명에 따른 적층형 코어리스 인쇄회로기판의 제조 방법은 적층형 코어리스 인쇄회로기판의 전기적 성능(Electrical performance)을 향상시킬 수 있는 효과가 있다.
본 발명에 따른 적층형 코어리스 인쇄회로기판의 제조 방법은 캐리어 기판과 드라이 필름 패턴을 이용하여 휨(warpage)의 발생이 없이 적층형 코어리스 인쇄회로기판을 대량 생산할 수 있는 효과가 있다.
도 1은 본 발명의 제 1 실시예에 따른 적층형 코어리스 인쇄회로기판의 단면도.
도 2a 내지 도 2l은 본 발명의 제 1 실시예에 따른 적층형 코어리스 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도.
도 3a 내지 도 3d는 본 발명의 제 2 실시예에 따른 적층형 코어리스 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 도 1은 본 발명의 제 1 실시예에 따른 적층형 코어리스 인쇄회로기판의 단면도이다. 여기서, 본 발명의 제 1 실시예에 따른 적층형 코어리스 인쇄회로기판은 예컨대 4개의 절연층과 5개의 회로층을 갖는 구조로 구현하여 설명한다. 물론, 5개 이상의 회로층을 갖는 적층 구조의 코어리스 인쇄회로기판에도 적용될 수 있다.
본 발명의 제 1 실시예에 따른 적층형 코어리스 인쇄회로기판은 제 1 절연층(120), 상부 제 2 절연층(140), 상부 제 3 절연층(170) 및 하부 제 2 절연층(160)을 구비하고, 제 1 절연층(120)을 기준으로 상부 제 1 회로층(40)과 상부 제 2 회로층(60)이 각각 하부 제 3 회로층(70)과 최하부 회로층(80)에 마주하여 대칭적으로 구비된다.
이러한 제 1 실시예에 따른 적층형 코어리스 인쇄회로기판은 최하부 회로층(80)으로부터 최상부 회로층(90)까지 각각의 회로층을 전기적으로 연결하는 다수의 필라(pillar: 72,22,42,62)를 포함하고, 최하부 회로층(80) 또는 최상부 회로층(90)의 산화 방지 및 솔더링을 향상시키기 위해 SR(Solder Resist)을 대신하여 최하부 회로층(80) 또는 최상부 회로층(90)을 덮는 제 1 표면 처리막(91)을 형성한다.
또한, 제 1 실시예에 따른 적층형 코어리스 인쇄회로기판은 최하부 회로층(80) 또는 최상부 회로층(90)에 대한 전기전도도를 높여 외부소자와의 접속 신뢰성을 향상시키기 위해, 최하부 회로층(80)의 일부 또는 최상부 회로층(90)의 일부에 전기전도성이 높은 금속 재질로 이루어진 제 2 표면 처리막(92)을 더 형성할 수도 있다.
이에 따라, 제 1 실시예에 따른 적층형 코어리스 인쇄회로기판은 회로층을 구비하지 않고 제 1 필라(22) 만을 구비한 제 1 절연층(120)과 같은 적어도 하나의 절연층을 포함할 수 있다. 이러한 제 1 절연층(120)은 코어(core)와 같이 기능하여, 제 1 절연층(120)을 기준으로 상, 하 방향으로 다수의 회로층과 필라가 대칭적으로 구비될 수 있다.
구체적으로, 다수의 회로층(40,60,70,80,90) 또는 필라(22,42,62,72)는 드라이 필름 패턴을 이용하여, 예컨대 CVD(chemical vapor deposition), 스퍼터링(sputtering)과 같은 PVD(Physical Vapor Deposition), 서브트랙티브(Subtractive)법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브(Additive)법, SAP(Semi-Additive Process) 및 MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있다.
제 1 표면 처리막(91)은 OSP(Organic Solderability Preservative) 처리막, 블랙 옥사이드막, 및 브라운 옥사이드막 중에 어느 하나의 막으로 형성될 수 있다. 특히, OSP 처리막은 유기용제형과 수용성으로 구분되어, 유기용제형은 롤 코팅(Roll coating), 스프레이 코팅(Spray coating) 등을 이용하여 최하부 회로층(80) 또는 최상부 회로층(90) 표면에 형성될 수 있고, 수용성은 딥핑(Dipping)공법을 이용하여 형성될 수 있다.
또한, 제 2 표면 처리막(92)은 전기전도성이 높은 금속 재질의 막으로 형성될 수 있고, 예를 들어 금도금막, 전해 금도금막, 무전해 금도금막, 또는 무전해 니켈/금도금(ENIG: Electroless Nickel Immersion Gold) 막으로 형성될 수 있다.
특히, 무전해 니켈/금도금(ENIG) 막은 무전해 도금 공정으로 니켈을 도금한 후, 치환형 금(Imersion gold)를 도금하여 형성할 수 있고, 내열성 및 납땜성이 우수하다는 장점이 있다.
이러한 제 1 표면 처리막(91)과 제 2 표면 처리막(92)은 상기 예들에 한정되는 것은 아니며, HASL(Hot Air Solder Leveling) 또는 그 밖에 모든 도금막을 포함할 수 있다.
이와 같은 본 발명의 제 1 실시예에 따른 적층형 코어리스 인쇄회로기판은 캐리어와 드라이 필름을 이용하여 다수의 절연층이 적층된 구조 및 적층된 절연층의 전기적 연결을 위한 다수의 필라를 용이하게 구비할 수 있다.
따라서, 종래에 레이저를 이용하여 형성된 비아를 대신하여 전기적 연결을 위한 필라를 용이하게 형성하므로, 본 발명의 제 1 실시예에 따른 적층형 코어리스 인쇄회로기판은 제조 비용을 절감하고 회로의 집적도를 향상시킬 수 있다.
이하, 본 발명의 제 1 실시예에 따른 적층형 코어리스 인쇄회로기판의 제조 방법에 대해 도 2a 내지 도 2l을 참조하여 설명한다. 도 2a 내지 도 2l은 본 발명의 제 1 실시예에 따른 적층형 코어리스 인쇄회로기판의 공정 단면도이다.
도 2a에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 적층형 코어리스 인쇄회로기판의 제조 방법은 먼저 캐리어 기판(10)을 마련한다.
캐리어 기판(10)은 예를 들어, 절연판(11)의 일면 또는 양면에 2개의 동박이 적층된 구조로서, 제조 과정의 코어리스 인쇄회로기판을 지지하는 역할을 수행한다. 여기서, 캐리어 기판(10)이 절연판(11) 양면에 2개의 동박이 구비된 형태로 설명하지만, 이에 한정되지 않고 절연판(11) 양면에 각각 2개 이상의 동박이 두께 차이를 갖고 구비될 수도 있다.
구체적으로, 캐리어 기판(10)의 절연판(11)은 수지 재질로서, 예컨대 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필라와 같은 보강재가 함침된 프리프레그가 사용될 수 있다.
이러한 절연판(11)에 대해, 절연판(11)의 상부면에 제 1 상부 동박(12-1) 및 제 2 상부 동박(12-2)을 구비하고, 절연판(11)의 하부면에 제 1 하부 동박(13-1) 및 제 2 하부 동박(13-2)을 구비한다.
선택적으로, 제 1 상부 동박(12-1)과 제 2 상부 동박(12-2) 사이 또는 제 1 하부 동박(13-1)과 제 2 하부 동박(13-2) 사이에는 이형층(release layer)을 구비하여, 후속 공정에서 캐리어 기판(10)의 분리를 용이하게 수행할 수도 있다.
예를 들어, 이형층은 불소계, 실리콘계, 폴리에틸렌테레프탈레이트, 폴리메틸펜텐 및 이들의 조합으로 이루어진 군으로부터 선택되는 고분자 재질의 점착 물질로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
이와 같은 캐리어 기판(10)을 마련한 후, 도 2b에 도시된 바와 같이 캐리어 기판(10)의 양면에 다수의 개구부(21,31)를 갖는 제 1 드라이 필름 패턴(20',30')을 형성한다.
구체적으로, 제 1 드라이 필름 패턴(20',30')을 형성하는 과정은 라미네이터(laminator)를 이용하여, 캐리어 기판(10)의 양면에 드라이 필름을 라미네이션한다.
이후, 드라이 필름을 광에 노출시키는 노광 공정을 통해 드라이 필름을 선택적으로 경화시키고, 현상액으로 경화되지 않은 부분 만을 용해시켜, 도 2b에 도시된 바와 같이 상부 개구부(21)를 갖는 제 1 상부 드라이 필름 패턴(20') 및 하부 개구부(31)를 갖는 제 1 하부 드라이 필름 패턴(30')으로 패터닝될 수 있다.
다수의 개구부(21,31)를 갖는 제 1 드라이 필름 패턴(20',30')을 형성한 후, 예를 들어 CVD, 스퍼터링(sputtering)과 같은 PVD, 서브트랙티브법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브법, SAP 및 MSAP 등의 방법을 이용하여, 상부 개구부(21)와 하부 개구부(31)에 구리를 충진하여 제 1 필라(22)와 제 1 더미 필라(32)를 형성한다.
이후, 제 1 드라이 필름 패턴(20',30')은 박리액에 의한 박리에 의해 제거되어, 도 2c에 도시된 바와 같이 캐리어 기판(10)의 상,하면에 제 1 필라(22)와 제 1 더미 필라(32)를 다수 구비한다. 여기서, 제 1 드라이 필름 패턴(20',30')의 제거를 위한 박리액에는 알칼리금속 수산화물 등이 포함될 수 있다.
캐리어 기판(10)의 상,하면에 제 1 필라(22)와 제 1 더미 필라(32)를 다수 구비한 후, 도 2d에 도시된 바와 같이 제 1 필라(22)와 제 1 더미 필라(32)를 각각 매립하는 제 1 절연층(120)과 제 1 더미 절연층(130)을 형성한다.
제 1 절연층(120)과 제 1 더미 절연층(130)은 예를 들어, 라미네이터(laminator)를 이용하여 미경화 필름 형태로 각각 제 1 필라(22)와 제 1 더미 필라(32)에 압착되어 형성될 수 있다.
이때, 압착과정의 손상을 방지하기 위해, 제 1 절연층(120)과 제 1 더미 절연층(130) 각각의 두께는 제 1 필라(22)와 제 1 더미 필라(32) 각각의 높이보다 두껍게 구비되는 것이 바람직하다.
이후, 제 1 절연층(120)과 제 1 더미 절연층(130) 각각에 대해 연마 절삭 공정을 수행하여, 제 1 필라(22)와 제 1 더미 필라(32) 각각의 면을 노출시킨다.
여기서, 제 1 절연층(120)과 제 1 더미 절연층(130) 각각에 대한 연마 절삭 공정은 예컨대, 벨트 샌더(Belt-sander), 엔드-밀(end-mill), 또는 세라믹 천(ceramic buff)을 이용하거나, 또는 CMP(Chemical Mechanical Polishing) 처리 등을 이용하여 수행될 수 있다.
이와 같은 연마 절삭 공정을 거쳐서 제 1 필라(22)와 제 1 더미 필라(32) 각각의 면을 노출시키면서, 제 1 절연층(120)과 제 1 더미 절연층(130)의 외부면이 평탄화될 수 있다.
제 1 필라(22)와 제 1 더미 필라(32) 각각의 면을 노출시킨 후, 노출된 제 1 필라(22)와 제 1 더미 필라(32) 각각에 대해 제 1 회로층(40) 및 제 1 더미 회로층(50)을 형성한다.
예를 들어, 제 1 회로층(40) 및 제 1 더미 회로층(50)을 형성하는 과정은 제 1 필라(22)와 제 1 더미 필라(32)를 형성하는 과정과 마찬가지로 드라이 필름 패턴에 대해, CVD, 스퍼터링(sputtering)과 같은 PVD, 서브트랙티브법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브법, SAP 및 MSAP 등의 방법들 중 어느 하나의 방법으로 구리를 충진하여 수행할 수 있다.
이후, 도 2e에 도시된 바와 같이, 제 1 회로층(40)이 구비된 제 1 절연층(120)의 상부면과 제 1 더미 회로층(50)이 구비된 제 1 더미 절연층(130)의 하부면에 각각 제 2 상부 드라이 필름 패턴(60') 및 제 2 하부 드라이 필름 패턴(70')을 형성한다.
여기서, 제 2 상부 드라이 필름 패턴(60') 및 제 2 하부 드라이 필름 패턴(70')은 각각 제 2 필라(42) 및 제 2 더미 필라(52)를 형성하기 위한 개구부를 다수 구비한다.
이러한 제 2 상부 드라이 필름 패턴(60') 및 제 2 하부 드라이 필름 패턴(70')에 대해 예컨대, CVD, 스퍼터링(sputtering)과 같은 PVD, 서브트랙티브법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브법, SAP 및 MSAP 등의 방법들 중 어느 하나의 방법으로 구리를 충진하여, 제 2 필라(42) 및 제 2 더미 필라(52)를 형성한다.
이후, 제 2 상부 드라이 필름 패턴(60') 및 제 2 하부 드라이 필름 패턴(70')을 박리하여 제거하면, 도 2f에 도시된 바와 같이 제 1 절연층(120)의 상부 방향으로 제 1 필라(22)에 연결된 제 1 회로층(40), 및 제 2 필라(42)를 구비하고, 제 1 더미 절연층(130)의 하부 방향으로 제 1 더미 필라(32)에 연결된 제 1 더미 회로층(50), 및 제 2 더미 필라(52)를 구비한다.
이어서, 도 2g에 도시된 바와 같이, 제 2 필라(42)와 제 2 더미 필라(52)를 각각 매립하는 상부 제 2 절연층(140)과 제 2 더미 절연층(150)을 형성한다.
상부 제 2 절연층(140)과 제 2 더미 절연층(150)은 예를 들어, 라미네이터를 이용하여 미경화 필름 형태로 각각 제 1 절연층(120)의 상부면 및 제 1 더미 절연층(130)의 하부면에 압착되어, 제 2 필라(42)와 제 2 더미 필라(52)를 각각 매립한다.
이때, 압착과정의 손상을 방지하기 위해, 상부 제 2 절연층(140)과 제 2 더미 절연층(150) 각각의 두께는 제 1 회로층(40)과 제 2 필라(42)의 총 높이 및 제 1 더미 회로층(50)과 제 2 더미 필라(52)의 총 높이보다 두껍게 구비되는 것이 바람직하다.
상부 제 2 절연층(140)과 제 2 더미 절연층(150)을 형성한 후, 도 2h에 도시된 바와 같이 캐리어 기판(10)에 대한 라우팅(routing)을 수행하여, 제 2 상부 동박(12-2)을 포함한 상부 코어리스 인쇄회로 전구체와 제 2 하부 동박(13-2)을 포함한 하부 코어리스 인쇄회로 전구체를 분리한다.
여기서, 상부 코어리스 인쇄회로 전구체와 하부 코어리스 인쇄회로 전구체는 제 1 상부 동박(12-1)과 제 2 상부 동박(12-2) 사이 또는 제 1 하부 동박(13-1)과 제 2 하부 동박(13-2) 사이에 미리 구비된 이형층에 의해 더욱 용이하게 분리될 수도 있다.
이와 같이 분리된 상부 코어리스 인쇄회로 전구체와 하부 코어리스 인쇄회로 전구체 각각에 대해 회로층과 필라를 구비한 절연층을 다수 적층하여 적층 구조의 코어리스 인쇄회로기판을 제조할 수 있다.
이러한 과정을 설명하기 위해 제 2 필라(42)를 포함한 상부 코어리스 인쇄회로 구조체를 선택하여 후속 공정을 설명한다. 물론, 제 2 더미 필라(52)를 포함한 하부 코어리스 인쇄회로 구조체에 대해서도 후술하는 후속 공정이 동일하게 적용될 수 있다.
분리된 상부 코어리스 인쇄회로 구조체에 대해 제 1 절연층(120)과 상부 제 2 절연층(140)을 연마 절삭 공정으로 처리하여, 도 2i에 도시된 바와 같이 제 2 상부 동박(12-2)을 제거하고, 제 1 필라(22)의 하부면과 제 2 필라(42)의 상부면을 외부로 노출하게 한다.
여기서, 제 1 절연층(120)과 상부 제 2 절연층(140)에 대한 연마 절삭 공정은 벨트 샌더, 엔드-밀, 또는 세라믹 천 등을 이용하거나, 또는 CMP(Chemical Mechanical Polishing) 처리 등을 이용하여 수행될 수 있다.
이어서, 도 2j에 도시된 바와 같이, 제 1 필라(22)를 노출한 제 1 절연층(120)의 하부면에 제 3 회로층(70)과 제 4 필라(72)를 순차 형성하고, 제 2 필라(42)를 노출한 상부 제 2 절연층(140)의 상부면에 제 2 회로층(60)과 제 3 필라(62)를 순차 형성한다.
구체적으로, 제 1 절연층(120)의 하부면과 상부 제 2 절연층(140)의 상부면에 드라이 필름(도시하지 않음)을 적층한 후, 노광 및 현상 처리하여 개구부를 다수 갖는 드라이 필름 패턴을 형성한다.
이후, 이러한 드라이 필름 패턴에 대해 예컨대, CVD, 스퍼터링(sputtering)과 같은 PVD, 서브트랙티브법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브법, SAP 및 MSAP 등의 방법들 중 어느 하나의 방법으로 구리를 충진하고 드라이 필름 패턴을 박리하여, 제 1 절연층(120)의 하부면과 상부 제 2 절연층(140)의 상부면 각각에 제 3 회로층(70) 및 제 2 회로층(60)을 형성한다.
이어서, 제 3 회로층(70)이 구비된 제 1 절연층(120)의 하부면 및 제 2 회로층(60)이 구비된 제 2 절연층(160)의 상부면에 각각 제 4 필라 형성용 드라이 필름 패턴 및 제 3 필라 형성용 드라이 필름 패턴을 형성한다.
이러한 제 3 필라 형성용 드라이 필름 패턴과 제 4 필라 형성용 드라이 필름 패턴에 대해 예컨대, CVD, 스퍼터링(sputtering)과 같은 PVD, 서브트랙티브법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브법, SAP 및 MSAP 등의 방법들 중 어느 하나의 방법으로 구리를 충진하고, 제 3 및 제 4 필라 형성용 드라이 필름 패턴을 박리하여, 제 2 회로층(60)에 연결된 제 3 필라(62) 및 제 3 회로층(70)에 연결된 제 4 필라(72)를 형성한다.
제 3 필라(62) 및 제 4 필라(72)를 형성한 후, 도 2k에 도시된 바와 같이 제 3 필라(62)와 제 4 필라(72)를 각각 매립하는 상부 제 3 절연층(170)과 하부 제 2 절연층(160)을 형성한다.
상부 제 3 절연층(170)과 하부 제 2 절연층(160)은 상부 제 2 절연층(140)의 형성방법과 동일하게, 라미네이터(laminator)를 이용하여 미경화 필름 형태의 절연 필름을 각각 제 3 필라(62)와 제 4 필라(72)에 압착한 후에 전술한 연마 절삭 공정으로 형성할 수 있다.
이때, 압착과정의 손상을 방지하기 위해, 상부 제 3 절연층(170)과 하부 제 2 절연층(160) 각각의 두께는 제 3 필라(62)와 제 4 필라(72) 각각의 높이보다 두껍게 구비되어 압착될 수 있다.
이후, 도 2l에 도시된 바와 같이, 연마 절삭 공정으로 제 3 필라(62)의 상부면과 제 4 필라(72)의 상부면을 각각 노출한 상부 제 3 절연층(170)과 하부 제 2 절연층(160)에 대해 최상부 회로층(90)과 최하부 회로층(80)을 형성한다. 여기서, 최상부 회로층(90)과 최하부 회로층(80)은 전술한 회로층의 형성방법과 동일하게, 드라이 필름 패턴에 대해 예컨대, CVD, 스퍼터링(sputtering)과 같은 PVD, 서브트랙티브법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브법, SAP 및 MSAP 등의 방법들 중 어느 하나의 방법으로 구리를 충진하여 형성할 수 있다.
최상부 회로층(90)과 최하부 회로층(80)을 형성한 후, 이러한 최상부 회로층(90)과 최하부 회로층(80)에 제 1 표면 처리막(91) 또는 제 2 표면 처리막(92)을 형성한다.
제 1 표면 처리막(91)은 종래의 SR을 대신하여, 예를 들어 OSP(Organic Solderability Preservative) 처리막, 블랙 옥사이드막, 및 브라운 옥사이드막 중에 어느 하나의 막으로 형성될 수 있다. 여기서, OSP 처리막은 유기용제형과 수용성으로 구분되어, 유기용제형은 롤 코팅(Roll coating), 스프레이 코팅(Spray coating) 등을 이용하여 최하부 회로층(80) 또는 최상부 회로층(90) 표면에 형성될 수 있고, 수용성은 딥핑(Dipping)공법을 이용하여 형성될 수 있다. 또한, 블랙 옥사이드막 또는 브라운 옥사이드막은 구리 재질의 최상부 회로층(90)과 최하부 회로층(80)을 산화 처리하여 형성할 수 있다.
또한, 제 2 표면 처리막(92)은 전기전도성이 높은 금속 재질의 막으로 형성될 수 있고, 예를 들어 금도금막, 전해 금도금막, 무전해 금도금막, 또는 무전해 니켈/금도금(ENIG: Electroless Nickel Immersion Gold) 막으로 형성될 수 있다.
특히, 무전해 니켈/금도금(ENIG) 막은 무전해 도금 공정으로 니켈을 도금한 후, 치환형 금(Imersion gold)를 도금하여 형성할 수 있다.
물론, 이러한 제 1 표면 처리막(91)과 제 2 표면 처리막(92)은 상기 예들에 한정되는 것은 아니며, HASL(Hot Air Solder Leveling) 또는 그 밖에 다른 표면처리층으로 형성될 수 있다.
이와 같은 본 발명의 제 1 실시예에 따른 적층형 코어리스 인쇄회로기판의 제조 방법은 캐리어 기판(10)과 드라이 필름 패턴을 이용하여 다수의 필라에 의해 전기적으로 연결되는 5개의 회로층을 구비한 코어리스 인쇄회로기판을 용이하게 제조하여, 종래에 레이저를 이용하여 비아를 형성하면서 발생하는 가공 시간과 제조 비용의 문제점을 해소할 수 있다.
특히, 본 발명의 제 1 실시예에 따른 적층형 코어리스 인쇄회로기판의 제조 방법은 캐리어 기판(10)과 드라이 필름 패턴을 이용하여 휨(warpage)의 발생이 없이 적층형 코어리스 인쇄회로기판을 대량 생산할 수 있다.
이하, 본 발명의 제 2 실시예에 따른 적층형 코어리스 인쇄회로기판의 제조 방법에 대해 도 3a 내지 도 3d를 참조하여 설명한다. 도 3a 내지 도 3d는 본 발명의 제 2 실시예에 따른 적층형 코어리스 인쇄회로기판의 공정 단면도이다.
여기서, 본 발명의 제 2 실시예에 따른 적층형 코어리스 인쇄회로기판의 제조 방법은 6개의 회로층(351,301,261,271,311,341)과 같은 짝수개의 회로층을 갖는 적층형 코어리스 인쇄회로기판을 제조하는 방법을 설명한다. 이에 따라, 본 발명의 제 2 실시예에 따른 적층형 코어리스 인쇄회로기판의 제조 방법에 대해 본 발명의 제 1 실시예에 따른 적층형 코어리스 인쇄회로기판의 제조 방법과 유사한 부분에 대해서는 생략하여 설명한다.
본 발명의 제 2 실시예에 따른 적층형 코어리스 인쇄회로기판의 제조 방법은 먼저 도 3a에 도시된 바와 같이, 캐리어 기판(10)의 상,하면에 각각 제 1 필라(222)를 매립하는 제 1 절연층(220), 및 제 1 더미 필라(212)를 매립하는 제 1 더미 절연층(210)을 형성한다.
이후, 캐리어 기판(10)에 대한 라우팅(routing)을 수행하여, 도 3b에 도시된 바와 같이 절연판(11)을 기준으로 제 2 상부 동박(12-2)을 포함한 상부 코어리스 인쇄회로 전구체와 제 2 하부 동박(13-2)을 포함한 하부 코어리스 인쇄회로 전구체로 분리한다.
이와 같이 분리된 상부 코어리스 인쇄회로 전구체와 하부 코어리스 인쇄회로 전구체 각각은 회로층이 없이 필라 만이 포함된 절연층 구조의 전구체로서, 짝수개의 회로층을 갖는 적층형 코어리스 인쇄회로기판으로 제조될 수 있다.
이후, 상부 코어리스 인쇄회로 전구체에 대해 제 2 상부 동박(12-2)을 제거하는 연마 절삭 공정을 수행한다. 이러한 연마 절삭 공정에 의해, 제 1 절연층(220)의 양면은 평탄화될 수 있다. 여기서, 제 1 절연층(220)은 이후 공정에서 코어처럼 작용하여, 제 1 절연층(220)을 기준으로 상, 하 방향으로 다수의 회로층과 필라가 대칭적으로 구비된다.
이어서, 제 1 필라(222)를 양면에 노출한 제 1 절연층(220)에 대해 후속 공정으로 제 1 필라(222)의 양면으로 각각 제 1 상부 회로층(261) 및 제 1 하부 회로층(271)을 대칭적으로 형성한다. 물론, 하부 코어리스 인쇄회로 구조체에 대해서도 동일하게 공정이 수행될 수 있다.
이러한 제 1 상부 회로층(261) 및 제 1 하부 회로층(271)에 대해 각각 드라이 필름 패턴을 형성하고, 이런 드라이 필름 패턴에 대해, 예컨대 CVD, 스퍼터링(sputtering)과 같은 PVD, 서브트랙티브법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브법, SAP 및 MSAP 등의 방법들 중 어느 하나의 방법으로 구리를 충진하여, 제 2 상부 필라(262) 및 제 2 하부 필라(272)를 각각 형성한다.
이후, 제 2 상부 필라(262) 및 제 2 하부 필라(272)를 각각 매립하는 제 2 상부 절연층(260)과 제 2 하부 절연층(270)을 형성한다.
이후, 도 3c에 도시된 바와 같이, 제 2 상부 필라(262) 및 제 2 하부 필라(272)를 각각 노출시키도록, 제 2 상부 절연층(260)과 제 2 하부 절연층(270) 각각에 대한 연마 절삭 공정을 수행한다.
이렇게 연마 절삭된 제 2 상부 절연층(260)의 상부면과 제 2 하부 절연층(270)의 하부면 각각에 대해 드라이 필름 패턴을 이용하여 제 2 상부 회로층(301) 및 제 2 하부 회로층(311)을 형성한다.
이와 같은 과정이 반복적으로 수행되어, 도 3d에 도시된 바와 같이 제 1 절연층(220)을 기준으로 제 1 표면 처리막(355) 또는 제 2 표면 처리막(365)을 구비한 최상부 회로층(351)과 최하부 회로층(341)을 포함한 6개의 회로층(351,301,261,271,311,341) 및 4개의 다른 절연층들(260,270,300,310)이 서로 대칭적인 구조를 갖는 제 2 실시예에 따른 적층형 코어리스 인쇄회로기판이 형성될 수 있다.
따라서, 본 발명의 제 2 실시예에 따른 적층형 코어리스 인쇄회로기판의 제조방법은 캐리어 기판(10)과 드라이 필름 패턴을 이용하여, 캐리어 기판(10)의 양면 방향으로 적층 구조의 코어리스 인쇄회로기판 전구체를 형성함으로써, 적층형 코어리스 인쇄회로기판을 대량생산하는 생산 효율성을 향상시킬 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
10: 캐리어 11: 절연판
12: 상부 동박 13: 하부 동박
20', 30': 제 1 드라이 필름 패턴 22: 제 1 필라
32: 제 1 더미 필라 40: 상부 제 1 회로층
42: 제 2 필라 52: 제 2 더미 필라
60: 상부 제 2 회로층 62: 제 3 필라
70: 제 3 회로층 72: 제 4 필라
80: 최하부 회로층 90: 최상부 회로층
91: 제 1 표면 처리막 92: 제 2 표면 처리막
120: 제 1 절연층 130: 제 1 더미 절연층
140: 상부 제 2 절연층 160: 하부 제 2 절연층
170: 상부 제 3 절연층

Claims (20)

  1. 적어도 하나의 제 1 필라를 포함한 제 1 절연층;
    상기 제 1 절연층의 양면 방향으로, 적어도 하나의 회로층과 상기 회로층에 연결된 적어도 하나의 다른 필라를 각각 포함하여 적층 구비된 다수의 절연층; 및
    상기 다수의 절연층 중 최외부 절연층에 포함된 필라에 접하여 상기 최외부 절연층의 외부면에 구비된 다수의 최외부 회로층;
    을 포함하고,
    상기 제 1 절연층의 양면 방향으로 각각 형성된 상기 회로층과 다른 필라는 상기 제 1 절연층을 기준으로 서로 대칭 형태로 구비되는 적층형 코어리스 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 회로층과 다른 필라는 상기 제 1 절연층의 제 1 필라를 기준으로 양면 방향으로 각각 순차적으로 적층되고, 상기 제 1 필라를 기준으로 서로 대칭 형태로 구비되는 적층형 코어리스 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 최외부 회로층에는 제 1 표면 처리막 또는 제 2 표면 처리막이 형성되는 적층형 코어리스 인쇄회로기판.
  4. 청구항 3에 있어서,
    상기 제 1 표면 처리막은 SR(Solder Resist)을 대신하여, OSP(Organic Solderability Preservative) 처리막, 블랙 옥사이드막, 및 브라운 옥사이드막 중에 어느 하나로 형성되는 적층형 코어리스 인쇄회로기판.
  5. 청구항 3에 있어서,
    상기 제 2 표면 처리막은 금도금막, 전해 금도금막, 무전해 금도금막, 및 무전해 니켈/금도금(ENIG: Electroless Nickel Immersion Gold) 막 중 어느 하나로 형성되는 적층형 코어리스 인쇄회로기판.
  6. (A) 절연판의 일면 또는 양면에 적어도 하나의 동박을 구비한 캐리어 기판을 준비하는 단계;
    (B) 상기 캐리어 기판의 일면 또는 양면에 코어리스 인쇄회로기판 전구체를 형성하는 단계;
    (C) 상기 캐리어 기판을 분리하는 단계;
    (D) 상기 코어리스 인쇄회로기판 전구체에 대해 연마 절삭 공정을 수행하는 단계; 및
    (E) 상기 코어리스 인쇄회로기판 전구체의 외부면에 대해 다른 회로층과 다른 필라를 순차적으로 포함한 다른 절연층을 다수 적층하는 단계;
    를 포함하는 적층형 코어리스 인쇄회로기판의 제조방법.
  7. 청구항 6에 있어서,
    (F) 상기 다른 절연층 중 최외부 절연층에 최외부 회로층을 형성하는 단계; 및
    (G) 상기 최외부 회로층에 제 1 표면 처리막 또는 제 2 표면 처리막을 형성하는 단계;
    를 더 포함하는 적층형 코어리스 인쇄회로기판의 제조방법.
  8. 청구항 7에 있어서,
    상기 제 1 표면 처리막은 SR(Solder Resist)을 대신하여, OSP(Organic Solderability Preservative) 처리막, 블랙 옥사이드막, 및 브라운 옥사이드막 중에 어느 하나로 형성되고,
    상기 제 2 표면 처리막은 금도금막, 전해 금도금막, 무전해 금도금막, 및 무전해 니켈/금도금(ENIG: Electroless Nickel Immersion Gold) 막 중 어느 하나로 형성되는 적층형 코어리스 인쇄회로기판의 제조방법.
  9. 청구항 6에 있어서,
    상기 (B) 단계는
    (B-1) 상기 캐리어 기판의 일면 또는 양면에 구비된 제 1 드라이 필름 패턴에 대해 구리를 충진하여 다수의 제 1 필라를 형성하는 단계;
    (B-2) 상기 제 1 드라이 필름 패턴을 박리하는 단계;
    (B-3) 상기 캐리어 기판의 일면 또는 양면으로 상기 제 1 필라를 매립하는 제 1 절연층을 형성하는 단계;
    (B-4) 상기 제 1 필라를 노출하도록, 상기 제 1 절연층에 대해 연마 절삭 공정을 수행하는 단계;
    (B-5) 상기 제 1 필라를 노출한 상기 제 1 절연층의 외부면에 제 1 회로층 형성용 드라이 필름 패턴을 형성하는 단계;
    (B-6) 상기 제 1 회로층 형성용 드라이 필름 패턴에 대해 구리를 충진하고 박리하여, 제 1 회로층을 형성하는 단계;
    (B-7) 상기 제 1 회로층을 구비한 제 1 절연층의 외부면에 제 2 드라이 필름 패턴을 형성하는 단계;
    (B-8) 상기 제 2 드라이 필름 패턴에 대해 구리를 충진하고 박리하여, 상기 회로층에 연결된 제 2 필라를 형성하는 단계; 및
    (B-9) 상기 제 2 필라를 매립하는 제 2 절연층을 형성하는 단계;
    를 포함하는 적층형 코어리스 인쇄회로기판의 제조방법.
  10. 청구항 9에 있어서,
    상기 (B-1) 단계, 상기 (B-6) 단계, 및 상기 (B-8) 단계는 CVD, PVD, 서브트랙티브법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브법, SAP 및 MSAP 중 어느 하나의 방법으로 상기 구리를 충진하는 적층형 코어리스 인쇄회로기판의 제조방법.
  11. 청구항 9에 있어서,
    상기 (B-1) 단계, 상기 (B-6) 단계, 및 상기 (B-8) 단계는 스퍼터링(sputtering)을 이용하여 상기 구리를 충진하는 적층형 코어리스 인쇄회로기판의 제조방법.
  12. 청구항 6에 있어서,
    상기 (B) 단계는
    (B-1) 상기 캐리어 기판의 일면 또는 양면에 구비된 제 1 드라이 필름 패턴에 대해 구리를 충진하여 다수의 제 1 필라를 형성하는 단계;
    (B-2) 상기 제 1 드라이 필름 패턴을 박리하는 단계; 및
    (B-3) 상기 캐리어 기판의 일면 또는 양면으로 상기 제 1 필라를 매립하는 제 1 절연층을 형성하는 단계;
    를 포함하는 적층형 코어리스 인쇄회로기판의 제조방법.
  13. 청구항 12에 있어서,
    상기 (B-1) 단계는 CVD, PVD, 서브트랙티브법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브법, SAP 및 MSAP 중 어느 하나의 방법으로 상기 구리를 충진하는 적층형 코어리스 인쇄회로기판의 제조방법.
  14. 청구항 12에 있어서,
    상기 (B-1) 단계는 스퍼터링(sputtering)을 이용하여 상기 구리를 충진하는 적층형 코어리스 인쇄회로기판의 제조방법.
  15. 청구항 6에 있어서,
    상기 (C) 단계에서,
    상기 캐리어 기판은 절연판; 상기 절연판의 일면 또는 양면에 적층된 적어도 두 개의 동박; 및 상기 동박 사이에 구비된 이형층;을 포함하고,
    상기 이형층을 이용하여 상기 캐리어 기판을 라우팅하여 분리하는 적층형 코어리스 인쇄회로기판의 제조방법.
  16. 청구항 6에 있어서,
    상기 (D) 단계는 벨트 샌더(Belt-sander), 엔드-밀(end-mill), 세라믹 천(ceramic buff), 및 CMP(Chemical Mechanical Polishing) 중 어느 하나를 이용하여 수행되는 적층형 코어리스 인쇄회로기판의 제조방법.
  17. 청구항 6에 있어서,
    상기 (E) 단계는
    (E-1) 상기 평탄한 외부면에 상기 다른 회로층을 형성하는 단계;
    (E-2) 상기 다른 회로층이 구비된 상기 평탄한 외부면에 다른 필라 형성용 드라이 필름 패턴을 형성하는 단계;
    (E-3) 상기 다른 필라 형성용 드라이 필름 패턴에 구리를 충진하여 상기 다른 회로층에 연결된 상기 다른 필라를 형성하는 단계;
    (E-4) 상기 다른 필라 형성용 드라이 필름 패턴을 박리하는 단계;
    (E-5) 상기 다른 필라를 매립하는 상기 다른 절연층을 적층하는 단계; 및
    (E-6) 상기 다른 필라를 노출하기 위해 상기 다른 절연층을 연마 절삭하는 단계;
    를 포함하고,
    상기 (E-1) 단계부터 (E-6) 단계를 반복적으로 수행하는 적층형 코어리스 인쇄회로기판의 제조방법.
  18. 청구항 17에 있어서,
    상기 (E-3) 단계는 CVD, PVD, 서브트랙티브법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브법, SAP 및 MSAP 중 어느 하나의 방법으로 상기 구리를 충진하는 적층형 코어리스 인쇄회로기판의 제조방법.
  19. 청구항 17에 있어서,
    상기 (E-3) 단계는 스퍼터링(sputtering)을 이용하여 상기 구리를 충진하는 적층형 코어리스 인쇄회로기판의 제조방법.
  20. 청구항 17에 있어서,
    상기 (E-6) 단계는 벨트 샌더(Belt-sander), 엔드-밀(end-mill), 세라믹 천(ceramic buff), 및 CMP(Chemical Mechanical Polishing) 중 어느 하나를 이용하여 수행되는 적층형 코어리스 인쇄회로기판의 제조방법.
KR1020120081912A 2012-07-26 2012-07-26 적층형 코어리스 인쇄회로기판 및 그 제조 방법 KR101420499B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120081912A KR101420499B1 (ko) 2012-07-26 2012-07-26 적층형 코어리스 인쇄회로기판 및 그 제조 방법
US13/664,091 US20140027156A1 (en) 2012-07-26 2012-10-30 Multilayer type coreless substrate and method of manufacturing the same
JP2012238698A JP2014027250A (ja) 2012-07-26 2012-10-30 積層型コアレス基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120081912A KR101420499B1 (ko) 2012-07-26 2012-07-26 적층형 코어리스 인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140013711A true KR20140013711A (ko) 2014-02-05
KR101420499B1 KR101420499B1 (ko) 2014-07-16

Family

ID=49993756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120081912A KR101420499B1 (ko) 2012-07-26 2012-07-26 적층형 코어리스 인쇄회로기판 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20140027156A1 (ko)
JP (1) JP2014027250A (ko)
KR (1) KR101420499B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102211741B1 (ko) * 2014-07-21 2021-02-03 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP6932475B2 (ja) * 2015-03-26 2021-09-08 住友ベークライト株式会社 有機樹脂基板の製造方法、有機樹脂基板および半導体装置
US10993333B2 (en) * 2017-07-15 2021-04-27 Sanmina Corporation Methods of manufacturing ultra thin dielectric printed circuit boards with thin laminates
KR102090926B1 (ko) * 2018-02-12 2020-03-20 주식회사 티엘비 임베디드 타입 다층인쇄회로기판 제조 방법
CN112601662B (zh) 2018-08-30 2023-07-07 三菱瓦斯化学株式会社 层叠体、覆金属箔层叠板、进行了图案化的带金属箔的层叠体、具有积层结构的层叠体、印刷电路板、多层无芯基板、其制造方法
CN111867264B (zh) * 2019-04-30 2021-10-22 云谷（固安）科技有限公司 导电线的制造方法、可拉伸显示器件以及可拉伸显示器件的制造方法
JP2019204974A (ja) * 2019-08-21 2019-11-28 住友ベークライト株式会社 有機樹脂基板の製造方法、有機樹脂基板および半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP2007013048A (ja) * 2005-07-04 2007-01-18 Daiwa Kogyo:Kk 多層配線基板の製造方法
JP4332162B2 (ja) * 2006-04-03 2009-09-16 富士通株式会社 配線基板の製造方法
KR100772432B1 (ko) * 2006-08-25 2007-11-01 대덕전자 주식회사 인쇄 회로 기판 제조 방법
KR100894178B1 (ko) * 2007-09-28 2009-04-22 삼성전기주식회사 인쇄회로기판 제조방법
KR101001656B1 (ko) * 2008-08-26 2010-12-15 에스에스씨피 주식회사 광중합형 수지 조성물 및 이를 사용하여 제조되는 광섬유
KR101006619B1 (ko) * 2008-10-20 2011-01-07 삼성전기주식회사 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
TW201041469A (en) * 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same
KR101044105B1 (ko) * 2009-11-16 2011-06-28 삼성전기주식회사 휨 발생 방지를 위한 기판의 제조방법
KR101095130B1 (ko) * 2009-12-01 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20110077403A (ko) * 2009-12-30 2011-07-07 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP2011199077A (ja) * 2010-03-19 2011-10-06 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
KR20120035007A (ko) * 2010-10-04 2012-04-13 삼성전기주식회사 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
JP2014027250A (ja) 2014-02-06
US20140027156A1 (en) 2014-01-30
KR101420499B1 (ko) 2014-07-16

Similar Documents

Publication Publication Date Title
KR101884430B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
KR101420499B1 (ko) 적층형 코어리스 인쇄회로기판 및 그 제조 방법
US10398038B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2011199077A (ja) 多層配線基板の製造方法
KR20030050400A (ko) 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
US20200365313A1 (en) Inductor and method of manufacturing the same
KR20120043649A (ko) 다층 배선기판의 제조방법
US10674608B2 (en) Printed circuit board and manufacturing method thereof
JP2014082441A (ja) 多層型コアレス基板及びその製造方法
KR20140008923A (ko) 코어리스 인쇄회로기판 및 그 제조 방법
TWI519225B (zh) 多層軟性線路結構的製作方法
CN101422091A (zh) 具有电缆部分的多层电路板及其制造方法
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR101115461B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR20140013505A (ko) 인쇄회로기판 및 그 제조 방법
KR101128584B1 (ko) 반도체 패키지용 코어리스 기판 제조 방법과 이를 이용한 코어리스 기판
KR101093173B1 (ko) 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어
JP2018152512A (ja) プリント配線板の製造方法
KR20110030160A (ko) 인쇄회로기판의 제조방법
KR101075478B1 (ko) 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어
KR101088062B1 (ko) 범프를 구비한 스택형 인쇄회로기판 및 제조방법
KR101340349B1 (ko) 패키지 기판 및 이의 제조 방법
KR101905881B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP5409480B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 6