JP2003347474A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器

Info

Publication number
JP2003347474A
JP2003347474A JP2003007277A JP2003007277A JP2003347474A JP 2003347474 A JP2003347474 A JP 2003347474A JP 2003007277 A JP2003007277 A JP 2003007277A JP 2003007277 A JP2003007277 A JP 2003007277A JP 2003347474 A JP2003347474 A JP 2003347474A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
groove
semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003007277A
Other languages
English (en)
Other versions
JP4110390B2 (ja
Inventor
Ikuya Miyazawa
郁也 宮沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003007277A priority Critical patent/JP4110390B2/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to TW092106054A priority patent/TWI282592B/zh
Priority to KR1020037015902A priority patent/KR100552987B1/ko
Priority to EP03710425A priority patent/EP1391924A4/en
Priority to PCT/JP2003/003302 priority patent/WO2003079431A1/ja
Priority to CNB038007061A priority patent/CN1279604C/zh
Priority to US10/703,573 priority patent/US7029937B2/en
Publication of JP2003347474A publication Critical patent/JP2003347474A/ja
Application granted granted Critical
Publication of JP4110390B2 publication Critical patent/JP4110390B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 高品質な貫通電極を形成することにある。 【解決手段】 半導体基板１０に第１の面２０から凹部
２２を形成する。凹部２２の底面及び内壁面に絶縁層２
８を設ける。絶縁層２８の内側に導電部３０を設ける。
半導体基板１０に対するエッチング量が絶縁層２８に対
するエッチング量よりも多くなる性質の第１のエッチャ
ントによって、半導体基板１０の第２の面３８をエッチ
ングし、絶縁層２８にて覆われた状態で導電部３０を突
出させる。導電部３０に残留物を形成することなく少な
くとも絶縁層２８をエッチングする性質の第２のエッチ
ャントによって、絶縁層２８のうち少なくとも凹部２２
の底面に形成された部分をエッチングして導電部３０を
露出させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】３次元的実装形態の半導体装置が開発さ
れている。また、３次元的実装を可能にするため、半導
体チップに貫通電極を形成することが知られている。貫
通電極は、半導体チップから突出するように形成する。
従来知られている貫通電極の形成方法では、貫通電極の
周囲のＳｉからなる部分をエッチングすることで、貫通
電極を突出させていた。その場合、貫通電極の突出部分
がエッチングガスに汚染されないようにすることが難し
かった。
【０００３】本発明は、従来の問題点を解決するもので
あり、その目的は、高品質な貫通電極を形成することに
ある。
【０００４】
【課題を解決するための手段】（１）本発明に係る半導
体装置の製造方法は、（ａ）集積回路が形成された半導
体基板に第１の面から凹部を形成し、（ｂ）前記凹部の
底面及び内壁面に絶縁層を設け、（ｃ）前記絶縁層の内
側に導電部を設け、（ｄ）前記半導体基板に対するエッ
チング量が前記絶縁層に対するエッチング量よりも多く
なる性質の第１のエッチャントによって、前記半導体基
板の前記第１の面とは反対側の第２の面をエッチング
し、前記絶縁層にて覆われた状態で前記導電部を突出さ
せ、（ｅ）前記導電部に残留物を形成することなく少な
くとも前記絶縁層をエッチングする性質の第２のエッチ
ャントによって、前記絶縁層のうち少なくとも前記凹部
の前記底面に形成された部分をエッチングして前記導電
部を露出させることを含む。本発明によれば、（ｄ）工
程で導電部を突出させ、（ｅ）工程で導電部を露出させ
る。こうして、導電部により、半導体基板から突出した
貫通電極を形成することができる。また、（ｅ）工程
で、導電部を絶縁層から露出させるときに、導電部に残
留物を残さないので、高品質の貫通電極を形成すること
ができる。 （２）この半導体装置の製造方法において、前記第１の
エッチャントは、ＳＦ6又はＣＦ4又はＣｌ2ガスであっ
てもよい。 （３）この半導体装置の製造方法において、前記（ｄ）
工程を、ドライエッチング装置を使用して行ってもよ
い。 （４）この半導体装置の製造方法において、前記第１の
エッチャントは、フッ酸及び硝酸の混合液あるいはフッ
酸、硝酸及び酢酸の混合液であってもよい。 （５）この半導体装置の製造方法において、前記第２の
エッチャントは、Ａｒ，ＣＦ4の混合ガス又はＯ２，Ｃ
Ｆ４の混合ガスであってもよい。 （６）この半導体装置の製造方法において、前記（ｅ）
工程を、ドライエッチング装置を使用して行ってもよ
い。 （７）この半導体装置の製造方法において、前記第２の
エッチャントは、フッ酸液又はフッ酸とフッ化アンモニ
ウムの混合液であってもよい。 （８）この半導体装置の製造方法において、前記絶縁層
をＳｉＯ2又はＳｉＮで形成してもよい。 （９）この半導体装置の製造方法において、前記（ｅ）
工程で、前記導電部の外層部もエッチングしてもよい。 （１０）この半導体装置の製造方法において、前記導電
部の前記外層部を、中心部とは異なる材料で形成しても
よい。 （１１）この半導体装置の製造方法において、前記導電
部の前記中心部をＣｕ，Ｗ，ポリシリコンのいずれかで
形成してもよい。 （１２）この半導体装置の製造方法において、前記導電
部の前記外層部の少なくとも一部をＴｉＷ、ＴｉＮまた
はＴａＮで形成してもよい。 （１３）この半導体装置の製造方法において、前記
（ｄ）工程の前に、前記半導体基板の前記第２の面を前
記絶縁層の手前まで研磨することをさらに含んでもよ
い。 （１４）この半導体装置の製造方法において、前記
（ｅ）工程のエッチングは、前記（ｄ）工程のエッチン
グよりも、前記半導体基板に対するエッチング速度が遅
くてもよい。 （１５）この半導体装置の製造方法において、前記半導
体基板は、半導体ウエハであり、複数の前記集積回路が
形成され、それぞれの前記集積回路に対応して前記凹部
を形成し、前記半導体基板を切断することをさらに含ん
でもよい。 （１６）この半導体装置の製造方法において、前記半導
体基板を切断する工程は、前記第１の面に、前記半導体
基板の切断ラインに沿った溝を形成すること、及び、前
記溝がスリットとなるように、前記第２の面から前記溝
の底部を除去すること、を含んでもよい。 （１７）この半導体装置の製造方法において、前記溝を
切削によって形成してもよい。 （１８）この半導体装置の製造方法において、前記溝を
エッチングによって形成してもよい。 （１９）この半導体装置の製造方法において、前記
（ａ）工程で、前記溝を前記凹部と同じプロセスで形成
してもよい。 （２０）この半導体装置の製造方法において、前記溝
を、前記凹部よりも深く形成し、前記半導体基板の前記
第２の面の研磨によって、前記溝の底部を除去してもよ
い。 （２１）この半導体装置の製造方法において、前記
（ｂ）工程で、前記絶縁層を前記溝内にも設けてもよ
い。 （２２）この半導体装置の製造方法において、前記
（ｄ）工程で、前記溝の底部に形成された前記絶縁層
を、前記第２の面から突出させ、前記（ｅ）工程で、前
記第２のエッチャントによって、前記溝の底部に形成さ
れた前記絶縁層をエッチングして除去してもよい。 （２３）この半導体装置の製造方法において、前記溝の
底部を除去する工程を、前記溝内に、前記半導体基板の
材料が露出した状態で行ってもよい。 （２４）この半導体装置の製造方法において、前記
（ｄ）工程で、前記第１のエッチャントによって、前記
半導体基板の一部から構成されてなる前記溝の底部をエ
ッチングして除去してもよい。 （２５）この半導体装置の製造方法において、前記半導
体基板を切断する工程を、切断された複数の半導体チッ
プが脱落しないように、前記半導体基板の前記第１の面
を保持板に貼り付けて行ってもよい。 （２６）この半導体装置の製造方法において、前記溝
を、前記複数の集積回路を有する複数の半導体チップを
区画する領域のみに形成してもよい。 （２７）本発明に係る半導体装置の製造方法は、上記方
法により製造された複数の半導体装置を積層し、前記導
電部を通して電気的接続を図ることを含む。 （２８）本発明に係る半導体装置は、上記方法によって
製造されてなる。 （２９）本発明に係る回路基板は、上記半導体装置が実
装されてなる。 （３０）本発明に係る電子機器は、上記半導体装置を有
する。
【０００５】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。
【０００６】（第１の実施の形態）図１（Ａ）〜図３
（Ｃ）は、本発明を適用した第１の実施の形態に係る半
導体装置の製造方法を説明する図である。本実施の形態
では、半導体基板１０を使用する。図１（Ａ）に示す半
導体基板１０は、半導体ウエハであるが半導体チップで
あってもよい。半導体基板１０には、少なくとも１つの
（半導体ウエハには複数の、半導体チップには１つの）
集積回路（例えばトランジスタやメモリを有する回路）
１２が形成されている。半導体基板１０には、複数の電
極（例えばパッド）１４が形成されている。各電極１４
は、集積回路１２に電気的に接続されている。各電極１
４は、アルミニウムで形成されていてもよい。電極１４
の表面の形状は特に限定されないが矩形であることが多
い。半導体基板１０が半導体ウエハである場合、複数の
半導体チップとなる各領域に、２つ以上（１グループ）
の電極１４が形成される。
【０００７】半導体基板１０には、１層又はそれ以上の
層のパッシベーション膜１６，１８が形成されている。
パッシベーション膜１６，１８は、例えば、ＳｉＯ2、
ＳｉＮ、ポリイミド樹脂などで形成することができる。
図１（Ａ）に示す例では、パッシベーション膜１６上
に、電極１４と、集積回路１２と電極を接続する配線
（図示せず）とが形成されている。また、他のパッシベ
ーション膜１８が電極１４の表面の少なくとも一部を避
けて形成されている。パッシベーション膜１８は、電極
１４の表面を覆って形成した後、その一部をエッチング
して電極１４の一部を露出させてもよい。エッチングに
はドライエッチング及びウェットエッチングのいずれを
適用してもよい。パッシベーション膜１８のエッチング
のときに、電極１４の表面がエッチングされてもよい。
【０００８】本実施の形態では、半導体基板１０に、そ
の第１の面２０から凹部２２（図１（Ｃ）参照）を形成
する。第１の面２０は、電極１４が形成された側の面で
ある。凹部２２は、集積回路１２の素子及び配線を避け
て形成する。図１（Ｂ）に示すように、電極１４に貫通
穴２４を形成してもよい。貫通穴２４の形成には、エッ
チング（ドライエッチング又はウェットエッチング）を
適用してもよい。エッチングは、リソグラフィ工程によ
ってパターニングされたレジスト（図示せず）を形成し
た後に行ってもよい。電極１４の下にパッシベーション
膜１６が形成されている場合、これにも貫通穴２６（図
１（Ｃ）参照）を形成する。電極１４のエッチングがパ
ッシベーション膜１６で止まる場合、貫通穴２６の形成
には、電極１４のエッチングに使用したエッチャントを
別のエッチャントに換えてもよい。その場合、再び、リ
ソグラフィ工程によってパターニングされたレジスト
（図示せず）を形成してもよい。
【０００９】図１（Ｃ）に示すように、貫通穴２４（及
び貫通穴２６）と連通するように、半導体基板１０に凹
部２２を形成する。貫通穴２４（及び貫通穴２６）と凹
部２２を合わせて、凹部ということもできる。凹部２２
の形成にも、エッチング（ドライエッチング又はウェッ
トエッチング）を適用することができる。エッチング
は、リソグラフィ工程によってパターニングされたレジ
スト（図示せず）を形成した後に行ってもよい。あるい
は、凹部２２の形成に、レーザ（例えばＣＯ2レーザ、
ＹＡＧレーザ等）を使用してもよい。レーザは、貫通穴
２４，２６の形成に適用してもよい。一種類のエッチャ
ント又はレーザによって、凹部２２及び貫通穴２４，２
６の形成を連続して行ってもよい。
【００１０】図１（Ｄ）に示すように、凹部２２の内側
に絶縁層２８を形成する。絶縁層２８は、酸化膜であっ
てもよい。例えば、半導体基板１０の基材がＳｉである
場合、絶縁層２８はＳｉＯ2であってもよいしＳｉＮで
あってもよい。絶縁層２８は、凹部２２の底面に形成す
る。絶縁層２８は、凹部２２の内壁面に形成する。ただ
し、絶縁層２８は、凹部２２を埋め込まないように形成
する。すなわち、絶縁層２８によって凹部を形成する。
絶縁層２８は、パッシベーション膜１６の貫通穴２６の
内壁面に形成してもよい。絶縁層２８は、パッシベーシ
ョン膜１８上に形成してもよい。
【００１１】絶縁層２８は、電極１４の貫通穴２４の内
壁面に形成してもよい。絶縁層２８は、電極１４の一部
（例えばその上面）を避けて形成する。電極１４の表面
全体を覆って絶縁層２８を形成し、その一部をエッチン
グ（ドライエッチング又はウェットエッチング）して、
電極１４の一部を露出させてもよい。エッチングは、リ
ソグラフィ工程によってパターニングされたレジスト
（図示せず）を形成した後に行ってもよい。
【００１２】次に、絶縁層２８の内側に導電部３０（図
２（Ｂ）参照）を設ける。導電部３０は、Ｃｕ又はＷな
どで形成してもよい。図２（Ａ）に示すように、導電部
３０の外層部３２を形成した後に、その中心部３４を形
成してもよい。中心部３４は、Ｃｕ，Ｗ，ドープドポリ
シリコン（例えば低温ポリシリコン）のいずれかで形成
することができる。外層部３２は、少なくともバリア層
を含んでもよい。バリア層は、中心部３４又は次に説明
するシード層の材料が、半導体基板１０（例えばＳｉ）
に拡散することを防止するものである。バリア層は、中
心部３４とは異なる材料（例えばＴｉＷ、ＴｉＮ、Ｔａ
Ｎ）で形成してもよい。中心部３４を電解メッキで形成
する場合、外層部３２は、シード層を含んでもよい。シ
ード層は、バリア層を形成した後に形成する。シード層
は、中心部３４と同じ材料（例えばＣｕ）で形成する。
なお、導電部３０（少なくともその中心部３４）は、無
電解メッキやインクジェット方式によって形成してもよ
い。
【００１３】図２（Ｂ）に示すように、外層部３２をパ
ッシベーション膜１８上にも形成した場合、図２（Ｃ）
に示すように、外層部３２のパッシベーション膜１８上
の部分をエッチングする。外層部３２を形成した後、中
心部３４を形成することで、導電部３０を設けることが
できる。導電部３０の一部は、半導体基板１０の凹部２
２内に位置する。凹部２２の内壁面と導電部３０との間
には絶縁層２８が介在するので、両者の電気的な接続が
遮断される。導電部３０は、電極１４と電気的に接続さ
れている。例えば、電極１４の絶縁層２８からの露出部
に導電部３０が接触していてもよい。導電部３０の一部
は、パッシベーション膜１８上に位置していてもよい。
導電部３０は、電極１４の領域内にのみ設けてもよい。
導電部３０は、少なくとも凹部２２の上方で突出してい
てもよい。例えば、導電部３０は、パッシベーション膜
１８より突出していてもよい。
【００１４】なお、変形例として、外層部３２をパッシ
ベーション膜１８上に残した状態で、中心部３４を形成
してもよい。その場合、中心部３４と連続した層がパッ
シベーション膜１８の上方にも形成されるので、その層
はエッチングする。
【００１５】図２（Ｄ）に示すように、導電部３０上
に、ろう材層３６を設けてもよい。ろう材層３６は、例
えばハンダで形成し、軟ろう及び硬ろうのいずれで形成
してもよい。ろう材層３６は、導電部３０以外の領域を
レジストで覆って形成してもよい。以上の工程によっ
て、導電部３０よって又はこれにろう材層３６を加えて
バンプを形成することができる。
【００１６】本実施の形態では、図３（Ａ）に示すよう
に、半導体基板１０の第２の面（第１の面２０とは反対
側の面）３８を、例えば機械研磨・研削及び化学研磨・
研削の少なくとも一つの方法によって削ってもよい。こ
の工程は、凹部２２に形成された絶縁層２８が露出する
手前まで行う。なお、図３（Ａ）に示す工程を省略し
て、次の図３（Ｂ）に示す工程を行ってもよい。
【００１７】図３（Ｂ）に示すように、半導体基板１０
の第２の面３８を、絶縁層２８が露出するようにエッチ
ングする。また、導電部３０（詳しくはその凹部２２内
の部分）が絶縁層２８に覆われた状態で突出するよう
に、半導体基板１０の第２の面３８をエッチングする。
エッチングは、半導体基板（例えばＳｉを基材とす
る。）１０に対するエッチング量が絶縁層（例えばＳｉ
Ｏ2で形成されている。）２８に対するエッチング量よ
りも多くなる性質の第１のエッチャントによって行う。
第１のエッチャントは、ＳＦ6又はＣＦ4又はＣｌ2ガス
であってもよい。エッチングは、ドライエッチング装置
を使用して行ってもよい。あるいは、第１のエッチャン
トは、フッ酸及び硝酸の混合液あるいはフッ酸、硝酸及
び酢酸の混合液であってもよい。
【００１８】図３（Ｃ）に示すように、絶縁層２８のう
ち少なくとも凹部２２の底面に形成された部分をエッチ
ングする。そして、導電部３０を露出させる。導電部３
０の先端面が露出し、導電部３０の先端部の外周面が絶
縁層２８に覆われていてもよい。導電部３０の外層部３
２（例えばバリア層）もエッチングしてよい。エッチン
グは、導電部３０に残留物を形成することなく少なくと
も絶縁層２８をエッチングする性質の第２のエッチャン
トによって行う。第２のエッチャントは、導電部３０の
材料（例えばＣｕ）と反応しない（又は反応が低い）も
のを使用してもよい。第２のエッチャントは、Ａｒ，Ｃ
Ｆ4の混合ガス又はＯ２，ＣＦ４の混合ガスであっても
よい。エッチングは、ドライエッチング装置を使用して
行ってもよい。あるいは、第２のエッチャントは、フッ
酸液又はフッ酸とフッ化アンモニウムの混合液であって
もよい。第２のエッチャントによるエッチングは、第１
のエッチャントによるエッチングよりも、半導体基板１
０に対するエッチング速度が遅くてもよい。
【００１９】なお、図３（Ａ）〜図３（Ｃ）の少なくと
もいずれか１つの工程は、半導体基板１０の第１の面２
０の側に、例えば樹脂層や樹脂テープからなる補強部材
を設けて行ってもよい。
【００２０】以上の工程により、半導体基板１０の第２
の面３８から導電部３０を突出させることができる。突
出した導電部３０は突起電極となる。導電部３０は、第
１及び第２の面２０、３８の貫通電極にもなっている。
本実施の形態によれば、導電部３０を絶縁層２８から露
出させるときに、導電部３０に残留物を残さないので、
高品質の貫通電極を形成することができる。
【００２１】図４に示すように、半導体基板１０が半導
体ウエハである場合、それぞれの集積回路１２（図１
（Ａ）参照）に対応して凹部２２を形成し、半導体基板
１０を切断（例えばダイシング）してもよい。切断に
は、カッタ（例えばダイサ）４０又はレーザ（例えばＣ
Ｏ2レーザ、ＹＡＧレーザ等）を使用してもよい。
【００２２】以上の工程により、半導体装置を製造する
ことができる。また、図５に示すように、上述した方法
により製造した複数の半導体装置を積層し、導電部３０
を通してそれぞれの電気的接続を図ってもよい。本実施
の形態は、このような三次元実装を行うときに効果的で
ある。図５に示す半導体装置は、複数の半導体基板１０
を有する。第１の面２０の方向に最も外側（図５では最
も下）に位置する半導体基板１０は、外部端子（例えば
ハンダボール）４２を有する。外部端子４２は、樹脂層
（例えば応力緩和層）４４上に形成された配線４６上に
設けられている。配線４６は、第１の面２０の側で、導
電部３０に接続されている。
【００２３】図６には、複数の半導体チップが積層され
てなる半導体装置１が実装された回路基板１０００が示
されている。複数の半導体チップは、上述した導電部３
０によって電気的に接続されている。上述した半導体装
置を有する電子機器として、図７にはノート型パーソナ
ルコンピュータ２０００が示され、図８には携帯電話３
０００が示されている。
【００２４】（第２の実施の形態）図９（Ａ）〜図９
（Ｃ）は、本発明を適用した第２の実施の形態に係る半
導体装置の製造方法を説明する図である。本実施の形態
では、半導体基板１０（詳しくはその第１の面２０）に
溝１００を形成する。溝１００は、半導体基板１０の切
断ラインに沿って形成する。溝１００は、切削によって
形成してもよいし、エッチングによって形成してもよ
い。溝１００は、図１（Ｃ）に示す凹部２２を形成する
工程で、凹部２２と同じプロセスで（例えば同時に）形
成してもよい。絶縁層２８を溝１００内に設けてもよ
い。溝１００は、凹部２２とほぼ同じ深さであってもよ
いし、凹部２２よりも深くてもよいし、凹部２２よりも
浅くてもよい。
【００２５】その後、第１の実施の形態で説明した図３
（Ａ）〜図３（Ｃ）に示す工程を行う。図９（Ａ）〜図
９（Ｃ）は、それぞれ、図３（Ａ）〜図３（Ｃ）に示す
工程を行ったときの溝１００付近の構造を示す図であ
る。例えば、図３（Ａ）に示す工程を行って、半導体基
板１０の第２の面３８を絶縁層２８の手前まで研磨する
（図９（Ａ）参照）。また、図３（Ｂ）に示す工程を行
って、図９（Ｂ）に示すように、溝１００の底部に形成
された絶縁層２８を、第２の面３８から突出させる。
【００２６】そして、図３（Ｃ）に示す工程を行って、
図９（Ｃ）に示すように、第２のエッチャントによっ
て、溝１００の底部に形成された絶縁層２８をエッチン
グして除去する。こうして、第２の面から溝１００の底
部が除去され、溝１００がスリット１０２となる。すな
わち、半導体基板１００が、溝１００に沿って切断され
る。
【００２７】本実施の形態によれば、簡単に半導体基板
１０の切断が可能である。また、半導体基板１０の最終
的な切断は、第２のエッチャントによって行うので、チ
ッピングが生じにくい。さらに、本実施の形態では、溝
１００内に絶縁層２８を形成するので、半導体チップは
側面に絶縁層２８を有する。したがって、この半導体チ
ップは、エッジショートが生じにくくなっている。その
他の内容は、第１の実施の形態で説明した内容が該当す
る。
【００２８】（第３の実施の形態）図１０（Ａ）〜図１
０（Ｂ）は、本発明を適用した第３の実施の形態に係る
半導体装置の製造方法を説明する図である。本実施の形
態では、図１０（Ａ）に示すように、溝１００の底部を
除去する工程を、溝１００内に半導体基板１０の材料が
露出した状態で行う。例えば、図１（Ｄ）に示す絶縁層
２８を凹部２２内に形成する工程を行った後に溝１００
を形成してもよいし、絶縁層２８が付着しないように溝
１００内にレジスト等を設けておいてもよいし、溝１０
０内に入り込んだ絶縁層２８を除去してもよい。それ以
外の内容は、第２の実施の形態で説明した内容が該当す
る。
【００２９】本実施の形態では、第１の実施の形態で説
明した図３（Ｂ）の工程を行って、第１のエッチャント
によって、半導体基板１０の一部から構成されてなる溝
１００の底部をエッチングして除去する。こうして、図
１０（Ｂ）に示すように、第２の面から溝１００の底部
が除去され、溝１００がスリット１０２となる。すなわ
ち、半導体基板１００が、溝１００に沿って切断され
る。その他の内容は、第１及び第２の実施の形態で説明
した内容が該当する。
【００３０】（第４の実施の形態）図１１（Ａ）〜図１
１（Ｂ）は、本発明を適用した第４の実施の形態に係る
半導体装置の製造方法を説明する図である。本実施の形
態では、図１１（Ａ）に示すように、溝１１０を、凹部
２２よりも深く形成する。凹部２２よりも深い溝１１０
は、エッチングの性質（幅が大きいほど深く進行する性
質）を利用して容易に形成することができる。
【００３１】そして、図１１（Ｂ）に示すように、半導
体基板１０の第２の面３８の研磨（図３（Ａ）を使用し
た説明参照）によって、溝１１０の底部を除去する。こ
うして、第２の面から溝１１０の底部が除去され、溝１
１０がスリット１１２となる。すなわち、半導体基板１
００が、溝１１０に沿って切断される。その他の内容
は、第１、第２及び第３の実施の形態で説明した内容が
該当する。また、本実施の形態では、溝１１０内に絶縁
層２８が形成された状態で半導体基板１０を切断した
が、半導体基板１０の材料が溝１１０内に露出した状態
で半導体基板１０の切断を行ってもよい。
【００３２】（第５の実施の形態）図１２は、本発明を
適用した第５の実施の形態に係る半導体装置の製造方法
を説明する図である。本実施の形態の内容は、第２から
第４のいずれの実施の形態にも適用することができる。
本実施の形態では、溝１２０を、複数の集積回路１２
（図１（Ａ）参照）を有する複数の半導体チップを区画
する領域のみに形成する。こうすることで、半導体基板
１０の不要な部分（例えば外周端部）が、バラバラにな
らず、製品となる半導体チップの破損を防止することが
できる。
【００３３】（第６の実施の形態）図１３は、本発明を
適用した第６の実施の形態に係る半導体装置の製造方法
を説明する図である。本実施の形態では、半導体基板１
０を切断する工程を、半導体基板１０の第１の面２０を
保持板１３０に貼り付けて行う。保持板１３０は、粘着
テープ又は粘着シートであってもよい。これによれば、
半導体基板１０を切断しても、複数の半導体チップが脱
落しない。本実施の形態の内容は、第１から第５のいず
れの実施の形態にも適用可能である。
【００３４】本発明は、上述した実施の形態に限定され
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成（例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成）を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。
【図面の簡単な説明】
【図１】 図１（Ａ）〜図１（Ｄ）は、本発明を適用し
た第１の実施の形態に係る半導体装置の製造方法を説明
する図である。
【図２】 図２（Ａ）〜図２（Ｄ）は、本発明を適用し
た第１の実施の形態に係る半導体装置の製造方法を説明
する図である。
【図３】 図３（Ａ）〜図３（Ｃ）は、本発明を適用し
た第１の実施の形態に係る半導体装置の製造方法を説明
する図である。
【図４】 図４は、本発明を適用した第１の実施の形態
に係る半導体装置の製造方法を説明する図である。
【図５】 図５は、本発明を適用した第１の実施の形態
に係る半導体装置の製造方法を説明する図である。
【図６】 図６は、本発明の第１の実施の形態に係る回
路基板を示す図である。
【図７】 図７は、本発明の第１の実施の形態に係る電
子機器を示す図である。
【図８】 図８は、本発明の第１の実施の形態に係る電
子機器を示す図である。
【図９】 図９（Ａ）〜図９（Ｃ）は、本発明を適用し
た第２の実施の形態に係る半導体装置の製造方法を説明
する図である。
【図１０】 図１０（Ａ）〜図１０（Ｂ）は、本発明を
適用した第３の実施の形態に係る半導体装置の製造方法
を説明する図である。
【図１１】 図１１（Ａ）〜図１１（Ｂ）は、本発明を
適用した第４の実施の形態に係る半導体装置の製造方法
を説明する図である。
【図１２】 図１２は、本発明を適用した第５の実施の
形態に係る半導体装置の製造方法を説明する図である。
【図１３】 図１３は、本発明を適用した第６の実施の
形態に係る半導体装置の製造方法を説明する図である。
【符号の説明】
１０ 半導体基板、 １２ 集積回路、 ２０ 第１の
面、 ２２ 凹部、２８ 絶縁層、 ３０ 導電部、
３２ 外層部、 ３４ 中心部、３８ 第２の面
フロントページの続き Ｆターム(参考） 5F033 HH08 JJ04 JJ11 JJ19 JJ23 JJ32 JJ33 LL04 MM05 MM12 MM13 MM30 NN06 NN07 PP26 PP27 PP28 QQ07 QQ08 QQ09 QQ10 QQ15 QQ20 QQ35 QQ53 QQ54 RR04 RR06 RR22 TT07 VV07 XX00

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）集積回路が形成された半導体基板
    に第１の面から凹部を形成し、 （ｂ）前記凹部の底面及び内壁面に絶縁層を設け、 （ｃ）前記絶縁層の内側に導電部を設け、 （ｄ）前記半導体基板に対するエッチング量が前記絶縁
    層に対するエッチング量よりも多くなる性質の第１のエ
    ッチャントによって、前記半導体基板の前記第１の面と
    は反対側の第２の面をエッチングし、前記絶縁層にて覆
    われた状態で前記導電部を突出させ、 （ｅ）前記導電部に残留物を形成することなく少なくと
    も前記絶縁層をエッチングする性質の第２のエッチャン
    トによって、前記絶縁層のうち少なくとも前記凹部の前
    記底面に形成された部分をエッチングして前記導電部を
    露出させることを含む半導体装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、 前記第１のエッチャントは、ＳＦ6又はＣＦ4又はＣｌ2
    ガスである半導体装置の製造方法。
  3. 【請求項３】 請求項２記載の半導体装置の製造方法に
    おいて、 前記（ｄ）工程を、ドライエッチング装置を使用して行
    う半導体装置の製造方法。
  4. 【請求項４】 請求項１記載の半導体装置の製造方法に
    おいて、 前記第１のエッチャントは、フッ酸及び硝酸の混合液あ
    るいはフッ酸、硝酸及び酢酸の混合液である半導体装置
    の製造方法。
  5. 【請求項５】 請求項１から請求項４のいずれかに記載
    の半導体装置の製造方法において、 前記第２のエッチャントは、Ａｒ，ＣＦ4の混合ガス又
    はＯ２，ＣＦ４の混合ガスである半導体装置の製造方
    法。
  6. 【請求項６】 請求項５記載の半導体装置の製造方法に
    おいて、 前記（ｅ）工程を、ドライエッチング装置を使用して行
    う半導体装置の製造方法。
  7. 【請求項７】 請求項１から請求項４のいずれかに記載
    の半導体装置の製造方法において、 前記第２のエッチャントは、フッ酸液又はフッ酸とフッ
    化アンモニウムの混合液である半導体装置の製造方法。
  8. 【請求項８】 請求項１から請求項７のいずれかに記載
    の半導体装置の製造方法において、 前記絶縁層をＳｉＯ2又はＳｉＮで形成する半導体装置
    の製造方法。
  9. 【請求項９】 請求項１から請求項８のいずれかに記載
    の半導体装置の製造方法において、 前記（ｅ）工程で、前記導電部の外層部もエッチングす
    る半導体装置の製造方法。
  10. 【請求項１０】 請求項９記載の半導体装置の製造方法
    において、 前記導電部の前記外層部を、中心部とは異なる材料で形
    成する半導体装置の製造方法。
  11. 【請求項１１】 請求項１０記載の半導体装置の製造方
    法において、 前記導電部の前記中心部をＣｕ，Ｗ，ドープドポリシリ
    コンのいずれかで形成する半導体装置の製造方法。
  12. 【請求項１２】 請求項１０又は請求項１１記載の半導
    体装置の製造方法において、 前記導電部の前記外層部の少なくとも一部をＴｉＷ、Ｔ
    ｉＮまたはＴａＮで形成する半導体装置の製造方法。
  13. 【請求項１３】 請求項１から請求項１２のいずれかに
    記載の半導体装置の製造方法において、 前記（ｄ）工程の前に、前記半導体基板の前記第２の面
    を前記絶縁層の手前まで研磨することをさらに含む半導
    体装置の製造方法。
  14. 【請求項１４】 請求項１から請求項１３のいずれかに
    記載の半導体装置の製造方法において、 前記（ｅ）工程のエッチングは、前記（ｄ）工程のエッ
    チングよりも、前記半導体基板に対するエッチング速度
    が遅い半導体装置の製造方法。
  15. 【請求項１５】 請求項１から請求項１４のいずれかに
    記載の半導体装置の製造方法において、 前記半導体基板は、半導体ウエハであり、複数の前記集
    積回路が形成され、それぞれの前記集積回路に対応して
    前記凹部を形成し、 前記半導体基板を切断することをさらに含む半導体装置
    の製造方法。
  16. 【請求項１６】 請求項１５記載の半導体装置の製造方
    法において、 前記半導体基板を切断する工程は、 前記第１の面に、前記半導体基板の切断ラインに沿った
    溝を形成すること、及び、 前記溝がスリットとなるように、前記第２の面から前記
    溝の底部を除去すること、 を含む半導体装置の製造方法。
  17. 【請求項１７】 請求項１６記載の半導体装置の製造方
    法において、 前記溝を切削によって形成する半導体装置の製造方法。
  18. 【請求項１８】 請求項１６記載の半導体装置の製造方
    法において、 前記溝をエッチングによって形成する半導体装置の製造
    方法。
  19. 【請求項１９】 請求項１６から請求項１８のいずれか
    に記載の半導体装置の製造方法において、 前記（ａ）工程で、前記溝を前記凹部と同じプロセスで
    形成する半導体装置の製造方法。
  20. 【請求項２０】 請求項１３を引用する請求項１６から
    請求項１９のいずれかに記載の半導体装置の製造方法に
    おいて、 前記溝を、前記凹部よりも深く形成し、 前記半導体基板の前記第２の面の研磨によって、前記溝
    の底部を除去する半導体装置の製造方法。
  21. 【請求項２１】 請求項１６から請求項２０のいずれか
    に記載の半導体装置の製造方法において、 前記（ｂ）工程で、前記絶縁層を前記溝内にも設ける半
    導体装置の製造方法。
  22. 【請求項２２】 請求項２１記載の半導体装置の製造方
    法において、 前記（ｄ）工程で、前記溝の底部に形成された前記絶縁
    層を、前記第２の面から突出させ、 前記（ｅ）工程で、前記第２のエッチャントによって、
    前記溝の底部に形成された前記絶縁層をエッチングして
    除去する半導体装置の製造方法。
  23. 【請求項２３】 請求項１６から請求項２０のいずれか
    に記載の半導体装置の製造方法において、 前記溝の底部を除去する工程を、前記溝内に、前記半導
    体基板の材料が露出した状態で行う半導体装置の製造方
    法。
  24. 【請求項２４】 請求項２３記載の半導体装置の製造方
    法において、 前記（ｄ）工程で、前記第１のエッチャントによって、
    前記半導体基板の一部から構成されてなる前記溝の底部
    をエッチングして除去する半導体装置の製造方法。
  25. 【請求項２５】 請求項１６から請求項２４のいずれか
    に記載の半導体装置の製造方法において、 前記半導体基板を切断する工程を、切断された複数の半
    導体チップが脱落しないように、前記半導体基板の前記
    第１の面を保持板に貼り付けて行う半導体装置の製造方
    法。
  26. 【請求項２６】 請求項１６から請求項２５のいずれか
    に記載の半導体装置の製造方法において、 前記溝を、前記複数の集積回路を有する複数の半導体チ
    ップを区画する領域のみに形成する半導体装置の製造方
    法。
  27. 【請求項２７】 請求項１から請求項２６のいずれかに
    記載の方法により製造された複数の半導体装置を積層
    し、前記導電部を通して電気的接続を図ることを含む半
    導体装置の製造方法。
  28. 【請求項２８】 請求項１から請求項２７のいずれかに
    記載の方法によって製造されてなる半導体装置。
  29. 【請求項２９】 請求項２８記載の半導体装置が実装さ
    れてなる回路基板。
  30. 【請求項３０】 請求項２８記載の半導体装置を有する
    電子機器。
JP2003007277A 2002-03-19 2003-01-15 半導体装置の製造方法 Expired - Lifetime JP4110390B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003007277A JP4110390B2 (ja) 2002-03-19 2003-01-15 半導体装置の製造方法
KR1020037015902A KR100552987B1 (ko) 2002-03-19 2003-03-19 반도체 장치와 그 제조방법, 회로 기판 및 전자 기기
EP03710425A EP1391924A4 (en) 2002-03-19 2003-03-19 SEMICONDUCTOR DEVICE, METHOD OF MANUFACTURE, CIRCUIT BOARD, AND ELECTRICAL APPARATUS
PCT/JP2003/003302 WO2003079431A1 (en) 2002-03-19 2003-03-19 Semiconductor device and its manufacturing method, circuit board, and electric apparatus
TW092106054A TWI282592B (en) 2002-03-19 2003-03-19 Manufacturing method of semiconductor device
CNB038007061A CN1279604C (zh) 2002-03-19 2003-03-19 半导体装置及其制造方法、电路基板以及电子仪器
US10/703,573 US7029937B2 (en) 2002-03-19 2003-11-10 Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002-76308 2002-03-19
JP2002076308 2002-03-19
JP2003007277A JP4110390B2 (ja) 2002-03-19 2003-01-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003347474A true JP2003347474A (ja) 2003-12-05
JP4110390B2 JP4110390B2 (ja) 2008-07-02

Family

ID=28043775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003007277A Expired - Lifetime JP4110390B2 (ja) 2002-03-19 2003-01-15 半導体装置の製造方法

Country Status (7)

Country Link
US (1) US7029937B2 (ja)
EP (1) EP1391924A4 (ja)
JP (1) JP4110390B2 (ja)
KR (1) KR100552987B1 (ja)
CN (1) CN1279604C (ja)
TW (1) TWI282592B (ja)
WO (1) WO2003079431A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235858A (ja) * 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2006005343A (ja) * 2004-06-15 2006-01-05 Samsung Electronics Co Ltd ウエハレベルチップスケールパッケージ製造方法
JP2008071831A (ja) * 2006-09-12 2008-03-27 Teoss Corp 貫通電極を備えるｉｃチップ、および該ｉｃチップの製造方法
JP2008091628A (ja) * 2006-10-02 2008-04-17 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路基板および電子機器

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US7233413B2 (en) 2002-11-22 2007-06-19 E. I. Du Pont De Nemours And Company Gamut description and visualization
JP4035034B2 (ja) * 2002-11-29 2008-01-16 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4072677B2 (ja) * 2003-01-15 2008-04-09 セイコーエプソン株式会社 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
TWI239629B (en) 2003-03-17 2005-09-11 Seiko Epson Corp Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus
JP2005101290A (ja) * 2003-09-25 2005-04-14 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
JP3698160B2 (ja) 2004-01-09 2005-09-21 セイコーエプソン株式会社 半導体装置の製造方法
EP1553625B1 (en) * 2004-01-12 2014-05-07 Infineon Technologies AG Method for fabrication of a contact structure
JP3945493B2 (ja) * 2004-04-16 2007-07-18 セイコーエプソン株式会社 半導体装置及びその製造方法
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) * 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
SG120200A1 (en) * 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7109068B2 (en) * 2004-08-31 2006-09-19 Micron Technology, Inc. Through-substrate interconnect fabrication methods
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
TWI288448B (en) * 2004-09-10 2007-10-11 Toshiba Corp Semiconductor device and method of manufacturing the same
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US20060177999A1 (en) * 2005-02-10 2006-08-10 Micron Technology, Inc. Microelectronic workpieces and methods for forming interconnects in microelectronic workpieces
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7429529B2 (en) * 2005-08-05 2008-09-30 Farnworth Warren M Methods of forming through-wafer interconnects and structures resulting therefrom
US7863187B2 (en) * 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7517798B2 (en) * 2005-09-01 2009-04-14 Micron Technology, Inc. Methods for forming through-wafer interconnects and structures resulting therefrom
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7892972B2 (en) 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
KR100844997B1 (ko) * 2006-12-29 2008-07-09 삼성전자주식회사 반도체 패키지, 반도체 스택 패키지, 패키지들을 제조하는방법
DE102007039754A1 (de) * 2007-06-22 2008-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von Substraten
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US20100207227A1 (en) * 2009-02-16 2010-08-19 Georg Meyer-Berg Electronic Device and Method of Manufacturing Same
US8541305B2 (en) 2010-05-24 2013-09-24 Institute of Microelectronics, Chinese Academy of Sciences 3D integrated circuit and method of manufacturing the same
CN102263099B (zh) * 2010-05-24 2013-09-18 中国科学院微电子研究所 3d集成电路及其制造方法
US8952542B2 (en) * 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
CN104143526B (zh) * 2013-05-09 2019-05-17 盛美半导体设备（上海）有限公司 穿透硅通孔结构制作方法
TWI690534B (zh) * 2014-08-08 2020-04-11 愛爾蘭商Ｕｄｃ愛爾蘭責任有限公司 電致發光咪唑并喹噁啉碳烯金屬錯合物

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607148A (ja) * 1983-06-24 1985-01-14 Nec Corp 半導体装置の製造方法
JPS607149A (ja) * 1983-06-24 1985-01-14 Nec Corp 半導体装置の製造方法
JPS6098655A (ja) * 1983-11-02 1985-06-01 Nec Corp 半導体装置
JPS6098654A (ja) * 1983-11-02 1985-06-01 Nec Corp 半導体装置の製造方法
JPS60235446A (ja) * 1984-05-09 1985-11-22 Nec Corp 半導体装置とその製造方法
JP2562477B2 (ja) * 1988-03-25 1996-12-11 富士通株式会社 半導体装置の製造方法
US4978639A (en) * 1989-01-10 1990-12-18 Avantek, Inc. Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips
JPH0831617B2 (ja) * 1990-04-18 1996-03-27 三菱電機株式会社 太陽電池及びその製造方法
EP0536790B1 (en) * 1991-10-11 2004-03-03 Canon Kabushiki Kaisha Method for producing semiconductor articles
DE4314907C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
BE1008384A3 (nl) * 1994-05-24 1996-04-02 Koninkl Philips Electronics Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen met halfgeleiderelementen gevormd in een op een dragerplak aangebrachte laag halfgeleidermateriaal.
KR100377033B1 (ko) * 1996-10-29 2003-03-26 트러시 테크날러지스 엘엘시 Ｉｃ 및 그 제조방법
US6448153B2 (en) * 1996-10-29 2002-09-10 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US6882030B2 (en) * 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6498074B2 (en) * 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
JP3792954B2 (ja) * 1999-08-10 2006-07-05 株式会社東芝 半導体装置の製造方法
US6322903B1 (en) * 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
EP1126477A3 (de) * 2000-02-14 2003-06-18 Leica Microsystems Lithography GmbH Verfahren zur Untersuchung von Strukturen auf einem Halbleiter-Substrat
JP3778256B2 (ja) * 2000-02-28 2006-05-24 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001326325A (ja) * 2000-05-16 2001-11-22 Seiko Epson Corp 半導体装置及びその製造方法
US6498381B2 (en) * 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
US6717254B2 (en) * 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
JP4408006B2 (ja) * 2001-06-28 2010-02-03 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
ATE557419T1 (de) 2002-03-19 2012-05-15 Seiko Epson Corp Verfahren zur herstellung eines halbleiterbauelements
US6730540B2 (en) * 2002-04-18 2004-05-04 Tru-Si Technologies, Inc. Clock distribution networks and conductive lines in semiconductor integrated circuits

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235858A (ja) * 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2006005343A (ja) * 2004-06-15 2006-01-05 Samsung Electronics Co Ltd ウエハレベルチップスケールパッケージ製造方法
JP2008071831A (ja) * 2006-09-12 2008-03-27 Teoss Corp 貫通電極を備えるｉｃチップ、および該ｉｃチップの製造方法
JP2008091628A (ja) * 2006-10-02 2008-04-17 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路基板および電子機器

Also Published As

Publication number Publication date
CN1533603A (zh) 2004-09-29
JP4110390B2 (ja) 2008-07-02
KR20040012898A (ko) 2004-02-11
TWI282592B (en) 2007-06-11
WO2003079431A1 (en) 2003-09-25
EP1391924A1 (en) 2004-02-25
CN1279604C (zh) 2006-10-11
TW200305229A (en) 2003-10-16
KR100552987B1 (ko) 2006-02-15
US20040142574A1 (en) 2004-07-22
US7029937B2 (en) 2006-04-18
EP1391924A4 (en) 2005-06-15

Similar Documents

Publication Publication Date Title
JP4110390B2 (ja) 半導体装置の製造方法
JP4129643B2 (ja) 半導体装置の製造方法
JP3918935B2 (ja) 半導体装置の製造方法
US7795140B2 (en) Method of manufacturing substrate
US6873054B2 (en) Semiconductor device and a method of manufacturing the same, a circuit board and an electronic apparatus
TWI243468B (en) Semiconductor chip, semiconductor wafer, semiconductor device, and the manufacturing method for the same
JP3972846B2 (ja) 半導体装置の製造方法
JP2004221348A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3690407B2 (ja) 半導体装置の製造方法
US7199449B2 (en) Wafer backside removal to complete through-holes and provide wafer singulation during the formation of a semiconductor device
JP4155154B2 (ja) 半導体装置、回路基板、及び電子機器
US7375007B2 (en) Method of manufacturing a semiconductor device
JP2006041148A (ja) 半導体装置の製造方法、半導体装置、及び電子機器
JP2004342991A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004342990A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004221350A (ja) 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004221351A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TWI780985B (zh) 半導體結構及其製造方法
JP2004296854A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050318

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080325

R150 Certificate of patent or registration of utility model

Ref document number: 4110390

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term