DE102007039754A1 - Verfahren zur Herstellung von Substraten - Google Patents

Verfahren zur Herstellung von Substraten Download PDF

Info

Publication number
DE102007039754A1
DE102007039754A1 DE102007039754A DE102007039754A DE102007039754A1 DE 102007039754 A1 DE102007039754 A1 DE 102007039754A1 DE 102007039754 A DE102007039754 A DE 102007039754A DE 102007039754 A DE102007039754 A DE 102007039754A DE 102007039754 A1 DE102007039754 A1 DE 102007039754A1
Authority
DE
Germany
Prior art keywords
substrate
etching
substance
recess
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007039754A
Other languages
English (en)
Inventor
Christian Drabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102007039754A priority Critical patent/DE102007039754A1/de
Priority to PCT/DE2008/001057 priority patent/WO2009000258A1/de
Publication of DE102007039754A1 publication Critical patent/DE102007039754A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung von Substraten, beispielsweise als Halbleitersubstrate. Dabei ist es Aufgabe der Erfindung Möglichkeiten zur Verfügung zu stellen, mit denen Substrate kostengünstig herstellbar sind, und mit denen eine Beeinträchtigung des Substratwerkstoffs vermeidbar ist. Beim erfindungsgemäßen Verfahren soll eine Verbindung von einer Vorderseite des Substrates durch das Substrat hindurch bis zu seiner Rückseite geführt werden. In das Substrat wird mindestens eine Vertiefung von der Vorderseite des Substrates mit einer vorgebbaren Mindesttiefe durch ein Ätzverfahren ausgebildet. Dann wird die Vertiefung(en) mit einem Stoff ausgefüllt und/oder die Innenwand der Vertiefung(en) wird/werden vollflächig mit einer elektrisch isolierenden Beschichtung versehen und dann mit einem Stoff ausgefüllt. Anschließend wird ausgehend von der Rückseite des Substrates dessen Dicke mechanisch durch abrasiven Stoffabtrag soweit reduziert wird, bis ein vorgebbarer Abstand des durch den abrasiven Stoffabtrag gestörten Bereichs des Substrats von der Vertiefung erreicht ist und im Anschluss daran durch nasschemisches Ätzen in zwei bis vier Stufen mit zwei voneinander verschiedenen Ätzflüssigkeiten zuerst Substratwerkstoff und dann Stoff und/oder elektrisch isolierender Beschichtungswerkstoff entfernt werden bis mindestens die in Richtung Rückseite des Substrats weisende Stirnfläche der Vertiefung(en) freigelegt ist. In den zwei Stufen werden ...

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung von Substraten. Die Substrate können auch beispielsweise als Halbleitersubstrate bei verschiedenen Applikationen eingesetzt werden, wobei eine miniaturisierte Ausbildung erreichbar ist. So können beispielsweise optische Detektoren, wie z. B. Photodioden auf erfindungsgemäßen Substraten angeordnet und elektrisch leitend kontaktiert werden, so dass ihre jeweiligen Messsignale einer elektronischen Auswertung zugeführt und auch eine Abbildung erfasster Bildsignale möglich ist. Außerdem ist eine höhere Flexibilität für die Anordnung solcher Elemente auf der Vorderseite gegeben.
  • Häufig werden auf Halbleitersubstraten, wie beispielsweise Siliciumwafern, solche Anordnungen bzw. Arrays ausgebildet, die nur von der Seite kontaktiert werden können.
  • Um diesem Nachteil entgegenzutreten wurden Versuche unternommen elektrisch leitende Verbindungen in miniaturisierter Form durch ein Halbleitersubstrat hindurch, als so genannte Durchkontaktierung (TWI – Through Wafer Interconnection) auszubilden.
  • Eine solche Möglichkeit ist in DE 10 2005 039 068 A1 beschrieben. Dabei soll ein Siliciumsubstrat von Vorder- und Rückseite bearbeitet werden. In einem ersten Schritt wird eine Grabenstruktur auf der Vorderseite des Halbleitersubstrates durch ein Ätzverfahren ausgebildet, um eine elektrisch leitende Verbindung und eine Isolation zu erreichen. Diese Grabenstruktur wird in die Oberfläche eingeätzt. Nachfolgend wird die Vorderseite mit einer dielektrischen Schicht versehen, die auch in den Vertiefungen ausgebildet ist.
  • Die so beschichteten Vertiefungen werden dann mit einem Stoff ausgefüllt. Woraufhin auf der Oberfläche Kontaktelemente ausgebildet werden können.
  • Die Vertiefungen müssen dann ausgehend von der Rückseite freigelegt werden. Hierzu ist ein Abtrag von einigen hundert Mikrometern von der Rückseite erforderlich. Um dies effektiv zu erreichen, wird dies üblicherweise durch mechanisches Schleifen mit einem abrasiven Stoffabtrag erledigt. Durch die mechanischen Belastungen kommt es zu Störungen des Substratwerkstoffs in Bereichen beispielsweise des Kristallgefüges des jeweiligen Substratwerkstoffs. Solche Defekte (z. B. Versetzungen, Mikrorisse) können die elektrischen Eigenschaften negativ beeinflussen, was beispielsweise zu erhöhten elektrischen Leckströmen oder zu einer einseitigen mechanischen Vorzuspannung, und zu einer Verkrümmung der Halbleitersubstrate füh ren kann.
  • Üblicherweise schließt sich an das Schleifen von Halbleitersubstraten eine zur weiteren Reduzierung der Dicke des Substrats führende Bearbeitung an, die den Substratwerkstoff mechanisch weniger angreift und belastet. Dies kann durch Polieren, durch chemisch mechanisches Polieren und/oder nasschemisches Entspannungsätzen erfolgen.
  • Bei im Substrat bzw. einem Halbleitersubstrat ausgebildeten Durchkontaktierungen („vergrabene Strukturen), die aus bzw. mit vom Substratwerkstoff abweichenden Stoffen gebildet sind und durch die Reduzierung der Substratdicke freigelegt werden sollen, können die üblicherweise eingesetzten Verfahren aus technologischen Gründen (Bruchfestigkeit der Substrate, Selektivitäten oder Homogenitäten von Ätzungen) oder aus ökonomischen Gründen (erforderliche Bearbeitungszeit für Polieren oder chemisch mechanisches Polieren) nicht oder nur mit erheblichen Nachteilen verbunden eingesetzt werden.
  • Es ist daher Aufgabe der Erfindung Möglichkeiten zur Verfügung zu stellen, mit denen Substrate kostengünstig herstellbar sind, und mit denen eine Beeinträchtigung des Substratwerkstoffs vermeidbar ist.
  • Erfindungsgemäß wird diese Aufgabe mit einem Verfahren, das die Merkmale des Anspruchs 1 aufweist, gelöst.
  • Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung können mit den in untergeordneten Ansprüchen bezeichneten Merkmalen erreicht werden.
  • Für die Herstellung von erfindungsgemäßen Substraten können beispielsweise einkristalline Siliciumsubstrate (Si-Wafer) oder solche aus GaAS, SiGe, SiC oder einem Glas eingesetzt werden, die eine ausreichend große Dicke, beispielsweise bis zu ca. 1000 μm oder auch darunter aufweisen können. Die Auswahl kann unter Berücksichtigung der gewünschten Dicke eines fertig prozessierten Substrates erfolgen. So können solche Substrate in Standardabmessungen eingesetzt und auf eine beliebige Zieldicke bearbeitet werden, die bis in Bereiche sehr geringer Dicken reichen kann.
  • Ausgehend von der Vorderseite werden unter Verwendung einer Maske durch Ätzen, z. B. Trockenätzen Vertiefungen für vergrabene Strukturen mit einer Mindesttiefe von z. B. 200 μm ausgebildet.
  • Ein so vorbereitetes Substrat kann dann so weiter bearbeitet werden, dass auf der Vorderseite eine elektrisch isolierende Beschichtung ausgebildet wird, die auch auf der Oberfläche, also den Innenwänden der Vertiefungen ausgebildet ist. Die Beschichtung kann eine Oxidschicht, bevorzugt eine thermisch gebildete Siliciumdioxidschicht sein.
  • Dann werden die Vertiefungen mit einem Stoff, bevorzugt einem elektrisch leitenden Stoff vollständig ausgefüllt. Die eine oder auch mehrere innen angeordnete(n) Vertiefung(en) können mit z. B. einem Metall, Polysilicium oder dotiertem Polysilicium ausgefüllt werden und so wegen der erhöhten elektrischen Leitfähigkeit nach der Fertigstellung eine elektrisch leitende Verbindung durch das Substrat hindurch nach der Fertigstellung bilden.
  • Eine oder mehrere Vertiefung(en) können am fertig prozessierten Element dann aber auch einen Isolator bilden. Dabei kann eine solche Vertiefung mit einem elektrisch isolierendem Stoff, der Einfachheit halber aber ebenfalls mit dem dotierten PolySilicium ausgefüllt werden. Im letztgenannten Fall wird die Isolationswirkung durch die elektrisch isolierende Beschichtung der Innenwand dieser Vertiefung erreicht.
  • Ggf. nach Fertigstellung von Strukturen auf der Vorderseite kann das Substrat nachfolgend an seiner Rückseite bearbeitet werden. Dabei wird die Dicke des Halbleitersubstrates von der Rückseite reduziert, bis die Vertiefungen auch an der Rückseite freigelegt sind und durch das Substrat hindurch reichende vom Substrat getrennte elektrische Potentiale gebildet werden können. Dies wird z. B. durch Schleifen erreicht. Dabei erfolgt ein abrasiver Stoffabtrag ausgehend von der Rückseite, bei dem eine bereichsweise Störung eines Bereichs, beispielsweise des Kristallbereichs des Substratwerkstoffs erfolgt.
  • Erfindungsgemäß wird der Stoffabtrag aber nur so lange in dieser Form durchgeführt, bis die in Richtung Rückseite des Substrats weisenden Stirnflächen von Vertiefungen nicht erreicht sind und ein vorgebbarer Abstand eingehalten ist, in dem kein gestörter Bereich bzw. Kristallbereich vorliegt. Demzufolge verbleibt oberhalb der Stirnflächen von Vertiefungen ein ungestörter Bereich bzw. Kristallbereich.
  • Ein so in seiner Dicke reduziertes Substrat wird dann weiter ausgehend von seiner Rückseite durch nasschemisches Ätzen bearbeitet und dadurch seine Dicke weiter reduziert. Das Ätzen wird dann mit mindestens zwei Ätzstufen durchgeführt, bei denen unterschiedli che Ätzflüssigkeiten eingesetzt werden, die für die abzutragenden Stoffe und eine elektrisch isolierende Beschichtung unterschiedliche Ätzraten aufweisen.
  • Dabei wird zuerst der gestörte, insbesondere in seiner Kristallstruktur gestörte und dann ggf. ungestörter Bereich des Substrats durch nasschemisches Ätzen weiter abgetragen. Hierzu kann als Ätzflüssigkeit beispielsweise HNO3/HF/CH3COOH eingesetzt werden. Dabei kann zumindest soweit geätzt werden, bis die in Richtung Rückseite weisende Stirnfläche von Vertiefungen erreicht sind. Dort kann die Ätzfront einen Stoff in Vertiefungen und/oder einen Beschichtungswerkstoff, an Innenwänden von Vertiefungen erreichen.
  • Ist dies erreicht oder es wurde weiter mit der ersten Ätzstufe geätzt und der in Vertiefungen eingefüllte Stoff und/oder Beschichtungswerkstoff teilweise freigelegt, kann mit einer zweiten Ätzstufe weiter geätzt werden. Dabei wird eine Ätzflüssigkeit, z. B. HF eingesetzt, die eine höhere Ätzrate für den/die jeweiligen Stoff(e) und/oder den Beschichtungswerkstoff der Vertiefung(en) aufweist, als für den Substratwerkstoff.
  • Nachfolgend kann mit einer dritten Ätzstufe, falls dies gewünscht ist, weiter mehr Substratwerkstoff und in die Vertiefungen gefüllter Stoff als Beschichtungswerkstoff abgetragen werden, wofür wieder eine Ätzflüssigkeit mit dementsprechenden Ätzraten, beispielsweise wieder HNO3/HF/CH3COOH eingesetzt werden kann. So kann dann eine ebene plane Oberfläche an der Rückseite erhalten werden. Es können aber auch an der Rückseite überstehende Bereiche eines Stoffes und/oder des Beschichtungswerkstoffes verbleiben, wobei mit Beschichtungswerkstoff, beispielsweise einem Oxid, bevorzugt Siliciumdioxid, eine elektrische Isolierung gebildet werden kann.
  • In einer vierten Ätzstufe können die überstehenden Bereiche des Beschichtungswerkstoffs entfernt werden. Dabei wird eine Ätzflüssigkeit, z. B. HF eingesetzt, die eine höhere Ätzrate für den/die jeweiligen Stoff(e) und/oder den Beschichtungswerkstoff der Vertiefung(en) aufweist, als für den Substratwerkstoff.
  • Mit nachfolgend an der Rückseite ausgebildeten Kontaktelementen können freigelegte Bereiche eines elektrisch leitenden Stoffs elektrisch leitend miteinander verbunden und je nach Bedarf verschaltet werden.
  • Mit der Erfindung können Substrate zur Verfügung gestellt werden, die einfach, flexibel in kurzer Zeit hergestellt werden können und bei denen Substratwerkstoff frei von Defekten und Inhomogenitäten ist.
  • Nachfolgend soll die Erfindung beispielhaft näher erläutert werden.
  • Dabei zeigen:
  • 1 in schematischer Form eine Schnittdarstellung eines Silicium-Halbleitersubstrates mit zwei Vertiefungen vor einer mechanischen Bearbeitung mit abrasivem Stoffabtrag;
  • 2 in schematischer Form eine Schnittdarstellung durch das Silicium-Halbleitersubstrat nach dem abrasiven Stoffabtrag, mit einem Bereich an dem die Kristallstruktur gestört ist;
  • 3 in schematischer Form eine Schnittdarstellung des Silicium-Halbleitersubstrates nach einer ersten Ätzstufe, bei der eine Beschichtung an Vertiefungen freigelegt worden worden ist;
  • 4 in schematischer Form eine Schnittdarstellung des Silicium-Halbleitersubstrates nach einer zweiten Ätzstufe, bei der auch ein in Vertiefungen eingefüllter Stoff freigelegt worden ist;
  • 5 in schematischer Form eine Schnittdarstellung des Silicium-Halbleitersubstrates, bei dem ein in Vertiefungen eingefüllter Stoff frei gelegt und Substratwerkstoff zurück geätzt worden ist und Beschichtungswerkstoff die rückseitige Oberfläche überragt und
  • 6 in schematischer Form eine Schnittdarstellung des Silicium-Halbleitersubstrates, bei dem eine plane ebene Rückseite ausgebildet worden ist.
  • Bei diesen Beispielen wird als ein Beispiel für ein erfindungsgemäßes Substrat 1 ein aus einkristallinem Silicium gebildetes Halbleitersubstrat 1 eingesetzt.
  • 1 zeigt in schematischer Form ein Silicium-Halbleitersubstrat 1 mit in diesem ausgebildeten sacklochförmigen Vertiefungen, die nachfolgend nach dem Dünnen des Silicium-Halbleitersubstrates 1, wie dies nachfolgend noch genauer beschrieben werden soll, frei gelegt werden sollen. Dabei wurde durch Oxidation an der Innenwand der Vertiefungen eine Beschichtung ausgebildet. Der Beschichtungswerkstoff 2 ist hier Siliciumdioxid. Das verbliebene freie Volumen wurde dann mit einem Stoff 3, hier dotiertem Polysilicium gefüllt.
  • 2 zeigt in schematischer Form ein Beispiel für die Ausbildung einer elektrisch leitenden Verbindung durch ein Silicium-Halbleitersubstrat 1 im Anschluss an ein mechanisches Schleifen mit abrasivem Stoffabtrag und dem an der Rückseite ausgebildeten gestörten Kristallbereich 4. Zwischen dem gestörten Kristallbereich 4 und den Stirnflächen von Vertiefungen ist ein Abstand eingehalten, so dass ein Bereich verbleibt in dem ungestörtes einkristallines Silicium, als Halbleitersubstratwerkstoff vorhanden ist.
  • Nachfolgend wurde in einer ersten Ätzstufe weiter Halbleitersubstratwerkstoff nasschemisch entfernt bis zumindest das Siliciumdioxid, als Beschichtungswerkstoff 2 an der in Richtung Rückseite angeordneten Stirnfläche von Vertiefungen freigelegt ist, wie dies in 3 gezeigt ist. Hier wurde HNO3/HF/CH3COOH als Ätzflüssigkeit eingesetzt.
  • Das in Vertiefungen vorhandene dotierte Polysilicium als eingefüllter Stoff 3, wurde nachfolgend in einer zweiten Ätzstufe freigelegt, so dass eine elektrisch leitende Verbindung zwischen Vorder- und Rückseite hergestellt werden kann.
  • Dies ist in verschiedenen Möglichkeiten mit den 4 bis 6 verdeutlicht.
  • So wurde das in 3 gezeigte Halbleitersubstrat 1 selektiv geätzt bis der Beschichtungswerkstoff 2 an der Stirnfläche entfernt wurde, was durch Ätzen mit Ätzflüssigkeit, die eine höhere Ätzrate für den Beschichtungswerkstoff 2 aufweist, erreicht werden konnte. Bei Siliciumdioxid kann dies HF sein. Danach wurde ein Zustand erreicht, wie er mit 4 gezeigt ist. Ein solches Halbleitersubstrat 1 kann weiter geätzt oder aber auch in dieser Form anders prozessiert werden.
  • Es kann aber auch weiter ausgehend von der Rückseite nasschemisch geätzt und dadurch ein weitergehender Stoffabtrag erreicht werden, wie dies den 5 und 6 entnommen werden kann.
  • Die Ausbildung des Halbleitersubstrates 1, wie in 5 gezeigt, kann durch weiteres isotropes nasschemisches Ätzen, mit z. B. HNO3/HF/CH3COOH, Substratwerkstoff und eingefüllter Stoff 3 entfernt werden. Der in Vertiefungen vorhandene Beschichtungswerkstoff 2 wird langsamer beim nasschemischen Ätzen entfernt und so kann verbliebener Beschichtungswerkstoff 2 an der Rückseite des Halbleitersubstrates 1 das Halbleitersubstrat 1 und auch den eingefüllten Stoff 3 überragen. In einer solchen Ausbildung kann die Rückseite mit einer Beschichtung versehen werden, die auch elektrisch leitend sein kann. Die die Oberfläche überragenden Bereiche des Beschichtungswerkstoffs 2 können dann elektrisch isolieren.
  • Ausbildungen von Halbleitersubstraten 1, wie sie in den 4 und 5 gezeigt sind, können durch geeignete Auswahl und Reihenfolge von Ätzflüssigkeiten beim nasschemischen Ätzen erhalten werden.
  • Bei einer Ätzflüssigkeit mit höherer Ätzrate für den Substratwerkstoff werden eingefüllter Stoff 3 und/oder der Beschichtungswerkstoff 2 weniger entfernt und können die Oberfläche an der Rückseite überragen.
  • Wird ein anderes Ätzratenverhältnis gewählt, wird mehr oder ggf. weniger Substratwerkstoff entfernt. Dabei kann auch ein eingefüllter Stoff 3 und ein Beschichtungswerkstoff 2 selektiv mehr oder weniger entfernt werden, wenn eine Ätzflüssigkeit mit für diese unterschiedlichen Ätzraten eingesetzt wird.
  • In einem letzten/vierten Ätzschritt, der beispielsweise mit HF als Ätzflüssigkeit durchgeführt wird, kann eine ebene plane Oberfläche der Rückseite des Halbleitersubstrats 1 erhalten werden, wie dies in 6 gezeigt ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - DE 102005039068 A1 [0004]

Claims (12)

  1. Verfahren zur Herstellung von Substraten, bei denen eine Verbindung von einer Vorderseite des Substrates (1) durch das Substrat (1) hindurch bis zu seiner Rückseite geführt ist, dabei in das Substrat (1) mindestens eine Vertiefung von der Vorderseite des Substrates (1) mit einer vorgebbaren Mindesttiefe durch ein Ätzverfahren ausgebildet wird, dann die Vertiefung(en) mit einem Stoff ausgefüllt und/oder die Innenwand der Vertiefung(en) vollflächig mit einer elektrisch isolierenden Beschichtung versehen und dann mit einem Stoff ausgefüllt wird/werden; dadurch gekennzeichnet, dass anschließend ausgehend von der Rückseite des Substrates (1) dessen Dicke mechanisch durch abrasiven Stoffabtrag soweit reduziert wird, bis ein vorgebbarer Abstand des durch den abrasiven Stoffabtrag gestörten Bereichs (4) des Substrats (1) von der Vertiefung erreicht ist und im Anschluss daran durch nasschemisches Ätzen in zwei Stufen mit zwei voneinander verschiedenen Ätzflüssigkeiten zuerst Substratwerkstoff und dann Stoff und/oder elektrisch isolierender Beschich tungswerkstoff (2) entfernt werden bis mindestens die in Richtung Rückseite des Substrats (1) weisende Stirnfläche der Vertiefung(en) freigelegt ist; wobei in den zwei Stufen Ätzflüssigkeiten eingesetzt werden, die voneinander abweichende Ätzraten für den Substratwerkstoff in der ersten Ätzstufe und für den Stoff, den elektrisch isolierenden Beschichtungswerkstoff (2) und/oder de darin eingefüllten Stoff (3) in der zweiten Ätzstufe aufweisen.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der abrasive Stoffabtrag durch mechanisches Schleifen und/oder chemisch mechanisches Polieren durchgeführt wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass in der ersten Ätzstufe HNO3/HF/CH3COOH und in der zweiten Ätzstufe HF als Ätzflüssigkeit eingesetzt werden.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein kristallines Substrat (1) eingesetzt wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Halbleitersubstratwerkstoff eingesetzt wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass durch das Substrat (1) mittels der Vertiefung(en) eine elektrisch leitende Verbindung von einer Vorderseite durch das Substrat (1) hindurch bis zu seiner Rückseite ausgebildet wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass in einer dritten Ätzstufe weiterer Substratwerkstoff zumindest soweit entfernt wird, bis eine plane ebene Oberfläche der Rückseite des Substrats (1) ausgebildet worden ist.
  8. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass HNO3/HF/CH3COOH oder HF in der dritten Ätzstufe als Ätzflüssigkeit eingesetzt wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein aus einkristallinem Silicium, GaAs, SiGE, SiC oder Glas gebildetes Substrat (1) eingesetzt wird.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dass nasschemisches Ätzen in mindestens einer vierten Ätzstufe durchgeführt wird.
  11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als dielektrischer Stoff und Beschichtungswerkstoff (2) Siliciumdioxid und als Stoff (3) ein Metall, Polysilicium oder dotiertes Polysilicium eingesetzt wird.
  12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Kontaktelement elektrisch leitend mit dem freigelegten elektrisch leitenden Stoff an der Rückseite des Substrates (1) kontaktiert wird.
DE102007039754A 2007-06-22 2007-08-17 Verfahren zur Herstellung von Substraten Withdrawn DE102007039754A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007039754A DE102007039754A1 (de) 2007-06-22 2007-08-17 Verfahren zur Herstellung von Substraten
PCT/DE2008/001057 WO2009000258A1 (de) 2007-06-22 2008-06-16 Verfahren zur herstellung von substraten

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102007030241 2007-06-22
DE102007030241.1 2007-06-22
DE102007039754A DE102007039754A1 (de) 2007-06-22 2007-08-17 Verfahren zur Herstellung von Substraten

Publications (1)

Publication Number Publication Date
DE102007039754A1 true DE102007039754A1 (de) 2008-12-24

Family

ID=40030878

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007039754A Withdrawn DE102007039754A1 (de) 2007-06-22 2007-08-17 Verfahren zur Herstellung von Substraten

Country Status (2)

Country Link
DE (1) DE102007039754A1 (de)
WO (1) WO2009000258A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19816245A1 (de) * 1998-04-11 1999-10-21 Fraunhofer Ges Forschung Verfahren zur Kontaktierung eines elektrischen Bauelements und elektrisches Bauelement
US20050121768A1 (en) * 2003-12-05 2005-06-09 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
DE102005039068A1 (de) 2005-08-11 2007-02-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleitersubstrat und Verfahren zur Herstellung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4110390B2 (ja) * 2002-03-19 2008-07-02 セイコーエプソン株式会社 半導体装置の製造方法
JP3972846B2 (ja) * 2003-03-25 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
JP3698160B2 (ja) * 2004-01-09 2005-09-21 セイコーエプソン株式会社 半導体装置の製造方法
JP4365750B2 (ja) * 2004-08-20 2009-11-18 ローム株式会社 半導体チップの製造方法、および半導体装置の製造方法
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
JP4349278B2 (ja) * 2004-12-24 2009-10-21 セイコーエプソン株式会社 半導体装置の製造方法
US7863187B2 (en) * 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19816245A1 (de) * 1998-04-11 1999-10-21 Fraunhofer Ges Forschung Verfahren zur Kontaktierung eines elektrischen Bauelements und elektrisches Bauelement
US20050121768A1 (en) * 2003-12-05 2005-06-09 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
DE102005039068A1 (de) 2005-08-11 2007-02-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleitersubstrat und Verfahren zur Herstellung

Also Published As

Publication number Publication date
WO2009000258A1 (de) 2008-12-31

Similar Documents

Publication Publication Date Title
DE19840421C2 (de) Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
DE4331798B4 (de) Verfahren zur Herstellung von mikromechanischen Bauelementen
DE10338291B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Durchdringungselektroden mittels anodischer Oxidation
DE102004052921A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen
DE1963162C3 (de) Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe
WO2007016924A1 (de) Halbleitersubstrat und verfahren zur herstellung
DE102010029709B4 (de) Mikromechanisches Bauelement und Verfahren zum Herstellen eines mikromechanischen Bauelements
DE2239686A1 (de) Verfahren zur herstellung von dielektrisch isolierten schichtbereichen aus einem siliciumhalbleitermaterial auf einer traegerschicht
DE10054190C2 (de) Verfahren zum Einebnen einer Isolierung in Form eines flachen Grabens
DE69836813T2 (de) Verfahren zur Herstellung von Winkelgeschwindigkeitsmessern
DE4106933A1 (de) Strukturierungsverfahren
DE112013001383T5 (de) Verfahren zur Herstellung von Halbleiterwafern
DE602005004979T2 (de) Silizium-auf-Isolator Substrat, Verfahren zu seiner Herstellung und darin geformte MEMS Schwingstruktur
DE102007039754A1 (de) Verfahren zur Herstellung von Substraten
DE10244077B4 (de) Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung
WO2022078771A1 (de) Herstellungsverfahren für ein mikromechanisches bauteil für eine sensor- oder mikrofonvorrichtung
DE102016216870B4 (de) Verfahren zum Herstellen eines mikromechanischen Bauteils mit einer freigestellten Drucksensoreinrichtung
DE69837251T2 (de) Elektrochemische Abscheidung von Metallen in Halbleiteranordnungen
WO1999056315A1 (de) Verfahren zur kontaktierung eines elektrischen bauelements und elektrisches bauelement
DE112015001629T5 (de) Sensorelement, Verfahren zum Herstellen eines Sensorelements, Detektionseinrichtung sowie Verfahren zum Herstellen einer Detektionseinrichtung
DE4430812C1 (de) Verfahren zum Herstellen eines ionensensitiven Feldeffekttransistors mit Rückseitenkontakt
DE102010039180B4 (de) Verfahren zum Herstellen von Halbleiterchips und entsprechender Halbleiterchip
DE2460653A1 (de) Verfahren zum aetzen von silicium
DE102009014507B4 (de) Verfahren zur Bildung eines elektrischen Kontakts zwischen einem Trägerwafer und der Oberfläche einer oberen Siliziumschicht eines Silizium-auf-Isolator-Wafers und elektrische Vorrichtung mit einem solchen elektrischen Kontakt
DE102011116409B3 (de) Verfahren zur Herstellung dünner Halbleiterbauelemente

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R120 Application withdrawn or ip right abandoned
R120 Application withdrawn or ip right abandoned

Effective date: 20120116