JP2004296854A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP2004296854A JP2004296854A JP2003088223A JP2003088223A JP2004296854A JP 2004296854 A JP2004296854 A JP 2004296854A JP 2003088223 A JP2003088223 A JP 2003088223A JP 2003088223 A JP2003088223 A JP 2003088223A JP 2004296854 A JP2004296854 A JP 2004296854A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- hole
- semiconductor substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【解決手段】集積回路１２が形成された半導体基板１０の第１の面に、凹部２２を、外方に向かって内幅が拡大した開口部２３を有するように形成する。凹部２２の内面に絶縁層２８を形成する。絶縁層２８の内側に導電部４０を形成する。半導体基板１０の第１の面２０とは反対側の第２の面３０から導電部４０の先端を露出させる。
【選択図】 図６
【解決手段】集積回路１２が形成された半導体基板１０の第１の面に、凹部２２を、外方に向かって内幅が拡大した開口部２３を有するように形成する。凹部２２の内面に絶縁層２８を形成する。絶縁層２８の内側に導電部４０を形成する。半導体基板１０の第１の面２０とは反対側の第２の面３０から導電部４０の先端を露出させる。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特開２００１−１３５７８０号公報
【０００４】
【発明の背景】
三次元実装形態の半導体装置が開発されている。また、三次元実装を可能にするため、半導体チップに貫通電極を形成することが知られている。貫通電極は半導体チップを貫通するように形成されるが、半導体チップを割れにくくすることが要求されている。
【０００５】
本発明の目的は、信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、（ａ）集積回路が形成された半導体基板の第１の面に、凹部を、外方に向かって内幅が拡大した開口部を有するように形成すること、
（ｂ）前記凹部の内面に絶縁層を形成すること、
（ｃ）前記絶縁層の内側に導電部を形成すること、及び、
（ｄ）前記半導体基板の前記第１の面とは反対側の第２の面から前記導電部の先端を露出させることを含む。本発明によれば、半導体基板には外方に向かって内幅が拡大した開口部が形成される。これにより、半導体基板を割れにくくすることができるため、信頼性の高い半導体装置を製造することができる。
（２）この半導体装置の製造方法において、
前記（ａ）工程で、前記凹部を、前記開口部に連通された、ほぼ同じ形状の断面が前記半導体基板の厚み方向に連続する部分を有するように形成してもよい。（３）この半導体装置の製造方法において、
前記（ｄ）工程で、前記第２の面を削ることを含んでもよい。
（４）この半導体装置の製造方法において、
前記（ｄ）工程で、前記第２の面の一部をエッチングによって除去することを含んでもよい。
（５）この半導体装置の製造方法において、
前記（ｄ）工程で、前記第２の面に、前記導電部が貫通する凸部を形成することを含んでもよい。これによれば、導電部の周囲では半導体基板を厚くすることができる。そのため、半導体基板を割れにくくすることができ、信頼性の高い半導体装置を製造することができる。
（６）この半導体装置の製造方法において、
前記（ｄ）工程で、前記凸部を、側面の母線が外に凹となるように形成してもよい。
（７）この半導体装置の製造方法において、
前記（ｄ）工程で、前記絶縁層の一部を除去することを含んでもよい。
（８）この半導体装置の製造方法において、
前記（ａ）工程で、前記凹部を、その底面が凹曲面になるように形成し、
前記（ｃ）工程で、前記導電部を、その先端面が凸曲面になるように形成してもよい。これによれば、導電部の先端面の表面積を大きくすることができる。そのため、電気的な接続信頼性の高い半導体装置を製造することができる。
（９）この半導体装置の製造方法において、
前記第１の面には、前記集積回路と電気的に接続されたパッドが形成されていてもよい。
（１０）この半導体装置の製造方法において、
前記パッドに貫通穴を形成することをさらに含み、
前記（ａ）工程で、前記凹部を前記貫通穴とオーバーラップするように形成し、
前記（ｃ）工程で、前記導電部を、前記貫通穴を通り前記パッドを貫通するように形成してもよい。これによれば、パッドと導電部との距離が短くなるため、電気的な特性が安定した、信頼性の高い半導体装置を製造することができる。
（１１）この半導体装置の製造方法において、
前記（ａ）工程は、
（ａ１）前記半導体基板の前記第１の面に前記凹部を形成すること、及び、その後、
（ａ２）前記開口部の内幅が外方に向かって拡大するように、前記半導体基板をエッチングすること、
を含んでもよい。
（１２）この半導体装置の製造方法において、
前記半導体基板は、複数の集積回路が形成された半導体ウエハであり、それぞれの前記集積回路に対応して前記凹部を形成し、
前記（ｄ）工程の後に、前記半導体基板を切断することをさらに含んでもよい。これによれば、複数の半導体装置を一括して製造することができるため、生産効率を高めることができる。
（１３）本発明に係る半導体装置の製造方法は、上記方法によって製造された複数の半導体装置を積層し、前記導電部を通して電気的接続を図ることを含む。
（１４）本発明に係る半導体装置の製造方法は、（ａ）集積回路と前記集積回路に電気的に接続されたパッドとが形成された半導体基板に、貫通穴を、前記半導体基板の前記パッドが形成された面における開口部の内幅が外方に向かって拡大するように形成すること、
（ｂ）前記貫通穴の内面に絶縁層を形成すること、及び、
（ｃ）前記絶縁層の内側を通り前記半導体基板を貫通するように、貫通電極を形成することを含む。本発明によれば、半導体基板には外方に向かって内幅が拡大した開口部が形成される。これにより、半導体基板が割れにくくなるため、信頼性の高い半導体装置を製造することができる。
（１５）この半導体装置の製造方法において、
前記（ａ）工程で、前記貫通穴を、前記開口部に連通された、ほぼ同じ形状の断面が前記半導体基板の厚み方向に連続する部分を有するように形成してもよい。
（１６）この半導体装置の製造方法において、
前記（ａ）工程は、
（ａ１）前記半導体基板に前記貫通穴を形成すること、及び、その後、
（ａ２）前記開口部の内幅が外方に向かって拡大するように、前記半導体基板をエッチングすること、
を含んでもよい。
（１７）この半導体装置の製造方法において、
前記（ａ）工程で、前記貫通穴を、前記半導体基板の前記パッドが形成された面とは反対側の面における第２の開口部の内幅が外方に向かって拡大するように形成することを含んでもよい。これによれば、さらに割れにくい半導体基板を製造することができるため、信頼性の高い半導体装置を製造することができる。
（１８）この半導体装置の製造方法において、
前記（ａ）工程で、前記貫通穴を、前記開口部及び前記第２の開口部のそれぞれに連通された、ほぼ同じ形状の断面が前記半導体基板の厚み方向に連続する部分を有するように形成してもよい。
（１９）この半導体装置の製造方法において、
前記（ａ）工程は、
（ａ１）前記半導体基板に前記貫通穴を形成すること、及び、その後、
（ａ２）前記開口部及び前記第２の開口部のそれぞれの内幅が外方に向かって拡大するように、前記半導体基板をエッチングすること、
を含んでもよい。
（２０）この半導体装置の製造方法において、
前記パッドに第２の貫通穴を形成することをさらに含み、
前記（ａ）工程で、前記貫通穴を前記第２の貫通穴とオーバーラップするように形成し、
前記（ｃ）工程で、前記貫通電極を、前記第２の貫通穴を通り前記パッドを貫通するように形成してもよい。これによれば、パッドと貫通電極との距離を短くすることができるため、電気的な特性が安定した、信頼性の高い半導体装置を製造することができる。
（２１）この半導体装置の製造方法において、
前記半導体基板は、複数の集積回路が形成された半導体ウエハであり、それぞれの前記集積回路に対応して前記貫通穴を形成し、
前記（ｃ）工程の後に、前記半導体基板を切断することをさらに含んでもよい。これによれば、複数の半導体装置を一括して製造することができるため、生産効率を高めることができる。
（２２）本発明に係る半導体装置の製造方法は、上記方法によって製造された複数の半導体装置を積層し、前記貫通電極を通して電気的接続を図ることを含む。本発明によれば、各半導体基板が割れにくくなっているため、信頼性の高い半導体装置を製造することができる。
（２３）本発明に係る半導体装置は、上記方法によって製造されてなる。
（２４）本発明に係る半導体装置は、集積回路と前記集積回路に電気的に接続されたパッドとを有する半導体基板と、
前記半導体基板に形成された貫通穴と、
前記貫通穴の内面に形成された絶縁層と、
前記絶縁層の内側を通り、前記半導体基板を貫通するように形成された貫通電極と、
を含み、
前記貫通穴の前記半導体基板の前記パッドが形成された面における開口部は、その内幅が外方に向かって拡大するように形成されてなる。本発明によれば、半導体基板は外方に向かって内幅が拡大した開口部を有する。そのため、半導体基板が割れにくい、信頼性の高い半導体装置を提供することができる。
（２５）この半導体装置において、
前記パッドには第２の貫通穴が形成されてなり、
前記貫通穴は前記第２の貫通穴にオーバーラップするように形成されてなり、
前記貫通電極は、前記第２の貫通穴を通り前記パッドを貫通するように形成されていてもよい。これによれば、パッドと貫通電極との距離が短くなるため、電気的な特性が安定する、信頼性の高い半導体装置を提供することができる。
（２６）この半導体装置において、
前記貫通穴は、前記開口部に連通された、ほぼ同じ形状の断面が前記半導体基板の厚み方向に連続する部分を有してもよい。
（２７）この半導体装置において、
前記半導体基板の第２の面には、前記貫通穴が貫通する凸部が形成されていてもよい。これによれば、貫通穴の周囲では半導体基板が厚くなる。そのため、半導体基板が割れにくい、信頼性の高い半導体装置を提供することができる。
（２８）この半導体装置において、
前記凸部は、側面の母線が外に凹となるように形成されていてもよい。
（２９）この半導体装置において、
前記貫通電極の先端面は凸曲面であってもよい。これによれば、貫通電極の先端面の表面積が大きく、電気的な接続信頼性の高い半導体装置を提供することができる。
（３０）この半導体装置において、
前記貫通穴の前記半導体基板の前記パッドが形成された面とは反対側の面における第２の開口部は、その内幅が外方に向かって拡大するように形成されていてもよい。これによれば、半導体基板がさらに割れにくい、信頼性の高い半導体装置を提供することができる。
（３１）この半導体装置において、
前記貫通穴は、前記開口部と前記第２の開口部とに連通された、ほぼ同じ形状の断面が前記半導体基板の厚み方向に連続する部分をさらに有してもよい。
（３２）本発明に係る半導体装置は、スタックされてなる、上記の複数の半導体装置を有し、
前記複数の半導体基板は、積層されて前記貫通電極を通して電気的接続が図られてなる。本発明によれば、各半導体基板は割れにくくなっている。そのため、信頼性の高い半導体装置を提供することができる。
（３３）本発明に係る回路基板には、上記半導体装置が実装されている。
（３４）本発明に係る電子機器は、上記半導体装置を有する。
【０００７】
【発明の実施の形態】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【０００８】
（第１の実施の形態）
図１〜図７は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。はじめに、半導体基板１０を用意する。図１に示す半導体基板１０は、半導体チップの状態で用意してもよく、あるいは、半導体ウエハの状態で用意してもよい。半導体基板１０には、少なくとも１つの（半導体チップには１つの、半導体ウエハには複数の）集積回路（例えばトランジスタやメモリを有する回路）１２が形成されている。半導体基板１０には、複数のパッド１４が形成されている。各パッド１４は、集積回路１２に電気的に接続されている。パッド１４を電極パッドと称してもよい。パッド１４は、アルミニウムで形成されていてもよい。パッド１４の表面の形状は特に限定されないが、矩形であることが一般的である。半導体基板１０が半導体ウエハである場合、複数の半導体チップとなる各領域に、２つ以上（１グループ）のパッド１４が形成される。
【０００９】
半導体基板１０には、１層又はそれ以上の層の絶縁膜が形成されていてもよい。図１では、半導体基板１０には絶縁膜１６，１８が形成されている。絶縁膜１６上には、パッド１４と、集積回路１２とパッド１４とを電気的に接続する配線（図示せず）が形成されていてもよい。また、他の絶縁膜１８がパッド１４の表面の少なくとも一部を避けて形成されている。絶縁膜１８は、パッド１４の表面を覆うように形成した後、その一部をエッチングすることでパッド１４の一部を露出させてもよい。エッチングには、ドライエッチング及びウエットエッチングのいずれを適用してもよい。絶縁膜１８をエッチングする際に、パッド１４の表面をエッチングしてもよい。なお、絶縁膜１６は酸化膜によって形成されていてもよい。また、絶縁膜１８は、パッシベーション膜と称してもよく、ＳｉＮ、ＳｉＯ２、ポリイミド樹脂等で形成してもよい。
【００１０】
次に、半導体基板１０の第１の面２０に、凹部２２を形成する。半導体基板１０のパッド１４が形成された面を、第１の面２０と称してもよい。凹部２２を、ほぼ同じ形状の断面が半導体基板１０の厚み方向に連続する部分を有するように形成してもよい。凹部２２は、集積回路１２の素子及び配線を避けて形成する。凹部２２の形成には、エッチング（ドライエッチング又はウエットエッチング）を適用することができる。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。図２に示すように、凹部２２を、パッド１４の貫通穴２４とオーバーラップするように形成してもよい。パッド１４に貫通穴２４を形成した後に、貫通穴２４の領域内に凹部２２を形成してもよい。パッド１４の下に絶縁膜１６が形成されている場合、これにも貫通穴２６（図２参照）を形成する。貫通穴２４（及び貫通穴２６）の形成にも、エッチング（ドライエッチング又はウエットエッチング）を適用してもよい。あるいは、凹部２２の形成に、レーザ（例えばＣＯ２レーザ、ＹＡＧレーザ等）を使用してもよい。レーザは、貫通穴２４，２６の形成に適用してもよい。一種類のエッチャント又はレーザによって、凹部２２及び貫通穴２４，２６の形成を連続して行ってもよい。なお、貫通穴２４（及び貫通穴２６）と凹部２２とを合わせて、凹部ということもできる。
【００１１】
次に、図３に示すように、凹部２２の開口部２３の内幅が外方に向かって拡大するように、半導体基板１０をエッチングする。エッチングは、ドライエッチング及びウエットエッチングのいずれで行ってもよい。これによれば、半導体基板１０の開口部２３の内幅は外方に向かって拡大するように形成される。すなわち、開口部２３の開口端部から角が除去される。そのため、開口部２３の開口端部のチッピングを防止することができ、信頼性の高い半導体装置を製造することができる。なお、本工程で、凹部２２の底面２５が凸曲面になるように、半導体基板１０をエッチングしてもよい（図３参照）。ただし、先に説明した凹部２２を形成する工程で、凹部２２を、外方に向かって内幅が拡大した開口部２３を有するように形成し、あるいは、底面２５が凸曲面になるように形成してもよい。
【００１２】
次に、図４に示すように、凹部２２の内面に絶縁層２８を形成する。絶縁層２８は、酸化膜であってもよい。例えば、半導体基板１０の基材がＳｉである場合、絶縁層２８はＳｉＯ２であってもよいしＳｉＮであってもよい。絶縁層２８は、凹部２２の内壁面に形成する。絶縁層２８は、絶縁膜１６の貫通穴２６の内壁面に形成してもよい。絶縁層２８は、絶縁膜（パッシベーション膜）１８上に形成してもよい。絶縁層２８は、パッド１４の貫通穴２４の内壁面に形成してもよい。絶縁層２８は、パッド１４の一部（例えばその上面）を避けて形成する。これにより、後述する導電部４０とパッド１４との電気的な接続を図ることができる。電極１４の表面全体を覆って絶縁層２８を形成し、その一部をエッチング（ドライエッチング又はウエットエッチング）して、パッド１４の一部を露出させてもよい。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。絶縁層２８は、凹部２２の内壁面の形状に沿うように形成してもよい。
【００１３】
次に、図５に示すように、絶縁層２８の内側に導電部４０を形成する。導電部４０は、例えばＣｕによって形成してもよい。導電部４０は、例えば、スパッタリングや無電解メッキによって導電膜（図示せず）を形成した後に、パターニングされたレジスト（図示せず）を形成し、その後、電解メッキを行って導電部４０を形成してもよい。最後に、レジスト及び導電膜の一部を除去することで、図５に示す、導電部４０を形成してもよい。ただし、導電部４０を形成する工程はこれに限られず、既に公知となっているいずれの方法によって、導電部４０を形成してもよい。凹部２２とパッド１４の貫通穴２４とがオーバーラップするように形成されている場合、導電部４０を、貫通穴２４を通りパッド１４を貫通するように形成してもよい（図５参照）。これによると、パッド１４と導電部４０との距離が短くなるため、電気的な特性が安定した、信頼性の高い半導体装置を製造することができる。
【００１４】
なお、先端面４２が凸曲面になるように、導電部４０を形成してもよい。これにより、導電部４０の先端面４２の表面積を大きくすることができるため、電気的な接続信頼性の高い半導体装置を製造することができる。例えば、凹部２２を、底面２５が凹曲面となるように形成し、凹部２２の内壁面の形状に合わせて導電部４０を形成することで、導電部４０を、先端面４２が凸曲面になるように形成してもよい。あるいは、次の工程（導電部４０の先端を半導体基板１０の第２の面３０から露出させる工程）で、導電部４０の先端部をエッチング（あるいは研磨）して、先端面４２を凸曲面に形成してもよい。
【００１５】
次に、半導体基板１０の第２の面（第１の面２０とは反対側の面）３０から、導電部４０の先端を露出させる（図６参照）。これによって、半導体基板１０の両面の電気的な導通を図ることができる。例えば、機械研磨で第２の面３０を削ることによって、あるいは、エッチングによって第２の面３０の一部を除去することによって、導電部４０の先端を露出させてもよい。また、機械研磨とエッチングとの両方を用いて、導電部４０の先端を露出させてもよい。このとき、凹部２２は半導体基板１０を貫通するため、半導体基板１０には貫通穴５０が形成されるといえる。さらに、絶縁層２８の一部を除去することで、導電部４０の先端を露出させてもよい。絶縁層２８は、エッチングによってその一部を除去してもよい。第２の面３０から先端が露出した導電部４０を、貫通電極と称してもよい。
【００１６】
なお、第２の面３０に、導電部４０が貫通する凸部３２を形成してもよい。このとき、凸部３２の先端面から導電部４０の先端を露出させてもよい。これによると、半導体基板１０を薄くした場合でも、導電部４０の周囲では半導体基板１０が厚くなり、導電部４０の周囲で半導体基板１０を割れにくくすることができる。そのため、信頼性の高い半導体装置を製造することができる。凸部３２は、例えばエッチングによって第２の面３０の一部を除去する際に形成してもよい。このとき、凸部３２の形状は特に限定されるものではないが、凸部３２の側面の母線が外に凹となるように形成してもよい（図６参照）。言い換えると、凸部３２を、基端部（第２の面３０側）から先端部に向かって細くなるように形成し、その側面の断面形状が外に向かって凹となるように形成してもよい。これによれば、凸部３２の側面を曲面によって形成することができるため、半導体基板１０をさらに割れにくくすることができ、信頼性の高い半導体装置を製造することができる。例えば、エッチング時のアンダカットを利用して、かかる形状の凸部３２を形成してもよい。
【００１７】
以上の工程で、半導体装置１を製造することができる（図６参照）。なお、半導体基板１０として半導体ウエハを利用する場合、最後に、該半導体ウエハを個片に切り出す工程を経て、半導体装置１を製造してもよい。
【００１８】
半導体装置１は、集積回路１２と集積回路１２に電気的に接続されたパッド１４とを有する半導体基板１０を有する。半導体基板１０には貫通穴５０が形成されてなる。半導体装置１は、貫通穴５０の内面に形成された絶縁層２８を有する。半導体装置１は、絶縁層２８の内側を通り、半導体基板１０を貫通するように形成された導電部４０（貫通電極と称してもよい）を有する。貫通穴５０の半導体基板１０のパッド１４が形成された面（第１の面２０）における開口部２３は、その内幅が外方に向かって拡大するように形成されてなる。これによれば、半導体基板１０の開口部２３の開口端部は角を有しない様に形成されてなる。そのため開口端部のチッピングを防止することができ、半導体基板１０が割れにくい、信頼性の高い半導体装置を提供することができる。なお、貫通穴５０は、開口部２３に連通された、ほぼ同じ形状の断面が半導体基板１０の厚み方向に連続する部分を有してもよい。また、パッド１４には貫通穴２４が形成されていてもよく、このとき、半導体基板１０の貫通穴５０は貫通穴２４にオーバーラップするように形成されていてもよい。そして、導電部４０は、貫通穴２４を通りパッド１４を貫通するように形成されていてもよい。これによれば、パッド１４と導電部４０との距離が短く、電気的な特性が安定した信頼性の高い半導体装置を提供することができる。
【００１９】
半導体装置１は、半導体基板１０の第２の面に形成された、貫通穴５０が貫通する凸部３２を有してもよい。これによれば、貫通穴５０の周囲で半導体基板１０が厚くなる。そのため、半導体基板１０が割れにくい、信頼性の高い半導体装置を提供することができる。なお、凸部３２は、側面の母線が外に凹となるように形成されていてもよい。これにより、さらに半導体基板１０が割れにくくなるため、信頼性の高い半導体装置を提供することができる。
【００２０】
また、導電部４０（貫通電極）の先端面４２は、凸曲面であってもよい。これによれば、先端面４２の表面積が大きく、電気的な信頼性の高い半導体装置を提供することができる。
【００２１】
なお、上述した半導体装置１を積層し、各導電部４０（貫通電極）を通して電気的接続を図り、積層された半導体基板を有する半導体装置１００を製造してもよい。これにより、信頼性の高い積層型の半導体装置を製造することができる。半導体装置１００は、積層された複数の半導体装置１を有する。半導体装置１のそれぞれは、導電部４０（貫通電極）を通して電気的接続が図られてなる。半導体装置１００は、配線基板２００を有してもよく、積層された半導体装置１は配線基板２００に搭載されていてもよい（図７参照）。配線基板２００には、複数の配線２０２が形成されていてもよく、また、外部端子２０４が形成されていてもよい。これにより、回路基板等に実装しやすい半導体装置１００を提供することができる。さらに、積層された各半導体装置１の間には、図示しない絶縁層（応力緩和機能を有してもよい）が形成されていてもよい。これにより、信頼性の高い半導体装置を提供することができる。なお、図８には、本発明を適用した実施の形態に係る半導体装置１００が実装された回路基板１０００を示す。また、本発明を適用した実施の形態に係る半導体装置を有する電子機器として、図９にはノート型パーソナルコンピュータ２０００が、図１０には携帯電話３０００が、それぞれ示されている。
【００２２】
（第２の実施の形態）
以下、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明する。なお、本実施の形態でも、既に説明した内容を可能な限り適用するものとする。
【００２３】
図１１〜図１５は、本発明を適用した、第２の実施の形態に係る半導体装置の製造方法を説明するための図である。はじめに、半導体基板１０を用意する（図１参照）。半導体基板１０は、既に説明した内容を適用することができる。すなわち、半導体基板１０は集積回路１２を有する。また、半導体基板１０は、集積回路１２に電気的に接続されたパッド１４を有する。半導体基板１０には、絶縁膜１６，１８が形成されていてもよい。
【００２４】
次に、図１１に示すように、半導体基板１０に貫通穴６０を形成する。貫通穴６０を形成する方法は、先に説明した、半導体基板１０に凹部２２を形成する方法のいずれかを適用してもよい。パッド１４に貫通穴２４（第２の貫通穴と称してもよい）を形成し、その後、パッド１４の貫通穴２４とオーバーラップするように貫通穴６０を形成してもよい。
【００２５】
次に、図１２に示すように、貫通穴６０の開口部の内幅が外方に向かって拡大するように、半導体基板１０をエッチングする。貫通穴６０の半導体基板１０の第１の面２０における開口部６２及び第２の面３０における第２の開口部６４の内幅が外方に向かって拡大するように、半導体基板１０をエッチングしてもよい（図１２参照）。これによれば、開口部６２及び第２の開口部６４の開口端部から角が除去される。そのため、開口端部でのチッピングを防止することが可能な、信頼性の高い半導体装置を製造することができる。なお、第２の開口部６４の内幅を変化させず、開口部６２の内幅のみが外方に向かって拡大するように、半導体基板１０をエッチングしてもよい。また、貫通穴６０を形成する工程で、貫通穴６０を、開口部６２（あるいは第２の開口部６４）の内幅が外方に向かって拡大するように形成してもよい。
【００２６】
次に、図１３に示すように、貫通穴６０の内面に絶縁層６６を形成する。絶縁層６６として、先に説明した絶縁層２８の内容を適用してもよい。本実施の形態では、絶縁層６６を第２の面３０上を含む領域に形成してもよい（図１３参照）。
【００２７】
次に、貫通電極７０を形成する。貫通電極７０は、絶縁層６６の内側を通り半導体基板１０を貫通するように形成する。例えば、図示しない導電膜を形成した後に、パターニングされたレジスト７２を形成し、その後、電解メッキを行って、貫通電極７０を形成してもよい（図１４参照）。最後に、レジスト７２及び導電膜の一部を除去して、図１５に示す半導体装置２を製造してもよい。ただし、貫通電極７０を形成する工程はこれに限られるものではなく、既に公知となっているいずれの方法を適用してもよい。なお、貫通穴６０がパッド１４の貫通穴（第２の貫通穴）２４とオーバーラップするように形成されている場合、貫通電極７０は貫通穴２４を通りパッド１４を貫通するように形成してもよい。これによれば、パッド１４と貫通電極７０との距離を短くすることができるため、電気的な特性が安定した、信頼性の高い半導体装置を製造することができる。
【００２８】
以上の工程によって、本実施の形態に係る半導体装置２を製造してもよい（図１５参照）。なお、半導体基板１０として半導体ウエハを利用する場合、最後に、該半導体ウエハを個片に切り出す工程を経て、半導体装置２を製造してもよい。半導体装置２は、集積回路１２と集積回路１２に電気的に接続されたパッド１４とを有する半導体基板１０を有する。半導体基板１０には貫通穴６０が形成されてなる。貫通穴６０の内面には絶縁層６６が形成されてなる。半導体装置２は、絶縁層６６の内側を通り、半導体基板１０を貫通するように形成された貫通電極７０を有する。貫通穴６０の半導体基板１０の第１の面２０における開口部６２は、その内幅が外方に向かって拡大するように形成されてなる。また、半導体基板１０の第２の面３０における開口部（第２の開口部）６４は、その内幅が外方に向かって拡大するように形成されていてもよい。すなわち、開口部６２（及び第２の開口部６４）の開口端部は角を有しない様に形成されてなる。そのため、開口端部のチッピングを防止することができ、信頼性の高い半導体装置を提供することができる。なお、貫通穴６０は、開口部６２（及び第２の開口部６４）に連通された、ほぼ同じ形状の断面が半導体基板１０の厚み方向に連続する部分を有してもよい。また、貫通電極７０を、パッド１４を貫通するように形成してもよい。これによれば、パッド１４と貫通電極７０との距離が短い、電気的な特性が安定した信頼性の高い半導体装置を提供することができる。
【００２９】
なお、上述した複数の半導体装置２を積層し、貫通電極７０を通して電気的接続を図り、積層型の半導体装置を製造してもよい（図示せず）。あるいは、半導体装置１，２を複数積層して、積層型の半導体装置を製造してもよい（図示せず）。
【００３０】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図２】図２は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図３】図３は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図４】図４は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図５】図５は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図６】図６は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図７】図７は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図８】図８は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図９】図９は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１０】図１０は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１１】図１１は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図１２】図１２は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図１３】図１３は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図１４】図１４は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図１５】図１５は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【符号の説明】
１０ 半導体基板、 １２ 集積回路、 １４ パッド、 ２０ 第１の面、 ２８ 絶縁層、 ３０ 第２の面、 ４０ 導電部、 ４２ 先端面、 ５０ 貫通穴
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特開２００１−１３５７８０号公報
【０００４】
【発明の背景】
三次元実装形態の半導体装置が開発されている。また、三次元実装を可能にするため、半導体チップに貫通電極を形成することが知られている。貫通電極は半導体チップを貫通するように形成されるが、半導体チップを割れにくくすることが要求されている。
【０００５】
本発明の目的は、信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、（ａ）集積回路が形成された半導体基板の第１の面に、凹部を、外方に向かって内幅が拡大した開口部を有するように形成すること、
（ｂ）前記凹部の内面に絶縁層を形成すること、
（ｃ）前記絶縁層の内側に導電部を形成すること、及び、
（ｄ）前記半導体基板の前記第１の面とは反対側の第２の面から前記導電部の先端を露出させることを含む。本発明によれば、半導体基板には外方に向かって内幅が拡大した開口部が形成される。これにより、半導体基板を割れにくくすることができるため、信頼性の高い半導体装置を製造することができる。
（２）この半導体装置の製造方法において、
前記（ａ）工程で、前記凹部を、前記開口部に連通された、ほぼ同じ形状の断面が前記半導体基板の厚み方向に連続する部分を有するように形成してもよい。（３）この半導体装置の製造方法において、
前記（ｄ）工程で、前記第２の面を削ることを含んでもよい。
（４）この半導体装置の製造方法において、
前記（ｄ）工程で、前記第２の面の一部をエッチングによって除去することを含んでもよい。
（５）この半導体装置の製造方法において、
前記（ｄ）工程で、前記第２の面に、前記導電部が貫通する凸部を形成することを含んでもよい。これによれば、導電部の周囲では半導体基板を厚くすることができる。そのため、半導体基板を割れにくくすることができ、信頼性の高い半導体装置を製造することができる。
（６）この半導体装置の製造方法において、
前記（ｄ）工程で、前記凸部を、側面の母線が外に凹となるように形成してもよい。
（７）この半導体装置の製造方法において、
前記（ｄ）工程で、前記絶縁層の一部を除去することを含んでもよい。
（８）この半導体装置の製造方法において、
前記（ａ）工程で、前記凹部を、その底面が凹曲面になるように形成し、
前記（ｃ）工程で、前記導電部を、その先端面が凸曲面になるように形成してもよい。これによれば、導電部の先端面の表面積を大きくすることができる。そのため、電気的な接続信頼性の高い半導体装置を製造することができる。
（９）この半導体装置の製造方法において、
前記第１の面には、前記集積回路と電気的に接続されたパッドが形成されていてもよい。
（１０）この半導体装置の製造方法において、
前記パッドに貫通穴を形成することをさらに含み、
前記（ａ）工程で、前記凹部を前記貫通穴とオーバーラップするように形成し、
前記（ｃ）工程で、前記導電部を、前記貫通穴を通り前記パッドを貫通するように形成してもよい。これによれば、パッドと導電部との距離が短くなるため、電気的な特性が安定した、信頼性の高い半導体装置を製造することができる。
（１１）この半導体装置の製造方法において、
前記（ａ）工程は、
（ａ１）前記半導体基板の前記第１の面に前記凹部を形成すること、及び、その後、
（ａ２）前記開口部の内幅が外方に向かって拡大するように、前記半導体基板をエッチングすること、
を含んでもよい。
（１２）この半導体装置の製造方法において、
前記半導体基板は、複数の集積回路が形成された半導体ウエハであり、それぞれの前記集積回路に対応して前記凹部を形成し、
前記（ｄ）工程の後に、前記半導体基板を切断することをさらに含んでもよい。これによれば、複数の半導体装置を一括して製造することができるため、生産効率を高めることができる。
（１３）本発明に係る半導体装置の製造方法は、上記方法によって製造された複数の半導体装置を積層し、前記導電部を通して電気的接続を図ることを含む。
（１４）本発明に係る半導体装置の製造方法は、（ａ）集積回路と前記集積回路に電気的に接続されたパッドとが形成された半導体基板に、貫通穴を、前記半導体基板の前記パッドが形成された面における開口部の内幅が外方に向かって拡大するように形成すること、
（ｂ）前記貫通穴の内面に絶縁層を形成すること、及び、
（ｃ）前記絶縁層の内側を通り前記半導体基板を貫通するように、貫通電極を形成することを含む。本発明によれば、半導体基板には外方に向かって内幅が拡大した開口部が形成される。これにより、半導体基板が割れにくくなるため、信頼性の高い半導体装置を製造することができる。
（１５）この半導体装置の製造方法において、
前記（ａ）工程で、前記貫通穴を、前記開口部に連通された、ほぼ同じ形状の断面が前記半導体基板の厚み方向に連続する部分を有するように形成してもよい。
（１６）この半導体装置の製造方法において、
前記（ａ）工程は、
（ａ１）前記半導体基板に前記貫通穴を形成すること、及び、その後、
（ａ２）前記開口部の内幅が外方に向かって拡大するように、前記半導体基板をエッチングすること、
を含んでもよい。
（１７）この半導体装置の製造方法において、
前記（ａ）工程で、前記貫通穴を、前記半導体基板の前記パッドが形成された面とは反対側の面における第２の開口部の内幅が外方に向かって拡大するように形成することを含んでもよい。これによれば、さらに割れにくい半導体基板を製造することができるため、信頼性の高い半導体装置を製造することができる。
（１８）この半導体装置の製造方法において、
前記（ａ）工程で、前記貫通穴を、前記開口部及び前記第２の開口部のそれぞれに連通された、ほぼ同じ形状の断面が前記半導体基板の厚み方向に連続する部分を有するように形成してもよい。
（１９）この半導体装置の製造方法において、
前記（ａ）工程は、
（ａ１）前記半導体基板に前記貫通穴を形成すること、及び、その後、
（ａ２）前記開口部及び前記第２の開口部のそれぞれの内幅が外方に向かって拡大するように、前記半導体基板をエッチングすること、
を含んでもよい。
（２０）この半導体装置の製造方法において、
前記パッドに第２の貫通穴を形成することをさらに含み、
前記（ａ）工程で、前記貫通穴を前記第２の貫通穴とオーバーラップするように形成し、
前記（ｃ）工程で、前記貫通電極を、前記第２の貫通穴を通り前記パッドを貫通するように形成してもよい。これによれば、パッドと貫通電極との距離を短くすることができるため、電気的な特性が安定した、信頼性の高い半導体装置を製造することができる。
（２１）この半導体装置の製造方法において、
前記半導体基板は、複数の集積回路が形成された半導体ウエハであり、それぞれの前記集積回路に対応して前記貫通穴を形成し、
前記（ｃ）工程の後に、前記半導体基板を切断することをさらに含んでもよい。これによれば、複数の半導体装置を一括して製造することができるため、生産効率を高めることができる。
（２２）本発明に係る半導体装置の製造方法は、上記方法によって製造された複数の半導体装置を積層し、前記貫通電極を通して電気的接続を図ることを含む。本発明によれば、各半導体基板が割れにくくなっているため、信頼性の高い半導体装置を製造することができる。
（２３）本発明に係る半導体装置は、上記方法によって製造されてなる。
（２４）本発明に係る半導体装置は、集積回路と前記集積回路に電気的に接続されたパッドとを有する半導体基板と、
前記半導体基板に形成された貫通穴と、
前記貫通穴の内面に形成された絶縁層と、
前記絶縁層の内側を通り、前記半導体基板を貫通するように形成された貫通電極と、
を含み、
前記貫通穴の前記半導体基板の前記パッドが形成された面における開口部は、その内幅が外方に向かって拡大するように形成されてなる。本発明によれば、半導体基板は外方に向かって内幅が拡大した開口部を有する。そのため、半導体基板が割れにくい、信頼性の高い半導体装置を提供することができる。
（２５）この半導体装置において、
前記パッドには第２の貫通穴が形成されてなり、
前記貫通穴は前記第２の貫通穴にオーバーラップするように形成されてなり、
前記貫通電極は、前記第２の貫通穴を通り前記パッドを貫通するように形成されていてもよい。これによれば、パッドと貫通電極との距離が短くなるため、電気的な特性が安定する、信頼性の高い半導体装置を提供することができる。
（２６）この半導体装置において、
前記貫通穴は、前記開口部に連通された、ほぼ同じ形状の断面が前記半導体基板の厚み方向に連続する部分を有してもよい。
（２７）この半導体装置において、
前記半導体基板の第２の面には、前記貫通穴が貫通する凸部が形成されていてもよい。これによれば、貫通穴の周囲では半導体基板が厚くなる。そのため、半導体基板が割れにくい、信頼性の高い半導体装置を提供することができる。
（２８）この半導体装置において、
前記凸部は、側面の母線が外に凹となるように形成されていてもよい。
（２９）この半導体装置において、
前記貫通電極の先端面は凸曲面であってもよい。これによれば、貫通電極の先端面の表面積が大きく、電気的な接続信頼性の高い半導体装置を提供することができる。
（３０）この半導体装置において、
前記貫通穴の前記半導体基板の前記パッドが形成された面とは反対側の面における第２の開口部は、その内幅が外方に向かって拡大するように形成されていてもよい。これによれば、半導体基板がさらに割れにくい、信頼性の高い半導体装置を提供することができる。
（３１）この半導体装置において、
前記貫通穴は、前記開口部と前記第２の開口部とに連通された、ほぼ同じ形状の断面が前記半導体基板の厚み方向に連続する部分をさらに有してもよい。
（３２）本発明に係る半導体装置は、スタックされてなる、上記の複数の半導体装置を有し、
前記複数の半導体基板は、積層されて前記貫通電極を通して電気的接続が図られてなる。本発明によれば、各半導体基板は割れにくくなっている。そのため、信頼性の高い半導体装置を提供することができる。
（３３）本発明に係る回路基板には、上記半導体装置が実装されている。
（３４）本発明に係る電子機器は、上記半導体装置を有する。
【０００７】
【発明の実施の形態】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【０００８】
（第１の実施の形態）
図１〜図７は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。はじめに、半導体基板１０を用意する。図１に示す半導体基板１０は、半導体チップの状態で用意してもよく、あるいは、半導体ウエハの状態で用意してもよい。半導体基板１０には、少なくとも１つの（半導体チップには１つの、半導体ウエハには複数の）集積回路（例えばトランジスタやメモリを有する回路）１２が形成されている。半導体基板１０には、複数のパッド１４が形成されている。各パッド１４は、集積回路１２に電気的に接続されている。パッド１４を電極パッドと称してもよい。パッド１４は、アルミニウムで形成されていてもよい。パッド１４の表面の形状は特に限定されないが、矩形であることが一般的である。半導体基板１０が半導体ウエハである場合、複数の半導体チップとなる各領域に、２つ以上（１グループ）のパッド１４が形成される。
【０００９】
半導体基板１０には、１層又はそれ以上の層の絶縁膜が形成されていてもよい。図１では、半導体基板１０には絶縁膜１６，１８が形成されている。絶縁膜１６上には、パッド１４と、集積回路１２とパッド１４とを電気的に接続する配線（図示せず）が形成されていてもよい。また、他の絶縁膜１８がパッド１４の表面の少なくとも一部を避けて形成されている。絶縁膜１８は、パッド１４の表面を覆うように形成した後、その一部をエッチングすることでパッド１４の一部を露出させてもよい。エッチングには、ドライエッチング及びウエットエッチングのいずれを適用してもよい。絶縁膜１８をエッチングする際に、パッド１４の表面をエッチングしてもよい。なお、絶縁膜１６は酸化膜によって形成されていてもよい。また、絶縁膜１８は、パッシベーション膜と称してもよく、ＳｉＮ、ＳｉＯ２、ポリイミド樹脂等で形成してもよい。
【００１０】
次に、半導体基板１０の第１の面２０に、凹部２２を形成する。半導体基板１０のパッド１４が形成された面を、第１の面２０と称してもよい。凹部２２を、ほぼ同じ形状の断面が半導体基板１０の厚み方向に連続する部分を有するように形成してもよい。凹部２２は、集積回路１２の素子及び配線を避けて形成する。凹部２２の形成には、エッチング（ドライエッチング又はウエットエッチング）を適用することができる。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。図２に示すように、凹部２２を、パッド１４の貫通穴２４とオーバーラップするように形成してもよい。パッド１４に貫通穴２４を形成した後に、貫通穴２４の領域内に凹部２２を形成してもよい。パッド１４の下に絶縁膜１６が形成されている場合、これにも貫通穴２６（図２参照）を形成する。貫通穴２４（及び貫通穴２６）の形成にも、エッチング（ドライエッチング又はウエットエッチング）を適用してもよい。あるいは、凹部２２の形成に、レーザ（例えばＣＯ２レーザ、ＹＡＧレーザ等）を使用してもよい。レーザは、貫通穴２４，２６の形成に適用してもよい。一種類のエッチャント又はレーザによって、凹部２２及び貫通穴２４，２６の形成を連続して行ってもよい。なお、貫通穴２４（及び貫通穴２６）と凹部２２とを合わせて、凹部ということもできる。
【００１１】
次に、図３に示すように、凹部２２の開口部２３の内幅が外方に向かって拡大するように、半導体基板１０をエッチングする。エッチングは、ドライエッチング及びウエットエッチングのいずれで行ってもよい。これによれば、半導体基板１０の開口部２３の内幅は外方に向かって拡大するように形成される。すなわち、開口部２３の開口端部から角が除去される。そのため、開口部２３の開口端部のチッピングを防止することができ、信頼性の高い半導体装置を製造することができる。なお、本工程で、凹部２２の底面２５が凸曲面になるように、半導体基板１０をエッチングしてもよい（図３参照）。ただし、先に説明した凹部２２を形成する工程で、凹部２２を、外方に向かって内幅が拡大した開口部２３を有するように形成し、あるいは、底面２５が凸曲面になるように形成してもよい。
【００１２】
次に、図４に示すように、凹部２２の内面に絶縁層２８を形成する。絶縁層２８は、酸化膜であってもよい。例えば、半導体基板１０の基材がＳｉである場合、絶縁層２８はＳｉＯ２であってもよいしＳｉＮであってもよい。絶縁層２８は、凹部２２の内壁面に形成する。絶縁層２８は、絶縁膜１６の貫通穴２６の内壁面に形成してもよい。絶縁層２８は、絶縁膜（パッシベーション膜）１８上に形成してもよい。絶縁層２８は、パッド１４の貫通穴２４の内壁面に形成してもよい。絶縁層２８は、パッド１４の一部（例えばその上面）を避けて形成する。これにより、後述する導電部４０とパッド１４との電気的な接続を図ることができる。電極１４の表面全体を覆って絶縁層２８を形成し、その一部をエッチング（ドライエッチング又はウエットエッチング）して、パッド１４の一部を露出させてもよい。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。絶縁層２８は、凹部２２の内壁面の形状に沿うように形成してもよい。
【００１３】
次に、図５に示すように、絶縁層２８の内側に導電部４０を形成する。導電部４０は、例えばＣｕによって形成してもよい。導電部４０は、例えば、スパッタリングや無電解メッキによって導電膜（図示せず）を形成した後に、パターニングされたレジスト（図示せず）を形成し、その後、電解メッキを行って導電部４０を形成してもよい。最後に、レジスト及び導電膜の一部を除去することで、図５に示す、導電部４０を形成してもよい。ただし、導電部４０を形成する工程はこれに限られず、既に公知となっているいずれの方法によって、導電部４０を形成してもよい。凹部２２とパッド１４の貫通穴２４とがオーバーラップするように形成されている場合、導電部４０を、貫通穴２４を通りパッド１４を貫通するように形成してもよい（図５参照）。これによると、パッド１４と導電部４０との距離が短くなるため、電気的な特性が安定した、信頼性の高い半導体装置を製造することができる。
【００１４】
なお、先端面４２が凸曲面になるように、導電部４０を形成してもよい。これにより、導電部４０の先端面４２の表面積を大きくすることができるため、電気的な接続信頼性の高い半導体装置を製造することができる。例えば、凹部２２を、底面２５が凹曲面となるように形成し、凹部２２の内壁面の形状に合わせて導電部４０を形成することで、導電部４０を、先端面４２が凸曲面になるように形成してもよい。あるいは、次の工程（導電部４０の先端を半導体基板１０の第２の面３０から露出させる工程）で、導電部４０の先端部をエッチング（あるいは研磨）して、先端面４２を凸曲面に形成してもよい。
【００１５】
次に、半導体基板１０の第２の面（第１の面２０とは反対側の面）３０から、導電部４０の先端を露出させる（図６参照）。これによって、半導体基板１０の両面の電気的な導通を図ることができる。例えば、機械研磨で第２の面３０を削ることによって、あるいは、エッチングによって第２の面３０の一部を除去することによって、導電部４０の先端を露出させてもよい。また、機械研磨とエッチングとの両方を用いて、導電部４０の先端を露出させてもよい。このとき、凹部２２は半導体基板１０を貫通するため、半導体基板１０には貫通穴５０が形成されるといえる。さらに、絶縁層２８の一部を除去することで、導電部４０の先端を露出させてもよい。絶縁層２８は、エッチングによってその一部を除去してもよい。第２の面３０から先端が露出した導電部４０を、貫通電極と称してもよい。
【００１６】
なお、第２の面３０に、導電部４０が貫通する凸部３２を形成してもよい。このとき、凸部３２の先端面から導電部４０の先端を露出させてもよい。これによると、半導体基板１０を薄くした場合でも、導電部４０の周囲では半導体基板１０が厚くなり、導電部４０の周囲で半導体基板１０を割れにくくすることができる。そのため、信頼性の高い半導体装置を製造することができる。凸部３２は、例えばエッチングによって第２の面３０の一部を除去する際に形成してもよい。このとき、凸部３２の形状は特に限定されるものではないが、凸部３２の側面の母線が外に凹となるように形成してもよい（図６参照）。言い換えると、凸部３２を、基端部（第２の面３０側）から先端部に向かって細くなるように形成し、その側面の断面形状が外に向かって凹となるように形成してもよい。これによれば、凸部３２の側面を曲面によって形成することができるため、半導体基板１０をさらに割れにくくすることができ、信頼性の高い半導体装置を製造することができる。例えば、エッチング時のアンダカットを利用して、かかる形状の凸部３２を形成してもよい。
【００１７】
以上の工程で、半導体装置１を製造することができる（図６参照）。なお、半導体基板１０として半導体ウエハを利用する場合、最後に、該半導体ウエハを個片に切り出す工程を経て、半導体装置１を製造してもよい。
【００１８】
半導体装置１は、集積回路１２と集積回路１２に電気的に接続されたパッド１４とを有する半導体基板１０を有する。半導体基板１０には貫通穴５０が形成されてなる。半導体装置１は、貫通穴５０の内面に形成された絶縁層２８を有する。半導体装置１は、絶縁層２８の内側を通り、半導体基板１０を貫通するように形成された導電部４０（貫通電極と称してもよい）を有する。貫通穴５０の半導体基板１０のパッド１４が形成された面（第１の面２０）における開口部２３は、その内幅が外方に向かって拡大するように形成されてなる。これによれば、半導体基板１０の開口部２３の開口端部は角を有しない様に形成されてなる。そのため開口端部のチッピングを防止することができ、半導体基板１０が割れにくい、信頼性の高い半導体装置を提供することができる。なお、貫通穴５０は、開口部２３に連通された、ほぼ同じ形状の断面が半導体基板１０の厚み方向に連続する部分を有してもよい。また、パッド１４には貫通穴２４が形成されていてもよく、このとき、半導体基板１０の貫通穴５０は貫通穴２４にオーバーラップするように形成されていてもよい。そして、導電部４０は、貫通穴２４を通りパッド１４を貫通するように形成されていてもよい。これによれば、パッド１４と導電部４０との距離が短く、電気的な特性が安定した信頼性の高い半導体装置を提供することができる。
【００１９】
半導体装置１は、半導体基板１０の第２の面に形成された、貫通穴５０が貫通する凸部３２を有してもよい。これによれば、貫通穴５０の周囲で半導体基板１０が厚くなる。そのため、半導体基板１０が割れにくい、信頼性の高い半導体装置を提供することができる。なお、凸部３２は、側面の母線が外に凹となるように形成されていてもよい。これにより、さらに半導体基板１０が割れにくくなるため、信頼性の高い半導体装置を提供することができる。
【００２０】
また、導電部４０（貫通電極）の先端面４２は、凸曲面であってもよい。これによれば、先端面４２の表面積が大きく、電気的な信頼性の高い半導体装置を提供することができる。
【００２１】
なお、上述した半導体装置１を積層し、各導電部４０（貫通電極）を通して電気的接続を図り、積層された半導体基板を有する半導体装置１００を製造してもよい。これにより、信頼性の高い積層型の半導体装置を製造することができる。半導体装置１００は、積層された複数の半導体装置１を有する。半導体装置１のそれぞれは、導電部４０（貫通電極）を通して電気的接続が図られてなる。半導体装置１００は、配線基板２００を有してもよく、積層された半導体装置１は配線基板２００に搭載されていてもよい（図７参照）。配線基板２００には、複数の配線２０２が形成されていてもよく、また、外部端子２０４が形成されていてもよい。これにより、回路基板等に実装しやすい半導体装置１００を提供することができる。さらに、積層された各半導体装置１の間には、図示しない絶縁層（応力緩和機能を有してもよい）が形成されていてもよい。これにより、信頼性の高い半導体装置を提供することができる。なお、図８には、本発明を適用した実施の形態に係る半導体装置１００が実装された回路基板１０００を示す。また、本発明を適用した実施の形態に係る半導体装置を有する電子機器として、図９にはノート型パーソナルコンピュータ２０００が、図１０には携帯電話３０００が、それぞれ示されている。
【００２２】
（第２の実施の形態）
以下、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明する。なお、本実施の形態でも、既に説明した内容を可能な限り適用するものとする。
【００２３】
図１１〜図１５は、本発明を適用した、第２の実施の形態に係る半導体装置の製造方法を説明するための図である。はじめに、半導体基板１０を用意する（図１参照）。半導体基板１０は、既に説明した内容を適用することができる。すなわち、半導体基板１０は集積回路１２を有する。また、半導体基板１０は、集積回路１２に電気的に接続されたパッド１４を有する。半導体基板１０には、絶縁膜１６，１８が形成されていてもよい。
【００２４】
次に、図１１に示すように、半導体基板１０に貫通穴６０を形成する。貫通穴６０を形成する方法は、先に説明した、半導体基板１０に凹部２２を形成する方法のいずれかを適用してもよい。パッド１４に貫通穴２４（第２の貫通穴と称してもよい）を形成し、その後、パッド１４の貫通穴２４とオーバーラップするように貫通穴６０を形成してもよい。
【００２５】
次に、図１２に示すように、貫通穴６０の開口部の内幅が外方に向かって拡大するように、半導体基板１０をエッチングする。貫通穴６０の半導体基板１０の第１の面２０における開口部６２及び第２の面３０における第２の開口部６４の内幅が外方に向かって拡大するように、半導体基板１０をエッチングしてもよい（図１２参照）。これによれば、開口部６２及び第２の開口部６４の開口端部から角が除去される。そのため、開口端部でのチッピングを防止することが可能な、信頼性の高い半導体装置を製造することができる。なお、第２の開口部６４の内幅を変化させず、開口部６２の内幅のみが外方に向かって拡大するように、半導体基板１０をエッチングしてもよい。また、貫通穴６０を形成する工程で、貫通穴６０を、開口部６２（あるいは第２の開口部６４）の内幅が外方に向かって拡大するように形成してもよい。
【００２６】
次に、図１３に示すように、貫通穴６０の内面に絶縁層６６を形成する。絶縁層６６として、先に説明した絶縁層２８の内容を適用してもよい。本実施の形態では、絶縁層６６を第２の面３０上を含む領域に形成してもよい（図１３参照）。
【００２７】
次に、貫通電極７０を形成する。貫通電極７０は、絶縁層６６の内側を通り半導体基板１０を貫通するように形成する。例えば、図示しない導電膜を形成した後に、パターニングされたレジスト７２を形成し、その後、電解メッキを行って、貫通電極７０を形成してもよい（図１４参照）。最後に、レジスト７２及び導電膜の一部を除去して、図１５に示す半導体装置２を製造してもよい。ただし、貫通電極７０を形成する工程はこれに限られるものではなく、既に公知となっているいずれの方法を適用してもよい。なお、貫通穴６０がパッド１４の貫通穴（第２の貫通穴）２４とオーバーラップするように形成されている場合、貫通電極７０は貫通穴２４を通りパッド１４を貫通するように形成してもよい。これによれば、パッド１４と貫通電極７０との距離を短くすることができるため、電気的な特性が安定した、信頼性の高い半導体装置を製造することができる。
【００２８】
以上の工程によって、本実施の形態に係る半導体装置２を製造してもよい（図１５参照）。なお、半導体基板１０として半導体ウエハを利用する場合、最後に、該半導体ウエハを個片に切り出す工程を経て、半導体装置２を製造してもよい。半導体装置２は、集積回路１２と集積回路１２に電気的に接続されたパッド１４とを有する半導体基板１０を有する。半導体基板１０には貫通穴６０が形成されてなる。貫通穴６０の内面には絶縁層６６が形成されてなる。半導体装置２は、絶縁層６６の内側を通り、半導体基板１０を貫通するように形成された貫通電極７０を有する。貫通穴６０の半導体基板１０の第１の面２０における開口部６２は、その内幅が外方に向かって拡大するように形成されてなる。また、半導体基板１０の第２の面３０における開口部（第２の開口部）６４は、その内幅が外方に向かって拡大するように形成されていてもよい。すなわち、開口部６２（及び第２の開口部６４）の開口端部は角を有しない様に形成されてなる。そのため、開口端部のチッピングを防止することができ、信頼性の高い半導体装置を提供することができる。なお、貫通穴６０は、開口部６２（及び第２の開口部６４）に連通された、ほぼ同じ形状の断面が半導体基板１０の厚み方向に連続する部分を有してもよい。また、貫通電極７０を、パッド１４を貫通するように形成してもよい。これによれば、パッド１４と貫通電極７０との距離が短い、電気的な特性が安定した信頼性の高い半導体装置を提供することができる。
【００２９】
なお、上述した複数の半導体装置２を積層し、貫通電極７０を通して電気的接続を図り、積層型の半導体装置を製造してもよい（図示せず）。あるいは、半導体装置１，２を複数積層して、積層型の半導体装置を製造してもよい（図示せず）。
【００３０】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図２】図２は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図３】図３は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図４】図４は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図５】図５は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図６】図６は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図７】図７は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図８】図８は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図９】図９は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１０】図１０は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１１】図１１は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図１２】図１２は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図１３】図１３は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図１４】図１４は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図１５】図１５は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【符号の説明】
１０ 半導体基板、 １２ 集積回路、 １４ パッド、 ２０ 第１の面、 ２８ 絶縁層、 ３０ 第２の面、 ４０ 導電部、 ４２ 先端面、 ５０ 貫通穴
Claims (34)
- （ａ）集積回路が形成された半導体基板の第１の面に、凹部を、外方に向かって内幅が拡大した開口部を有するように形成すること、
（ｂ）前記凹部の内面に絶縁層を形成すること、
（ｃ）前記絶縁層の内側に導電部を形成すること、及び、
（ｄ）前記半導体基板の前記第１の面とは反対側の第２の面から前記導電部の先端を露出させることを含む半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記（ａ）工程で、前記凹部を、前記開口部に連通された、ほぼ同じ形状の断面が前記半導体基板の厚み方向に連続する部分を有するように形成する半導体装置の製造方法。 - 請求項１又は請求項２記載の半導体装置の製造方法において、
前記（ｄ）工程で、前記第２の面を削ることを含む半導体装置の製造方法。 - 請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
前記（ｄ）工程で、前記第２の面の一部をエッチングによって除去することを含む半導体装置の製造方法。 - 請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
前記（ｄ）工程で、前記第２の面に、前記導電部が貫通する凸部を形成することを含む半導体装置の製造方法。 - 請求項５記載の半導体装置の製造方法において、
前記（ｄ）工程で、前記凸部を、側面の母線が外に凹となるように形成する半導体装置の製造方法。 - 請求項１から請求項６のいずれかに記載の半導体装置の製造方法において、
前記（ｄ）工程で、前記絶縁層の一部を除去することを含む半導体装置の製造方法。 - 請求項１から請求項７のいずれかに記載の半導体装置の製造方法において、
前記（ａ）工程で、前記凹部を、その底面が凹曲面になるように形成し、
前記（ｃ）工程で、前記導電部を、その先端面が凸曲面になるように形成する半導体装置の製造方法。 - 請求項１から請求項８のいずれかに記載の半導体装置の製造方法において、
前記第１の面には、前記集積回路と電気的に接続されたパッドが形成されてなる半導体装置の製造方法。 - 請求項９記載の半導体装置の製造方法において、
前記パッドに貫通穴を形成することをさらに含み、
前記（ａ）工程で、前記凹部を前記貫通穴とオーバーラップするように形成し、
前記（ｃ）工程で、前記導電部を、前記貫通穴を通り前記パッドを貫通するように形成する半導体装置の製造方法。 - 請求項１から請求項１０のいずれかに記載の半導体装置の製造方法において、
前記（ａ）工程は、
（ａ１）前記半導体基板の前記第１の面に前記凹部を形成すること、及び、その後、
（ａ２）前記開口部の内幅が外方に向かって拡大するように、前記半導体基板をエッチングすること、
を含む半導体装置の製造方法。 - 請求項１から請求項１１のいずれかに記載の半導体装置の製造方法において、
前記半導体基板は、複数の集積回路が形成された半導体ウエハであり、それぞれの前記集積回路に対応して前記凹部を形成し、
前記（ｄ）工程の後に、前記半導体基板を切断することをさらに含む半導体装置の製造方法。 - 請求項１から請求項１２のいずれかに記載の方法により製造された複数の半導体装置を積層し、前記導電部を通して電気的接続を図ることを含む半導体装置の製造方法。
- （ａ）集積回路と前記集積回路に電気的に接続されたパッドとが形成された半導体基板に、貫通穴を、前記半導体基板の前記パッドが形成された面における開口部の内幅が外方に向かって拡大するように形成すること、
（ｂ）前記貫通穴の内面に絶縁層を形成すること、及び、
（ｃ）前記絶縁層の内側を通り前記半導体基板を貫通するように、貫通電極を形成することを含む半導体装置の製造方法。 - 請求項１４記載の半導体装置の製造方法において、
前記（ａ）工程で、前記貫通穴を、前記開口部に連通された、ほぼ同じ形状の断面が前記半導体基板の厚み方向に連続する部分を有するように形成する半導体装置の製造方法。 - 請求項１４又は請求項１５記載の半導体装置の製造方法において、
前記（ａ）工程は、
（ａ１）前記半導体基板に前記貫通穴を形成すること、及び、その後、
（ａ２）前記開口部の内幅が外方に向かって拡大するように、前記半導体基板をエッチングすること、
を含む半導体装置の製造方法。 - 請求項１４記載の半導体装置の製造方法において、
前記（ａ）工程で、前記貫通穴を、前記半導体基板の前記パッドが形成された面とは反対側の面における第２の開口部の内幅が外方に向かって拡大するように形成することを含む半導体装置の製造方法。 - 請求項１７記載の半導体装置の製造方法において、
前記（ａ）工程で、前記貫通穴を、前記開口部及び前記第２の開口部のそれぞれに連通された、ほぼ同じ形状の断面が前記半導体基板の厚み方向に連続する部分を有するように形成する半導体装置の製造方法。 - 請求項１７又は請求項１８記載の半導体装置の製造方法において、
前記（ａ）工程は、
（ａ１）前記半導体基板に前記貫通穴を形成すること、及び、その後、
（ａ２）前記開口部及び前記第２の開口部のそれぞれの内幅が外方に向かって拡大するように、前記半導体基板をエッチングすること、
を含む半導体装置の製造方法。 - 請求項１４から請求項１９のいずれかに記載の半導体装置の製造方法において、
前記パッドに第２の貫通穴を形成することをさらに含み、
前記（ａ）工程で、前記貫通穴を前記第２の貫通穴とオーバーラップするように形成し、
前記（ｃ）工程で、前記貫通電極を、前記第２の貫通穴を通り前記パッドを貫通するように形成する半導体装置の製造方法。 - 請求項１４から請求項２０のいずれかに記載の半導体装置の製造方法において、
前記半導体基板は、複数の集積回路が形成された半導体ウエハであり、それぞれの前記集積回路に対応して前記貫通穴を形成し、
前記（ｃ）工程の後に、前記半導体基板を切断することをさらに含む半導体装置の製造方法。 - 請求項１４から請求項２１のいずれかに記載の方法により製造された複数の半導体装置を積層し、前記貫通電極を通して電気的接続を図ることを含む半導体装置の製造方法。
- 請求項１から請求項２２のいずれかに記載の方法によって製造された半導体装置。
- 集積回路と前記集積回路に電気的に接続されたパッドとを有する半導体基板と、
前記半導体基板に形成された貫通穴と、
前記貫通穴の内面に形成された絶縁層と、
前記絶縁層の内側を通り、前記半導体基板を貫通するように形成された貫通電極と、
を含み、
前記貫通穴の前記半導体基板の前記パッドが形成された面における開口部は、その内幅が外方に向かって拡大するように形成されてなる半導体装置。 - 請求項２４記載の半導体装置において、
前記パッドには第２の貫通穴が形成されてなり、
前記貫通穴は前記第２の貫通穴にオーバーラップするように形成されてなり、
前記貫通電極は、前記第２の貫通穴を通り前記パッドを貫通するように形成されてなる半導体装置。 - 請求項２４又は請求項２５記載の半導体装置において、
前記貫通穴は、前記開口部に連通された、ほぼ同じ形状の断面が前記半導体基板の厚み方向に連続する部分を有する半導体装置。 - 請求項２４から請求項２６のいずれかに記載の半導体装置において、
前記半導体基板の第２の面には、前記貫通穴が貫通する凸部が形成されてなる半導体装置。 - 請求項２７記載の半導体装置において、
前記凸部は、側面の母線が外に凹となるように形成されてなる半導体装置。 - 請求項２４から請求項２８のいずれかに記載の半導体装置において、
前記貫通電極の先端面は凸曲面である半導体装置。 - 請求項２４又は請求項２５記載の半導体装置において、
前記貫通穴の前記半導体基板の前記パッドが形成された面とは反対側の面における第２の開口部は、その内幅が外方に向かって拡大するように形成されてなる半導体装置。 - 請求項３０記載の半導体装置において、
前記貫通穴は、前記開口部と前記第２の開口部とに連通された、ほぼ同じ形状の断面が前記半導体基板の厚み方向に連続する部分をさらに有する半導体装置。 - スタックされてなる、請求項２４から請求項３１のいずれかに記載の複数の半導体装置を有し、
前記複数の半導体基板は、積層されて前記貫通電極を通して電気的接続が図られてなる半導体装置。 - 請求項２３から請求項３２のいずれかに記載の半導体装置が実装されてなる回路基板。
- 請求項２３から請求項３２のいずれかに記載の半導体装置を有する電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003088223A JP4182340B2 (ja) | 2003-03-27 | 2003-03-27 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003088223A JP4182340B2 (ja) | 2003-03-27 | 2003-03-27 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004296854A true JP2004296854A (ja) | 2004-10-21 |
| JP4182340B2 JP4182340B2 (ja) | 2008-11-19 |
Family
ID=33402413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003088223A Expired - Lifetime JP4182340B2 (ja) | 2003-03-27 | 2003-03-27 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4182340B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8766103B2 (en) | 2007-12-28 | 2014-07-01 | Taiyo Yuden Co., Ltd. | Electronic component |
| US9543200B2 (en) | 2013-02-21 | 2017-01-10 | Samsung Electronics Co., Ltd. | Methods for fabricating semiconductor devices having through electrodes |
-
2003
- 2003-03-27 JP JP2003088223A patent/JP4182340B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8766103B2 (en) | 2007-12-28 | 2014-07-01 | Taiyo Yuden Co., Ltd. | Electronic component |
| US9543200B2 (en) | 2013-02-21 | 2017-01-10 | Samsung Electronics Co., Ltd. | Methods for fabricating semiconductor devices having through electrodes |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4182340B2 (ja) | 2008-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5222459B2 (ja) | 半導体チップの製造方法、マルチチップパッケージ | |
| JP4110390B2 (ja) | 半導体装置の製造方法 | |
| JP4129643B2 (ja) | 半導体装置の製造方法 | |
| JP3918935B2 (ja) | 半導体装置の製造方法 | |
| JP2003318178A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005093486A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2011086773A (ja) | 半導体装置及び回路基板並びに電子機器 | |
| TW202412197A (zh) | 貫通電極基板及其製造方法、以及安裝基板 | |
| US8349736B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP3937993B2 (ja) | 配線板の製造方法 | |
| US7135762B2 (en) | Semiconductor device, stacked semiconductor device, methods of manufacturing them, circuit board, and electronic instrument | |
| TW407299B (en) | Semiconductor device and manufacture thereof | |
| JP2004342990A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2006287094A (ja) | 半導体装置及びその製造方法 | |
| KR100828027B1 (ko) | 스택형 웨이퍼 레벨 패키지 및 그의 제조 방법, 및 웨이퍼레벨 스택 패키지 및 그의 제조 방법 | |
| JP3523815B2 (ja) | 半導体装置 | |
| JP4182340B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004140115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2006049557A (ja) | 半導体装置 | |
| JP3914458B2 (ja) | 放熱板を有する回路基板の製造法 | |
| JP3698160B2 (ja) | 半導体装置の製造方法 | |
| JP2004335948A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004221351A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005033105A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004221350A (ja) | 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080312 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080604 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080806 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080819 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4182340 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |