JP2006041229A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2006041229A JP2006041229A JP2004219766A JP2004219766A JP2006041229A JP 2006041229 A JP2006041229 A JP 2006041229A JP 2004219766 A JP2004219766 A JP 2004219766A JP 2004219766 A JP2004219766 A JP 2004219766A JP 2006041229 A JP2006041229 A JP 2006041229A
- Authority
- JP
- Japan
- Prior art keywords
- metallized
- semiconductor device
- film
- semiconductor chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Abstract
【課題】半導体チップ内にクラックが発生しにくい、信頼性の高い半導体装置とその製造方法を提供すること。
【解決手段】半導体チップ30の一主面がろう材31により金属板32に接合される半導体装置において、前記主面が、メタライズされメタライズ層37が形成された部分とメタライズされていない部分38とを有し、前記主面の、前記主面の周縁から所定の距離以内にある部分はメタライズされていない部分38の一部または全部であり、前記主面が、メタライズされメタライズ層37が形成された部分において、ろう材31により金属板32に接合されることを特徴とする半導体装置を構成する。
【選択図】 図1
【解決手段】半導体チップ30の一主面がろう材31により金属板32に接合される半導体装置において、前記主面が、メタライズされメタライズ層37が形成された部分とメタライズされていない部分38とを有し、前記主面の、前記主面の周縁から所定の距離以内にある部分はメタライズされていない部分38の一部または全部であり、前記主面が、メタライズされメタライズ層37が形成された部分において、ろう材31により金属板32に接合されることを特徴とする半導体装置を構成する。
【選択図】 図1
Description
本発明は半導体装置とその製造方法に関する。
半導体チップを基板に接合する際に用いるはんだ等の接合材は、半導体チップの使用と停止を繰り返すことによって、半導体装置は温度の上昇(使用時)、下降(停止時)を繰り返すことになる。温度の上昇、下降の繰り返しが続くと、はんだが脆くなり、最終的には応力の高い部分からクラックが入り、使用不能になる。
このようなクラックの発生を防ぐために、下記特許文献1に記載されている技術においては、半導体チップの裏面(基板に接合する面)の縁をダイヤモンド砥石による研磨か、フォトリソグラフィ及びエッチングを用いて削る。これによって、半導体チップと基板の間に存在するはんだ層は半導体の縁を削った分だけ厚くなる。はんだ層が厚くなると、熱サイクル(半導体装置の使用と停止の繰り返しによる温度の上昇、下降のサイクル)によって、はんだが破壊されるまでの時間が延び、すなわち、熱寿命が延びて、半導体装置の使用可能期間が向上することになる。
しかしながら、上記特許文献1に記載の技術においては、半導体の縁を削るのにフォトリソグラフィとエッチングを用いると手間がかかるという問題があり、また、ダイヤモンドカッターを用いた研磨を行うと半導体チップの表面に微小の凹凸が生じるため、そこから半導体チップにクラックが入りやすいという問題があった。
また、200℃以上の高温で使われる半導体装置の製造においては、はんだよりも融点が高いろう材を用いて接合(ろう付け)を行うことになるが、この場合には、半導体チップがろう付けされる相手の金属パターンの熱膨張係数と半導体チップの熱膨張係数とが異なりしかも温度変化が大きいことから、半導体チップにクラックが入りやすいという問題があった。
本発明は、これらの問題に鑑みてなされたものであり、本発明が解決しようとする課題は、上記の熱サイクル及びろう付けによる半導体装置の破壊のうち、特に半導体チップの側面に生じるクラックを防止し、半導体チップ内にクラックが発生しにくい、信頼性の高い半導体装置とその製造方法を提供することである。
本発明においては、上記課題を解決するために、半導体チップの一主面がメタライズされた部分とメタライズされていない部分とを有し、前記主面の、前記主面の周縁から所定の距離以内にある部分は前記メタライズされていず、前記主面が前記メタライズされた部分においてはんだまたはろう材により金属板に接合されている半導体装置を構成する。
本発明の実施により、半導体チップ主面がその縁まではんだ付けまたはろう付けされることが無く、半導体チップ内にクラックが発生しにくい、信頼性の高い半導体装置とその製造方法を提供することが可能となる。
本発明は、ろう材またははんだを用いて金属板に冶金的に接合する半導体チップの主面のうち、半導体チップの周辺からある距離以内の部分をろう材に濡れない状態にすることで、ろう付け時及び熱サイクルによって半導体チップの側面に生じるクラックを防ぐものである。なお、以下の説明においては、ろう材を用いるろう付けの場合を説明するが、はんだを用いるはんだ付けの場合にも、ろう付けの場合と同様の効果が得られる。
以下、図面を参照して発明の実施の形態を説明する。
図1は、本発明に係る半導体装置の断面構造を示している。図中、30は半導体チップであり、その一主面(図においては下面)に、主面の周縁から所定の距離以内にある部分である、メタライズされていない部分38を残して、メタライズ層37が形成され、この主面は、メタライズされた部分(メタライズ層37が形成された部分)とメタライズされていない部分38とに分かれている。この主面は、メタライズされた部分(メタライズ層37が形成された部分)において、ろう材31によって金属板32に接合(ろう付け)されている。
図2は、上記主面を下から見たときの平面図である。図2に示したように、主面の周縁から所定の距離d3以内にある部分はメタライズされていない部分38であり、その他の部分をメタライズしてメタライズ層37を形成し、図1に示したように、メタライズ層37のみを濡らすろう材31を用いて、半導体チップ30を金属板32にろう付けする。なお、図2においては、主面の周縁から所定の距離d3以内にある部分とメタライズされていない部分38とが一致しているが、一般には、メタライズされていない部分38が主面の周縁から所定の距離d3以内にある部分を含んでいればよい。
ろう材31に用いる金属は半導体チップ30には濡れず、半導体チップ30をメタライズした面には濡れる必要があるので、例えばAlやAg、Cu、Zn、Au或いはそれらの合金であればよい。メタライズする方法については、スパッタリング、真空蒸着、鍍金のいずれでも構わない。また、メタライズに用いる金属としては、例えばチタン(Ti)やニッケル(Ni)等の活性金属かモリブデン(Mo)、マンガン(Mn)及びこれらを含んだ合金がある。
ろう付け後は、図1に示したように、半導体チップ30と金属板32はメタライズされた部分(37)において接合(ろう付け)され、メタライズされていない部分38は接合されないか或いは非常に弱い結合力で接合される。よって、半導体チップ30及び金属板32が温度下降によって収縮した時に半導体チップ30の側面に発生する引張り応力が小さくなり、その側面に入るクラックを防ぐことができる。
図3はシミュレーション結果の一例を示す図である。図3の横軸が半導体チップ30の主面の周縁からメタライズする部分(37)への距離であり、これはメタライズされていない部分38の幅(図2中のd3)に等しく、縦軸が半導体チップ30の側面、または半導体チップ30とろう材31の接合界面に発生する引張り応力の最大値であり、図には両者の関係が示されている。シミュレーションの条件として、金属板32である金属パターンはCuであり、このパターンは、裏面金属にCuが用いられたアルミナ(Al2O3)製のセラミック板上に形成されていて、SiCを材料とする半導体チップ30を金属パターン(金属板32)に、Alろうでろう付けした場合を選び、その時に発生する熱応力をシミュレーションしたものである。半導体の周縁からd3の距離以内の部分は半導体チップ30とろう材31は接合されていず、それ以外の部分が接合されている。
図3においては、半導体チップ30の側面からメタライズする部分(37)への距離が0から50μmまでは引張り応力は単調に減少しているが、50μm以上では引張り応力はほとんど変化しなくなる。この原因は、半導体チップ30に発生する最大の引張り応力の場所が、半導体チップ30の側面からメタライズする部分(37)への距離が0から50μmまでは半導体チップ30の角よりも少し上の部分であったのに対して、半導体チップ30の側面からメタライズする部分(37)への距離が50μm以上ではメタライズした部分(37)の角に変わったため、応力集中が緩和されて引張り応力の最大値が低くなったからである。
半導体チップ30のメタライズしていない部分はろう材31によって接合されないため、電気的にも金属板32と半導体チップ30が導通していないことになり、その分だけ単位面積あたりの抵抗が増したことと同じになるので、同量の電流を半導体チップ30に流した時の発熱量が増えることになる。しかし、チップ主面の面積に対してメタライズされていない部分38の面積は桁違いに小さいことから、本発明による半導体装置の性能低下はほとんど無視できる程度になると考えられる。
メタライズする部分は、図4に示すように、分割されていても有効である(図中、メタライズする部分はメタライズ層37として表されている)。
また、図5に示すように、メタライズした部分の角のうち、半導体チップ30のそれぞれの角に一番近い角を円弧状にすると応力集中が緩和されて効果が更に高くなる。
メタライズされていない部分38は、半導体チップ30の材料が剥き出しであっても、本発明の効果があることは間違いないが、その場合は、ろう付け時に高温のろう材が半導体チップ30に直接触れるため、ろう材に含まれる原子やイオンが半導体チップ30に拡散して半導体チップ30の性能が低下する場合は、パッシベーション膜で保護しても良い。このように、半導体チップ30の材料の剥き出し部分の一部(ろう材に触れる可能性がある部分)または全部がパッシベーション膜で覆われていれば、ろう材31に含まれている原子またはイオンが半導体チップ30内に入り込むことを防げるので、ろう付け時の半導体チップ30の性能低下を防ぐことができる。
また、パッシベーション膜を形成するのは、メタライズ層37が形成された後でも先でもどちらでも構わない。パッシベーション膜を先に形成する場合は、半導体ウェハの裏面(メタライズしたい部分を有する面)全面にパッシベーション膜を形成した後、メタライズしたい部分のパッシベーション膜をエッチングで剥がして、その剥がした部分を選択的にメタライズする。メタライズ層37を先に形成する場合は、半導体ウェハの裏面にメタライズ層37を形成し、その後、パッシベーション膜を形成すればよい。効果としては、はパッシベーション膜を先に形成しても、メタライズ層37を先に形成してもどちらでも同じ効果が望める。
また、ろう付け時に、ろう材が溶融した際にガスが発生するので、ろう付け後にガスによってろう材に空洞が発生するのを防ぐため、ろう付け時には半導体チップ30と金属板32を合わせる方向に圧を加える。よって、ろう材31の厚さは主にこの圧によって決まるが、その他にも、ろう付け時の温度の上昇、下降の履歴などによってろう材31の厚さが変化する。そこで、図6に示すように、パッシベーション膜を数十μm程度の厚さの厚膜を形成できるエアロゾルデポジション法(AD法)を用いたAD膜39にする。すると、ろう付け時にかける圧を強めにすることで、ろう材31の厚さはAD膜39の厚さにほぼ等しくなるので、ろう材31の厚さを予め決められることになり、半導体装置によってろう材31の厚さが異なるようになるのを避けることができる。すなわち、パッシベーション膜であるAD膜39の厚さがメタライズ層37の厚さよりも大きければ、AD膜39の厚さからメタライズ層37の厚さを引いて得る膜厚差がろう材31の厚さに等しくなる。
メタライズ層37を先に形成する場合においては、メタライズ層37がパッシベーション膜(たとえばAD膜39)と金属板32との間に介在していてもよい。この場合のパッシベーション膜は、接合(この場合はろう付け)を阻害する接合阻害膜として作用する。さらに、一般に、半導体ウェハの裏面全面にメタライズ層37を形成し、その後、ろう材を濡れさせたくない部分、すなわち、ろう付けが起こってほしくない部分に、セラミックや樹脂からなる接合阻害膜を形成すればよい。効果としては、パッシベーション膜をメタライズ層37が形成されていない半導体表面に形成した場合と同じ効果が望める。接合阻害膜は溶融ろう材に濡れない材料で構成されることが望ましい。また、メタライズ層の接合阻害膜で覆われていない表面部分の周縁の少なくとも一部分が円弧状になっていることによって、半導体チップ30内の応力集中が緩和されて、本発明の効果が更に高くなる。また、ろう付け時に、半導体チップ30と金属板32を合わせる方向に圧を加えることによって、接合阻害膜の厚さがろう材31の厚さに等しくなるようにすることができ、半導体装置によってろう材31の厚さが異なるようになるのを避けることができる。
上記の接合阻害膜としての役割を果たすAD膜39の塗布については以下のようになる。
図7の(a)は、ダイシングライン22を引き、半導体チップ30に切り分ける前の半導体ウェハ表面21を示し、(b)は、その半導体ウェハの裏面全面をメタライズした状態の、メタライズされた半導体ウェハ裏面23を示している。
図8は、AD法でAD膜39を作るためのマスクを示したものである。マスク41にはAD膜39を塗布する形と同じ形の孔42を作るので、d2はマスクに作る孔42の間隔であるが、これは半導体ウェハ上に引いた図7のダイシングライン22の間隔と等しくする。図8のd1はマスクに作る孔42の幅であるが、この幅はAD膜39が作られる幅に等しくなるので、半導体チップ30の周縁からメタライズ層のAD膜39で覆われていない表面部分までの距離(図2におけるd3に相当する)の2倍に、ダイシングで用いるカッターの幅と、ダイシングやAD膜39を形成する際に生じる寸法誤差を加えた値にする。
図7のウェハと図8のマスク41を図9に示すように設置する。半導体ウェハ74は裏面(メタライズされている面)をマスク41及びノズル71の方向に向けて設置する必要がある。また、マスク41の孔の中央線は半導体ウェハ74の表面に引かれたダイシングライン(図7における22)と一致する必要がある。一致させる方法として、オリエンテーションフラットを用いる方法を用いても良い。ウェハ面に垂直な方向から見て、マスクの孔(図8における42)の中央線がダイシングライン(図7における22)と一致するように、マスク41と半導体ウェハ74を設置した後に支持具75で固定する。その後、ノズル71からエアロゾル73を噴出し、半導体ウェハ74にAD膜76を塗布する。噴出時間とエアロゾル73の流量、ノズル71の位置を動かしてAD膜76の厚さ調整する。
構造上、図8のようなマスクを作ることができない時は、図10に示すようなマスク41を用いて2度に分けて塗布することにする。
図10のマスク41を用いる場合は、上記と同様に、ダイシングライン(図7における22)に沿ってエアロゾルを塗布してから、半導体ウェハ74を90°回転させてAD膜76が塗布されていないダイシングラインがマスクの孔42とウェハ面に垂直な方向から見て重なるように設置してから支持具75で固定し、前回と同様にAD膜76を塗布する。この場合、ダイシングラインの交点のAD膜76の厚さは、その他の部分のAD膜76の厚さの約2倍になっている点に留意する。
また、マスクの孔42の形を図11に示すようにして、ウェハ面に垂直な方向から見てマスクの孔42の交点をダイシングライン(図7における22)の交点と一致するように設置してから支持具75で固定し、AD膜76を塗布した後、マスクの孔42の交点をAD膜76が塗布されていないダイシングラインの交点に一致させてから支持具75で固定し、AD膜76を塗布すると、AD膜76の厚さが2倍になる場所は存在しなくなる。
半導体ウェハ74とAD膜76の厚さの関係によっては、片面だけにAD膜76を塗布したのでは、半導体ウェハ74が反ってしまうことがある。そこで、図12に示すように、半導体ウェハ74とマスク41を設置して両面同時にAD膜76を塗布すると半導体ウェハ74の反りを防ぐことができる。
図12中の左右のマスク41は、図8、図10、図11のいずれに示したものでも良いが、左右のマスク41は同じパターンのものを用いる。マスク41は孔の位置がウェハ面に垂直な方向から見ると重なるように左右対称に設置してから支持具75で固定する。また、マスクの孔42の中央線に半導体ウェハ74のダイシングライン(図7における22)がウェハ面に垂直な方向から見て重なるように半導体ウェハ74を設置した後に支持具75で固定する。その後、前述の方法と同じようにノズル71からエアロゾル73を噴出し、半導体ウェハ74にAD膜76を塗布する。
図10或いは図11のマスクを用いた場合には、前述の方法と同様に2度目の塗布を行う。
半導体ウェハ74の半導体チップ30となる部分のそれぞれの半導体チップ30が有する4つのダイシングライン全てに対応するAD膜76を塗布した後に、ダイシングラインに沿って半導体ウェハ74を半導体チップ30に切り分ける。その後に、ろう材31を用いて半導体チップ30を金属板32にろう付けする。これによって、半導体チップ30の主面が、メタライズ層の、接合阻害膜であるAD膜76で覆われていない表面において、ろう材により金属板32に接合される。
21…半導体ウェハ表面、22…ダイシングライン、23…メタライズされた半導体ウェハ裏面、30…半導体チップ、31…ろう材、32…金属板、37…メタライズ層、38…メタライズされていない部分、39…AD膜、41…マスク、42…孔、71…ノズル、72…チューブ、73…エアロゾル、74…半導体ウェハ、75…支持具、76…AD膜。
Claims (9)
- 半導体チップの一主面がはんだまたはろう材により金属板に接合される半導体装置において、
前記主面がメタライズされた部分とメタライズされていない部分とを有し、前記主面の、前記主面の周縁から所定の距離以内にある部分は前記メタライズされていない部分の一部または全部であり、前記主面が前記メタライズされた部分においてはんだまたはろう材により前記金属板に接合されることを特徴とする半導体装置。 - 前記主面のメタライズされていない部分の一部または全部がパッシベーション膜で覆われていることを特徴とする請求項1に記載の半導体装置。
- 前記主面のメタライズされた部分の周縁の少なくとも一部分が円弧状になっていることを特徴とする請求項1または2に記載の半導体装置。
- 前記パッシベーション膜の厚さが、前記主面がメタライズされて形成されるメタライズ層の厚さよりも大きく、前記パッシベーション膜の厚さから前記メタライズ層の厚さを引いて得る膜厚差が前記はんだまたはろう材の厚さに等しいことを特徴とする請求項2に記載の半導体装置。
- 半導体チップの一主面がはんだまたはろう材により金属板に接合される半導体装置において、
前記主面全面にメタライズ層が形成され、前記メタライズ層表面の、前記メタライズ層の周縁から所定の距離以内にある部分は接合阻害膜で覆われ、前記主面が、前記メタライズ層の前記接合阻害膜で覆われていない表面においてはんだまたはろう材により前記金属板に接合されることを特徴とする半導体装置。 - 前記メタライズ層の前記接合阻害膜で覆われていない表面部分の周縁の少なくとも一部分が円弧状になっていることを特徴とする請求項5に記載の半導体装置。
- 前記接合阻害膜の厚さが前記はんだまたはろう材の厚さに等しいことを特徴とする請求項5または6に記載の半導体装置。
- 請求項5、6または7に記載の半導体装置を製造する、半導体装置の製造方法であって、
半導体ウェハの片面をメタライズしてメタライズ層を形成し、前記メタライズ層表面に接合阻害膜をエアロゾルデポジション法によって形成し、前記半導体ウェハを半導体チップに切り分け、前記半導体チップをはんだまたはろう材により金属板に接合することを特徴とする半導体装置の製造方法。 - 前記半導体ウェハのメタライズされない片面にも前記接合阻害膜をエアロゾルデポジション法によって形成することを特徴とする請求項8に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004219766A JP2006041229A (ja) | 2004-07-28 | 2004-07-28 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004219766A JP2006041229A (ja) | 2004-07-28 | 2004-07-28 | 半導体装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006041229A true JP2006041229A (ja) | 2006-02-09 |
Family
ID=35905898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004219766A Pending JP2006041229A (ja) | 2004-07-28 | 2004-07-28 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006041229A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010245227A (ja) * | 2009-04-03 | 2010-10-28 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
DE102015200980A1 (de) * | 2015-01-22 | 2016-07-28 | Robert Bosch Gmbh | Verbindungsanordnung zwischen einem Trägerelement und einem elektronischen Schaltungsbauteil und elektronische Baugruppe |
CN111584451A (zh) * | 2019-02-18 | 2020-08-25 | 艾普凌科有限公司 | 半导体装置 |
-
2004
- 2004-07-28 JP JP2004219766A patent/JP2006041229A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010245227A (ja) * | 2009-04-03 | 2010-10-28 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
DE102015200980A1 (de) * | 2015-01-22 | 2016-07-28 | Robert Bosch Gmbh | Verbindungsanordnung zwischen einem Trägerelement und einem elektronischen Schaltungsbauteil und elektronische Baugruppe |
CN111584451A (zh) * | 2019-02-18 | 2020-08-25 | 艾普凌科有限公司 | 半导体装置 |
JP2020136425A (ja) * | 2019-02-18 | 2020-08-31 | エイブリック株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI458639B (zh) | A method for selective metallization on a ceramic substrate | |
JP5273922B2 (ja) | 放熱部材および半導体装置 | |
US8513810B2 (en) | Semiconductor device and method of manufacturing same | |
JP2006261569A (ja) | サブマウントおよびその製造方法 | |
TWI527119B (zh) | 用於高功率密度晶片之金屬熱接合物 | |
JP4479611B2 (ja) | 半導体装置 | |
CN100539008C (zh) | 半导体封装及其形成方法 | |
JPS58168266A (ja) | 金層の選択的付着方法 | |
JP2010050164A (ja) | パワーモジュール用基板の製造方法 | |
JP5122098B2 (ja) | メタライズ基板、半導体装置 | |
JP5141566B2 (ja) | 絶縁回路基板の製造方法及び絶縁回路基板並びにパワーモジュール用基板 | |
JP2006041229A (ja) | 半導体装置とその製造方法 | |
JP6031784B2 (ja) | パワーモジュール用基板及びその製造方法 | |
JPH08250823A (ja) | セラミックス回路基板 | |
CN110034016B (zh) | 一种半导体芯片正面铝层可焊化方法 | |
KR101774586B1 (ko) | 히트 싱크 부착 파워 모듈용 기판의 제조 방법, 히트 싱크 부착 파워 모듈용 기판 및 파워 모듈 | |
JP2002359453A (ja) | 回路基板及びその製造方法 | |
JP4910789B2 (ja) | パワー素子搭載用基板およびパワー素子搭載用基板の製造方法並びにパワーモジュール | |
EP0089604B1 (en) | Method for selectively coating metallurgical patterns on dielectric substrates | |
JP2017168635A (ja) | パワーモジュール用基板及びパワーモジュールの製造方法 | |
JPH08274423A (ja) | セラミックス回路基板 | |
JP6884062B2 (ja) | 配線基板 | |
JP2008227055A (ja) | 回路基板 | |
JP2002280705A (ja) | 複合基板の回路形成方法及び複合基板 | |
JP3463790B2 (ja) | 配線基板 |