JP2005243999A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2005243999A
JP2005243999A JP2004053001A JP2004053001A JP2005243999A JP 2005243999 A JP2005243999 A JP 2005243999A JP 2004053001 A JP2004053001 A JP 2004053001A JP 2004053001 A JP2004053001 A JP 2004053001A JP 2005243999 A JP2005243999 A JP 2005243999A
Authority
JP
Japan
Prior art keywords
wiring
layer
wiring board
dielectric layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004053001A
Other languages
English (en)
Other versions
JP4565861B2 (ja
Inventor
Tatsuya Ito
達也 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2004053001A priority Critical patent/JP4565861B2/ja
Publication of JP2005243999A publication Critical patent/JP2005243999A/ja
Application granted granted Critical
Publication of JP4565861B2 publication Critical patent/JP4565861B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 本発明では、コア基板を有さず、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を容易に得ることが可能な製造方法を提供することを課題とする。
【解決手段】 本発明の配線基板の製造方法では、コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を製造するために、
製造時における補強のための支持基板上に、加熱により接着力が低下する加熱剥離性接着層を介して前記配線基板となるべき配線積層部を積層形成した後、
剥離用加熱処理を行い、前記配線積層部を前記支持基板から剥離することを特徴とする。
【選択図】 図2

Description

本発明は、コア基板を有さない配線基板の製造方法に関する。
近年、電子機器における高機能化並びに軽薄短小化の要求により、ICチップやLSI等の電子部品では高密度集積化が急速に進んでおり、これに伴い、電子部品を搭載するパッケージ基板には、従来にも増して高密度配線化及び多端子化が求められている。
このようなパッケージ基板としては、現状において、ビルドアップ多層配線基板が採用されている。ビルドアップ多層配線基板とは、補強繊維に樹脂を含浸させた絶縁性のコア基板(FR−4等のガラスエポキシ基板)のリジッド性を利用し、その両主表面上に、高分子材料からなる誘電体層と導体層とが交互に配されたビルドアップ層を形成したものである。このようなビルドアップ多層配線基板では、ビルドアップ層において高密度配線化が実現されており、一方、コア基板は補強の役割を果たす。そのため、コア基板は、ビルドアップ層と比べて非常に厚く構成され、またその内部にはそれぞれの主表面に配されたビルドアップ層間の導通を図るための配線(スルーホール導体と呼ばれる)が厚さ方向に貫通形成されている。ところが、使用する信号周波数が1GHzを超える高周波帯域となってきた現在では、そのような厚いコア基板を貫通する配線は、大きなインダクタンスとして寄与してしまうという問題があった。
そこで、そのような問題を解決するため、特許文献1に示されるような、コア基板を有さず、高密度配線化が可能なビルドアップ層を主体とした配線基板が提案されている。このような配線基板では、コア基板が省略されているため、全体の配線長が短く構成され、高周波用途に供するのに好適である。このような配線基板を製造するためには、特許文献1の段落0012〜0029及び図1〜4に記載されているように、金属板上にビルドアップ層を形成した後、該金属板をエッチングすることにより薄膜のビルドアップ層のみを得る。そして、このビルドアップ層が配線基板とされる。
特開2002−26171号公報
しかし、特許文献1に記載された製造方法の場合、ビルドアップ層が形成される金属板は、製造時における補強の役割を担うことが可能な程度の厚さ(例えば、銅板にして0.8mm程度)に設定されるが、ビルドアップ層を形成後にそれを全てエッチングすることは、時間が掛かり過ぎる(例えば、銅板0.8mmに対して30分程度)など工程上の無駄が多いという問題があった。
そこで、本発明では、コア基板を有さず、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を容易に得ることが可能な製造方法を提供することを課題とする。
課題を解決するための手段・発明の効果
上記課題を解決するため、本発明の配線基板の製造方法では、
コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を製造するために、
製造時における補強のための支持基板上に、加熱により接着力が低下する加熱剥離性接着層を介して前記配線基板となるべき配線積層部を積層形成した後、
剥離用加熱処理を行い、前記配線積層部を前記支持基板から剥離することを特徴とする。
上記本発明によると、配線基板となるべき配線積層部の積層形成に際して、配線積層部と支持基板との間に加熱により接着力が低下する加熱剥離性接着層を介在させている。これにより、配線積層部と支持基板との界面において、誘電体層の膨れや剥れを生じさせることなく、配線積層部を積層形成することができる。そしてその後、剥離用加熱処理を行うことで、配線積層部を支持基板から容易に剥離することができる。つまり、このように構成することにより、密着性が要求される配線積層部の積層形成と、剥離容易性が要求される配線積層部の分離とを、どちらも良好に行うことが可能となるのである。
以下、本発明の実施の形態について、図面を参照して説明する。
図4は、本発明の配線基板1の断面構造の概略を表す図である。配線基板1は、高分子材料からなる誘電体層(B1〜B3、SR)と導体層(M1、M2、PD)とが交互に積層された構造を有する。その第一主表面MP1は電子部品を搭載するための搭載面とされ、主表面をなす第一誘電体層B1には、電子部品と接続するための、周知のハンダで構成された突起状の金属端子(ハンダバンプ)FBが形成されている。また、第二主表面MP2は、外部基板へ接続するための接続面とされ、主表面をなす誘電体層(ソルダーレジスト層)SRには開口が形成されており、該開口内には外部基板への接続を担うハンダボール(後述)を設置するための金属端子(金属パッド)PDが露出している。
また、金属層M1、M2において配線CLが形成されており、誘電体層B1〜B3内には該配線CLに接続されるビア導体VAが埋設形成されている。そして、配線CL及びビア導体VAにより、電気導通路(例えばハンダバンプFBから金属パッドPDへの)が形成される。なお、配線CL、ビア導体VA及び金属パッドPDは、例えば銅を主成分とする材料にて構成することができる。また、金属パッドPDは、その表面に例えばNi−Auメッキによる表面メッキを施すことができる。
以上のような配線基板1は、図5に示すように、第二主表面MP2の金属パッドPDに外部基板への接続を担うハンダボールSBが設置され、一方、第一主表面MP1には、補強枠(スティフナー)STが設置されるとともに、電子部品ICがハンダバンプFBにフリップチップ接続され、また電子部品IC下の隙間がアンダーフィル材UFにて充填されることで、半導体装置300となる。
なお、配線基板1では、電子部品ICとハンダバンプFBとの接続信頼性を上げるため、第一主表面MP1をなす第一誘電体層B1を、他の誘電体層B2、B3、SRよりも熱膨張率の小さい材料にて構成することができる。すなわち、配線基板1では、コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層され、かつ第一主表面MP1が電子部品を搭載するための搭載面とされるとともに、誘電体層B1〜B3、SRのうち、該第一主表面MP1を構成する誘電体層B1は、他の誘電体層B2、B3、SRよりも熱膨張係数の低い材料にて構成することができる。
また、配線基板1では、電子部品ICとハンダバンプFBとの接続信頼性を上げるため、第一主表面MP1をなす第一誘電体層B1を、他の誘電体層B2、B3、SRよりもヤング率の小さい材料にて構成することができる。すなわち、配線基板1では、コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層され、かつ第一主表面MP1が電子部品を搭載するための搭載面とされるとともに、誘電体層B1〜B3、SRのうち、該第一主表面MP1を構成する誘電体層B1は、他の誘電体層B2、B3、SRよりもヤング率の低い材料にて構成することができる。
以上の条件を満たす組み合わせとしては、例えば、他の誘電体層B2、B3、SRがエポキシ樹脂を主成分として構成されている場合、第一主表面MP1に形成される誘電体層B1を例えば、ポリイミド、アラミド、ポリエチレン、ポリプロピレン、ポリエチレンテレフタレート、ポリテトラフルオロエチレン等を主成分として構成することができる。
以下、本発明の実施形態である配線基板の製造方法の一例を説明する。図1〜図3は製造工程を表す図である。工程1〜5に示す支持基板20上に配線積層部100を形成していく工程は、周知のビルドアップ法等により行うことができる。まず、図1の工程1に示すように、製造時における補強のための支持基板20上に下地誘電体層21を形成する。支持基板20は、特には限定されないが、例えばFR−4等のガラスエポキシ基板(上述のようにコア基板に用いられる材料である)にて構成することができる。また、下地誘電体層21は、後述する複層シート5を密着させるためのものであり、例えばエポキシ樹脂を主成分とする材料にて構成することができる。
次に、工程2に示すよう、下地誘電体層21上に加熱剥離性接着層51を介して第一誘電体層11を配す。加熱剥離性接着層51と第一誘電体層11とは密着しており、この界面が後の剥離工程(工程6)の際の剥離界面となる。具体的には、加熱剥離性接着層51の土台となる基材シート52と、加熱剥離性接着層51と、第一誘電体層11とがこの順に積層された複層シート5を用いることができる。加熱剥離性接着層51は、基材シート52に固定されており、剥離の際には、第一誘電体層11と、加熱剥離性接着層51及び基材シート52とに分離する。なお、複層シート5は、半硬化状態の下地誘電体層21上に配すようにすることができる。これにより、以降の工程で複層シート5が下地誘電体層21から剥れない程度の密着性が得られやすくなる。また、第一誘電体層11は、例えば、ポリイミド、アラミド、ポリエチレン、ポリプロピレン、ポリエチレンテレフタレート、ポリテトラフルオロエチレン等にて構成される樹脂フィルムを用いることができる。
次に、工程3に示すように、第一誘電体層11上に第一導体層31を形成する。そして、図2の工程4に示すように、第一誘電体層11及び第一導体層31上に第二誘電体層12を形成し、その後、第二誘電体層12内に第二ビア導体42、第二誘電体層12上に第二導体層32を形成する。なお、第二誘電体層12以降の誘電体層の形成は、例えば周知の真空ラミネーション法を用いることができる。導体層の形成は、例えば周知のセミアディティブ法により形成することができる。また、ビア導体は、例えば周知のフォトビアプロセスによりビア孔を形成し、該ビア孔を、上記セミアディティブ法における無電解メッキによって充填することにより得ることができる。
そして、同様の工程を繰り返して、誘電体層13、14、ビア導体43、導体層33を第二誘電体層12上に形成し、工程5に示すような配線積層部100を形成する。なお、本実施形態では、配線積層部100を構成する誘電体層は誘電体層11〜14の4層であるが、これに限られることはない。以上により、支持基板20上に、加熱により接着力が低下する加熱剥離性接着層51を介して上述の配線基板となるべき配線積層部100が形成される。なお、誘電体層12〜14は、エポキシを主成分とする材料にて構成することができる。また、導体層31〜33とビア導体42、43は銅を主成分として構成することができる。
また、本実施形態では第一誘電体層11を、第二〜第四誘電体層を構成する材料よりも熱膨張係数及びヤング率の低い樹脂フィルムにて構成しているが、これに限らず、例えば支持基板20上に加熱剥離性接着層51を単独(もしくは基材シート52と)で配し、その上に同一材料(例えば、エポキシを主成分とする材料)からなる誘電体層11〜14を例えば周知の真空ラミネーション法により形成することも可能である。
また、本実施形態では、配線積層部100の上側の露出した主表面が、図4に示す配線基板1の第二主表面MP2となるように形成されている。したがって、配線積層部100の上側主表面をなす誘電体層14は、図4の配線基板1のソルダーレジスト層SRに該当し、またその開口14a内に露出する導体層33は、図4の配線基板1の金属パッドPDに該当する。なお、これとは反対に上側主表面を、図4に示す配線基板1の第一主表面MP1とすることもできる。その場合は、上側主表面をなす誘電体層14に、図4に示すハンダバンプFBを形成する。
次に、剥離用加熱処理を行い、工程6に示すように、配線積層部100を支持基板20から、第一誘電体層11と加熱剥離性接着層51との界面にて剥離する。この際、加熱剥離性接着層51は、基材シート52側に残る。そして、配線積層部100を支持基板20から剥離した後に、該配線積層部100の主表面を構成する第一誘電体層11を穿孔し(図3の工程7)、該主表面に内部の導体層31と接続された金属端子8(図4の配線基板1ではハンダバンプFB)を形成する(工程8)ことで配線基板1が完成する。なお、工程11において、第一誘電体層11を穿孔することによる開口11aの形成は、例えば、UVレーザーやYAGレーザー等の周知のレーザーを用いて行うことができる。
また、工程8において、金属端子8を形成する際、開口11aの深さ(第一誘電体層11の厚み)によっては、導体層31と直接接続することが困難な場合があるので、その間に例えばハンダよりなる導体充填材41を介在させることが可能である。
加熱剥離性接着層51は、発泡剤を含有し、剥離用加熱処理により当該発泡剤が膨脹ないし発泡することにより接着力が低下するものを用いることができる。発泡剤としては有機系や無機系の適宜なものを用いることができる。一般に用いられる無機系発泡剤の代表例としては、炭酸アンモニウム、炭酸水素アンモニウム、炭酸水素ナトリウム、亜硝酸アンモニウム、水素化ホウ素ナトリウム、アジド類などが挙げられる。有機系発泡剤の代表例としては、トリクロロモノフルオロメタンやジクロロモノフルオロメタンの如きフッ化アルカン、アゾビスイソブチロニトリルやアゾジカルボンアミド、バリウムアゾジカルボキシレートの如きアゾ系化合物、パラトルエンスルホニルヒドラジドやジフェニルスルホン−3,3'−ジスルホニルヒドラジド、4,4'−オキシビス(ベンゼンスルホニルヒドラジド)、アリルビス(スルホニルヒドラジド)の如きヒドラジン系化合物、ρ−トルイレンスルホニルセミカルバジドや4,4'−オキシビス(ベンゼンスルホニルセミカルバジド)の如きセミカルバジド系化合物、5−モルホリル−1,2,3,4−チアトリアゾールの如きトリアゾール系化合物、N,N'−ジニトロソペンタメチレンテトラミンやN,N'−ジメチル−N,N'−ジニトロソテレフタルアミドの如きN−ニトロソ系化合物などが挙げられる。また、加熱剥離性接着層51に接着力を付与するために含有させる接着性付与樹脂としては、例えばロジンやその誘導体類、ポリテルペン類、石油系樹脂やその水添物類、シクロペンタジエン系石油樹脂類、スチレン系石油樹脂類、クマロンインデン系樹脂類などの適宜なものを用いることができる。
また、加熱剥離性接着層51は、接着時の接着力が350(N/20mm)以上450(N/20mm)以下であることが好ましい。誘電体層11との界面で膨れや剥れを生じることなく配線積層部100を積層形成するためには、接着時の接着力が350(N/20mm)以上であることが好ましい。一方、450(N/20mm)を超えるとその効果は飽和するので上限を450(N/20mm)とする。さらには、接着時の接着力が370(N/20mm)以上400(N/20mm)以下である場合がより好ましい。
また、剥離用加熱処理は、誘電体層11〜14の硬化(キュア)温度よりも高温で、且つ、配線基板1の接続端子8(図4の配線基板1及び図3の工程8参照)として用いられるハンダの融点よりも低温で行われることが好ましい。誘電体層11〜14の形成は、周知の真空ラミネーション法を用いる場合、半硬化状態で配された後に硬化(キュア)のための熱処理が行われる。したがって、誘電体層11〜14の硬化(キュア)温度よりも剥離用加熱処理温度が低温であれば、配線積層部100の積層形成途中に加熱剥離性接着層51の接着性が低下していく惧れが生じる。例えば、エポキシ樹脂の硬化(キュア)温度は170℃程度であるので、誘電体層11〜14(もしくは12〜14)がエポキシ樹脂にて構成されている場合には、剥離用加熱処理は170℃以上の温度で行われることが好ましい。一方、剥離用加熱処理が過度に高温の場合は、誘電体層11〜14の特性に変質をきたすことがあるので、製造工程において配線積層部100に印加される温度の中で最も高い温度、すなわち接続端子8の形成工程時の温度(ハンダ溶融温度)よりも低温であることが好ましい。具体的には、Sn−Pb共晶ハンダでは融点が210℃程度、Sn−Ag共晶ハンダでは融点が250℃程度である。
なお、以上の製造工程では、図6に示すように、配線積層部100は、一つの配線基板に対応する個体100´が複数連結されたもの、つまり、配線基板1の多数個取りワーク基板として構成することができる。
以上の実施例では加熱剥離性接着層51と第一誘電体層11とが密着していたが、図7または図8に示すように、加熱剥離性接着層51と第一誘電体層11との間に金属箔層53を介挿させることもできる。この場合、配線積層部100は、当該金属箔層53と加熱剥離性接着層51との界面にて支持基板20から剥離される。なお、金属箔層53は、剥離後に除去されることとなる。このように金属箔層53と加熱剥離性接着層51との界面を剥離界面とすることで剥離性が向上するとともに、金属箔層53を介すことで剥離の際に加熱剥離性接着層51の一部が第一誘電体層11に付着するのを防止することができる。
具体的には、加熱剥離性接着層51の土台となる基材シート52と、加熱剥離性接着層51と、金属箔層53と、第一誘電体層11とがこの順に積層された複層シート5´を用いることができる。該複層シート5´は、上記実施形態と同様に支持基板20上に配される。
このような複層シート5´を用いた場合、上述した図1〜10の工程1〜11の製造工程は、以下のように変形することができる。なお、異なる部分のみ抜粋して説明する。図7の工程3´aに示すように、支持基板20に形成された下地誘電体層21上に、第一誘電体層11が上側となるように複層シート5´を配し、該第一誘電体層11の主表面上に第一導体層31をパターン形成する。その後図2の工程4及び5のごとく配線積層部100の形成を行った後、図7の工程6´a(1)に示すように、金属箔層53と加熱剥離性接着層51との界面にて剥離を行う。すなわち、配線積層部100は金属箔層53が付随した状態で剥離される。金属箔層53は、工程6´a(2)に示すように、エッチング等によって除去される。その後、図3に示すように、配線積層部100の主表面を構成する第一誘電体層11を穿孔し、該主表面に内部の導体層31と接続された金属端子8を形成することで配線基板1が完成する。
また、図8の工程3´bに示すように、第一誘電体層11において、金属箔層53に接続されるよう第一ビア導体41(上記導体充填材41に当たる)を形成し、その後第一導体層31を形成することができる。この場合、剥離後に金属箔層53を除去する際、工程6´b(2)に示すように、除去面に第一導体層31と接続された第一ビア導体41を有する開口11aが現れ、そこに金属端子8を直接形成することができる。これにより、剥離後の薄く軟らかい配線積層部100に対して、第一誘電体層11´の穿孔したり、その孔を導体(例えば、予備ハンダ)で充填する等の作業を行うことなく金属端子8を形成することが可能となる。
なお、金属箔層53の除去を化学エッチング処理により行う場合、該金属箔層53と第一ビア導体41とが異なる金属にて構成され、かつエッチング液が金属箔53のみを選択的に除去することが可能な組み合わせであれば、金属箔53の除去後、開口11aの上端(主表面位置)まで第一ビア導体41を形成した状態とすることが可能となり、金属端子8の形成がより容易となる。
本発明の配線基板の製造方法の工程を表す図。 図1に続く図。 図2に続く図。 本発明の一実施形態である配線基板の断面構造の概略を表す図。 図4の配線基板1を用いた半導体装置を表す図。 多数個取りワーク基板とされた配線積層部100を上部より見た図。 本発明の配線基板の製造方法の工程の第一変形例を表す図。 本発明の配線基板の製造方法の工程の第二変形例を表す図。
符号の説明
1 配線基板
11 第一誘電体層
12 第二誘電体層
20 支持基板
21 下地誘電体層
5 複層シート
51 加熱剥離性接着層
52 シート基材
100 配線積層部

Claims (1)

  1. コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を製造するために、
    製造時における補強のための支持基板上に、加熱により接着力が低下する加熱剥離性接着層を介して前記配線基板となるべき配線積層部を積層形成した後、
    剥離用加熱処理を行い、前記配線積層部を前記支持基板から剥離することを特徴とする配線基板の製造方法。
JP2004053001A 2004-02-27 2004-02-27 配線基板の製造方法 Expired - Fee Related JP4565861B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004053001A JP4565861B2 (ja) 2004-02-27 2004-02-27 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004053001A JP4565861B2 (ja) 2004-02-27 2004-02-27 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005243999A true JP2005243999A (ja) 2005-09-08
JP4565861B2 JP4565861B2 (ja) 2010-10-20

Family

ID=35025400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004053001A Expired - Fee Related JP4565861B2 (ja) 2004-02-27 2004-02-27 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4565861B2 (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269994A (ja) * 2005-03-25 2006-10-05 Fujitsu Ltd 配線基板の製造方法
JP2007150002A (ja) * 2005-11-29 2007-06-14 Tdk Corp 半導体ic内蔵基板及びその製造方法
JP2007173658A (ja) * 2005-12-26 2007-07-05 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2007188986A (ja) * 2006-01-12 2007-07-26 Tdk Corp 多層回路基板及びその製造方法
JP2010056370A (ja) * 2008-08-29 2010-03-11 Tdk Corp 配線基板の製造方法
JP2010092907A (ja) * 2008-10-03 2010-04-22 Mitsui Mining & Smelting Co Ltd 多層プリント配線板の製造方法及びその方法を用いて得られる多層プリント配線板
JP2010147452A (ja) * 2008-12-17 2010-07-01 Samsung Electro-Mechanics Co Ltd 基板製造用キャリア部材及びこれを用いる基板製造方法
JP2011061176A (ja) * 2009-09-14 2011-03-24 Samsung Electro-Mechanics Co Ltd プリント基板の製造方法
KR101044197B1 (ko) 2009-11-12 2011-06-28 삼성전기주식회사 인쇄회로기판의 제조방법
JP2011129859A (ja) * 2009-12-15 2011-06-30 Samsung Electro-Mechanics Co Ltd 基板製造用キャリア部材及びこれを用いた基板の製造方法
JP2011139013A (ja) * 2009-12-30 2011-07-14 Samsung Electro-Mechanics Co Ltd 基板製造用キャリア部材及びこれを用いた基板の製造方法
KR101055488B1 (ko) 2009-12-16 2011-08-08 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
KR101055455B1 (ko) 2009-11-30 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101101496B1 (ko) 2009-11-30 2012-01-03 삼성전기주식회사 배선기판 제조용 캐리어 및 이를 이용한 배선기판의 제조방법
KR101140882B1 (ko) * 2009-08-31 2012-05-03 삼성전기주식회사 범프를 구비한 인쇄회로기판 및 그 제조방법
US8188375B2 (en) 2005-11-29 2012-05-29 Tok Corporation Multilayer circuit board and method for manufacturing the same
KR101156776B1 (ko) * 2010-12-21 2012-06-18 삼성전기주식회사 인쇄회로기판의 제조방법
US8266797B2 (en) 2007-06-22 2012-09-18 Princo Middle East Fze Method of manufacturing a multi-layer substrate
KR101314544B1 (ko) * 2007-07-12 2013-10-04 프린코 코포레이션 다층기판 및 그 제조방법
KR20150130338A (ko) * 2013-03-08 2015-11-23 자일링크스 인코포레이티드 스택된 실리콘 상호연결 기술(ssit) 제품을 위한 무-기판 인터포저 기술
CN106170857A (zh) * 2015-03-18 2016-11-30 艾马克科技公司 半导体装置和其制造方法
KR101807621B1 (ko) * 2016-03-25 2017-12-12 주식회사 심텍 캐리어 기판을 이용한 인쇄회로기판 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196243A (ja) * 1998-12-28 2000-07-14 Fujitsu Ltd フレキシブル多層回路基板の製造方法
JP2002094236A (ja) * 2000-09-11 2002-03-29 Ibiden Co Ltd 多層回路基板の製造方法
JP2002164467A (ja) * 2000-09-14 2002-06-07 Sony Corp 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196243A (ja) * 1998-12-28 2000-07-14 Fujitsu Ltd フレキシブル多層回路基板の製造方法
JP2002094236A (ja) * 2000-09-11 2002-03-29 Ibiden Co Ltd 多層回路基板の製造方法
JP2002164467A (ja) * 2000-09-14 2002-06-07 Sony Corp 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4621049B2 (ja) * 2005-03-25 2011-01-26 富士通株式会社 配線基板の製造方法
JP2006269994A (ja) * 2005-03-25 2006-10-05 Fujitsu Ltd 配線基板の製造方法
US8530752B2 (en) 2005-11-29 2013-09-10 Tdk Corporation Multilayer circuit board and method for manufacturing the same
US8188375B2 (en) 2005-11-29 2012-05-29 Tok Corporation Multilayer circuit board and method for manufacturing the same
JP2007150002A (ja) * 2005-11-29 2007-06-14 Tdk Corp 半導体ic内蔵基板及びその製造方法
JP2007173658A (ja) * 2005-12-26 2007-07-05 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2007188986A (ja) * 2006-01-12 2007-07-26 Tdk Corp 多層回路基板及びその製造方法
US8278562B2 (en) 2007-06-22 2012-10-02 Princo Middle East Fze Multi-layer substrate and manufacturing method thereof
US8266797B2 (en) 2007-06-22 2012-09-18 Princo Middle East Fze Method of manufacturing a multi-layer substrate
KR101314544B1 (ko) * 2007-07-12 2013-10-04 프린코 코포레이션 다층기판 및 그 제조방법
JP2010056370A (ja) * 2008-08-29 2010-03-11 Tdk Corp 配線基板の製造方法
US8303752B2 (en) 2008-08-29 2012-11-06 Tdk Corporation Method of manufacturing wiring board
JP2010092907A (ja) * 2008-10-03 2010-04-22 Mitsui Mining & Smelting Co Ltd 多層プリント配線板の製造方法及びその方法を用いて得られる多層プリント配線板
US8677618B2 (en) 2008-12-17 2014-03-25 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing substrate using a carrier
JP2010147452A (ja) * 2008-12-17 2010-07-01 Samsung Electro-Mechanics Co Ltd 基板製造用キャリア部材及びこれを用いる基板製造方法
KR101140882B1 (ko) * 2009-08-31 2012-05-03 삼성전기주식회사 범프를 구비한 인쇄회로기판 및 그 제조방법
JP2011061176A (ja) * 2009-09-14 2011-03-24 Samsung Electro-Mechanics Co Ltd プリント基板の製造方法
KR101044197B1 (ko) 2009-11-12 2011-06-28 삼성전기주식회사 인쇄회로기판의 제조방법
KR101055455B1 (ko) 2009-11-30 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101101496B1 (ko) 2009-11-30 2012-01-03 삼성전기주식회사 배선기판 제조용 캐리어 및 이를 이용한 배선기판의 제조방법
JP2011129859A (ja) * 2009-12-15 2011-06-30 Samsung Electro-Mechanics Co Ltd 基板製造用キャリア部材及びこれを用いた基板の製造方法
KR101055488B1 (ko) 2009-12-16 2011-08-08 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
JP2011139013A (ja) * 2009-12-30 2011-07-14 Samsung Electro-Mechanics Co Ltd 基板製造用キャリア部材及びこれを用いた基板の製造方法
KR101156776B1 (ko) * 2010-12-21 2012-06-18 삼성전기주식회사 인쇄회로기판의 제조방법
KR20150130338A (ko) * 2013-03-08 2015-11-23 자일링크스 인코포레이티드 스택된 실리콘 상호연결 기술(ssit) 제품을 위한 무-기판 인터포저 기술
JP2016510176A (ja) * 2013-03-08 2016-04-04 ザイリンクス インコーポレイテッドXilinx Incorporated スタックドシリコンインターコネクト技術(ssit)製品のための、基板レスインターポーザ技術
KR102223473B1 (ko) * 2013-03-08 2021-03-08 자일링크스 인코포레이티드 스택된 실리콘 상호연결 기술(ssit) 제품을 위한 무-기판 인터포저 및 무-기판 인터포저를 갖는 ssit 제품을 형성하기 위한 방법(substrate-less interposer for a stacked silicon interconnect technology (ssit) product and method for forming a ssit product with a substrate-less interposer).
CN106170857B (zh) * 2015-03-18 2022-05-31 艾马克科技公司 半导体装置和其制造方法
CN106170857A (zh) * 2015-03-18 2016-11-30 艾马克科技公司 半导体装置和其制造方法
KR101807621B1 (ko) * 2016-03-25 2017-12-12 주식회사 심텍 캐리어 기판을 이용한 인쇄회로기판 및 그 제조 방법

Also Published As

Publication number Publication date
JP4565861B2 (ja) 2010-10-20

Similar Documents

Publication Publication Date Title
JP4565861B2 (ja) 配線基板の製造方法
JP4767269B2 (ja) 印刷回路基板の製造方法
JP4538373B2 (ja) コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法
US11152293B2 (en) Wiring board having two insulating films and hole penetrating therethrough
JP4542201B2 (ja) コアレス配線基板の製造方法
WO2010038489A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2001028483A (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
US8347493B2 (en) Wiring board with built-in electronic component and method of manufacturing same
WO2004014114A1 (ja) 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板
JP6510884B2 (ja) 配線基板及びその製造方法と電子部品装置
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP2008300819A (ja) プリント基板およびその製造方法
JP5861400B2 (ja) 半導体実装部材
JP2002094236A (ja) 多層回路基板の製造方法
JP3935456B2 (ja) 配線基板の製造方法
JP4549692B2 (ja) 配線基板の製造方法
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2002252436A (ja) 両面積層板およびその製造方法
JP3608559B2 (ja) 素子内蔵基板の製造方法
JP4549693B2 (ja) 配線基板の製造方法
JP2005063987A (ja) 配線基板の製造方法、及び配線基板
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法
JP4549691B2 (ja) 配線基板の製造方法
JP2004103798A (ja) 2メタルテープの製造方法および配線基板の製造方法
JP2009164491A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100803

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees