CN106170857B - 半导体装置和其制造方法 - Google Patents

半导体装置和其制造方法 Download PDF

Info

Publication number
CN106170857B
CN106170857B CN201680000787.9A CN201680000787A CN106170857B CN 106170857 B CN106170857 B CN 106170857B CN 201680000787 A CN201680000787 A CN 201680000787A CN 106170857 B CN106170857 B CN 106170857B
Authority
CN
China
Prior art keywords
layer
dielectric layer
conductive
conductive layer
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680000787.9A
Other languages
English (en)
Other versions
CN106170857A (zh
Inventor
金东吉
金吉翰
杜文秋
贝杰翰
其王门
翰东和
金杜浑
李吉和
朴金文
孙山南
邱翰
可提斯·斯文格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amkor Technology Inc
Original Assignee
Amkor Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amkor Technology Inc filed Critical Amkor Technology Inc
Priority to CN202210587193.XA priority Critical patent/CN114999944A/zh
Priority claimed from PCT/US2016/022746 external-priority patent/WO2016149441A1/en
Publication of CN106170857A publication Critical patent/CN106170857A/zh
Application granted granted Critical
Publication of CN106170857B publication Critical patent/CN106170857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/81911—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/81913—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/81914—Thermal cleaning, e.g. using laser ablation or by electrostatic corona discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/14335—Digital signal processor [DSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

一种用于制造一半导体装置的方法以及一种借此产生的半导体装置。例如且在无限制性下，此揭露内容的各种特点是提供一种用于制造一半导体装置的方法以及一种借此产生的半导体装置，其包括一不具有直通硅晶穿孔的中介件。

Description

半导体装置和其制造方法
相关申请案的交互参照/纳入作为参考
本申请案是参考到2015年3月18日向韩国智慧财产局申请且名称为"半导体装置和其制造方法"的韩国专利申请案号10-2015-0037481，主张其的优先权，并且主张其之益处，该韩国专利申请案的内容是借此以其整体被纳入在此作为参考。
背景技术
目前用于形成例如是包含一具有直通硅晶穿孔(TSV)的中介件的各种的半导体装置的方法是不足的，例如其是利用高复杂度及/或高成本的制程。习知及传统的方式的进一步限制及缺点对于具有此项技术的技能者而言，透过此种方式与如同在本申请案的其余部分中参考图式所阐述的本揭露内容的比较将会变成是明显的。
发明内容
此揭露内容的各种特点是提供一种用于制造一半导体装置的方法以及一种借此产生的半导体装置。例如且在无限制性下，此揭露内容的各种特点是提供一种用于制造一半导体装置的方法、以及一种借此产生的半导体装置，其包括一不具有直通硅晶穿孔的中介件。
附图说明
图1A至1J是展示描绘根据本揭露内容的各种特点的一种制造一半导体装置的方法的横截面图；
图2是展示描绘根据本揭露内容的各种特点的一种半导体装置的横截面图；
图3是展示描绘根据本揭露内容的各种特点的一种半导体装置的横截面图；
图4是展示描绘根据本揭露内容的各种特点的一种半导体装置的横截面图；
图5是展示描绘根据本揭露内容的各种特点的一种半导体装置的横截面图；
图6是展示描绘根据本揭露内容的各种特点的一种半导体装置的横截面图；
图7A至7H是展示描绘根据本揭露内容的各种特点的一种制造一半导体装置的方法的横截面图；
图8是展示描绘根据本揭露内容的各种特点的一种半导体装置的横截面图；
图9A至9J是展示描绘根据本揭露内容的各种特点的一种制造一半导体装置的方法的横截面图；
图10是展示描绘根据本揭露内容的各种特点的一种半导体装置的横截面图；
图11A是展示在一种其中一平坦化中介件的制程并未被执行的范例情节中的一结构的横截面图，并且图11B是展示根据本揭露内容的各种特点的在一种其中一平坦化中介件的制程是被执行的范例情节中的一结构的横截面图；
图12A是展示描绘根据本揭露内容的各种特点的一第一范例的平坦化制程的横截面图，并且图12B是展示描绘一第二范例的平坦化制程的横截面图；
图13A至13J是展示描绘根据本揭露内容的各种特点的一种制造一半导体装置的方法的横截面图；
图14是展示描绘根据本揭露内容的各种特点的一种半导体装置的横截面图；
图15A至15H是展示描绘根据本揭露内容的各种特点的一种制造一半导体装置的方法的横截面图；
图16是展示描绘根据本揭露内容的各种特点的一种从一载体分开一半导体晶粒的方法的横截面图；
图17是展示描绘根据本揭露内容的各种特点的一种半导体装置的横截面图；
图18A至18J是展示描绘根据本揭露内容的各种特点的一种制造一半导体装置的方法的横截面图；
图19是展示描绘根据本揭露内容的各种特点的一种半导体装置的横截面图；
图20A至20J是展示描绘根据本揭露内容的各种特点的一种制造一半导体装置的方法的横截面图；
图21是展示描绘根据本揭露内容的各种特点的一种半导体装置的横截面图；
图22A至22J是展示描绘根据本揭露内容的各种特点的一种制造一半导体装置的方法的横截面图；以及
图23是展示描绘根据本揭露内容的各种特点的一种半导体装置的横截面图。
具体实施方式
以下的讨论是通过提供本揭露内容的例子来呈现本揭露内容的各种特点。此种例子并非限制性的，并且因此本揭露内容的各种特点的范畴不应该是必然受限于所提供的例子的任何特定的特征。在以下的讨论中，该些措辞"例如"、"譬如"以及"范例的"并非限制性的，并且大致与"举例且非限制性的"、"例如且非限制性的"、及类似者为同义的。
如同在此所利用的，"及/或"是表示在表列中通过"及/或"所加入的项目中的任一个或多个。举例而言，"x及/或y"是表示该三个元素的集合{(x)、(y)、(x,y)}中的任一元素。换言之，"x及/或y"是表示"x及y中的一或两者"。作为另一例子的是，"x、y及/或z"是表示该七个元素的集合{(x)、(y)、(z)、(x,y)、(x,z)、(y,z)、(x,y,z)}中的任一元素。换言之，"x、y及/或z"是表示"x、y及z中的一或多个"。
在此所用的术语只是为了描述特定例子的目的而已，因而并不欲限制本揭露内容。如同在此所用的，单数形是欲也包含复数形，除非上下文另有清楚相反的指出。进一步将会理解到的是，当该些术语"包括"、"包含"、"具有"、与类似者用在此说明书时，其是指明所述特点、整数、步骤、操作、组件及/或构件的存在，但是并不排除一或多个其它特点、整数、步骤、操作、组件、构件及/或其的群组的存在或是添加。
将会了解到的是，尽管该些术语第一、第二、等等可被使用在此以描述各种的组件，但是这些组件不应该受限于这些术语。这些术语只是被用来区别一组件与另一组件而已。因此，例如在以下论述的一第一组件、一第一构件或是一第一区段可被称为一第二组件、一第二构件或是一第二区段，而不脱离本揭露内容的教示。类似地，各种例如是"上方"、"下方"、"侧边"与类似者的空间的术语可以用一种相对的方式而被用在区别一组件与另一组件。然而，应该了解的是构件可以用不同的方式加以定向，例如一半导体装置可被转向侧边，因而其"顶"表面是水平朝向的，并且其"侧"表面是垂直朝向的，而不脱离本揭露内容的教示。此外，该术语"在…上"将会在文件中被利用来表示"在…上方"以及"在…正上方"(例如，不具有介于中间的层)。
在图式中，各种的尺寸(例如，层厚度、宽度、等等)可能会为了举例说明的清楚起见而被夸大。此外，相同的组件符号是被利用以透过各种例子的讨论来指称相似的组件。
本揭露内容的各种特点是提供一种半导体装置，其包括一不具有直通硅晶穿孔的中介件；以及一种制造其的方法，其例如是包括凸块接合设备的利用，而不需要专门的直通硅晶穿孔的设备。
本揭露内容的各种特点是提供一种制造一半导体装置的范例的方法。该范例的方法例如可以包括在一载体上形成一介电层；在该介电层上形成一导电层(或是设置一具有一被形成在其上的介电层及/或导电层的载体)；移除该载体；在该介电层中形成一开口以将该导电层露出至外部；连接一半导体晶粒至透过该开口而被露出至外部的该导电层；以及利用一模制材料以模制该半导体晶粒。
本揭露内容的各种特点也提供另一种制造一半导体装置的范例的方法。该范例的方法例如可以包括在一载体上形成一介电层；在该介电层上形成一第一导电层(或是设置一具有一被形成于其的介电层及/或导电层的载体)；连接一半导体晶粒至该第一导电层；利用一模制材料以模制该半导体晶粒；移除该载体；在该介电层中形成一开口以将该第一导电层露出至外部；以及在该介电层上形成一第二导电层，该第二导电层是透过该开口来连接至该第一导电层。
本揭露内容的各种特点是提供另一种制造一半导体装置的范例的方法。该范例的方法例如可以包括在一载体上形成一介电层(或是设置一具有一被形成在其上的介电层的载体)；在该介电层上的一导电层；连接一半导体晶粒至该导电层；利用一模制材料以模制该半导体晶粒；移除该载体；以及在该介电层中形成一开口以将该导电层露出至外部。
本揭露内容的各种特点是提供一种范例的半导体装置。该范例的半导体装置例如可以包括一第一导电层(例如，一重新分布层)以及一覆盖该第一导电层的介电层(例如，一钝化层)；一半导体晶粒，其是例如经由一在该介电层中的孔来电连接至该第一导电层；以及一在该半导体晶粒周围的模制材料，其中该中介件是被配置以容许一第二导电层(例如，一晶种层)以及一第三导电层(例如，一重新分布层)能够被形成在该介电层之下，其中延伸到该介电层中且/或穿过该介电层的该第三导电层是在该第二导电层的正上方，以及一连接至该半导体晶粒的微凸块垫是在该第三导电层上。
本揭露内容的各种特点也提供另一种范例的半导体装置。该第二范例的半导体装置例如可以包括一中介件(或是一封装的信号重新分布结构)，其包括一介电层、一在该介电层之上的第一导电层、以及一在该介电层之下的第二介电层；一半导体晶粒，其是连接至该第一导电层；以及一模制材料，其是在该半导体晶粒的周围，其中该中介件是被配置以容许一第一晶种层以及一第一导电层能够被形成在该介电层之上，并且容许一第二晶种层以及一第二导电层能够被形成在该介电层之下，并且该第一晶种层以及该第二晶种层是彼此直接电连接的。
本揭露内容的各种特点也提供另一种范例的半导体装置。该第三范例的半导体装置例如可以包括一中介件(或是一封装的信号重新分布结构)，其包括一介电层以及一被形成在该介电层上的导电层；一半导体晶粒，其是连接至该导电层；以及一模制材料，其是在该半导体晶粒的周围，其中该中介件是被配置以容许一第一晶种层以及一第一导电层能够被形成在该介电层上，一延伸到该介电层中及/或穿过该介电层的凸块下晶种层(underbump seed layer)是在该第一晶种层的正下方，并且一凸块下金属(under bump metal)是被形成在该凸块下晶种层之下。
现在将会参考到被提供来强化本揭露内容的各种特点的理解的各种例子的说明来讨论。应了解的是，此揭露内容的范畴并不限于在此提供及论述的例子的特定的特征。
参照图1A至1J，这些图是展示描绘根据本揭露内容的各种特点的一种制造一半导体装置100的方法的横截面图。该范例的制造方法例如可以包括设置一具有一第一介电层111的载体110；形成一第一导电层121；形成一第二导电层123以及一凸块下金属125；附接一第一晶圆支撑系统1；移除该载体110；在该第一介电层111中形成一开口111a；在该开口111a形成一微凸块垫126；附接一半导体晶粒130并且利用一模制材料140(例如，一树脂、囊封材料、模制化合物、等等)来模制；分开该第一晶圆支撑系统1并且附接一第二晶圆支撑系统2以及附接一导电的互连结构160；以及分开该第二晶圆支撑系统2。
如同在图1A中所示，在具有该第一介电层111的载体110的设置(或形成)期间，例如是一具有一平的顶表面以及一平的底表面的硅晶圆的载体110是被设置。该载体110(或是任何在此论述的载体)可包括各种不同类型的载体材料的任一种。该载体110例如可以包括一种半导体材料(例如，硅、GaAs、等等)、玻璃、陶瓷(例如，多孔的陶瓷、等等)、金属、等等。该载体110也可包括各种不同类型的配置的任一种。例如，该载体110可以是具有一种片的形式(例如，一晶圆形式、一矩形面板形式、等等)。同样例如的是，该载体110可以是具有一种单一的形式(例如，从一晶圆或面板被单粒化的、原先是以单一的形式被形成的、等等)。该载体110例如可以与任何在此论述的载体共享任一个或是所有的特征。
例如是一无机介电层(例如，一硅氧化物层、一硅氮化物层、氧化物层、氮化物层、等等)的一第一介电层111可被形成(或者可以是已经被形成)在该载体110的表面上。例如，该第一介电层111可以是已经(或者可以是)透过一氧化制程而被形成。例如，具有一预设厚度的一硅氧化物层及/或硅氮化物层可以通过在一大约900 C或更高的温度下，供应氧气及/或氮化物气体至一硅晶圆(例如，一热氧化制程、等等)来加以形成。该第一介电层111或是其的一部分也可包括一在无制程协助下自然形成在该载体110上的原生氧化物层。该第一介电层111在此也可被称为一保护层。该第一介电层111例如可以是从0.01至0.8微米厚的。
相较于一种有机材料的一聚合物层，一层无机材料(例如，一硅氧化物层、一硅氮化物层、等等)可以容许(或协助)一光蚀刻制程能够更精确地加以执行，因而一具有相对更细的线/间隔/厚度(例如，线路宽度、在相邻线路之间的间隔、及/或线路厚度)的导电层可被形成在该层无机材料上。例如，一具有大约2/2/2m至大约10/10/10m的线/间隔/厚度的导电层可被形成在一层无机材料上(例如，在一硅氧化物(或二氧化硅)层、硅氮化物层、氧化物层、氮化物层、等等上)。注意到的是，此揭露内容的范畴并不限于无机介电材料。例如，在各种的范例实施方式中，该介电层111可包括一种有机材料。此外，注意到的是，该载体110并不需要被设置有该介电层111。
如同在图1B中所示，在该第一导电层121(其在此也可被称为一重新分布层)的形成期间，该第一导电层121可被形成在该第一介电层111上。在一范例的实施方式中，一第一晶种层121a(例如参见图3)是被形成在该第一介电层111上，并且该第一导电层121是被形成在该第一晶种层121a上。该第一导电层121接着可以被一第二介电层122所覆盖，其在此也可被称为一钝化层。
该第一晶种层121a(或是任何在此论述的晶种层)可以是由各种材料的任一种所形成的，其包含但不限于钨、钛、其等同物、其的组合、其的合金、等等。该第一晶种层121a例如可以利用各种制程的任一种来加以形成。例如，该第一晶种层121a可以利用一无电的电镀制程、一电解的电镀制程、一溅镀制程、等等中的一或多种来加以形成。例如，该晶种层121a可以是由具有一Cu靶的TiW所形成的。注意到的是，该第一晶种层121a及/或任何在此论述的晶种层也可被称为一导电层。同样注意到的是，任何在此论述的晶种层可以利用相同或类似的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。此外，注意到的是，该第一晶种层121a及/或任何在此论述的晶种层可包括多个层。举例而言，一第一层可包括TiW，并且一第二层可包括Cu。
该第一导电层121可以是由各种材料的任一种所形成的。例如，该第一导电层121可以是由铜、铝、金、银、钯、其等同物、其的组合、其的合金、其它导电材料、等等所形成的。该第一导电层121例如可以利用各种制程的任一种来加以形成。例如，该第一导电层121可以利用一无电的电镀制程、一电解的电镀制程、一溅镀制程、等等中的一或多种来加以形成。该第一导电层121的图案化或绕线例如可以利用各种制程的任一种来加以达成。例如，该第一导电层121可以利用一种使用一光阻的光蚀刻制程、等等而被图案化或绕线。例如，光阻可以被旋转涂覆(或者以其它方式被施加，例如是一干膜、等等)在该晶种层121a上。该光阻接着可以利用例如是一屏蔽及照射制程而被硬化。接着，该光阻的部分可被蚀去，残留的光阻可以在一去残渣制程中被移除，并且干燥(例如，旋转清洗干燥)可加以执行。在形成该第一导电层121之后，该样版可以被剥除(例如，被化学式剥除、等等)，并且从该第一导电层121露出的晶种层121a可被蚀刻。
注意到的是，该第一导电层121及/或任何在此论述的导电层也可被称为一重新分布层。同样注意到的是，任何在此论述的导电层可以利用相同或类似的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。此外，注意到的是，该第一导电层121及/或其的形成可以与在此揭露的任何其它导电层及/或其的形成共享任一个或是所有的特征。
该第二介电层122可以是由各种材料的任一种所形成的。例如，该第二介电层122可以是由一种有机材料(例如，像是聚酰亚胺、苯环丁烯(BCB)、聚苯并恶唑(PBO)的聚合物、其等同物、其的组合、等等)所形成的。同样例如的是，该第二介电层122可以是由一种无机材料所形成的。该第二介电层122可以利用各种制程的任一种来加以形成。例如，该第二介电层122可以利用旋转涂覆、喷雾涂覆、浸渍涂覆、棒涂覆、其等同物、其的组合、等等中的一或多种而被形成。注意到的是，该第二介电层122及/或任何在此论述的介电层也可被称为一钝化层。同样注意到的是，任何在此论述的介电层都可以利用相同或类似的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。此外，注意到的是，该第二介电层121及/或其的形成可以与在此揭露的任何其它介电层及/或其的形成共享任一个或是所有的特征。
如同在此论述的，在一范例的实施方式中，由于该第一导电层121(例如，具有或是不具有一下面的晶种层121a)可被形成在该无机第一介电层111上(例如，直接在该无机第一介电层111上)，因此可以形成(或是更轻易地形成)以具有一相较于其它可被形成在有机介电层上的导电层的更细的线/间隔/厚度。
该第一导电层121(例如，具有或是不具有一晶种层121a)以及该第二介电层122的形成可以被重复任意次数(例如，利用相同的材料及/或制程、或是不同的个别的材料及/或制程)。在图1B-1J中的范例的图标是展示此种层的两种形成。就此而论，该些层是在图式中被提供类似的标签(例如，其是重复该第一导电层121以及该第二介电层122)。
一开口122a(或孔)例如可被形成在该第二介电层122中，并且该第一导电层121的一特定的区域可以透过该开口122a而被露出至外部。该开口122a可以用各种方式的任一种(例如，机械式及/或雷射剥蚀、化学蚀刻、微影、等等)来加以形成。注意到的是，该第二介电层122(或是任何在此论述的介电层)也可以是原先就形成具有开口122a，其例如是通过屏蔽、或是其它选择性的介电层形成制程。
如同在图1C中所示，在该第二导电层123以及该凸块下金属125的形成期间，该第二导电层123以及凸块下金属125的至少一层是被形成在该第一导电层121上及/或在该第二介电层122上。
在一范例的实施方式中，一第二晶种层123a(例如参见图3)是被形成在该开口122a的内部(例如，在该第二介电层122中被形成的开口122a的侧壁上、及/或在通过该开口122a而被露出的第一导电层121上)、及/或在该开口122a的外部(例如，在该第二介电层122的顶表面上)。如同在此论述的，该第二晶种层123a可以利用和被用来形成该第一晶种层121a相同的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。该第二晶种层123a(或是任何在此论述的晶种层)在此也可被称为一导电层。
继续该范例实施方式，该第二导电层123是被形成在该第二晶种层123a上。例如，该第二导电层123可被形成以填入在该第二介电层122中的开口122a(或是至少覆盖其的侧表面)。该第二导电层123例如可以利用和该第一导电层121相同的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。该第二导电层123在此也可被称为一重新分布层。
该第二导电层123接着例如可以被该第三介电层124所覆盖。该第三介电层124可以是由各种材料的任一种且/或利用各种形成介电质的制程的任一种所形成的。例如，该第三介电层124可以利用和被利用以形成该第二介电层122相同的材料及/或制程来加以形成。
一开口124a(或孔)例如可被形成在该第三介电层124中，并且该第二导电层123的一特定的区域可以透过该开口124a而被露出至外部。该开口124a可以用各种方式的任一种(例如，机械式及/或雷射剥蚀、化学蚀刻、等等)来加以形成。或者是，该第三介电层124例如可以原先就被形成具有于其中的开口124a。
一凸块下晶种层125a(例如参见图3)例如可被形成在该开口124a的内部(例如，在被形成于该第三介电层124中的开口124a的侧壁上、及/或在通过该开口124a而被露出的第二导电层123上)及/或在该开口124a的外部(例如，在像是第三介电层124的围绕及/或环绕该开口124a的顶表面上)。如同在此论述的，该凸块下晶种层125a可以利用和被用来形成该第一晶种层121a及/或该第二晶种层123a相同的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。该凸块下晶种层125a(或是任何在此论述的晶种层)在此也可被称为一导电层。
一凸块下金属125是被形成在该凸块下晶种层125a上。该凸块下金属125可以是由各种材料的任一种所形成的，其的非限制性的例子是在此被提出。例如，该凸块下金属125可以是由铬、镍、钯、金、银、其的合金、其的组合、其等同物、等等中的至少一种所形成的。该凸块下金属125例如可以包括Ni及Au。接着，凸块下金属125例如也可以包括Cu、Ni及Au。该凸块下金属125也可以利用各种制程的任一种来加以形成，其的非限制性的例子是在此被提出。例如，该凸块下金属125可以利用一无电的电镀制程、电镀制程、溅镀制程、等等中的一或多种来加以形成。该凸块下金属125例如可以避免或禁止一金属间化合物形成在该导电的互连结构160与该第二导电层123之间的接口处，借此改进连到该导电的互连结构160的连接的可靠度。该凸块下金属125在此也可被称为一导电层。注意到的是，该凸块下金属125可包括多个层。例如，该凸块下金属125可包括一第一层的Ni以及一第二层的Au。
尽管未描绘在图1A-1J中，在该凸块下金属125的形成之后，一种有边的修整(或是切削)制程可加以执行，例如是其中正被处理的晶圆的一边缘是被修整(或是切削)。此种修整可以用例如是通过研磨的各种方式来加以执行。此种边缘修整例如可以保护该晶圆在后续的处理期间免于碎屑以及片状剥落。
为了在此讨论的目的，该第一导电层121、第二介电层122、第二导电层123、以及第三介电层124可被视为一中介件120的构件。再者，在此所述的凸块下金属125以及微凸块垫126也可被视为该中介件120的构件。注意到的是，术语"中介件"是在此被使用来指称被插置在其它结构之间的一般的封装结构(例如，一种介电质以及导体的分层式结构)，并且此揭露内容的范畴不应受到有关中介件组成的任意概念所限制或是界定。
如同在图1D中所示，在该第一晶圆支撑系统1(WSS)的附接期间，该第一晶圆支撑系统1是被附接至该第三介电层124。例如，该第一晶圆支撑系统1可以附接至该第三介电层124以及该凸块下金属125。在此时点，被展示在图1C的底部的载体110是被重新设置到图1D的顶端(例如，该图是被倒置或旋转)。该第一WSS 1可以用各种方式的任一种来附接至该第三介电层124及/或该凸块下金属125，其的非限制性的例子是在此加以提供。例如，该第一WSS 1(或是任何在此论述的WSS)可以利用一暂时的黏着剂来附接至该第三介电层124及/或该凸块下金属125，当该黏着剂被曝露到热能或是光能时、当被曝露到特定的化学品时、等等，则丧失其黏着性。一或多个额外的脱开层也可被利用以使得该第一晶圆支撑系统1的后续的脱开变得容易。该附接制程例如可以包括烘烤该组件(例如，在250下30分钟、等等)。该第一晶圆支撑系统1可以由各种材料的任一种来加以形成。例如，该第一WSS 1(或是任何在此论述的WSS)可以由一硅晶圆、一玻璃晶圆、一陶瓷晶圆、一金属晶圆、等等中的一或多种来加以形成。尽管该第一WSS 1在此大致是被呈现具有一晶圆的形式，但是此揭露内容的范畴并不限于此种形状。
如同在图1E中所示，在该载体110的移除期间，在该结构的一与该第一晶圆支撑系统1相反的侧边上的载体110(例如，该第一介电层111被形成在其上的一硅晶圆)是被移除。在一范例的实施方式中，大部分的载体110可以透过一机械式研磨制程而被移除，并且接着其余的载体110可以透过一化学蚀刻制程而被移除。例如，一硅载体可以被研磨到10-30m的厚度，并且接着剩余部分可以通过一除了研磨之外的制程(例如，通过化学蚀刻、等等)来加以移除。在另一种其中该第一晶圆支撑系统1是包括一玻璃晶圆或板的范例情节中，此种玻璃晶圆或板是被移除。因此，以此种方式，只有被形成在该载体110的表面上的第一介电层111(例如，一硅氧化物层及/或一硅氮化物层)是保留。例如，如同在图1E中所绘，只有具有一预设厚度的第一介电层111是保留在该第一导电层121以及该第二介电层122上。注意到的是，该载体移除制程也可以移除该第一介电层111的一部分；例如，该第一介电层111在该载体110的移除之后可能是比当原先被形成在该载体110上时较薄的。在一范例的实施方式中，该第一介电层111可以是由一种无机材料所形成的，并且该第二及第三介电层122及124可以是由一种有机材料所形成的。然而，注意到的是，本揭露内容的范畴并不限于此种范例类型的材料。
如同在图1F中所示，在该第一介电层111中的开口111a(或孔)的形成期间，多个开口111a是选择性地被形成在该第一介电层111中。该些开口111a可以用各种方式的任一种来加以形成(例如，机械式及/或雷射剥蚀、化学蚀刻、光蚀刻制程、光屏蔽及蚀刻制程、等等)。该些开口111a的每一个例如可以对应于该第一导电层121的一通过该开口111a而被露出至外部的个别特定的区域。在一范例的实施方式中，一开口111a是穿过该无机的第一介电层111以将该第一导电层121的一个别特定的区域露出至外部。在一种其中该第一导电层121被形成在一第一晶种层121a上的范例的实施方式中，该第一导电层121被形成在其上的第一晶种层121a的一特定的区域是穿过该无机的第一介电层111而被露出至外部。注意到的是，在一种其中一介电层(或钝化层)屏蔽是在一蚀刻该开口111a的制程期间被利用的范例情节中，该介电层可以在此种蚀刻之后被剥除，但是也可以保留(例如，作为一钝化层、等等)。
如同在图1G中所示，在该微凸块垫126(或是其它垫、区域、附接结构、晶粒附接结构、等等)于该开口111a中的形成期间，该微凸块垫126是被形成在该开口111a中以使得该微凸块垫126是电连接(例如，直接连接、经由一晶种层来连接、等等)至该第一导电层121。在一范例的实施方式中，该微凸块晶种层126a(例如，如同在图2-6中所示)是被形成在该开口111a的内部(例如，在被形成于该第一介电层111中的开口111a的侧壁上及/或在该第一导电层121上)、及/或在该开口111a的外部(例如，在该第一介电层111的围绕该开口111a的顶表面(在图1G中)上)。该微凸块晶种层126a例如可以利用和在此关于其它晶种层或导电层所论述的相同的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。该微凸块晶种层126a及/或微凸块垫126在此也可被称为一导电层。
该微凸块垫126接着例如可被形成在该微凸块晶种层126a上。在一范例的实施方式中，该第一晶种层121a(例如，该第一导电层121是被形成在其上)以及该微凸块晶种层126a(例如，该微凸块垫126是被形成在其上)可以被插置在该第一导电层121与该微凸块垫126之间。例如，该第一晶种层121a以及微凸块晶种层126a可以直接连接至彼此，其是彼此相互面对。注意到的是，在各种的范例实施方式中，该微凸块晶种层126a的形成可被跳过，并且该微凸块垫126是被形成在透过该开口111a而被露出的第一晶种层121a上(例如，在一种其中该第一晶种层121a是充分地被形成的范例的实施方式中，以用此种方式来加以利用)。
该微凸块垫126可包括各种材料的任一种，其的非限制性的例子是在此加以提供。例如，该微凸块垫126可包括铜、铝、金、银、钯、一般的导电材料、导电材料、其等同物、其的组合、其的合金、任何在此论述的导电材料、等等。在一范例的实施方式中，该微凸块垫126可包括Ni及Au。在另一范例的实施方式中，该微凸块垫126可包括Ni、Au及Cu。该微凸块垫126可以利用各种制程的任一种来加以形成，其的非限制性的例子是在此加以提供。例如，该微凸块垫126可以利用一无电的电镀制程、一电解的电镀制程、一溅镀制程、等等中的一或多种来加以形成。
该微凸块垫126是在图1G中被展示为延伸超过(或是突出)该第一介电层111的顶表面，但是此揭露内容的范畴并不限于此。例如，该微凸块垫126可包括一顶表面是与该第一介电层111的顶表面共平面的、或是可包括一顶表面是低于该第一介电层111的顶表面。尽管大致被展示为包括一圆柱形的形状，但是该微凸块垫126可包括各种几何配置的任一种，其的各种非限制性的例子是在此加以提供。
同样注意到的是，该微凸块垫126可以替代地在接近图1A-1J中所示的整体制程的开始时，被形成在该第一介电层111中的一孔内。例如，在图1A与1B之间，一孔可被形成在该第一介电层111中(若此种层存在的话)，并且该微凸块垫126可以在该第一导电层121于载体110上的形成之前，被形成在此种孔中的载体110上。
如同在图1H中所示，在该半导体晶粒130的附接以及利用该模制材料140的模制期间，该半导体晶粒130是电连接至该微凸块垫126，并且利用该模制材料140来加以模制。例如，该半导体晶粒130的导电的凸块131(或是其它导电的附接结构，例如是导电柱、等等)是透过该焊料132来电连接至该微凸块垫126。该半导体晶粒130的导电的凸块131可以用各种方式的任一种来附接至该微凸块垫126，其的非限制性的例子是在此被提出。例如，该导电的凸块131可以利用各种焊料附接制程的任一种(例如，一质量回焊制程、一热压缩制程、一雷射焊接制程、等等)而被焊接至该微凸块垫126。同样例如的是，该导电的凸块131可以利用一导电的黏着剂、膏、等等来耦接至该微凸块垫126。在一范例情节中，一焊料膏可以利用一模版以及刮浆板而被施加至该微凸块垫126，该半导体晶粒130的导电的凸块131可被设置在该焊料膏上或是之中(例如，利用一种拾放的制程)，并且该焊料膏接着可加以回焊。在该半导体晶粒130的附接之后，该组件可被清洗(例如，利用热DI水、等等)、受到一助焊剂清洗及烘烤制程、受到一电浆处理制程、等等。
在一范例的实施方式中，一底部填充150可被形成在该半导体晶粒130与该第一介电层111之间，其例如是围绕该导电的凸块131以及微凸块垫126的被曝露到该底部填充150(并且因此被该底部填充150所囊封)的部分。该底部填充150可包括各种底部填充材料的任一种。该底部填充150也可以利用各种制程的任一种来加以形成(例如，一毛细管底部填充制程、利用一预先施加的底部填充材料、等等)。在该半导体晶粒130以及该中介件120(如同各种的层在图1H中被例示性地分组者)之间的底部填充150例如可以避免或降低例如是由于在该半导体晶粒130与该中介件120之间的热膨胀系数差异所造成的翘曲。
在该模制(或囊封)制程中，该半导体晶粒130及/或中介件120可以利用一模制材料140(例如，一模制树脂或是其它的模制材料或囊封材料)而被囊封，该模制材料140接着可加以固化。在一范例的实施方式中，该模制材料140是覆盖该半导体晶粒130的侧表面以及顶表面。在另一范例的实施方式中，该模制材料140只有覆盖该半导体晶粒130的侧表面(或是只有其的个别的部分)，因此让该半导体晶粒130的顶表面从该模制材料140露出。该模制材料140可以用各种方式的任一种来加以形成(例如，压缩模制、转移模制、泛(flood)模制、等等)。该模制材料140可包括各种类型的模制材料的任一种。例如，该模制材料140可包括一树脂、一环氧树脂、一热固的环氧树脂模制化合物、一室温固化类型、等等。
当该模制材料140的一填充物(例如，具有无机填充物或是其它粒子成分)的尺寸是小于(或是远小于)在该中介件120与该半导体晶粒130之间的一空间或是一间隙的尺寸时，该底部填充150可以不被利用，并且该模制材料140可以替代地填入在该中介件120与该半导体晶粒130之间的一空间或间隙。在此种范例情节中，该底部填充制程以及模制制程可以组合成具有一模制的底部填充的单一模制制程。
该半导体晶粒130例如可包括各种类型的半导体晶粒的任一种，其的非限制性的例子是在此加以提供。例如，该半导体晶粒130可包括一数字信号处理器(DSP)、一微控制器、一微处理器、一网络处理器、一电源管理处理器、一音频处理器、一视讯处理器、一RF电路、一无线基频系统单芯片(SoC)处理器、一传感器、一特殊应用集成电路、等等。注意到的是，一或多个被动电性构件也可以对于该半导体晶粒130为替代及/或额外地加以安装。
如同在图1I中所示，在该第二晶圆支撑系统(WSS)2的附接、该第一晶圆支撑系统1的分开、以及该导电的互连结构160的附接期间，该第二WSS 2可以附接至该半导体晶粒130及/或模制材料l40。例如，该第二WSS 2可以与该第一WSS 1共享任一个或是所有的特征。该第二WSS 2例如可以用一种和该第一WSS 1相同的方式(例如，利用一暂时的黏着剂、真空、机械式附接机构、等等)来加以附接。
在该第二WSS 2的附接之后，附接至该第三介电层124的第一晶圆支撑系统1是和该第三介电层124及/或凸块下金属125分开。如同在此论述的，该第一WSS 1可能已经利用一暂时的黏着剂来附接至该第三介电层124及/或该凸块下金属125，当该黏着剂被曝露到热能、雷射能量、化学剂、等等时，该黏着剂是丧失其黏着性(或是其的一大部分的黏着性)。该第一WSS 1从该第三介电层124及/或凸块下金属125的分开例如可以通过将该暂时的黏着剂曝露至使得该黏着剂松开的能量及/或化学品来加以执行。在一种其中一脱开层是被利用以附接一玻璃的第一WSS 1的范例情节中，该脱开层(例如，介于该黏着剂与该第一WSS1之间)可以透过该玻璃的第一WSS 1而遭受到雷射照射，以达成或协助该第一WSS 1从该黏着剂的脱开。注意到的是，其它形式的WSS附接/分离也可被利用(例如，真空附接、机械式附接、等等)。若必要的话，被利用来附接该第一WSS1的黏着剂例如可以利用一溶剂而被移除。
该导电的互连结构160(或是多个导电的互连结构160)可以电连接至该露出的凸块下金属125(例如，其是在该第一WSS 1的移除之后被露出)。在此时点，例如当该第二晶圆支撑系统2被附接至该半导体晶粒130以及模制材料140时，该导电的互连结构160可以电连接至该凸块下金属125。
该导电的互连结构160可包括各种特征的任一种，其的非限制性的例子是在此被提出。例如，该导电的互连结构160可以是由一共晶焊料(Sn37Pb)、一高铅的焊料(Sn95Pb)、一无铅的焊料(SnAg、SnAu、SnCu、SnZn、SnZnBi、SnAgCu、以及SnAgBi)、其的组合、其等同物、等等中之一所形成的。该导电的互连结构160(及/或任何在此论述的导电的互连结构)例如可以包括一导电球体(例如，一焊料球、一铜核心的焊料球、等等)、一导电的凸块、一导电柱或柱体(例如，一铜柱、一焊料封顶的铜柱、一导线、等等)、等等。
该导电的互连结构160例如可以利用各种回焊及/或电镀制程的任一种来连接至该凸块下金属125。例如，挥发性助焊剂可加以沉积(例如，打点、印刷、等等)在该凸块下金属125上，该导电的互连结构160可加以沉积(例如，滴落、等等)在该挥发性助焊剂上，并且接着一约150℃到约250℃的回焊温度可加以提供。在此时点，该挥发性助焊剂例如可加以挥发并且完全地移除。
如同在以上所提及的，该导电的互连结构160可被称为一导电的凸块、一导电球体、一导电柱、一导电柱体、一导电的导线、等等，并且例如可以被安装在一刚性的印刷电路板、一挠性的印刷电路板、一导线架、等等之上。例如，包含该中介件120的半导体晶粒130接着可以电连接(例如，以一覆晶的形式或是类似于一覆晶的形式、等等)至各种基板的任一种(例如，主板的基板、封装基板、导线架基板、等等)。
如同在图1J中所示，在该第二晶圆支撑系统2的分开期间，附接至该半导体晶粒130及/或模制材料140的第二晶圆支撑系统2是和该半导体晶粒130及/或模制材料140分开。例如，在该完成的半导体装置100中，该半导体晶粒130的顶表面可以穿过该模制材料140的顶表面而被露出至外部。例如，该半导体晶粒130的顶表面以及该模制材料140的顶表面可以是共面的。在另一范例的实施方式中，该模制材料140可以覆盖该半导体晶粒130的顶表面。
该中介件120(或是封装或装置100)例如可以用一种大量的配置(例如，用一晶圆、面板、条带、矩阵、等等)来加以形成、或是被形成为单一单元。在一种其中该中介件120(或是封装或装置100)是用一种大量的配置而被形成的情节中，在该第二晶圆支撑系统2的分开之后(或是在此种分开之前)，该中介件120以及模制材料140可被单粒化或切割(例如，通过一钻石刀片或雷射射束而被锯开、断开、拉开、等等)。在此种情节中，该中介件120以及模制材料140的侧表面可以通过此种单粒化制程而被做成是共面的。在一范例情节中，多个该封装或装置100可被置放(例如，模具侧向下)在一锯带上，并且接着加以锯开。该锯例如可以切穿该些封装或装置100并且部分地穿过该锯带。在锯开之后，该些封装或装置100可加以烘烤。在单粒化之后，该个别的封装或装置100可以个别地被插入盘中(例如，其是利用一拾放制程)。
根据在图1中被描绘提供并且在此论述的例子，本揭露内容是提供一种半导体装置100(以及其的制造方法)，其是包括该中介件120，其例如是不具有直通硅晶穿孔。例如在不利用复杂且昂贵的直通硅晶穿孔制程下，此种半导体装置100例如可以利用一般的凸块接合设备来加以制造。例如，根据本揭露内容的各种特点，一具有相当细微的线/间隔/厚度的导电层首先可被形成在该载体110(例如，一硅晶圆)上，并且接着此种载体110可被移除。
参照图2，此种图是展示根据本揭露内容的各种特点的半导体装置101的横截面图，并且参照图3，此种图是展示根据本揭露内容的各种特点的一种半导体装置102的横截面图。为了举例说明的清楚起见，只有一导电的互连结构160是被展示。
如同在图2中所示，该范例的半导体装置101可包括一中介件120、一半导体晶粒130、一模制材料140、一底部填充150、以及一导电的互连结构160。该半导体装置101例如可以与任一或是所有其它在此提出的半导体装置(例如，在图1A-1J中所示的范例的半导体装置100、等等)共享任一个或是所有的特征。
该中介件120或是一般分组的层例如可以包括在一第一介电层111(例如，一硅氧化物层及/或一硅氮化物层)之下的一第一晶种层121a；一在该第一晶种层121a之下的第一导电层121；一覆盖该第一导电层121(或是其的部分)的第二介电层122；一在该第一导电层121之下的第二晶种层123a；一在该第二晶种层123a之下的第二导电层123；以及一覆盖该第二导电层123(或是其的部分)的第三介电层124。该第一导电层121的线/间隔/厚度例如可以是小于该第二导电层123的线/间隔/厚度。
该中介件120例如可以包括一延伸到该第一介电层111中且/或穿过该第一介电层111(例如，透过一被形成于其中的开口)以及在该第一晶种层121a上的微凸块晶种层126a；一在该微凸块晶种层126a上的微凸块垫126；一在该第二导电层123之下的凸块下晶种层125a；以及一在该凸块下晶种层125a之下的凸块下金属125。在一范例的实施方式中，该第一晶种层121a以及微凸块晶种层126a是直接且电性连接至彼此。
如同在此论述的，该术语"中介件"在此可被利用来便利地分组各种的层以供讨论。然而，应该了解的是，一中介件或是中介件结构可包括在此论述的各种层的任一种，并且不限于任何特定组的层。
该导电的凸块131是在该半导体晶粒130上，并且该导电的凸块131是透过该焊料132来电连接至该微凸块垫126。该底部填充150是在该半导体晶粒130与该中介件120(例如，该第一介电层111)之间，并且该模制材料140是围绕该半导体晶粒130以及该底部填充150的侧表面。在该举例说明的例子中，由于该模制材料140只围绕该半导体晶粒130的侧表面，而不围绕(或覆盖)该顶表面，因此该半导体晶粒130的顶表面可被露出至外部。再者，该半导体晶粒130的顶表面以及该模制材料140的顶表面可以是共面的。
如同在此论述的，该导电的互连结构160例如可以是连接至该凸块下金属126，并且也可以被安装在一基板之上。
在图2中所示的标签(1)、(2)及(3)例如可以展示一迭层及/或形成顺序。例如，相关于根据本揭露内容的各种特点的半导体装置101，该中介件120是在该方向(1)上被形成(例如，从该第一介电层111来建构)，并且接着该半导体晶粒130是在该方向(2)上连接至该中介件120(例如，从该中介件120来建构)，并且接着该导电的互连结构160是在该方向(3)上被附接至该中介件120(例如，从该中介件120来建构)。
如同在此论述的，该模制材料140可以围绕(或覆盖)该半导体晶粒130的顶表面。一具有此种配置的范例的半导体装置102是被展示在图3中。该范例的半导体装置102例如可以与任一个或是所有在此论述的范例的半导体装置(例如，该半导体装置100、半导体装置101、等等)共享任一个或是所有的特征。例如，在该范例的半导体装置102中，除了该半导体晶粒130的侧表面之外，该模制材料141可以完全地覆盖该顶表面。由于该半导体晶粒130是大致在顶表面及侧表面被该模制材料141所围绕，因此该半导体晶粒130可受到保护而与外部的环境隔开。
再者，相较于关于图1A-1J所论述的半导体装置100，该范例的半导体装置101及102分别包括一垫126(例如，一微凸块垫)，该垫126是在一顶端(例如，以和该半导体晶粒130的一导电的凸块131连接)比在一底端(例如，延伸穿过该第一介电层111)宽的。例如，其并非是如同在图1G-1J的微凸块垫126中所示的圆柱状的，而是该微凸块垫126可以是杯状或是蕈状的(例如，具有倾斜的杆侧壁、或是垂直的杆侧壁)。该微凸块垫126也被描绘为具有垂直的盖侧壁。
参照图4，根据本揭露内容的各种特点的一种半导体装置103的横截面图是被展示。该范例的半导体装置103例如可以与在此论述的其它范例的半导体装置共享任一个或是所有的特征(例如，半导体装置100、半导体装置101、半导体装置102、等等)。
如同在图4中所示，该范例的半导体装置103的第一导电层121可被形成在该半导体晶粒130的一安装区域(或是覆盖区)的外部，并且一球体垫127可被形成在该第一导电层121上。例如，一球体垫开口(或孔)例如可以用一种和在此论述的其它开口相同的方式(例如，通过剥蚀、蚀刻、等等)，穿过该第一介电层111而被形成。一垫晶种层127a例如可以用一种和在此论述的其它晶种层相同的方式而被形成在该球体垫开口(或孔)中及/或在其周围。该球体垫127接着可被形成在该球体垫晶种层127a上。该球体垫晶种层127a例如可以直接连接至该第一晶种层121a。
在形成该模制材料141之后，一直通模具穿孔142(TMV)可以穿过该模制材料141而被形成，以露出该球体垫127。该导电球体128接着例如可被形成在该直通模具穿孔142中，并且连接至该球体垫127(例如，电性及/或机械式地连接至该球体垫127)。该导电球体128可以透过该直通模具穿孔142而被露出到该模制材料141的外部。于是，一额外的半导体装置或构件(未显示)可以利用该导电球体128来电连接至该半导体装置103。注意到的是，在一替代的实施方式中，该导电球体128可以被模制到该模制材料141中，并且接着通过形成该TMV而被露出，以露出该导电球体128。
尽管该范例的半导体装置103是包括一导电球体128，但是各种互连结构的任一种都可被利用(例如，导电的凸块、导电柱或柱体、线、等等)。再者，尽管该范例的半导体装置103是被描绘为该模制材料141覆盖该半导体晶粒130的顶表面，但是该半导体晶粒130的顶表面也可以从该模制材料141而被露出，例如是如同针对于在此的其它半导体装置所描绘者。
现在参考到图5，此种图是展示根据本揭露内容的各种特点的一种半导体装置104的横截面图。该范例的半导体装置104例如可以与在此论述的其它范例的半导体装置(例如，半导体装置100、101、102、103、等等)共享任一个或是所有的特征。
如同在图5中所示，该半导体装置104的第一导电层121可被形成在该半导体晶粒130的一安装区域(或覆盖区)的外部，并且一金属柱129可被形成在该第一导电层121上。例如，一柱开口(或孔)例如可以用一种和在此论述的其它开口相同的方式(例如，通过剥蚀、蚀刻、等等)，穿过该第一介电层111而被形成。一柱晶种层129a例如可以用一种和在此论述的其它晶种层相同的方式，被形成在该柱开口(或孔)中及/或在其周围。
在形成该模制材料141之后，一直通模具穿孔142(TMV)可以穿过该模制材料141而被形成，以露出该柱晶种层129a。该金属柱129接着例如可被形成在该柱晶种层129a上。该金属柱129例如可以用多个方式的任一个(例如，通过电镀、通过涂敷及回焊、通过布线、等等)而被形成。该柱晶种层129a例如可以直接连接至该第一晶种层121a。再者，一金属垫171可被形成在该金属柱129上(例如，具有或是不具有一金属垫晶种层171a)。于是，一额外的半导体装置或构件(未显示)可以电连接至该半导体装置104。
注意到的是，该操作顺序仅仅是例子而已，并且本揭露内容的范畴不应该受限于其。例如，参考在图5中所示的范例的半导体装置104，该金属柱129可以在该模制材料149之前被形成。同样注意到的是，该柱晶种层129a并不必一定被形成。例如，在一范例的实施方式中，该金属柱129可被形成在该第一晶种层121a上(例如，在该第一晶种层121a的一与该第一导电层121被形成在其上的表面相反的表面上)。
现在参照图6，此种图是展示根据本揭露内容的各种特点的一种半导体装置105的横截面图。该范例的半导体装置105例如可以与在此论述的其它范例的半导体装置(例如，半导体装置100、101、102、103、104、等等)共享任一个或是所有的特征。
如同在图6中所示，一额外的导电层181(例如，一重新分布层)可以进一步被形成在一金属柱129上。该额外的导电层181例如可以与任何在此论述的导电层共享任一个或是所有的特征。此外，该金属柱129例如可以与任何在此论述的金属柱或导电的互连结构共享任一个或是所有的特征(例如，图5的金属柱129、等等)。
例如，一第一额外的介电层191(在此也可被称为一钝化层)是被形成在该金属柱129周围的模制材料141上。该第一额外的介电层191例如可以与在此论述的任何介电层共享任一个或是所有的特征。该额外的导电层181是经由在该第一额外的介电层191中的一开口(或孔)来连接至该金属柱129，并且进一步被形成在该第一额外的介电层191上。注意到的是，该额外的导电层181可被形成在一额外的晶种层191a上，该晶种层191a例如可以与任何在此论述的晶种层共享任一个或是所有的特征。
该额外的导电层181是接着被该第二额外的介电层192所覆盖，并且一开口192a是被形成在该第二额外的介电层192的一默认的区域中。该第二额外的介电层192例如可以与任何其它在此论述的介电层共享任一个或是所有的特征。该额外的导电层181的一特定的区域例如可以透过该开口192a而被露出至外部。于是，一额外的导电层181(例如，其在此也可被称为一重新分布层)可被形成在该模制材料141的顶表面上，并且一额外的半导体装置或构件(未显示)可以电连接至该额外的导电层181。
在此，分别在图1A-1J、2、3、4、5及6中所示的半导体装置100、101、102、103、104及105的结构(或是其的任何部分)可被应用至在以下描述的各种半导体装置的结构，并且本揭露内容并不限于一种半导体装置的一特定的结构。类似地，形成此种结构的方法也可以结合在此揭露的范例的方法的任一种来加以利用。
接着转到图7A至7H，此种图是展示描绘根据本揭露内容的各种特点的一种制造一半导体装置200的方法的横截面图。描绘在图7A至7H的范例的半导体装置及/或方法例如可以与在此提出(例如，关于图1A至1J、图2-6、等等)的其它范例的半导体装置及/或方法的任一个或是全部共享任一个或是所有的特征。
制造该半导体装置200的范例的方法例如可以包括设置一具有一第一介电层211的载体210；形成一第一导电层221；附接一半导体晶粒230以及利用一模制材料240来模制；附接一晶圆支撑系统1并且移除该载体240；形成一穿过该第一介电层211的开口211a；形成一第二导电层225以及一凸块下金属227；附接一导电的互连结构260；以及分开该晶圆支撑系统1。
如同在图7A中所示，在具有该第一介电层211的载体210的设置期间，例如是一具有一平的顶表面以及一平的底表面的硅晶圆的载体210是被设置。该载体210及/或其的设置或形成例如可以与在此论述(例如，图1-6的载体110、等等)的任何载体及/或其的设置或形成共享任一个或是所有的特征。
例如是一硅氧化物层及/或一硅氮化物层的第一介电层211可以透过一氧化制程而被形成在一硅晶圆的表面上。该第一介电层211以及其的设置或形成例如可以与在此论述的任何介电层(例如，在图1-6中的第一介电层、等等)共享任一个或是所有的特征。该第一介电层211在此也可被称为一保护层。
如同在图7B中所示，在该第一导电层221(其也可被称为一重新分布层)的形成期间，该第一导电层221可被形成在该第一介电层211上。该第一导电层221及/或其的形成例如可以与任何在此论述(例如，关于图1-6、等等)的其它导电层及/或其的形成共享任一个或是所有的特征。在一范例的实施方式中，一第一晶种层221a(例如参见图8)是被形成在该第一介电层211上，并且该第一导电层221是被形成在该第一晶种层221a上。该第一导电层221接着可以被一第二介电层222所覆盖。该第二介电层222及/或其的形成例如可以与任何在此论述(例如，关于图1-6、等等)的其它介电层及/或其的形成共享任一个或是所有的特征。
该第一导电层221(例如，具有或是不具有一晶种层221a)以及该第二介电层222的形成可以被重复任意次数(例如，利用相同的材料及/或制程、或是不同的个别的材料及/或制程)。在图7B-7H中的范例的图标是展示此种层的两种形成。就此而论，该些层是在图式中被提供类似的标签(例如，其是重复该第一导电层221以及第二介电层222)。
此外，一开口222a(或孔)可被形成在对应于该第一导电层221(或是其的一部分)的第二介电层222中。该开口222a及/或其的形成可以与在此论述的其它开口及/或其的形成共享任一个或是所有的特征。例如，该开口222a可以与在此论述(例如，关于图1-6、等等)的开口122a共享任一个或是所有的特征。
一微凸块垫223(或是其它垫、接合(landing)、或是附接结构)例如可被形成在该开口222a中。该微凸块垫223及/或其的形成例如可以与在此论述的其它垫(例如，图1-6的微凸块垫126、等等)共享任一个或是所有的特征。例如，一微凸块晶种层223a(例如参见图8)可被形成在透过该开口222a而被露出的第一导电层221上(例如，直接在其上)，并且该微凸块垫223可被形成在该微凸块晶种层223a上。该微凸块晶种层223a及/或微凸块垫223在此也可以被称为导电层。
如同在此论述的(例如，关于图1-6、等等)，在一范例的实施方式中，由于该第一导电层221(例如，具有或是不具有一下面的晶种层221a)可被形成在该无机的第一介电层211上，因此相较于其它可被形成在有机介电层上的导电层，其可被形成(或是更轻易地被形成)以具有一更细的线/间隔/厚度。
如同在图7C中所示，在该半导体晶粒230的附接以及利用该模制材料240的模制期间，该半导体晶粒230是电连接至该微凸块垫223，并且利用该模制材料240来加以模制。该半导体晶粒230及/或其的附接可以与在此论述的其它半导体晶粒及/或其的附接共享任一个或是所有的特征(例如，在此关于图1-6所论述的半导体晶粒130及/或其的附接、等等)。
例如，该半导体晶粒230的导电的凸块231(或是其它导电的附接结构)是透过该焊料232来电连接至该微凸块垫223。该半导体晶粒230的导电的凸块231可以用各种方式的任一种来附接至该微凸块垫223(或是其它垫或接合结构)，其的非限制性的例子是在此被提出。例如，该导电的凸块231可以利用各种焊料附接制程的任一种(例如，一质量回焊制程、一热压缩制程、等等)而被焊接至该微凸块垫223。同样例如的是，该导电的凸块231可以利用一导电的黏着剂、膏、等等来耦接至该微凸块垫223。
在一范例的实施方式中，一底部填充250可被形成在该半导体晶粒230与该中介件220(例如，该第二介电层222)之间，例如，其是围绕该导电的凸块231以及微凸块垫223的露出至该底部填充250的部分。该底部填充250及/或其的形成可以与在此论述的其它底部填充及/或其的形成(例如，在此关于图1-6所论述的底部填充150、等等)共享任一个或是所有的特征。该底部填充250可包括各种底部填充材料的任一种。此外，该底部填充250可以利用各种制程的任一种来加以形成(例如，一毛细管底部填充制程、利用一预先施加的底部填充材料、等等)。在该半导体晶粒230与中介件220(如同各种的层在图7F-7H中被说明性地分组者)之间的底部填充250例如可以避免或降低例如由于在该半导体晶粒230与中介件220之间的热膨胀系数差异所造成的翘曲。
在该模制制程中，该半导体晶粒230及/或中介件220可以利用一模制材料240(例如，一模制树脂或其它模制材料)来加以囊封。该模制材料240及/或其的形成例如可以与在此论述的其它模制材料及/或其的形成(例如，在此关于图1-6所论述的模制材料140、等等)共享任一个或是所有的特征。在一范例的实施方式中，该模制材料240是覆盖该半导体晶粒230的侧表面及顶表面。在另一范例的实施方式中，该模制材料240只覆盖该半导体晶粒230的侧表面(或是只有其的个别的部分)，因此让该半导体晶粒230的顶表面从该模制材料240而被露出。该模制材料240可以用各种方式的任一种来加以形成(例如，压缩模制、转移模制、泛模制、等等)。该模制材料240可包括各种类型的模制材料的任一种。例如，该模制材料240可包括一树脂、一环氧树脂、一热固的环氧树脂模制化合物、一室温固化类型、等等。如同在此论述的，该模制材料240例如也可被利用以形成一模制的底部填充，以代替该底部填充250。
如同在图7D中所示，在该晶圆支撑系统1的附接以及该载体210的移除期间，该晶圆支撑系统1是附接至该半导体晶粒230以及该模制材料240的顶表面，并且在该第一介电层211之下的载体210(例如，一硅晶圆)例如是透过一研磨制程及/或一蚀刻制程而被移除。该晶圆支撑系统1及/或其的附接例如可以与在此论述的其它晶圆支撑系统(例如，在此关于图1-6所论述的范例的第一晶圆支撑系统1及/或第二晶圆支撑系统2、等等)共享任一个或是所有的特征。此外，该载体210的移除例如可以与任何在此论述的载体移除(例如，在此关于图1-6所论述的载体110的移除、等等)共享任一个或是所有的特征。在一范例的实施方式中，在该载体210的移除之后，只有该第一介电层211是保留在该第一重新分布层221以及该第二介电层222的底表面上。
如同在图7E中所示，在该开口211a(或孔)在该第一介电层211中的形成期间，多个开口211a是选择性地被形成在该第一介电层211中。该开口211a及/或其的形成例如可以与在此论述(例如，关于图1-6、等等)的其它开口及/或其的形成共享任一个或是所有的特征。例如，该开口211a可以用各种方式的任一种(例如，机械式及/或雷射剥蚀、化学蚀刻、光蚀刻制程、等等)来加以形成。该些开口211a的每一个例如可以对应于该第一导电层221之一通过该开口211a而被露出至外部的个别特定的区域。在一范例的实施方式中，一开口211a是穿过该无机的第一介电层211以将该第一导电层221的一个别特定的区域露出至外部。在一其中该第一导电层221是被形成在一第一晶种层221a上的范例的实施方式中，该第一晶种层221a的该第一导电层221被形成在其上的一特定的区域是穿过该无机的第一介电层211而被露出至外部。
图7E的范例的图标也展示一第三介电层224被形成在该第一介电层211上(例如，直接在其上)。此种第三介电层224及/或其的形成可以与在此论述(例如，关于图1-6、等等)的其它介电层或是其的形成共享任一个或是所有的特征。在一范例情节中，该第三介电层224可包括一有机层，并且该第一介电层211可包括一无机层。在此种范例实施方式中，该开口211a可以在同一形成制程中，穿过该第三介电层224以及第一介电层211而被形成。
如同在图7F中所示，在该第二导电层225以及凸块下金属227的形成期间，该第二导电层225以及凸块下金属227的至少一层是被形成在该第一导电层221之下且/或在该第三介电层224之下。
在一范例的实施方式中，一第二晶种层225a(例如参见图8)是被形成在该开口211a的内部(例如，在被形成于该第一介电层211及/或第三介电层224中的开口211a的侧壁上、及/或在该第一导电层221上)、及/或在该开口211a的外部(例如，在该开口211a周围及/或从该开口211a延伸的第三介电层224的底表面上)。该第二晶种层225a在此也可被称为一导电层。在一范例的实施方式中，该第二晶种层225a可被直接形成在该第一晶种层221a上。然而，在各种的范例实施方式中，形成该第二晶种层225a可被跳过，并且该第二导电层225被形成在该第一晶种层221a上。
继续该范例实施方式，该第二导电层225是被形成在该第二晶种层225a上。例如，该第二导电层225可被形成以填入在该第三介电层224中及/或在该第一介电层211中的开口211a(或是至少覆盖其的侧表面)。该第二导电层225例如可以利用和在此所提出的其它导电层相同的材料及/或制程(例如，图1-6的第一导电层121、等等)来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。该第二导电层225在此也可被称为一重新分布层。
该第二导电层225接着例如可以被该第四介电层226所覆盖。该第四介电层226例如可以利用和被用以形成该第二介电层222以及第三介电层224相同的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。
该第三介电层224以及该第二导电层225(例如，具有或是不具有一晶种层225a)的形成可以被重复任意次数(例如，其是利用相同的材料及/或制程、或是不同的个别的材料及/或制程)。在图7F-7H中的范例的图标是展示此种层的两种形成。就此而论，该些层是在图式中被提供类似的标签(例如，其是重复该第三介电层224以及第二导电层225)。
一开口224a(或孔)例如可被形成在该第四介电层226中，并且该第二导电层225的一特定的区域可以透过该开口224a而被露出至外部。如同所有在此论述的开口，该开口224a可以用各种方式的任一种来加以形成(例如，机械式及/或雷射剥蚀、化学蚀刻、在该介电层的形成期间的屏蔽、等等)。
一凸块下晶种层227a(例如参见图8)例如可被形成在该开口224a的内部(例如，在被形成于该第四介电层226中的开口224a的侧壁上及/或在通过该开口224a而被露出的第二导电层225上)及/或在该开口224a的外部(例如，在该第四介电层226的例如在围绕及/或环绕该开口224a的底表面上)。如同在此论述的，该凸块下晶种层227a可以利用和被用来形成在此论述的晶种层的任一个(例如，图1-6的第一晶种层121a、第二晶种层123a、及/或凸块下晶种层125a、等等)相同的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。该凸块下晶种层227a(或是任何在此论述的晶种层)在此也可被称为一导电层。
一凸块下金属227是被形成在该凸块下晶种层227a上。该凸块下金属227及/或其的形成可以与在此论述的其它凸块下金属及/或其的形成(例如，图1-6的凸块下金属125、等等)共享任一个或是所有的特征。
为了在此讨论的目的，该第一导电层221、第二介电层222、第二导电层225、第三介电层224、以及第四介电层226可被视为一中介件220的构件。再者，该微凸块垫223以及凸块下金属227也可被视为该中介件220的构件。
如同在图7G中所示，在该导电的互连结构260的附接期间，该导电的互连结构260可以电连接至该凸块下金属227。在此时点，例如当该晶圆支撑系统1被附接至该半导体晶粒230以及模制材料240时，该导电的互连结构260可以电连接至该凸块下金属227。该导电的互连结构260及/或其的附接的方法例如可以与任何在此论述的导电的互连结构及/或其的附接的方法(例如，图1-6的导电的互连结构160、等等)共享任一个或是所有的特征。
如同在图7H中所示，在该晶圆支撑系统1的分开期间，附接至该半导体晶粒230及/或模制材料240的晶圆支撑系统1是和该半导体晶粒230及/或模制材料240分开。该晶圆支撑系统1及/或其的分开的方法例如可以与任何在此论述的其它晶圆支撑系统及/或其的分开的方法(例如，图1-6的第一晶圆支撑系统1及/或第二晶圆支撑系统2、等等)共享任一个或是所有的特征。
在完成的范例的半导体装置200中，该半导体晶粒230的顶表面例如可以透过该模制材料240的顶表面而被露出至外部。例如，该半导体晶粒230的顶表面以及该模制材料240的顶表面可以是共面的。在另一范例的实施方式中，该模制材料240可以覆盖该半导体晶粒230的顶表面。
如同在此论述(例如，关于图1-6、等等)的例子的任一个或是全部，该中介件220(或封装200)例如可以用一种大量的配置、或是作为单一单元来加以形成。如同在此论述的，在一种其中该中介件220(或封装200)是用一种大量的配置而被形成的范例情节中，一单粒化制程可加以执行。
参照图8，此种图是展示描绘根据本揭露内容的各种特点的一种半导体装置201的横截面图。
如同在图8中所示，该范例的半导体装置201可包括一中介件220、一半导体晶粒230、一模制材料240、一底部填充250、以及一导电的互连结构260。该半导体装置201例如可以与在图7A-7H中所示的范例的半导体装置200、及/或任何其它在此提出(例如，相关图1-6、等等)的半导体装置共享任一个或是所有的特征。
该中介件220例如是包括一在一第一介电层211(例如，一硅氧化物层及/或一硅氮化物层)上的第一晶种层221a；一在该第一晶种层221a上的第一导电层221；一覆盖该第一导电层221的第二介电层222；一在该第一介电层211之下并且直接连接至该第一晶种层221a的第二晶种层225a；一在该第二晶种层225a之下的第二导电层225；以及一覆盖该第二导电层225的第三介电层224。该第一导电层221的线/间隔/厚度例如可以是小于该第二导电层225的线/间隔/厚度。
该中介件220或是一般分组的层例如可以包括一微凸块晶种层223a，其是延伸到该第二介电层222中且/或穿过该第二介电层222(例如，经由一被形成于其中的开口)并且在该第一导电层221上；一在该微凸块晶种层223a上的微凸块垫223；一在该第二导电层225之下的凸块下晶种层227a；以及一在该凸块下晶种层227a之下的凸块下金属227。在一范例的实施方式中，该第一晶种层221a以及第二晶种层225a是直接且电性连接至彼此。
该导电的凸块231是在该半导体晶粒230上，并且该导电的凸块231是透过该焊料232来电连接至该微凸块垫223。该底部填充250是介于该半导体晶粒230与中介件220(例如，该第二介电层222)之间，并且该模制材料240是围绕该半导体晶粒230以及底部填充250的侧表面。在该举例说明的例子中，该模制材料240是围绕该半导体晶粒230的侧表面，并且也围绕其的顶表面。
该导电的互连结构260例如可以连接至该凸块下金属227，并且也可以被安装在一如同在此论述的基板之上。
在图8中所示的标签(1)及(2)例如可以展示一迭层及/或形成的顺序。例如，相关于该半导体装置201，根据本揭露内容的各种特点，该中介件220的一第一部分是被形成在该方向(1)上(例如，从该第一介电层211来建构)并且该半导体晶粒230是电连接至此种第一部分，并且接着该中介件220的第二其余的部分是被形成在该方向(2)上(例如，从该第一介电层211来建构)并且该导电的互连结构260是附接至此种第二其余的部分。
参照图9A至9J，此种图是展示描绘根据本揭露内容的各种特点的一种制造一半导体装置300的方法的横截面图。在图9A至9J描绘的范例的半导体装置及/或方法例如可以与在此提出(例如，关于图1A至1J、图2-6、图7A-7H、图8、等等)的其它范例的半导体装置及/或方法的任一个或是全部共享任一个或是所有的特征。
制造该半导体装置300的范例的方法例如可以包括设置一具有一第一介电层311的载体310；形成一第一导电层321；形成一第二导电层323；形成一微凸块垫325；附接一半导体晶粒330以及利用一模制材料340来模制；附接一晶圆支撑系统1；移除该载体310；在该第一介电层311中形成一开口311a；在该开口311a中及/或周围形成一凸块下金属327；连接一导电的互连结构360；以及分开该晶圆支撑系统1。
如同在图9A中所示，在具有该第一介电层311的载体310的形成或设置期间，例如是一具有一平的顶表面以及一平的底表面的硅晶圆的载体310是被设置。该载体310以及其的设置或形成例如可以与任何在此论述的载体(例如，图1-6的载体110、图7-8的载体210、等等)共享任一个或是所有的特征。
该第一介电层311(例如一硅氧化物层及/或一硅氮化物层)可以透过一氧化制程而被形成在一硅晶圆的表面上。该第一介电层311以及其的设置或形成例如可以与任何在此论述的介电层(例如，图1-6的第一介电层111、图7-8的第一介电层211、等等)共享任一个或是所有的特征。该第一介电层311在此也可被称为一保护层。
如同在图9B中所示，在该第一导电层321(其也可被称为一重新分布层)的形成期间，该第一导电层321可被形成在该第一介电层311上。该第一导电层321及/或其的形成可以与在此论述(例如，关于图1-8、等等)的其它导电层共享任一个或是所有的特征。在一范例的实施方式中，一第一晶种层321a(例如参见图10)是被形成在该第一介电层311上，并且该第一导电层321是被形成在该第一晶种层321a上。
该第一导电层321接着可以被覆盖一第二介电层322。该第二介电层322及/或其的形成例如可以与任何在此论述(例如，关于图1-8、等等)的其它介电层及/或其的形成共享任一个或是所有的特征。
该第一导电层321(例如，具有或是不具有一晶种层321a)以及该第二介电层322的形成可以被重复任意次数(例如，其是利用相同的材料及/或制程、或是不同的个别的材料及/或制程)。在图9C-9J中的范例的图标是展示此种层的两种形成。就此而论，该些层是在图式中被提供类似的标签(例如，其是重复该第一导电层321以及第二介电层322)。
在图9描绘的例子中，由于该导电的互连结构360是稍后连接至该第一导电层321，因此相较于在以下论述的第二导电层323的线/间隔/厚度，该第一导电层321的线/间隔/厚度例如可以被形成为较大的。然而，此揭露内容的范畴并不限于此种相对的尺寸。
如同在图9C中所示，在该第二导电层323的形成期间，该第二导电层323是被形成在该第一导电层321上及/或在该第二介电层322上。在一范例的实施方式中，一第二晶种层323a(例如参见图10)是被形成在该第二介电层322的一顶表面上及/或在其的一延伸穿过该第二介电层322至该第一导电层321的开口(或孔)中，一第二导电层323是被形成在该第二晶种层323a上，并且该第二导电层323是被该第三介电层324所覆盖。再者，一开口324a可被形成在该第三介电层324中，使得该第二导电层323的一对应于该开口324a的特定的区域被露出至外部。该第二导电层323、第三介电层324、及/或于其中的开口(或孔)及/或其的形成可以与在此论述(例如，关于图1-8、等等)的其它导电层、介电层、以及开口、以及其的形成共享任一个或是所有的特征。例如，此种形成可以被重复任意次数。
如同在图9D中所示，在该微凸块垫325(或是其它垫、区域、附接结构、晶粒附接结构、等等)在该开口324a中的形成期间，该微凸块垫325是被形成在该开口324a中，使得该微凸块垫325是电连接至该第二导电层323。在一范例的实施方式中，一微凸块晶种层325a(例如参见图10)是被形成在该开口324a的内部(例如，在通过该开口324a而被露出的第二导电层323上及/或在该开口324a的侧壁上)、及/或在该开口324a的外部(例如，在该第三介电层324的顶表面(在图9D中)上)。该微凸块晶种层325a例如可以利用和在此关于其它晶种层所论述者相同的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。该微凸块晶种层325a及/或微凸块垫325在此也可被称为一导电层。
该微凸块垫325接着例如可被形成在该微凸块晶种层325a上。例如，在一范例的实施方式中，该微凸块晶种层325a是被插置在该第二导电层323与该微凸块垫325之间。该微凸块垫325及/或其的形成例如可以与任何在此论述的其它垫或微凸块垫及/或其的形成(例如，关于图1-6、图7-8、等等)共享任一个或是所有的特征。该微凸块晶种层325a及/或微凸块垫325在此也可被称为一导电层。
尽管未描绘在图9A-9J中，在该凸块下金属325的形成之后，一有边的修整(或是切削)制程可加以执行，例如是其中正被处理的晶圆的一边缘是被修整(或是切削)。此种修整可以用例如是通过研磨的各种方式来加以执行。此种边缘修整例如可以保护该晶圆在后续的处理期间免于碎屑以及片状剥落。
如同在图9E中所示，在该半导体晶粒330的附接以及利用该模制材料340的模制期间，该半导体晶粒330是电连接至该微凸块垫325，并且利用该模制材料340来加以模制。该半导体晶粒330及/或其的附接可以与在此论述的其它半导体晶粒及/或其的附接(例如，关于图1-6、图7-8、等等)共享任一个或是所有的特征。例如，在一范例情节中，一焊料膏可以利用一模版以及刮浆板而被施加至该微凸块垫326，该半导体晶粒330的导电的凸块331可被设置在该焊料膏上或是之中(例如，其是利用一拾放的制程)，并且该焊料膏接着可加以回焊。在该半导体晶粒330的附接之后，该组件可被清洗(例如，利用热DI水、等等)、受到一助焊剂清洗及烘烤制程、受到一电浆处理制程、等等。
例如，该半导体晶粒330的导电的凸块331(或是其它导电的附接结构)是透过该焊料332来电连接至该微凸块垫325。该半导体晶粒330的导电的凸块331可以用各种方式的任一种来附接至该微凸块垫325(或是其它垫或接合结构)，其的非限制性的例子是在此被提出。例如，该导电的凸块331可以利用各种焊料附接制程的任一种(例如，一质量回焊制程、一热压缩制程、等等)而被焊接至该微凸块垫325。同样例如的是，该导电的凸块331可以利用一导电的黏着剂、膏、等等来耦接至该微凸块垫325。
在一范例的实施方式中，一底部填充350可被形成在该半导体晶粒330与中介件320(例如，该第三介电层324)之间，例如，其是围绕该导电的凸块331以及微凸块垫325的被露出至该底部填充350的部分。该底部填充350或是其的形成可以与在此论述(例如，关于图1-6、图7-8、等等)的其它底部填充共享任一个或是所有的特征。
在该模制制程中，该半导体晶粒330及/或中介件320可以利用一模制材料340(例如，一模制树脂或是其它模制材料或囊封材料)而被囊封，该模制材料340接着可加以固化。该模制材料340及/或其的形成可以与在此论述的其它模制材料及/或其的形成(例如，关于图1-6、图7-8、等等)共享任一个或是所有的特征。在一范例的实施方式中，该模制材料340是覆盖该半导体晶粒330的侧表面以及顶表面。在另一范例的实施方式中，该模制材料340只覆盖该半导体晶粒330的侧表面(或是只有其的个别的部分)，因此让该半导体晶粒330的顶表面从该模制材料340被露出。如同在此论述的，该模制材料340也可被利用以形成一模制的底部填充，例如其是取代该底部填充350。
如同在图9F中所示，在该晶圆支撑系统1的附接期间，该晶圆支撑系统1是附接至该半导体晶粒330以及该模制材料340的顶表面。在另一范例的实施方式中，当该模制材料340覆盖该半导体晶粒330的顶表面时，该晶圆支撑系统1是附接至该模制材料340的顶表面。该晶圆支撑系统1及/或其的附接例如可以与在此论述(例如，关于图1-6、图7-8、等等)的其它晶圆支撑系统及/或其的附接共享任一个或是所有的特征。
如同在图9G中所示，在该载体310的移除期间，附接至该第一介电层311的载体310(例如，一硅晶圆)是被移除。例如，大部分或全部的载体310可以透过一机械式研磨制程而被移除，并且接着任何剩余的载体310可以透过一化学蚀刻制程而被完全地移除。该载体310的移除例如可以与任何在此论述(例如，关于图1-6、图7-8、等等)的载体移除共享任一个或是所有的特征。在一范例的实施方式中，在该载体310的移除之后，只有原先被形成或设置在该载体310的表面上的第一介电层311(例如，一硅氧化物层及/或一硅氮化物层)是保留。
如同在图9H中所示，在该些开口311a(或孔)于该第一介电层311中的形成期间，多个开口311a是选择性地被形成在该第一介电层311中。该些开口311a及/或其的形成例如可以与在此论述(例如，关于图1-6、图7-8、等等)的其它开口及/或其的形成共享任一个或是所有的特征。例如，该些开口311a可以用各种方式的任一种来加以形成(例如，机械式及/或雷射剥蚀、化学蚀刻、光蚀刻制程，光屏蔽及蚀刻制程、等等)。该些开口311a的每一个例如可以对应于该第一导电层321的一通过该开口311a而被露出至外部的个别特定的区域。在一范例的实施方式中，一开口311a是穿过该无机的第一介电层311以将该第一导电层321的一个别特定的区域露出至外部。在一种其中该第一导电层321被形成在一第一晶种层321a上的范例的实施方式中，该第一晶种层321a的一该第一导电层321被形成在其上的特定的区域是穿过该无机的第一介电层311而被露出至外部。
图9H的范例的图标也展示一第四介电层326被形成在该第一介电层311上(例如，直接在其上)或是之下。此种第四介电层326及/或其的形成可以与在此论述(例如，关于图1-6、图7-8、等等)的其它介电层及/或其的形成共享任一个或是所有的特征。在一范例的实施方式中，该第四介电层326可包括一有机层，并且该第一介电层311可包括一无机层。在此种范例实施方式中，该些开口311a可以在同一个形成制程中，穿过该第四介电层326以及第一介电层311而被形成。
如同在图9I中所示，该凸块下金属327是被形成在该开口311a中及/或之上，并且该导电的互连结构360是被附接至该凸块下金属327。该凸块下金属327及/或其的形成可以与在此论述(例如，关于图1-6、图7-8、等等)的其它凸块下金属及/或其的形成共享任一个或是所有的特征。此外，该导电的互连结构360及/或其的附接可以与在此论述(例如关于图1-6、图7-8、等等)的其它导电的互连结构及/或其的附接共享任一个或是所有的特征。
例如，一凸块下晶种层327a(例如参见图10)例如可被形成在该开口311a的内部(例如，在被形成于该第四介电层326中及/或被形成于该第一介电层311中的开口311a的侧壁上、及/或在该第一导电层321或是对应的晶种层321a上)、以及在该开口311a的外部(例如，在该第四介电层326的围绕或是环绕该开口311a的底表面上)。如同在此论述的，该凸块下晶种层327a可以利用和被用来形成在此论述(例如，关于图1-6、图7-8、等等)的晶种层的任一个相同的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。该凸块下晶种层327a在此也可被称为一导电层。
当该凸块下金属327被形成在该第一介电层311的开口311a上，并且该导电的互连结构360是连接至该凸块下金属327时，该导电的互连结构360是电连接至该第一导电层321。在所提供的例子中，该第一晶种层321a以及凸块下晶种层327a是直接且电性连接至彼此，其是彼此相互面对。在一替代的配置中，例如是在无专用的凸块下晶种层327a被形成下，该第一导电层321可被形成在该第一晶种层321a的一第一侧上，并且该凸块下金属层327可被形成在该第一晶种层321a的一第二侧上。
为了在此讨论的目的，该第一导电层321、第二介电层322、第二导电层323、以及第三介电层324可被视为一中介件320的构件。再者，上述的微凸块垫325以及凸块下金属327也可被视为该中介件320的构件。
如同在图9J中所示，在该晶圆支撑系统1的分开期间，该晶圆支撑系统1是和该半导体晶粒330及/或该模制材料340分开。该晶圆支撑系统1及/或其的分开的方法例如可以与任何在此论述(例如，关于图1-6、图7-8、等等)的晶圆支撑系统及/或其的分开的方法共享任一个或是所有的特征。
在该完成的范例的半导体装置300中，该半导体晶粒330的顶表面例如可以透过该模制材料340的顶表面而被露出至外部。例如，该半导体晶粒330的顶表面以及该模制材料340的顶表面可以是共面的。在另一范例的实施方式中，该模制材料340可以覆盖该半导体晶粒330的顶表面。
如同在此论述(例如，关于图1-8、等等)的例子的任一个或是全部，该中介件320(或是封装300)例如可以用一种大量的配置、或是作为单一单元来加以形成。如同在此论述的，在一其中该中介件320(或是封装300)是用一种大量的配置而被形成的范例情节中，一单粒化制程可加以执行。
参照图10，此种图是展示描绘根据本揭露内容的各种特点的一种半导体装置301的横截面图。
如同在图10中所示，该范例的半导体装置301可包括一中介件320、一半导体晶粒330、一模制材料340、一底部填充350、以及一导电的互连结构360。该半导体装置301例如可以与在图9A-9J中所示的范例的半导体装置300、及/或任何其它在此提出(例如，相关图1-8、等等)的半导体装置共享任一个或是所有的特点。
该中介件320例如可以包括一在一第一介电层311(例如，一硅氧化物层及/或一硅氮化物层)之上的第一晶种层321a；一在该第一晶种层321a上的第一导电层321；一覆盖该第一导电层321的第二介电层322；一在该第一导电层321上的第二晶种层323a；一在该第二晶种层323a上的第二导电层323；以及一覆盖该第二导电层323的第三介电层324。该第一导电层321的线/间隔/厚度例如可以是大于该第二导电层323的线/间隔/厚度。
该中介件320或是一般分组的层例如可以包括一微凸块晶种层325a，其是延伸到该第三介电层324中且/或穿过该第三介电层324(例如，经由一被形成于其中的开口)并且在该第二导电层323上；一在该微凸块晶种层325a上的微凸块垫325；一在该第一导电层321之下的凸块下晶种层327a；以及一在该凸块下晶种层327a之下的凸块下金属327。在一范例的实施方式中，该第一晶种层321a以及该凸块下晶种层327a是直接且电性连接至彼此。
该导电的凸块331是在该半导体晶粒330上，并且该导电的凸块331是透过该焊料332来电连接至该微凸块垫325。该底部填充350是在该半导体晶粒330与该中介件320(例如，该第三介电层324)之间，并且该模制材料340是围绕该半导体晶粒330以及该底部填充350的侧边部分。在该举例说明的例子中，该模制材料340是围绕该半导体晶粒330的侧表面，并且也围绕其的顶表面。
该导电的互连结构360例如可以连接至该凸块下金属327，并且也可以被安装在一如同在此论述的基板之上。
在图10中所示的标签(1)及(2)例如可以展示一迭层及/或形成的顺序。例如，相关于该半导体装置301，根据本揭露内容的各种特点，该中介件320(或是其的一第一部分)是在该方向(1)上被形成(例如，从该第一介电层311来建构)，该半导体晶粒330是连接至该中介件320，并且接着凸块下晶种层327a及凸块下金属327(其例如可被视为该中介件320的一第二部分)以及该导电的互连结构360是在该方向(2)上连接至该中介件320(例如，从该第一导电层321或第一晶种层321a来建构)。
参照图11A，此种图是展示在一种其中一中介件的平坦化制程并未被执行的范例情节中的一种结构的横截面图，并且参照图11B，此种图是展示根据本揭露内容的各种特点的在一种其中一中介件的一平坦化制程是被执行的范例情节中的一种结构的横截面图。
如同在图11A中所示，由于该第一导电层321'的线/间隔/厚度是大于被形成在其上的第二导电层323'的线/间隔/厚度，因此若一平坦化制程并未被执行，则该第二导电层323'的平坦度可能会减小。再者，当另一第三导电层(未显示)被形成在该第二导电层323'上时，该第三导电层的平坦度可能会进一步减小。范例的晶种层321a'及323a'也被展示。
如同在图11B中所示，在该第一导电层321被形成之后，一平坦化制程可加以执行，并且因此该第二导电层323的平坦度可加以改善。此外，另一被形成在该第二导电层323上的第三导电层(未显示)的平坦度也可加以改善。范例的晶种层321a及323a也被展示。
参照图12A，此种图是展示描绘一第一范例的平坦化制程的横截面图，并且参照图12B，此种图是展示描绘(例如，导电层及/或介电层、等等的)一第二范例的平坦化制程的横截面图。
在图12A所示的第一范例的平坦化制程中，只有该导电层321被平坦化。例如，在该导电层321被形成于该介电层322的举例说明的凹处中以及在该凹处之外后，一化学及/或机械式平坦化制程是被施加至在该凹处之外的导电层321。例如，该导电层321及/或介电层322的顶表面可以透过一镶嵌方法而被平坦化。
在图12B所示的第二范例的平坦化制程中，只有该介电层322被平坦化。例如，在该导电层321被形成并且被该介电层322所覆盖之后，一化学及/或机械式平坦化制程是被施加至该介电层322。例如，该导电层321及/或介电层322的顶表面可被平坦化，注意到的是，在图12A及12B中所示的范例平坦化制程的任一个中，该导电层321以及介电层322都可被平坦化(例如，每一个都受到化学及/或机械式平坦化)。
该平坦化例如可以有助于针对最小化该一或多个导电层的线/间隔/厚度的努力。注意到的是，该平坦化制程可以内含于在此论述的制程流程的任一个中(例如，在一导电层及/或介电层的形成之后)。
参照图13A至13J，此种图是展示描绘根据本揭露内容的各种特点的一种制造一半导体装置400的方法的横截面图。描绘在图13A至13J中的范例的半导体装置及/或方法例如可以与在此提出的其它范例的半导体装置及/或方法的任一个或是全部共享任一个或是所有的特征(例如，关于图1A至1J，例如是用一玻璃、陶瓷、金属、或其它类型来取代举例说明的硅载体材料、或是关于任何其它图)。
该范例的制造方法例如可以包括设置一具有一第一介电层411的载体410；形成一第一导电层421；形成一第二导电层423以及一凸块下金属425；附接一第一晶圆支撑系统1；移除该载体410；在该第一介电层411中形成一开口411a；在该开口411a形成一微凸块垫426；附接一半导体晶粒430以及利用一模制材料440(例如，一树脂、囊封材料、模制化合物、等等)来模制；分开该第一晶圆支撑系统1并且附接一第二晶圆支撑系统2以及附接一导电的互连结构460；以及分开该第二晶圆支撑系统2。
如同在图13A中所示，在具有该第一介电层411的载体410的设置(或形成)期间，例如是具有一平的顶表面以及一平的底表面的一玻璃、多孔的陶瓷、或金属的载体410是被设置。该载体410例如可以包括一种半导体材料(例如，硅、GaAs、等等)、玻璃、陶瓷(例如，多孔的陶瓷、等等)、金属、等等。该载体410也可包括各种不同类型的配置的任一种。例如，该载体410可以是具有一种片的形式(例如，一晶圆形式、一矩形面板形式、等等)。同样例如的是，该载体410可以是具有一种单一的形式(例如，从一晶圆或面板被单粒化的、原先是以单一的形式被形成的、等等)。该载体410例如可以与任何在此论述的载体共享任一个或是所有的特征。
一例如是一有机介电层(例如，其是由聚酰亚胺、苯并环丁烯、或是聚苯并恶唑、等等所形成)的第一介电层411可以是(或者可以是已经)例如透过一涂覆制程而被形成在该载体410的表面上。例如，该第一介电层411可以透过旋转涂覆、喷雾涂覆、浸渍涂覆、杆涂覆、其等同物、等等的任一种或是多种而被形成，但是本揭露内容并不限于此。注意到的是，此揭露内容的范畴并不限于有机材料。该第一介电层411例如可以是从0.01到0.8微米厚的。该第一介电层411例如可以与任何在此论述的介电层共享任一个或是所有的特征。例如，在各种的替代范例实施方式中，该介电层411可包括一种无机材料。
一具有细微的线/间隔/厚度的导电层可被形成在该有机第一介电层411上。例如，一具有大约2/2/2m至大约10/10/10m的线/间隔/厚度的导电层可被形成。
如同在图13B中所示，在该第一导电层421(其也可被称为一重新分布层)的形成期间，该第一导电层421可被形成在该第一介电层411上。在一范例的实施方式中，一第一晶种层421a(例如参见图14)是被形成在该第一介电层411上，并且该第一导电层421是被形成在该第一晶种层421a上。该第一导电层421接着可以被一第二介电层422所覆盖，该第二介电层422在此也可被称为一钝化层。
该第一晶种层421a及/或其的形成可以与在此论述的晶种层及/或其的形成(例如，图1的第一晶种层121、等等)共享任一个或是所有的特征的任一个。该第一导电层421及/或其的形成可以与在此论述的导电层的任一个及/或其的形成(例如，图1的第一导电层121、等等)共享任一个或是所有的特征。例如，相较于在以下论述的第二导电层423，该第一导电层421可被形成以具有一更细的线/间隔/厚度。
该第二介电层422及/或其的形成可以与在此论述的介电层的任一个及/或其的形成(例如，图1的第二介电层122、等等)共享任一个或是所有的特征。一开口422a(或孔)例如可被形成在该第二介电层422中，并且该第一导电层421的一特定的区域可以透过该开口422a而被露出至外部。该开口422a及/或其的形成可以与任何在此论述的其它开口及/或其的形成(例如，图1的开口122a、等等)共享任一个或是所有的特征。
如同在图13C中所示，在该第二导电层423以及凸块下金属425的形成期间，该第二导电层423以及凸块下金属425的至少一层是被形成在该第一导电层421上及/或在该第二介电层422上。
在一范例的实施方式中，一第二晶种层423a(例如参见图14)是被形成在该开口422a的内部(例如，在被形成于该第二介电层422中的开口422a的侧壁上、及/或在通过该开口422a而被露出的第一导电层421上)、及/或在该开口422a的外部(例如，在该第二介电层422的顶表面上)。如同在此论述的，该第二晶种层423a可以利用和被用来形成该第一晶种层421a相同的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。该第二晶种层423a及/或其的形成可以与任何在此论述的其它晶种层及/或其的形成(例如，图1的第二晶种层123a、等等)共享任一个或是所有的特征。该第二晶种层423a(或是任何在此论述的晶种层)在此也可被称为一导电层。
继续该范例实施方式，该第二导电层423是被形成在该第二晶种层423a上。例如，该第二导电层423可被形成以填入在该第二介电层422中的开口422a(或是至少覆盖其的侧表面)。该第二导电层423例如可以利用和该第一导电层421相同的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。该第二导电层423及/或其的形成可以与任何在此论述的其它导电层及/或其的形成(例如，图1的第二导电层123、等等)共享任一个或是所有的特征。该第二导电层423在此也可被称为一重新分布层。
该第二导电层423接着例如可以被该第三介电层424所覆盖。该第三介电层424例如可以利用和被用以形成该第二介电层422相同的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。该第三介电层424及/或其的形成可以与任何在此论述的其它介电层及/或其的形成(例如，图1的第三介电层124、等等)共享任一个或是所有的特征。
一开口424a(或孔)例如可被形成在该第三介电层424中，并且该第二导电层423的一特定的区域可以透过该开口424a而被露出至外部。该开口424a可以用各种方式的任一种(例如，机械式及/或雷射剥蚀、化学蚀刻、等等)来加以形成。或者是，该第三介电层424例如可以是原先就被形成具有于其中的开口424a。该开口424a及/或其的形成可以与任何在此论述的开口及/或其的形成(例如，图1的开口124a、等等)共享任一个或是所有的特征。
一凸块下晶种层425a(例如参见图14)例如可被形成在该开口424a的内部(例如，在被形成于该第三介电层424中的开口424a的侧壁上、及/或在通过该开口424a而被露出的第二导电层423上)、及/或在该开口424a的外部(例如，在该第三介电层424的例如是围绕及/或环绕该开口424a的顶表面上)。如同在此论述的，该凸块下晶种层425a可以利用和被用来形成该第一晶种层421a及/或该第二晶种层423a相同的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。该凸块下晶种层425a及/或其的形成可以与在此论述的其它凸块下晶种层及/或其的形成(例如，图1的凸块下晶种层125a、等等)共享任一个或是所有的特征。该凸块下晶种层425a(或是任何在此论述的晶种层)在此也可被称为一导电层。
一凸块下金属425是被形成在该凸块下晶种层425a上。该凸块下金属425可以是由各种材料的任一种所形成的，其的非限制性的例子是在此被提出。例如，该凸块下金属425可以是由铬、镍、钯、金、银、其的合金、其的组合、其等同物、等等中的至少一种所形成的。该凸块下金属125例如可以包括Ni及Au。再者，凸块下金属125例如可以包括Cu、Ni及Au。该凸块下金属425也可以利用各种制程的任一种来加以形成，其的非限制性的例子是在此被提出。例如，该凸块下金属425可以利用一无电的电镀制程、电镀制程、溅镀制程、等等中的一或多个来加以形成。该凸块下金属425例如可以避免或禁止一金属间化合物在该导电的互连结构460与该第二导电层423之间的接口处的形成，借此改善至该导电的互连结构460的连接的可靠度。该凸块下金属425及/或其的形成可以与在此论述的其它凸块下金属及/或其的形成(例如，图1的凸块下金属125、等等)共享任一个或是所有的特征。该凸块下金属425在此也可被称为一导电层。注意到的是，该凸块下金属125可包括多个层。例如，该凸块下金属125可包括一第一层的Ni以及一第二层的Au。
尽管未描绘在图13A-13J中，在该凸块下金属425的形成之后，一有边的修整(或是切削)制程可加以执行，例如是其中正被处理的晶圆(或是板)的一边缘是被修整(或是切削)。此种修整可以用例如是通过研磨的各种方式来加以执行。此种边缘修整例如可以保护该晶圆在后续的处理期间免于碎屑以及片状剥落。
为了在此讨论的目的，该第一导电层421、第二介电层422、第二导电层423、以及第三介电层424可被视为一中介件420的构件。再者，在此所述的凸块下金属425以及微凸块垫426也可被视为该中介件420的一构件。注意到的是，术语"中介件"是在此被使用来指称被插置在其它结构之间的一般的封装结构(例如，一介电质及导体的分层式结构)，并且此揭露内容的范畴不应该受限于有关中介件组成的任意概念、或是通过其所界定。
如同在图13D中所示，在该第一晶圆支撑系统(WSS)的附接期间，该第一晶圆支撑系统1是被附接至该第三介电层424。例如，该第一晶圆支撑系统1可以附接至该第三介电层424以及该凸块下金属425，并且在此时点，被展示在图13C的底部的载体410是被重新设置到图14D的顶端(例如，该图是被倒转)。该第一WSS 1可以用各种方式的任一种来附接至该第三介电层424及/或该凸块下金属425，其的非限制性的例子是在此加以提供。例如，该第一WSS 1(或是任何在此论述的WSS)可以利用一暂时的黏着剂来附接至该第三介电层424及/或该凸块下金属425，而该暂时的黏着剂在被曝露到热能或光能时、在被曝露到特定的化学品时、等等，则丧失其黏着性。一或多个额外的脱开层也可被利用以使得该第一晶圆支撑系统1的后续的脱开变得容易。该附接制程例如可以包括烘烤该组件(例如，在250下30分钟、等等)。该第一晶圆支撑系统1可以由各种材料的任一种来加以形成。例如，该第一WSS 1(或是任何在此论述的WSS)可以是由一硅晶圆、一玻璃晶圆、一陶瓷晶圆、一金属晶圆、等等中的一或多个所形成的。尽管该第一WSS 1在此大致是被呈现具有一晶圆的形式，但是此揭露内容的范畴并不限于此种形状。图13D的WSS 1及/或其的附接或分离可以与任何在此论述的WSS及/或其的附接或分离(例如，图1D的WSS 1、等等)共享任一个或是所有的特征。
如同在图13E中所示，在该载体410的移除期间，在该结构的与该第一晶圆支撑系统1相反的一侧边上的载体410(例如，该第一介电层411被形成在其上的一玻璃晶圆)是被移除。该第一WSS 1可以用各种方式的任一种而被移除，其的非限制性的例子是在此被提出(例如，其是相关于任何在此论述的晶圆支撑系统)。
在一范例的实施方式中，当雷射射束、热射束、或是红外线射束被提供至该载体410时，该载体410可以和该第一介电层411分开。例如，当光或热能被提供至该载体410以及该第一介电层411的接口时，在该载体410与该第一介电层411之间的黏着是被降低，于是该载体410是和该第一介电层411分开。
在另一范例的实施方式中，大部分的载体410可以透过一机械式研磨制程而被移除，并且接着其余的载体410可以透过一化学蚀刻制程而被移除。因此，以此种方式，只有被形成在该载体410的表面上的第一介电层411(例如，一聚酰亚胺层)是留下。例如，如同在图13E中所绘，只有具有一预设厚度的第一介电层411是保留在该第一导电层421以及第二介电层422上。注意到的是，该载体移除制程也可以移除该第一介电层411的一部分；例如，相较于原先被形成在该载体410上者，该第一介电层411在该载体410的移除之后可能是较薄的。在一范例的实施方式中，如同在以上所提及的，该第一介电层411可以是由一种有机材料所形成的，并且该第二及第三介电层422及424也可以是由一种有机材料所形成的。然而，注意到的是，本揭露内容的范畴并不限于此种范例类型的材料。
如同在图13F中所示，在该开口411a(或孔)在该第一介电层411中的形成期间，多个开口411a是选择性地被形成在该第一介电层411中。该些开口411a可以用各种方式的任一种来加以形成(例如，机械式及/或雷射剥蚀、化学蚀刻、光蚀刻制程、光屏蔽及蚀刻制程、等等)。该些开口411a的每一个例如可以对应于该第一导电层421的一通过该开口411a而被露出至外部的个别特定的区域。在一范例的实施方式中，一开口411a是穿过该有机第一介电层411以将该第一导电层421的一个别特定的区域露出至外部。在一种其中该第一导电层421被形成在一第一晶种层421a上的范例的实施方式中，该第一晶种层421a的一该第一导电层421被形成在其上的特定的区域是穿过该有机第一介电层411而被露出至外部。该开口411a及/或其的形成可以与任何在此论述的其它开口及/或其的形成(例如，图1的开口111a、等等)共享任一个或是所有的特征。注意到的是，在一种其中一介电层(或钝化层)屏蔽是在一蚀刻该开口411a的制程期间被利用的范例情节中，该介电层可以在此种蚀刻之后被剥除，但是也可以保留(例如，作为一钝化层、等等)。
如同在图13G中所示，在该微凸块垫426(或是其它垫、接合、附接结构、等等)在该开口411a中的形成期间，该微凸块垫426是被形成在该开口411a中，使得该微凸块垫426是电连接(例如，直接连接、经由一晶种层连接、等等)至该第一导电层421。在一范例的实施方式中，该微凸块晶种层426a(例如，如同在图14中所示)是被形成在该开口411a的内部(例如，在被形成于该第一介电层411中的开口411a的侧壁上、及/或在该第一导电层421上)、及/或在该开口411a的外部(例如，在该第一介电层411的围绕该开口411a的顶表面(在图13G中)上)。该微凸块晶种层426a例如可以利用和在此关于其它晶种层或导电层所论述的相同的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。该微凸块晶种层426a及/或其的形成例如可以与任何在此论述的其它微凸块晶种层及/或其的形成(例如，图1的微凸块晶种层126a、等等)共享任一个或是所有的特征。
该微凸块垫426接着例如可被形成在该微凸块晶种层426a上。在一范例的实施方式中，该第一晶种层421a(例如，该第一导电层421是被形成在其上)以及该微凸块晶种层426a(例如，该微凸块垫426是被形成在其上)可以被插置在该第一导电层421与该微凸块垫426之间。例如，该第一晶种层421a以及微凸块晶种层426a可以直接连接至彼此，其是彼此相互面对。注意到的是，在各种的范例实施方式中，该微凸块晶种层426a可被跳过，并且该微凸块垫426是被形成在透过该开口411a而被露出的第一晶种层421a上(例如，在一种其中该第一晶种层421a是充分地被形成以用此种方式来加以利用的范例的实施方式中)。该微凸块晶种层426a及/或微凸块垫426在此也可被称为一导电层。
该微凸块垫426可包括各种材料的任一种，其的非限制性的例子是在此加以提供。例如，该微凸块垫426可包括铜、铝、金、银、钯、一般的导电材料、导电材料、其等同物、其的组合、其的合金、任何在此论述的导电材料、等等。在一范例的实施方式中，该微凸块垫426可包括Ni以及Au。在另一范例的实施方式中，该微凸块垫426可包括Ni、Au以及Cu。该微凸块垫426可以利用各种制程的任一种来加以形成，其的非限制性的例子是在此加以提供。例如，该微凸块垫426可以利用一无电的电镀制程、一电解的电镀制程、一溅镀制程、等等中的一或多种来加以形成。
该微凸块垫426是在图13G中被展示为延伸超出(或是突出)该第一介电层411的顶表面，但是此揭露内容的范畴并不限于此。例如，该微凸块垫426可包括一顶表面是与该第一介电层411的顶表面共平面的、或是可包括一顶表面是低于该第一介电层411的顶表面。尽管大致被展示为包括一圆柱形的形状，但是图13G的微凸块垫426可包括各种几何配置的任一种，其的各种非限制性的例子是在此加以提供。该微凸块垫426及/或其的形成例如可以与任何在此论述的其它微凸块垫及/或其的形成(例如，图1的微凸块垫126、等等)共享任一个或是所有的特征。
同样注意到的是，该微凸块垫426可以替代地在接近图13A-13J中所示的整体制程的开始时，被形成在该第一介电层411的一孔中。例如，在图13A与13B之间，一孔可被形成在该第一介电层411中(若此种层存在的话)，并且该微凸块垫426可以在该第一导电层421于其上的形成之前，被形成在此种孔中的载体410上。
如同在图13H中所示，在该半导体晶粒430的附接以及利用该模制材料440的模制期间，该半导体晶粒430是电连接至该微凸块垫426，并且利用该模制材料440来加以模制。例如，该半导体晶粒430的导电的凸块431(或是其它导电的附接结构，例如导电柱、等等)是透过该焊料432来电连接至该微凸块垫426。该半导体晶粒430的导电的凸块431可以用各种方式的任一种来附接至该微凸块垫426，其的非限制性的例子是在此被提出。例如，该导电的凸块431可以利用各种焊料附接制程的任一种(例如，一质量回焊制程、一热压缩制程、一雷射焊接制程、等等)而被焊接至该微凸块垫426。同样例如的是，该导电的凸块431可以利用一导电的黏着剂、膏、等等来耦接至该微凸块垫426。在一范例情节中，一焊料膏可以利用一模版及刮浆板而被施加至该微凸块垫426，该半导体晶粒430的导电的凸块431可被设置在该焊料膏上或是之中(例如，利用一种拾放的制程)，并且该焊料膏接着可加以回焊。在该半导体晶粒430的附接之后，该组件可被清洗(例如，利用热DI水、等等)、受到一助焊剂清洗及烘烤制程、受到一电浆处理制程、等等。
在一范例的实施方式中，一底部填充450可被形成在该半导体晶粒430与该第一介电层411之间，其例如是围绕该凸块431以及微凸块垫426的被曝露到该底部填充450(并且因此被其所囊封)的部分。该底部填充450可包括各种底部填充材料的任一种。此外，该底部填充450可以利用各种制程的任一种(例如，一毛细管底部填充制程、利用一预先施加的底部填充材料、等等)来加以形成。在该半导体晶粒430与中介件420(如同在图13H中说明性地分组的各种的层)之间的底部填充450例如可以避免或降低例如是由于在该半导体晶粒430与该中介件420之间的热膨胀系数差异所造成的翘曲。
在该模制(或囊封)制程中，该半导体晶粒430及/或中介件420可以利用一模制材料440(例如，一模制树脂、或是其它的模制材料或囊封材料)而被囊封，该模制材料440接着可加以固化。在一范例的实施方式中，该模制材料440是覆盖该半导体晶粒430的侧表面以及顶表面。在另一范例的实施方式中，该模制材料440只有覆盖该半导体晶粒430的侧表面(或是只有其的个别的部分)，因此让该半导体晶粒430的顶表面从该模制材料440被露出。该模制材料440可以用各种方式的任一种(例如，压缩模制、转移模制、泛模制、等等)来加以形成。该模制材料440可包括各种类型的模制材料的任一种。例如，该模制材料440可包括一树脂、一环氧树脂、一热固的环氧树脂模制化合物、一室温固化类型、等等。
当该模制材料440的一填充物(例如，一有机填充物或是其它粒子构件)的尺寸是小于(或是远小于)在该中介件420与该半导体晶粒430之间的一空间或一间隙的尺寸时，该底部填充450可以不被利用，并且该模制材料440可以替代地填入在该中介件420与该半导体晶粒430之间的一空间或间隙。在此种范例情节中，该底部填充制程以及该模制制程可以被组合成为具有一模制的底部填充的单一模制制程。该模制材料440及/或其的形成例如可以与任何在此论述的模制材料及/或其的形成(例如，图1的模制材料140、等等)共享任一个或是所有的特征。
该半导体晶粒430例如可包括各种类型的半导体晶粒的任一种，其的非限制性的例子是在此加以提供。例如，该半导体晶粒130可包括一数字信号处理器(DSP)、一微控制器、一微处理器、一网络处理器、一电源管理处理器、一音频处理器、一视讯处理器、一RF电路、一无线基频系统单芯片(SoC)处理器、一传感器、一特殊应用集成电路、等等。
如同在图13I中所示，在该第二晶圆支撑系统2的附接、该第一晶圆支撑系统1的分开、以及该导电的互连结构460的附接期间，该第二WSS 2可以附接至该半导体晶粒430及/或模制材料440。例如，该第二WSS 2可以与该第一WSS 1共享任一个或是所有的特征。该第二WSS 2例如可以用一种和该第一WSS 1相同的方式(例如，利用一暂时的黏着剂、真空、机械式附接机构、等等)来加以附接。
在该第二WSS2的附接之后，附接至该第三介电层424的第一晶圆支撑系统1是和该第三介电层424及/或凸块下金属425分开。如同在此论述的，该第一WSS 1可以是已经利用一暂时的黏着剂来附接至该第三介电层424及/或该凸块下金属425，而该暂时的黏着剂在被曝露到热能、雷射能量、化学剂、等等时，则丧失其黏着性(或是其的一大部分)。该第一WSS 1从该第三介电层424及/或凸块下金属425的分开例如可以通过将该暂时的黏着剂曝露至使得该黏着剂松开的能量及/或化学品来加以执行。在一种其中一脱开层被利用以附接一玻璃的第一WSS 1的范例情节中，该脱开层(例如，在该黏着剂与该第一WSS1之间)可以透过该玻璃的第一WSS 1而受到雷射照射，以达成或协助该第一WSS1从该黏着剂的脱开。注意到的是，其它形式的WSS附接/分离也可被利用(例如，真空附接、机械式附接、等等)。若必要的话，被利用来附接该第一WSS 1的黏着剂例如可以利用一溶剂而被移除。
该导电的互连结构460(或是多个导电的互连结构460)可以电连接至该露出的凸块下金属425。在此时点，例如当该第二晶圆支撑系统2被附接至该半导体晶粒430以及模制材料440时，该导电的互连结构460可以电连接至该凸块下金属425。
该导电的互连结构460可包括各种特征的任一种，其的非限制性的例子是在此被提出。例如，该导电的互连结构460可以是由一共晶焊料(Sn37Pb)、一高铅的焊料(Sn95Pb)、一无铅的焊料(SnAg、SnAu、SnCu、SnZn、SnZnBi、SnAgCu、以及SnAgBi)、其的组合、其等同物、等等中之一所形成的。该导电的互连结构460(及/或任何在此论述的导电的互连结构)例如可以包括一导电球体(例如，一焊料球、一铜核心的焊料球、等等)、一导电的凸块、一导电柱或柱体(例如，一铜柱、一焊料封顶的铜柱、一导线、等等)、等等。
该导电的互连结构460例如可以利用各种回焊及/或电镀制程的任一种来连接至该凸块下金属425。例如，挥发性助焊剂可加以沉积(例如，打点、印刷、等等)在该凸块下金属425上，该导电的互连结构460可加以沉积(例如，滴落、等等)在该挥发性助焊剂上，并且接着一大约150 C至大约250 C的回焊温度可加以提供。在此时点，该挥发性助焊剂例如可以被挥发并且完全地移除。
如同在以上所提及的，该导电的互连结构460可被称为一导电的凸块、一导电球体、一导电柱、一导电柱体、一导线、等等，并且例如可以被安装在一刚性的印刷电路板、一挠性的印刷电路板、一导线架、等等之上。例如，包含该中介件420的半导体晶粒430接着可以(例如，用一覆晶的形式、或是类似于一覆晶的形式)电连接至各种基板(例如，主板基板、封装基板、导线架基板、等等)的任一种。
如同在图13J中所示，在该第二晶圆支撑系统2的分开期间，附接至该半导体晶粒430及/或模制材料440的第二晶圆支撑系统2是和该半导体晶粒430及/或模制材料440分开。例如，在该完成的半导体装置400中，该半导体晶粒430的顶表面可以透过该模制材料440的顶表面而被露出至外部。例如，该半导体晶粒430的顶表面以及该模制材料440的顶表面可以是共面的。在另一范例的实施方式中，该模制材料440可以覆盖该半导体晶粒430的顶表面。
该中介件420(或是封装或装置400)例如可以用一种大量的配置(例如，用一晶圆、面板、条带、矩阵、等等)或是作为单一单元来加以形成。在一种其中该中介件120(或是封装或装置400)是用一种大量的配置而被形成的情节中，在该第二晶圆支撑系统2的分开之后(或是在此种分开之前)，该中介件420以及模制材料440可被单粒化或切割(例如，其是通过一钻石刀片或雷射射束、断开、拉开、等等)。在此种情节中，该中介件420以及模制材料440的侧表面可以通过此种单粒化制程而被做成是共面的。在一范例情节中，多个封装或装置400可被置放(例如，模具侧向下)在一锯带上，并且接着加以锯开。该锯例如可以切穿该些封装或装置400，并且部分地切穿该锯带。在锯开之后，该些封装或装置400可被烘烤。在单粒化之后，该些个别的封装或装置400可以个别地被插入盘中(例如，其是利用一拾放制程)。
根据在图1中所描绘提出并且在此论述的例子，本揭露内容是提供一种半导体装置400(以及其的制造方法)，其是包括该中介件420，其例如是不具有直通硅晶穿孔。例如在不利用复杂且昂贵的直通硅晶穿孔制程下，此种半导体装置400例如可以利用一般的凸块接合设备来加以制造。例如，根据本揭露内容的各种特点，一具有相当细微的线/间隔/厚度的导电层首先可被形成在该载体410(例如，一玻璃晶圆)上，并且接着此种载体410可被移除。
参考图14，此种图是展示根据本揭露内容的各种特点的一种半导体装置401的横截面图。为了举例说明的清楚起见，只有一导电的互连结构460是被展示。
如同在图14中所示，该范例的半导体装置401可包括一中介件420、一半导体晶粒430、一模制材料440、一底部填充450、以及一导电的互连结构460。该半导体装置401例如可以与任一或是所有其它在此提出的半导体装置(例如，在图13A-13J中所示的范例的半导体装置400、在图1-6、图7-8及图9-12中所示的半导体装置的任一个、等等)共享任一个或是所有的特点。
该中介件420或是一般分组的层例如可以包括一在一第一介电层411(例如，一聚酰亚胺层)之下的第一晶种层421a；一在该第一晶种层421a之下的第一导电层421；一覆盖该第一导电层421(或是其的部分)的第二介电层422；一在该第一导电层421之下的第二晶种层423a；一在该第二晶种层423a之下的第二导电层423；以及一覆盖该第二导电层423(或是其的部分)的第三介电层424。该第一导电层421的线/间隔/厚度例如可以是小于该第二导电层423的线/间隔/厚度。
该中介件420例如可以包括一微凸块晶种层426a，其是延伸到该第一介电层411中且/或穿过该第一介电层411(例如，透过一被形成于其中的开口)以及在该第一晶种层421a上；一在该微凸块晶种层426a上的微凸块垫426；一在该第二导电层423之下的凸块下晶种层125a；以及一在该凸块下晶种层425a之下的凸块下金属425。在一范例的实施方式中，该第一晶种层421a以及微凸块晶种层426a是直接且电性连接至彼此。
如同在此论述的，该术语"中介件"在此可被利用来便利地分组各种的层以供讨论。然而，应该了解的是，一中介件或是中介件结构可包括在此论述的各种层的任一种，并且不限于任何特定组的层。
该导电的凸块431是在该半导体晶粒430上，并且该导电的凸块431是透过该焊料432来电连接至该微凸块垫426。该底部填充450是在该半导体晶粒430与该中介件420(例如，该第一介电层411)之间，并且该模制材料440是围绕该半导体晶粒430以及该底部填充450的侧表面。在该举例说明的例子中，相对于在图13J中所示的范例装置400，该模制材料440是围绕该半导体晶粒430的侧表面，并且也围绕其的顶表面。该导电的互连结构460例如可以连接至该凸块下金属425，并且也可以被安装在一如同在此论述的基板之上。
在图14中所示的标签(1)、(2)及(3)例如可以展示一迭层及/或形成的顺序。例如，相关于该半导体装置401，根据本揭露内容的各种特点，该中介件420是被形成在该方向(1)上(例如，从该第一介电层411来建构)，并且接着该半导体晶粒430是在该方向(2)上连接至该中介件420(例如，从该中介件420来建构)，并且接着该导电的互连结构460是在该方向(3)上被附接至该中介件420(例如，从该中介件420来建构)。
相较于关于图13A-13J所论述的半导体装置400，该范例的半导体装置401包括一垫426(例如，一微凸块垫)，其是在一顶端(例如，将和该半导体晶粒430的一导电的凸块431连接)比在一底端(例如，延伸穿过该第一介电层411)较宽的。例如，其并非是如同在图13G-13J的微凸块垫426中所示地呈圆柱形的，而是该微凸块垫426可以是杯状或蕈状的(例如，其是具有倾斜的杆侧壁、或者替代的是垂直的杆侧壁)。该微凸块垫426也被描绘为具有垂直的盖侧壁。
参照图15A至15H，此种图是展示描绘根据本揭露内容的各种特点的一种制造一半导体装置500的方法的横截面图。在图15A至15H中描绘的范例的半导体装置及/或方法例如可以与在此提出的其它范例的半导体装置及/或方法的任一个或是全部共享任一个或是所有的特征(例如，关于图7A至7H，其例如是用一玻璃、陶瓷、金属、或是其它类型的载体来取代该举例说明的硅载体210、或是任何其它图)。
制造该半导体装置500的范例的方法例如可以包括设置一具有一第一介电层511的载体510；形成一第一导电层521；附接一半导体晶粒530及利用一模制材料540来模制；附接一晶圆支撑系统1及移除该载体510；穿过该第一介电层511来形成一开口511a；形成一第二导电层525以及一凸块下金属527；附接一导电的互连结构560；以及分开该晶圆支撑系统1。
如同在图15A中所示，在具有该第一介电层511的载体510的设置期间，例如是一玻璃、多孔的陶瓷、金属、等等的载体510(例如，其是具有一平的顶表面以及一平的底表面)是被设置。该载体510及/或其的设置或形成例如可以与任何在此论述的载体及/或其的设置或形成(例如，图7A-7H的载体210、等等)共享任一个或是所有的特征。
一第一介电层511(例如，其是由聚酰亚胺、苯并环丁烯、聚苯并恶唑、等等所形成的)可以透过一涂覆制程而被形成在该载体511的表面上。该第一介电层511及/或其的设置或形成例如可以与任何在此论述的介电层及/或其的形成(例如，图13-14的第一介电层411、等等)共享任一个或是所有的特征。
如同在图15B中所示，在该第一导电层521(其也可被称为一重新分布层)的形成期间，该第一导电层521可被形成在该第一介电层511上。该第一导电层521及/或其的形成例如可以与任何在此论述(例如，关于图7-8、等等)的其它导电层及/或其的形成共享任一个或是所有的特征。在一范例的实施方式中，一第一晶种层521a(例如参见图17)是被形成在该第一介电层511上，并且该第一导电层521是被形成在该第一晶种层521a上。
该第一导电层521接着可被一第二介电层522所覆盖。该第二介电层522及/或其的形成例如可以与任何在此论述(例如，关于图7-8、等等)的其它介电层及/或其的形成共享任一个或是所有的特征。
该第一导电层521(例如，具有或是不具有一晶种层521a)以及该第二介电层522的形成可以被重复任意次数(例如，其是利用相同的材料及/或制程、或是不同的个别的材料及/或制程)。
此外，一开口522a(或孔)可被形成在对应于该第一导电层521(或是其的一部分)的第二介电层522中。该开口522a及/或其的形成可以与在此论述的其它开口及/或其的形成共享任一个或是所有的特征。例如，该开口522a可以与在此论述(例如，关于图7-8、等等)的开口222a共享任一个或是所有的特征。
一微凸块垫523(或是其它垫、接合、或附接结构)例如可以被形成在该开口522a中。该微凸块垫523及/或其的形成例如可以与在此论述的其它垫(例如，图7-8的微凸块垫226、等等)共享任一个或是所有的特征。例如，一微凸块晶种层523a可被形成在透过该开口522a而被露出的第一导电层521上(例如，直接在其上)，并且该微凸块垫523可被形成在该微凸块晶种层523a上。该微凸块晶种层523a及/或微凸块垫523在此也可被称为导电层。
如同在图15C中所示，在该半导体晶粒530的附接以及利用该模制材料540的模制期间，该半导体晶粒530是电连接至该微凸块垫523，并且利用该模制材料540来加以模制。该半导体晶粒530及/或其的附接可以与在此论述的其它半导体晶粒及/或其的附接(例如，在此关于图7-8所论述的半导体晶粒430及/或其的附接、等等)共享任一个或是所有的特征。
例如，该半导体晶粒530的导电的凸块531(或是其它导电的附接结构)是透过该焊料542来电连接至该微凸块垫523。该半导体晶粒530的导电的凸块531可以用各种方式的任一种来附接至该微凸块垫523(或是其它垫或接合结构)，其的非限制性的例子是在此被提出。例如，该导电的凸块531可以利用各种焊料附接制程的任一种(例如，一质量回焊制程、一热压缩制程、等等)而被焊接至该微凸块垫523。同样例如的是，该导电的凸块531可以利用一导电的黏着剂、膏、等等来耦接至该微凸块垫523。
在一范例的实施方式中，一底部填充550可被形成在该半导体晶粒530与该中介件520(例如，该第二介电层522)之间，例如其是围绕该导电的凸块531以及微凸块垫523的被露出至该底部填充550的部分。该底部填充550及/或其的形成可以与在此论述的其它底部填充及/或其的形成(例如，在此关于图7-8所论述的底部填充450、等等)共享任一个或是所有的特征。该底部填充550可包括各种底部填充材料的任一种。此外，该底部填充550可以利用各种制程的任一种(例如，一毛细管底部填充制程、利用一预先施加的底部填充材料、等等)来加以形成。在该半导体晶粒230以及该中介件520(如同在图17中说明性地分组的各种的层)之间的底部填充550例如可以避免或降低例如是由于在该半导体晶粒530与该中介件520之间的热膨胀系数的差异所造成的翘曲。
在该模制制程中，该半导体晶粒530及/或中介件520可以利用一模制材料540(例如，一模制树脂或是其它模制材料)而被囊封。该模制材料540及/或其的形成例如可以与在此论述的其它模制材料及/或其的形成(例如，在此关于图7-8所论述的模制材料440、等等)共享任一个或是所有的特征。在一范例的实施方式中，该模制材料540是覆盖该半导体晶粒530的侧表面以及顶表面。在另一范例的实施方式中，该模制材料540只有覆盖该半导体晶粒530的侧表面(或是只有其的个别的部分)，因此让该半导体晶粒530的顶表面从该模制材料540被露出。该模制材料540可以用各种方式的任一种(例如，压缩模制、转移模制、泛模制、等等)来加以形成。该模制材料540可包括各种类型的模制材料的任一种。例如，该模制材料540可包括一树脂、一环氧树脂、一热固的环氧树脂模制化合物、一室温固化类型、等等。如同在此论述的，该模制材料540也可被利用以形成一模制的底部填充，例如是取代该底部填充550。
如同在图15D中所示，在该晶圆支撑系统1的附接以及该载体510的移除期间，该晶圆支撑系统1是附接至该半导体晶粒530以及模制材料540的顶表面，并且接着在该第一介电层511之下的载体510(例如，一玻璃晶圆或面板)是被移除。该晶圆支撑系统1及/或其的附接例如可以与在此论述的其它晶圆支撑系统(例如，图7-8的范例的第一晶圆支撑系统1、等等)共享任一个或是所有的特征。
该载体510可以用各种方式的任一种而被移除，其的非限制性的例子是在此加以提供。例如，该载体510可以用关于在此论述的其它载体的任一个(例如，有关图13的载体410、等等)的任何在此论述的方式而被移除。在一范例的实施方式中，当一雷射射束、热射束、或是红外线射束被提供至该载体510时，该载体510可以和该第一介电层511分开。例如，在一范例的实施方式中，光或热能可被提供至该载体510以及该第一介电层511的接口，以降低或消除在该载体510与该第一介电层511之间的黏着性，该载体510在该时点可以和该第一介电层511分开。在另一范例的实施方式中，大部分(或是全部)的载体510可以透过一机械式研磨制程而被移除，并且接着其余的载体510(若有的话)可以透过一化学蚀刻制程而被移除。
在一种其中全体的载体510都被移除的范例情节中，只有原先被形成或设置在该载体510的表面上的第一介电层511(例如，一聚酰亚胺层)是保留。例如，只有该第一介电层511可以保留在该第一导电层521以及第二介电层522的底表面上。
如同在图15E中所示，在该开口511a(或孔)于该第一介电层511中的形成期间，多个开口511a是选择性地被形成在该第一介电层511中。该些开口511a及/或其的形成例如可以与在此论述(例如，关于图1-6、等等)的其它开口及/或其的形成共享任一个或是所有的特征。例如，该些开口511a可以用各种方式的任一种(例如，机械式及/或雷射剥蚀、化学蚀刻、光蚀刻制程、等等)来加以形成。该些开口511a的每一个例如可以对应于该第一导电层521的一通过该开口511a而被露出至外部的个别特定的区域。在一范例的实施方式中，一开口511a是穿过该有机第一介电层511，以将该第一导电层521的一个别特定的区域露出至外部。在一种其中该第一导电层521被形成在一第一晶种层521a上的范例的实施方式中，该第一晶种层521a的该第一导电层521被形成在其上的一特定的区域是穿过该有机第一介电层511而被露出至外部。
图15E的范例的图标也展示一第三介电层524被形成在该第一介电层511上(例如，直接在其上)。此种第三介电层524及/或其的形成可以与在此论述(例如，关于图7-8、等等)的其它介电层或是其的形成共享任一个或是所有的特征。在一范例情节中，该第三介电层524可包括一有机层，并且该第一介电层511也可包括一有机层。在此种范例实施方式中，该开口511a可以在同一个形成制程中，穿过该第三介电层524以及第一介电层511两者而被形成。
如同在图15F中所示，在该第二导电层525以及凸块下金属527的形成期间，该第二导电层525以及凸块下金属527的至少一层是被形成在该第一导电层521之下及/或在该第三介电层524之下。
在一范例的实施方式中，一第二晶种层525a(例如参见图17)是被形成在该开口511a的内部(例如，在被形成于该第一介电层511及/或第三介电层524中的开口511a的侧壁上、及/或在该第一导电层521上)、及/或在该开口511a的外部(例如，在该第三介电层524的底表面上)。该第二晶种层525a在此也可被称为一导电层。在一范例的实施方式中，该第二晶种层525a可被直接形成在该第一晶种层521a上。然而，在各种的范例实施方式中，形成该第二晶种层525a可被跳过，并且该第二导电层525是被形成在该第一晶种层521a上。
继续该范例的实施方式，该第二导电层525是被形成在该第二晶种层525a上。例如，该第二导电层525可被形成以填入在该第三介电层524中及/或在该第一介电层511中的开口511a(或是至少覆盖其的侧表面)。该第二导电层525例如可以利用和在此所提出的其它导电层(例如，图7-8的第二导电层225)相同的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。该第二导电层225在此也可被称为一重新分布层。
该第二导电层525接着例如可以被一第四介电层526所覆盖。该第四介电层526例如可以利用和被利用以形成该第一介电层511、第二介电层522、及/或第三介电层524相同的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。
该第三介电层524以及该第二导电层525(例如，具有或是不具有一晶种层525a)的形成可以被重复任意次数(例如，其是利用相同的材料及/或制程、或是不同的个别的材料及/或制程)。在图15F-15H中的范例的图标是展示此种层的两种形成。就此而论，该些层是在图式中被提供类似的标签(例如，其是重复该第三介电层524以及该第二导电层525)。
一开口524a(或孔)例如可被形成在该第四介电层526中，并且该第二导电层525的一特定的区域可以透过该开口524a而被露出至外部。如同所有在此论述的开口，该开口524a可以用各种方式的任一种(例如，机械式及/或雷射剥蚀、化学蚀刻、在该介电层的形成期间的屏蔽、等等)来加以形成。
一凸块下晶种层527a(例如参见图17)例如可被形成在该开口524a的内部(例如，在被形成于该第四介电层526中的开口524a的侧壁上、及/或在通过该开口524a而被露出的第二导电层525上)、及/或在该开口524a的外部(例如，在该第四介电层526的例如是在围绕及/或环绕该开口524a的底表面上)。如同在此论述的，该凸块下晶种层527a可以利用和被用来形成在此论述的晶种层(例如，图7-8的凸块下晶种层227a、等等)的任一个相同的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。该凸块下晶种层527a在此也可被称为一导电层。
一凸块下金属527是被形成在该凸块下晶种层527a上。该凸块下金属527及/或其的形成可以与在此论述的其它凸块下金属及/或其的形成(例如，图7-8的凸块下金属227、等等)共享任一个或是所有的特征。
为了在此讨论的目的，该第一导电层521、第二介电层522、第二导电层525、第三介电层524、以及第四介电层526可被视为该中介件520的构件。再者，该微凸块垫523以及凸块下金属527也可被视为该中介件520的构件。
如同在图15G中所示，在该导电的互连结构560的附接期间，该导电的互连结构560是电连接至该凸块下金属527。在此时点，当该晶圆支撑系统1被附接至该半导体晶粒530以及模制材料540时，该导电的互连结构560可以电连接至该凸块下金属527。该导电的互连结构560及/或其的附接的方法例如可以与任何在此论述的导电的互连结构及/或其的附接的方法(例如，图7-8的导电的互连结构260、等等)共享任一个或是所有的特征。
如同在图15H中所示，在该晶圆支撑系统1的分开期间，附接至该半导体晶粒530及/或该模制材料540的晶圆支撑系统1是和该半导体晶粒530及/或模制材料540分开。该晶圆支撑系统1及/或其的分开的方法例如可以与任何在此论述的其它晶圆支撑系统及/或其的分开的方法(例如，图7-8的第一晶圆支撑系统1、等等)共享任一个或是所有的特征。
在该完成的范例的半导体装置500中，该半导体晶粒530的顶表面例如可以透过该模制材料540的顶表面而被露出至外部。例如，该半导体晶粒530的顶表面以及该模制材料540的顶表面可以是共面的。在另一范例的实施方式中，该模制材料540可以覆盖该半导体晶粒530的顶表面。
如同在此论述(例如，关于图1-6、图7-8、等等)的例子的任一个或是全部，该中介件520(或封装500)例如可以用一种大量的配置或是作为单一单元来加以形成。如同在此论述的，在一种其中该中介件520(或封装500)是用一种大量的配置而被形成的范例情节中，一单粒化制程可加以执行。
参照图16，此种图是展示根据本揭露内容的各种特点的一种从一载体510分开一半导体晶粒530的方法的横截面图。描绘在图16中并且在此论述的范例载体及/或其的移除的方法例如可以与任何在此论述的载体及/或移除方法共享任一个或是所有的特征。
如同在图16中所示，一第一介电层511(例如，一聚酰亚胺层)可被形成在一载体510(例如，一玻璃晶圆)上；一第一导电层521以及一第二介电层522可被形成在该第一介电层511上；一微凸块垫523可被形成在该第一导电层521上；一半导体晶粒530的一导电的凸块531可以透过一焊料532来连接至该微凸块垫523，并且接着该半导体晶粒530可以利用一模制材料540来加以模制。
当一雷射射束(例如，一准分子雷射射束)、热射束、红外线射束、等等被提供至在该载体510与该第一介电层511之间的接口时，在该载体510以及该第一介电层511之间的黏着性可被降低或消除。在此种时点，该载体510可以轻易地和该第一介电层511分开。
当该载体510被移除时，该第一介电层511可被露出至外部，并且后续的制程(例如，该第三介电层524的形成以及该第二导电层525的形成)可加以执行。
参照图17，此种图是展示根据本揭露内容的各种特点的一种半导体装置501的横截面图。
如同在图17中所示，该范例的半导体装置501可包括一中介件520、一半导体晶粒530、一模制材料540、一底部填充550、以及一导电的互连结构560。该半导体装置501例如可以与在图15A-15H中所示的范例的半导体装置500、及/或任何其它在此提出(例如，关于图1-16、等等)的半导体装置共享任一个或是所有的特征。
该中介件520例如是包括一在一第一介电层511(例如，一聚酰亚胺层)上的第一晶种层521a；一在该第一晶种层521a上的第一导电层521；一覆盖该第一导电层521的第二介电层522；一在该第一介电层511之下并且直接连接至该第一晶种层521a的第二晶种层525a；一在该第二晶种层525a之下的第二导电层525；以及一覆盖该第二导电层525的第三介电层524。该第一导电层521的线/间隔/厚度例如可以是小于该第二导电层525的线/间隔/厚度。
该中介件520或是一般分组的层例如可以包括一微凸块晶种层525a，其是延伸到该第二介电层522中及/或穿过该第二介电层522(例如，经由一被形成于其中的开口)以及在该第一导电层521上；一在该微凸块晶种层525a上的微凸块垫523；一在该第二导电层525之下的凸块下晶种层527a；以及一在该凸块下晶种层527a之下的凸块下金属527。在一范例的实施方式中，该第一晶种层521a以及该第二晶种层525a是直接且电性连接至彼此。
该导电的凸块531是在该半导体晶粒530上，并且该导电的凸块531是透过该焊料532来电连接至该微凸块垫523。该底部填充550是在该半导体晶粒530与该中介件520之间，并且该模制材料540是围绕该半导体晶粒530以及该底部填充550的侧边部分。在该举例说明的例子中，该模制材料540是围绕该半导体晶粒530的侧表面，并且也围绕其的顶表面。
该导电的互连结构560例如可以连接至该凸块下金属527，并且也可以被安装在一如同在此论述的基板之上。
在图17中所示的标签(1)及(2)例如可以展示一迭层及/或形成的顺序。例如，相关于该半导体装置501，根据本揭露内容的各种特点，该中介件520的一第一部分是被形成在该方向(1)上(例如，从该第一介电层511来建构)并且该半导体晶粒530是电连接至此种第一部分，并且接着该中介件520的第二其余的部分是被形成在该方向(2)上(例如，从该第一介电层511来建构)并且该导电的互连结构560是附接至此种第二其余的部分。
参考到图18A至18J，此种图是展示描绘根据本揭露内容的各种特点的一种制造一半导体装置600的方法的横截面图。描绘在图18A至18J的范例的半导体装置及/或方法例如可以与在此提出的其它范例的半导体装置及/或方法的任一个或是全部共享任一个或是所有的特征(例如，关于图9A-9J，其例如是用一玻璃、陶瓷、金属、或是其它类型的载体来取代该举例说明的硅载体310、任何其它图、或是任何其的部分)。
制造该半导体装置600的范例的方法例如可以包括设置一具有一第一介电层611的载体610；形成一第一导电层621；形成一第二导电层623；形成一微凸块垫625；附接一半导体晶粒630以及利用一模制材料640来模制；附接一晶圆支撑系统1；移除该载体610；在该第一介电层611中形成一开口611a；在该开口611a中及/或周围形成一凸块下金属627；连接一导电的互连结构660；以及分开该晶圆支撑系统1。
如同在图18A中所示，在具有该第一介电层611的载体610的形成或设置期间，例如是一玻璃、多孔的陶瓷、金属、等等(例如，具有一平的顶表面以及一平的底表面)的载体610是被设置。该载体610以及其的设置或形成例如可以与任何在此论述的载体(例如，图1-6的载体110、图7-8的载体210、等等)共享任一个或是所有的特征。
一例如是一有机介电层(例如，其是由聚酰亚胺、苯并环丁烯、聚苯并恶唑、等等所形成的)的第一介电层611可以是(或者可以是已经)例如透过一涂覆制程而被形成在该载体610的表面上。该第一介电层611及/或其的设置或形成例如可以与任何在此论述的介电层及/或其的形成(例如，图13-14的第一介电层411、等等)共享任一个或是所有的特征。
如同在图18B中所示，在该第一导电层621(其也可被称为一重新分布层)的形成期间，该第一导电层621可被形成在该第一介电层上。该第一导电层621及/或其的形成例如可以与任何在此论述(例如，关于图9-12、等等)的其它导电层及/或其的形成共享任一个或是所有的特征。在一范例的实施方式中，一第一晶种层621a(例如参见图19)是被形成在该第一介电层611上，并且该第一导电层621是被形成在该第一晶种层621a上。
该第一导电层621接着可以被一第二介电层622所覆盖。该第二介电层622及/或其的形成例如可以与在此论述(例如，关于图9-12、等等)的其它介电层及/或其的形成共享任一个或是所有的特征。
该第一导电层621(例如，具有或是不具有一晶种层621a)以及该第二介电层622的形成可以被重复任意次数(例如，其是利用相同的材料及/或制程、或是不同的个别的材料及/或制程)。在图18C-18J中的范例的图标是展示此种层的两种形成。就此而论，该些层是在图式中被提供类似的标签(例如，其是重复该第一导电层621以及该第二介电层622)。
在图18所描绘的例子中，由于该导电的互连结构660是稍后连接至该第一导电层621，因此相较于在以下论述的第二导电层623的线/间隔/厚度，该第一导电层621的线/间隔/厚度例如可以被形成为较大的。然而，此揭露内容的范畴并不限于此种相对的尺寸。
如同在图18C中所示，在该第二导电层623的形成期间，该第二导电层623是被形成在该第一导电层621上及/或在该第二介电层622上。在一范例的实施方式中，一第二晶种层623a(例如参见图19)是被形成在该第二介电层622的一顶表面上及/或在其的一延伸穿过该第二介电层622至该第一导电层621的开口(或孔)中；一第二导电层623是被形成在该第二晶种层623a上；并且该第二导电层623是被该第三介电层624所覆盖。再者，一开口624a可被形成在该第三介电层624中，使得该第二导电层623的一对应于该开口624a的特定的区域是被露出至外部。该第二导电层623、第三介电层624、及/或于其中的开口(或孔)、及/或其的形成可以与在此论述(例如，关于图1-8、等等)的其它导电层、介电层、以及开口、及/或其的形成共享任一个或是所有的特征。例如，此种形成可以被重复任意次数。
如同在图18D中所示，在该微凸块垫625(或是其它垫、接合、附接结构、晶粒附接结构、等等)在该开口624a中的形成期间，该微凸块垫625是被形成在该开口624a中，因而该微凸块垫625是电连接至该第二导电层623。在一范例的实施方式中，一微凸块晶种层625a(例如参见图19)是被形成在该开口624a的内部(例如，在通过该开口624a而被露出的第二导电层623上、及/或在该开口624a的侧壁上)、及/或在该开口624a的外部(例如，在该第三介电层624的顶表面(在图18D中)上)。该微凸块晶种层625a例如可以利用和在此关于其它晶种层所论述的相同的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。该微凸块晶种层625a及/或微凸块垫625在此也可以被称为一导电层。
该微凸块垫625接着例如可被形成在该微凸块晶种层625a上。例如，在一范例的实施方式中，该微凸块晶种层625a是被插置在该第二导电层623与该微凸块垫625之间。该微凸块垫625及/或其的形成例如可以与任何在此论述(例如，关于图9-12、图1-6、等等)的其它垫或微凸块垫及/或其的形成共享任一个或是所有的特征。该微凸块晶种层625a及/或微凸块垫625在此也可以被称为一导电层。
尽管未描绘在图18A-18J中，在该凸块下金属625的形成之后，一种有边的修整(或是切削)制程可加以执行，例如是其中正被处理的晶圆的一边缘是被修整(或是切削)。此种修整可以用例如是通过研磨的各种方式来加以执行。此种边缘修整例如可以保护该晶圆在后续的处理期间免于碎屑以及片状剥落。
如同在图18E中所示，在该半导体晶粒630的附接以及利用该模制材料640的模制期间，该半导体晶粒630是电连接至该微凸块垫625，并且利用该模制材料640来加以模制。该半导体晶粒630及/或其的附接可以与在此论述的其它半导体晶粒及/或其的附接(例如，关于图9-12、图1-6、等等)共享任一个或是所有的特征。例如，在一范例情节中，一焊料膏可以利用一模版以及刮浆板而被施加至该微凸块垫126，该半导体晶粒630的导电的凸块631可被设置(例如，其是利用一拾放的制程)在该焊料膏上或是之中，并且该焊料膏接着可加以回焊。在该半导体晶粒630的附接之后，该组件可加以清洗(例如，其是利用热DI水、等等)、受到一助焊剂清洗及烘烤制程、受到一电浆处理制程、等等。
例如，该半导体晶粒630的导电的凸块631(或是其它导电的附接结构)是透过该焊料632来电连接至该微凸块垫625。该半导体晶粒630的导电的凸块631可以用各种方式的任一种来附接至该微凸块垫625(或是其它垫或接合结构)，其的非限制性的例子是在此被提出。例如，该导电的凸块631可以利用各种焊料附接制程的任一种(例如，一质量回焊制程、一热压缩制程、等等)而被焊接至该微凸块垫625。同样例如的是，该导电的凸块631可以利用一导电的黏着剂、膏、等等来耦接至该微凸块垫625。
在一范例的实施方式中，一底部填充650可被形成在该半导体晶粒630与该中介件620(例如，该第三介电层624)之间，例如，其是围绕该导电的凸块631以及微凸块垫625的被露出至该底部填充650的部分。该底部填充650或是其的形成可以与在此论述(例如，关于图9-12、图1-6、等等)的其它底部填充共享任一个或是所有的特征。
在该模制制程中，该半导体晶粒630及/或中介件620可利用一模制材料640(例如，一模制树脂或是其它模制材料或囊封材料)而被囊封，该模制材料640接着可加以固化。该模制材料640及/或其的形成可以与在此论述(例如，关于图9-12、图1-6、等等)的其它模制材料及/或其的形成共享任一个或是所有的特征。在一范例的实施方式中，该模制材料640是覆盖该半导体晶粒630的侧表面以及顶表面。在另一范例的实施方式中，该模制材料640只有覆盖该半导体晶粒630的侧表面(或是只有其的个别的部分)，因此让该半导体晶粒630的顶表面从该模制材料640被露出。如同在此论述的，该模制材料640也可被利用以形成一模制的底部填充，其例如是替代该底部填充650。
如同在图18F中所示，在该晶圆支撑系统1的附接期间，该晶圆支撑系统1是附接至该半导体晶粒630以及该模制材料640的顶表面。在另一范例的实施方式中，当该模制材料640覆盖该半导体晶粒630的顶表面时，该晶圆支撑系统1是附接至该模制材料640的顶表面。该晶圆支撑系统1及/或其的附接例如可以与在此论述(例如，关于图9-12、图13-14、图15-17、图1-8、等等)的其它晶圆支撑系统及/或其的附接共享任一个或是所有的特征。
如同在图18G中所示，在该载体610的移除期间，附接至该第一介电层611的载体610(例如，一玻璃晶圆或面板)是被移除。该载体610可以用各种方式的任一种而被移除，其的非限制性的例子是在此加以提供。例如，该载体610可以用关于在此论述(例如，关于图13-14、1-6、等等)的其它载体的任一个的任何在此论述的方式而被移除。在一范例的实施方式中，当一雷射射束、热射束、或是红外线射束被提供至该载体610时，该载体610可以和该第一介电层611分开。例如，在一范例的实施方式中，光或热能可被提供至该载体610以及该第一介电层611的接口，以降低或消除在该载体610与该第一介电层611之间的黏着性，在该时点，该载体610可以和该第一介电层611分开。在另一范例的实施方式中，大部分(或是全部)的载体610可以透过一机械式研磨制程而被移除，并且接着其余的载体610(若有的话)可以透过一化学蚀刻制程而被移除。
在一种其中该载体610的全体都被移除的范例情节中，只有原先被形成或设置在该载体610的表面上的第一介电层611(例如，一聚酰亚胺层)是保留。例如，只有该第一介电层611可以保留在该第一导电层621以及该第二介电层622的底表面上。
如同在图18H中所示，在该开口611a(或孔)在该第一介电层611中的形成期间，多个开口611a是选择性地被形成在该第一介电层611中。该些开口611a及/或其的形成例如可以与在此论述(例如，关于图1-6、图7-8、等等)的其它开口及/或其的形成共享任一个或是所有的特征。例如，该些开口611a可以用各种方式的任一种(例如，机械式及/或雷射剥蚀、化学蚀刻、光蚀刻制程、光屏蔽及蚀刻制程、等等)来加以形成。该些开口611a的每一个例如可以对应于该第一导电层621的一通过该开口611a而被露出至外部的个别特定的区域。在一范例的实施方式中，一开口611a是穿过该有机第一介电层611以将该第一导电层621的一个别特定的区域露出至外部。在一种其中该第一导电层621被形成在一第一晶种层621a上的范例的实施方式中，该第一晶种层621a的该第一导电层621被形成在其上的一特定的区域是穿过该有机第一介电层611而被露出至外部。
尽管图18H的范例的图标并未展示例如是如同在图9H中所示的一第四介电层被形成在该第一介电层611上(例如，直接在其上)，但是此种层也可被形成在图18H的例子中。
如同在图18I中所示，该凸块下金属627是被形成在该开口611a中及/或之上，并且该导电的互连结构660是被附接至该凸块下金属627。该凸块下金属627及/或其的形成可以与在此论述(例如，关于图9-12、图1-6、等等)的其它凸块下金属及/或其的形成共享任一个或是所有的特征。此外，该导电的互连结构660及/或其的附接可以与在此论述的其它导电的互连结构及/或其的附接(例如关于图9-12、图1-6、等等)共享任一个或是所有的特征。
例如，一凸块下晶种层627a(例如参见图19)例如可被形成在该开口611a的内部(例如，在被形成于该第一介电层611中的开口611a的侧壁上、及/或在该第一导电层621或是对应的晶种层621a上)、以及在该开口611a的外部(例如，在该第一介电层611的围绕或环绕该开口611a的底表面上)。如同在此论述的，该凸块下晶种层627a可以利用和被用来形成在此论述(例如，关于图9-12、图1-6、等等)的晶种层的任一个相同的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。该凸块下晶种层627a在此也可被称为一导电层。
由于该凸块下金属627被形成在该第一介电层611的开口611a上，并且该导电的互连结构660是连接至该凸块下金属627，因此该导电的互连结构660是电连接至该第一导电层621。在所提供的例子中，该第一晶种层621a以及该凸块下晶种层627a是直接且电性连接至彼此，其是彼此相互面对。在一替代的配置中，例如是在无专用的凸块下晶种层627a被形成下，该第一导电层621可被形成在该第一晶种层621a的一第一侧边上，并且该凸块下金属层627可被形成在该第一晶种层621a的一第二侧边上。
为了在此讨论的目的，该第一导电层621、第二介电层622、第二导电层623、以及第三介电层624可被视为一中介件620的构件。再者，上述的微凸块垫625以及凸块下金属627也可被视为该中介件620的构件。
如同在图18J中所示，在该晶圆支撑系统1的分开期间，该晶圆支撑系统1是和该半导体晶粒630及/或该模制材料640分开。该晶圆支撑系统1及/或其的分开的方法例如可以与任何在此论述(例如，关于图9-12、图1-6、等等)的晶圆支撑系统及/或其的分开的方法共享任一个或是所有的特征。
在完成的范例的半导体装置600中，该半导体晶粒630的顶表面例如可以是透过该模制材料640的顶表面而被露出至外部。例如，该半导体晶粒630的顶表面以及该模制材料640的顶表面可以是共面的。在另一范例的实施方式中，该模制材料640可以覆盖该半导体晶粒630的顶表面。
如同在此论述(例如，关于图1-17、等等)的例子的任一个或是全部，该中介件620(或封装600)例如可以用一种大量的配置、或是作为单一单元来加以形成。如同在此论述的，在一种其中该中介件620(或封装600)是用一种大量的配置而被形成的范例情节中，一单粒化制程可加以执行。
参照图19，此种图是展示描绘根据本揭露内容的各种特点的一种半导体装置601的横截面图。
如同在图19中所示，该范例的半导体装置601可包括一中介件620、一半导体晶粒630、一模制材料640、一底部填充650、以及一导电的互连结构660。该半导体装置601例如可以与在图18A-18J中所示的范例的半导体装置600及/或任何其它在此提出(例如，相关图1-17、等等)的半导体装置共享任一个或是所有的特点。
该中介件620例如可以包括一在一第一介电层611(例如，一聚酰亚胺层)之上的第一晶种层621a；一在该第一晶种层621a上的第一导电层621；一覆盖该第一导电层621的第二介电层622；一在该第一导电层621上的第二晶种层623a；一在该第二晶种层623a上的第二导电层623；以及一覆盖该第二导电层623的第三介电层624。该第一导电层621的线/间隔/厚度例如可以是大于该第二导电层623的线/间隔/厚度。
该中介件620或是一般分组的层例如可以包括一微凸块晶种层625a，其是延伸到该第三介电层624中及/或穿过该第三介电层624(例如，经由一被形成于其中的开口)以及在该第二导电层623上；一在该微凸块晶种层625a上的微凸块垫625；一在该第一导电层621之下的凸块下晶种层627a；以及一在该凸块下晶种层627a之下的凸块下金属627。在一范例的实施方式中，该第一晶种层621a以及该凸块下晶种层627a是直接且电性连接至彼此。
该导电的凸块631是在该半导体晶粒630上，并且该导电的凸块631是透过该焊料632来电连接至该微凸块垫625。该底部填充650是在该半导体晶粒630与该中介件620(例如，该第三介电层624)之间，并且该模制材料640是围绕该半导体晶粒630以及该底部填充650的侧边部分。在该举例说明的例子中，该模制材料640是围绕该半导体晶粒630的侧表面，并且也围绕其的顶表面。
该导电的互连结构660例如可以是连接至该凸块下金属627，并且也可以被安装在一如同在此论述的基板之上。
在图19中所示的标签(1)及(2)例如可以展示一迭层及/或形成的顺序。例如，相关于该半导体装置601，根据本揭露内容的各种特点，该中介件620(或是其的一第一部分)是被形成在该方向(1)上(例如，从该第一介电层611来建构)并且该半导体晶粒630是连接至该中介件620，并且接着连接至凸块下晶种层627a以及凸块下金属627(其例如可以被视为该中介件620的一第二部分)，并且该导电的互连结构660是在该方向(2)上连接至该中介件320(例如，从该第一导电层621或是第一晶种层621a来建构)。
参照图20A至20J，此种图是展示描绘根据本揭露内容的各种特点的一种制造一半导体装置700的方法的横截面图。在图20A至20J中描绘的范例的半导体装置及/或方法例如可以与在此提出(例如，关于图1A至1J、图2-6、等等)的其它范例的半导体装置及/或方法的任一个或是全部共享任一个或是所有的特征。
该范例的制造方法例如可以包括设置一载体710；形成一第一介电层711；形成一第一导电层721；形成一第二导电层723以及一凸块下金属725；附接一第一晶圆支撑系统1；移除该载体710；在该第一导电层721形成一微凸块垫726；附接一半导体晶粒730以及利用一模制材料740来模制；附接一第二晶圆支撑系统2及分开该第一晶圆支撑系统1并且附接一导电的互连结构760；以及分开该第二晶圆支撑系统2。
如同在图20A中所示，在该载体710的设置(或形成)期间，例如是一具有一平的顶表面以及一平的底表面的硅晶圆的载体710是被设置。该载体710可包括各种不同类型的载体材料的任一种。该载体710例如可以包括一种半导体材料(例如，硅、GaAs、等等)、玻璃、陶瓷(例如，多孔的陶瓷、等等)、金属、等等。在一范例的实施方式中，该载体710在其的顶表面上并不具有例如是硅氧化物、硅氮化物、或是硅氧化物/硅氮化物的任何无机层。再者，若该载体在顶表面上具有一原生氧化物层，则该原生氧化物层可以利用例如一化学溶液而被移除。移除该原生氧化物层的结果是，该载体710的顶表面可以具有一干净的表面。
如同在图20B中所示，在该第一介电层711的形成期间，例如是一有机层(例如，像是聚酰亚胺、苯环丁烯(BCB)、聚苯并恶唑(PBO)的聚合物、其等同物、其的组合、等等)的第一介电层711可以是(或者可以是已经)被形成在该载体710的顶表面上。该第一介电层711可以通过例如是旋转涂覆、喷雾涂覆、浸渍涂覆、杆涂覆以及其等同物中的一或多种来加以形成，但是此揭露内容的范畴并不限于此。举例而言，该第一介电层711可以通过迭层一干膜来加以形成。该第一介电层711也可被称为一钝化层。再者，一开口711a(或孔)可以利用例如是一微影制程、雷射及/或机械式剥蚀制程、化学蚀刻、以及其等同物中的一或多种而被形成在该第一介电层711中，但是此揭露内容的范畴并不限于此。因此，该载体710的顶表面的一特定的区域是直接且/或部分地透过该开口711a而被露出至外部。
如同在图20C中所示，在该第一导电层721(例如，一重新分布层)的形成期间，该第一导电层721可被形成在该载体710的顶表面上。在一范例的实施方式中，一第一晶种层721a(例如参见图21)是被形成在该载体710的经由该开口711a而被露出的表面以及该第一介电层711上，并且该第一导电层721是被形成在该第一晶种层721a上。该第一导电层721接着可以被一第二介电层722所覆盖，该第二介电层722也可被称为一钝化层。
该第一导电层721(例如，具有或是不具有一晶种层721a)以及该第二介电层722的形成可以被重复任意次数(例如，其是利用相同的材料及/或制程、或是不同的个别的材料及/或制程)。在图20C-20D中的范例的图标是展示此种层的两种形成。就此而论，该些层是在图式中被提供类似的标签(例如，其是重复该第一导电层721以及该第二介电层722)。
一开口722a(或孔)例如可被形成在该第二介电层722中，并且该第一导电层721的一特定的区域可以透过该开口722a而被露出至外部。该开口722a可以用各种方式的任一种(例如，机械式及/或雷射剥蚀、化学蚀刻、等等)来加以形成。注意到的是，该第二介电层722(或是任何在此论述的介电层)也可以是原先就形成具有开口722a，其例如是通过屏蔽、或是其它选择性的介电层形成制程。
如同在图20D中所示，在该第二导电层723以及该凸块下金属725的形成期间，该第二导电层723以及凸块下金属725的至少一层是被形成在该第一导电层721上及/或在该第二介电层722上。在一范例的实施方式中，一第二晶种层723a(例如参见图21)是被形成在该开口722a的内部(例如，在被形成于该第二介电层722中的开口722a的侧壁上、及/或在通过该开口722a而被露出的第一导电层721上)、及/或在该开口722a的外部(例如，在该第二介电层722的顶表面上)。如同在此论述的，该第二晶种层723a可以利用和被用来形成该第一晶种层721a相同的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。该第二晶种层723a(或是任何在此论述的晶种层)在此也可被称为一导电层。
继续该范例实施方式，该第二导电层723是被形成在该第二晶种层723a上。例如，该第二导电层723可被形成以填入在该第二介电层722中的开口722a(或是至少覆盖其的侧表面)。该第二导电层723例如可以利用和该第一导电层721相同的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。该第二导电层723在此也可被称为一重新分布层。
该第二导电层723接着例如可以被该第三介电层724所覆盖。该第三介电层724可以是由各种材料的任一种且/或利用各种形成介电质的制程的任一种所形成的。例如，该第三介电层724可以利用和被利用以形成该第二介电层722相同的材料及/或制程来加以形成。
一开口724a(或孔)例如可被形成在该第三介电层724中，并且该第二导电层723的一特定的区域可以透过该开口724a而被露出至外部。该开口724a可以用各种方式的任一种(例如，机械式及/或雷射剥蚀、化学蚀刻、等等)来加以形成。或者是，该第三介电层724例如可以是原先就被形成具有该开口724a于其中。
一凸块下晶种层725a(例如参见图21)例如可被形成在该开口724a的内部及/或在该开口724a的外部。该凸块下晶种层725a及/或其的形成例如可以与任何在此论述的其它凸块下晶种层及/或其的形成(例如，在此关于图1、2-6、等等所论述的凸块下晶种层125a)共享任一个或是所有的特征。
一凸块下金属725是被形成在该凸块下晶种层725a上。该凸块下金属725及/或其的形成例如可以与任何凸块下金属及/或其的形成(例如，在此关于图1，2-6、等等所论述的凸块下金属125及/或其的形成)共享任一个或是所有的特征。
如同在图20E中所示，在该第一晶圆支撑系统(WSS)的附接期间，该第一晶圆支撑系统1是被附接至该第三介电层724。例如，该第一晶圆支撑系统1可以附接至该第三介电层724以及该凸块下金属725。在此时点，被展示在图20D的底部的载体110是被重新设置到图20E的顶端(例如，该图是被倒转)。该第一WSS 1及/或其的附接例如可以与任何其它晶圆支撑系统及/或其的附接(例如，在此关于图1及2-6、等等所论述的第一WSS 1)共享任一个或是所有的特征。
如同在图20F中所示，在该载体710的移除期间，在该结构的一与该第一晶圆支撑系统1相反的侧边上的载体710(例如，该第一介电层711被形成在其上的一硅晶圆)是被移除。在一范例的实施方式中，大部分的载体710可以透过一机械式研磨制程而被移除，并且接着该其余的载体710可以透过一化学蚀刻制程而被移除。例如，一硅载体可以被研磨到10-30m的厚度，并且接着剩余部分可以通过一种除了研磨之外的制程(例如，通过化学蚀刻、等等)来加以移除。因此，以此种方式，该第一介电层711以及被形成在该载体710的表面上的第一导电层721的一特定的区域(例如，更明确地说为该第一晶种层721a，例如见于图21)是被露出至外部。例如，该第一导电层721的该特定的区域(例如，更明确地说为该第一晶种层721a，例如见于图21)是穿过该第一介电层711而被露出至外部。注意到的是，若为所要的话，该第一晶种层721a在此时点可被移除。
如同在图20G中所示，在该微凸块垫726(或是其它垫、区域、附接结构、晶粒附接结构、等等)的形成期间，该微凸块垫726是被形成在该第一导电层721(例如，更明确地说为该第一晶种层721a，例如见于图21)上。例如，该微凸块垫726是电连接(例如，直接连接、经由一晶种层连接、等等)至该第一导电层721。在一范例的实施方式中，该微凸块晶种层726a(例如，如同在图21中所示)可被形成在该第一导电层721(例如，更明确地说为该第一晶种层721a)上、及/或在该露出的第一导电层721的周围(例如，在该第一介电层711的围绕该露出的第一导电层721的顶表面(在图20G中)上)。该微凸块晶种层726a例如可以利用和在此关于其它晶种层或导电层所论述的相同的材料及/或制程来加以形成、或是可以利用不同的个别的材料及/或制程来加以形成。该微凸块晶种层726a及/或微凸块垫726在此也可被称为一导电层。
该微凸块垫726接着例如可被形成在该微凸块晶种层726a上。在一范例的实施方式中，该第一晶种层721a(例如，该第一导电层721是被形成在其上)以及该微凸块晶种层726a(例如，该微凸块垫726是被形成在其上)可以被插置在该第一导电层721与该微凸块垫726之间。例如，该第一晶种层721a以及微凸块晶种层726a可以直接连接至彼此，其是彼此相互面对。注意到的是，在各种的范例实施方式中，该微凸块晶种层726a的形成可被跳过，并且该微凸块垫726是被形成在从该第一介电层711被露出的第一晶种层721a上(例如，在一种其中该第一晶种层721a是充分地被形成以用此种方式而被利用的范例的实施方式中)。该微凸块垫726及/或其的形成例如可以与任何在此论述的微凸块及/或其的形成(例如，在此关于图1及2-6、等等所论述的微凸块垫126及/或其的形成)共享任一个或是所有的特征。
为了在此讨论的目的，该第一介电层711、第一导电层721、第二介电层722、第二导电层723、以及第三介电层724可被视为一中介件720的构件。再者，在此所述的凸块下金属725以及微凸块垫726也可被视为该中介件720的构件。
如同在图20H中所示，在该半导体晶粒730的附接以及利用该模制材料740的模制期间，该半导体晶粒730是电连接至该微凸块垫726，并且利用该模制材料740来加以模制。例如，该半导体晶粒730的导电的凸块731(或是其它导电的附接结构，例如导电柱、等等)是透过该焊料732来电连接至该微凸块垫726。该导电的凸块731及/或其的形成例如可以与任何在此论述的导电的凸块及/或其的形成(例如，在此关于图1及2-6、等等所论述的导电的凸块131及/或其的形成)共享任一个或是所有的特征。
在一范例的实施方式中，一底部填充750可被形成在该半导体晶粒730与该第一介电层711之间，例如其是围绕该导电的凸块731以及微凸块垫726的被曝露到该底部填充750的部分(并且因此被其所囊封)。该底部填充750及/或其的形成例如可以与任何在此论述的底部填充及/或其的形成(例如，在此关于图1及2-6、等等所论述的底部填充150及/或其的形成)共享任一个或是所有的特征。
在该模制(或是囊封)制程中，该半导体晶粒730及/或中介件720可以利用一模制材料740(例如，一模制树脂或是其它模制材料或囊封材料)而被囊封，该模制材料740接着可加以固化。在一范例的实施方式中，该模制材料740只有覆盖该半导体晶粒730的侧表面(或是只有其的个别的部分)，因此让该半导体晶粒730的顶表面从该模制材料740被露出。在另一范例的实施方式中，该模制材料740是覆盖该半导体晶粒730的侧表面以及顶表面。该模制材料740及/或其的形成例如可以与任何在此论述的模制材料及/或其的形成(例如，在此关于图1及2-6、等等所论述的模制材料140及/或其的形成)共享任一个或是所有的特征。
如同在图20I中所示，在该第二晶圆支撑系统(WSS)2的附接、该第一晶圆支撑系统1的分开、以及该导电的互连结构760的附接期间，该第二WSS 2可以附接至该半导体晶粒730及/或模制材料740。该WSS 2及/或其的附接例如可以与任何在此论述的晶圆支撑系统及/或其的附接(例如，在此关于图1及2-6、等等所论述的WSS2及/或其的附接)共享任一个或是所有的特征。
在该第二WSS 2的附接之后，附接至该第三介电层724的第一晶圆支撑系统1是和该第三介电层724及/或凸块下金属725分开。因此，该凸块下金属725是被露出至外部。该第一WSS 1的分开例如可以与任何在此论述的晶圆支撑系统的分开(例如，在此关于图1及2-6、等等所论述的第一WSS 1的分开)共享任一个或是所有的特征。
该导电的互连结构760(或是多个导电的互连结构760)可以电连接至该露出的凸块下金属725(例如，其是在该第一WSS 1的移除之后被露出)。在此时点，例如是在该第二晶圆支撑系统2被附接至该半导体晶粒730以及该模制材料740时，该导电的互连结构760可以电连接至该凸块下金属725。该导电的互连结构760及/或其的形成例如可以与任何在此论述的导电的互连结构及/或其的形成(例如，在此关于图1及2-6、等等所论述的互连结构160或是其的形成)共享任一个或是所有的特征。
如同在图20J中所示，在该第二晶圆支撑系统2的分开期间，附接至该半导体晶粒730及/或该模制材料740的第二晶圆支撑系统2是和该半导体晶粒730及/或模制材料740分开。该第二WSS 2的分开例如可以与任何在此论述的晶圆支撑系统(例如，在此关于图1及2-6、等等所论述的第二WSS 2的分开)共享任一个或是所有的特征的分开。
参考到图21，此种图是展示描绘根据本揭露内容的各种特点的一种半导体装置701的横截面图。
如同在图21中所示，该范例的半导体装置701可包括一中介件720、一半导体晶粒730、一模制材料741、一底部填充750、以及一导电的互连结构760。该半导体装置701例如可以与任一或是所有其它在此提出的半导体装置(例如，在图20A-20J中所示的范例的半导体装置700、等等)共享任一个或是所有的特征。
该中介件720或是一般的分组的层例如可以包括一第一晶种层721a，其是在一第一介电层711(例如，像是聚酰亚胺、苯环丁烯(BCB)、聚苯并恶唑(PBO)的聚合物、其等同物、其的组合、等等)中及/或之下；一在该第一晶种层721a之下的第一导电层721；一覆盖该第一导电层721(或是其的部分)的第二介电层722；一在该第一导电层721之下的第二晶种层723a；一在该第二晶种层723a之下的第二导电层723；以及一覆盖该第二导电层723(或是其的部分)的第三介电层724。该第一导电层721的线/间隔/厚度例如可以是小于该第二导电层723的线/间隔/厚度。
该中介件720例如可以包括一微凸块晶种层726a，其是延伸在该第一介电层111上以及在该第一晶种层721a上；一在该微凸块晶种层726a上的微凸块垫726；一在该第二导电层723之下的凸块下晶种层725a；以及一在该凸块下晶种层725a之下的凸块下金属725。在一范例的实施方式中，该第一晶种层721a以及该微凸块晶种层726a是直接且电性连接至彼此。
该导电的凸块731是在该半导体晶粒730上，并且该导电的凸块731是透过该焊料732来电连接至该微凸块垫726。该底部填充750是在该半导体晶粒730与该中介件720(例如，该第一介电层711)之间，并且该模制材料741是围绕该半导体晶粒730以及该底部填充750的侧边及顶表面。
如同在此论述的，该模制材料741可以围绕(或是覆盖)该半导体晶粒730的顶表面以及侧表面。例如，在该范例的半导体装置701中，除了该半导体晶粒730的侧表面之外，该模制材料741可以完全覆盖顶表面。由于该半导体晶粒730大致是在顶表面以及侧表面被该模制材料741所围绕，因此该半导体晶粒730可被保护以与外部的环境隔开。在另一范例的实施方式中，该模制材料741只有围绕该半导体晶粒730的侧表面，但是并不围绕(或覆盖)顶表面，因此该半导体晶粒730的顶表面可被露出至外部。再者，该半导体晶粒730的顶表面以及该模制材料741的顶表面可以是共面的。
该导电的互连结构760例如可以连接至该凸块下金属726，并且也可以被安装在一如同在此论述的基板之上。
参照图22A至22J，此种图是展示描绘根据本揭露内容的各种特点的一种制造一半导体装置800的方法的横截面图。描绘在图22A至22J中的范例的半导体装置及/或方法例如可以与在此提出(例如，关于图1A至1J、图2-6、20A至20J、21、等等)的其它范例的半导体装置及/或方法的任一个或是全部共享任一个或是所有的特征。
制造该半导体装置800的范例的方法例如可以包括设置一载体810；形成一凸块下金属821；形成一第一导电层823；形成一第二导电层825；形成一微凸块垫827；附接一半导体晶粒830以及利用一模制材料840来模制；附接一晶圆支撑系统1；移除该载体810；连接一导电的互连结构860；以及分开该晶圆支撑系统1。
如同在图22A中所示，在该载体810的形成或设置期间，例如是一具有一平的顶表面以及一平的底表面的硅晶圆的载体810是被设置。
如同在图22B及22C中所示，在该凸块下金属821的形成期间，该凸块下金属821的至少一层是直接被形成在该载体810上。在一范例的实施方式中，该凸块下金属821可以是由各种材料的任一种所形成的，其的非限制性的例子是在此被提出。例如，该凸块下金属821可以是由铬、镍、钯、金、银、其的合金、其的组合、其等同物、等等中的至少一种所形成的。该凸块下金属821例如可以包括Ni以及Au。再者，该凸块下金属821例如可以包括Cu、Ni及Au。该凸块下金属821也可以利用各种制程的任一种来加以形成，其的非限制性的例子是在此被提出。例如，该凸块下金属821可以利用一无电的电镀制程、电镀制程、溅镀制程、等等中的一或多种而被形成在该载体810上。该凸块下金属821例如可以避免或禁止一金属间化合物在该导电的互连结构860与该第一导电层823之间的接口处的形成，借此改善至该导电的互连结构860的连接的可靠度。注意到的是，该凸块下金属821可包括在该载体810上的多个层。例如，该凸块下金属821可包括一第一层的Ni以及一第二层的Au。
再者，该凸块下金属821接着可以被一例如是一有机层(例如，像是聚酰亚胺、苯环丁烯(BCB)、聚苯并恶唑(PBO)的聚合物、其等同物、其的组合、等等)的第一介电层822所覆盖，该第一介电层822也可被称为一钝化层。例如，该第一介电层822可被形成在该凸块下金属821以及该载体810的顶表面上。该第一介电层822可以利用旋转涂覆、喷雾涂覆、浸渍涂覆、杆涂覆、其等同物、其的组合、等等中的一或多种而被形成，但是本揭露内容的范畴并不限于此。举例而言，该第一介电层822可以通过迭层一干膜来加以形成。
一开口822a(或孔)例如可被形成在该第一介电层822中，并且该凸块下金属821的一特定的区域(例如，整个顶表面、该顶表面的一部分、该顶表面的一中心区域、等等)可以透过该开口822a而被露出至外部。该开口822a可以用各种方式的任一种(例如，机械式及/或雷射剥蚀、化学蚀刻、微影、等等)来加以形成。注意到的是，该第二介电层122(或是任何在此论述的介电层)也可以是原先就形成具有开口122a，其例如是通过屏蔽、或是其它选择性的介电层形成制程。
如同在图22D中所示，在该第一导电层823(其也可被称为一重新分布层)的形成期间，该第一导电层823可被形成在该凸块下金属821以及该第一介电层822上。例如，该第一导电层823可以耦接至该凸块下金属821。在一范例的实施方式中，一第一晶种层823a(例如参见图23)是被形成在该凸块下金属821以及第一介电层822上，并且该第一导电层823是被形成在该第一晶种层823a上。该第一导电层823及/或其的形成例如可以与任何在此论述的其它导电层及/或其的形成共享任一个或是所有的特征。
该第一导电层823接着可以被一第二介电层824所覆盖。该第二介电层824也可被称为一钝化层。该第二介电层824及/或其的形成例如可以与任何在此论述的其它介电层及/或其的形成共享任一个或是所有的特征。
一开口824a(或孔)例如可被形成在该第二介电层824中，并且该第一导电层823的一特定的区域可以透过该开口824a而被露出至外部。该开口824a及/或其的形成例如可以与任何在此论述的其它介电层开口及/或其的形成共享任一个或是所有的特征。
在图22描绘的例子中，由于该导电的互连结构860是稍后经由该凸块下金属821来连接至该第一导电层823，因此相较于在以下论述的第二导电层825的线/间隔/厚度，该第一导电层823的线/间隔/厚度例如可以是被形成为较大的。然而，此揭露内容的范畴并不限于此种相对的尺寸。
如同形成一第二导电层825的图22E所展示的，该第二导电层825是被形成在该第一导电层823上及/或在该第二介电层824上。在一范例的实施方式中，一第二晶种层825a(例如参见图23)是被形成在该第二介电层824的一顶表面上、及/或在其的一延伸穿过该第二介电层824至该第一导电层823的开口(或孔)824a中(例如，在该开口824a的侧壁上)。该晶种层825a及/或其的形成例如可以与任何在此论述的晶种层及/或其的形成共享任一个或是所有的特征。该第二导电层825是接着被形成在该第二晶种层825a上。该第二导电层825及/或其的形成例如可以与任何在此论述的导电层及/或其的形成共享任一个或是所有的特征。该第二导电层825是接着被该第三介电层826所覆盖，该第三介电层826也可被称为一钝化层。该第三介电层826及/或其的形成例如可以与任何在此论述的介电层及/或其的形成共享任一个或是所有的特征。再者，一开口826a可被形成在该第三介电层826中，使得该第二导电层825的对应于该开口826a的一特定的区域被露出至外部。该开口826a及/或其的形成例如可以与任何在此论述的其它介电层开口及/或其的形成共享任一个或是所有的特征。
再者，该第二导电层825(例如，具有或是不具有一晶种层825a)以及该第三介电层826的形成可以被重复任意次数(例如，其是利用相同的材料及/或制程、或是不同的个别的材料及/或制程)。在图22E中的范例的图标是展示此种层的两种形成。就此而论，该些层是在图式中被提供类似的标签(例如，其是重复该第二导电层825以及该第三介电层826)。
如同在图22F中所示，在该微凸块垫827在该开口826a中的形成期间，该微凸块垫827是被形成在该开口826a中，因而该微凸块垫827是电连接至该第二导电层825。在一范例的实施方式中，一微凸块晶种层827a(例如参见图23)是被形成在该开口826a的内部(例如，在通过该开口826a而被露出的第二导电层825上、及/或在该开口826a的侧壁上)、及/或在该开口826a的外部(例如，在该第三介电层826的顶表面(在图23中)上)。该微凸块晶种层827a及/或其的形成例如可以与任何在此论述的其它晶种层(例如，微凸块晶种层、等等)及/或其的形成共享任一个或是所有的特征。
该微凸块垫827接着例如可被形成在该微凸块晶种层827a上。例如，在一范例的实施方式中，该微凸块晶种层827a是被插置在该第二导电层825与该微凸块垫827之间。该微凸块垫827及/或其的形成例如可以与任何在此论述的其它微凸块垫及/或其的形成共享任一个或是所有的特征。
为了在此讨论的目的，该凸块下金属821、第一介电层822、第一导电层823、第二介电层824、第二导电层825、第三介电层826以及微凸块垫827可被视为一中介件820的构件。
如同在图22G中所示，在该半导体晶粒830的附接以及利用该模制材料840的模制期间，该半导体晶粒830是电连接至该微凸块垫827，并且利用该模制材料840来加以模制。例如，该半导体晶粒830的导电的凸块831(或是其它导电的附接结构)是透过该焊料832来电连接至该微凸块垫827。该半导体晶粒830的导电的凸块831可以用各种方式的任一种来附接至该微凸块垫827，其的非限制性的例子是在此被提出。例如，该导电的凸块831可以利用各种焊料附接制程的任一种(例如，一质量回焊制程、一热压缩制程、等等)而被焊接至该微凸块垫827。同样例如的是，该导电的凸块831可以利用一导电的黏着剂、膏、等等来耦接至该微凸块垫827。该导电的凸块831及/或其的形成例如可以与任何在此论述的导电的凸块及/或其的形成共享任一个或是所有的特征。
在一范例的实施方式中，一底部填充850可被形成在该半导体晶粒830与该中介件820(例如，该第三介电层826)之间，其例如是围绕该导电的凸块831以及微凸块垫827的被曝露到该底部填充850(并且因此被其所囊封)的部分。该底部填充850及/或其的形成例如可以与任何在此论述的底部填充及/或其的形成共享任一个或是所有的特征。
在该模制(或是囊封)制程中，该半导体晶粒830及/或中介件820可利用一模制材料840(例如，一模制树脂或是其它模制材料或囊封材料)而被囊封，该模制材料840接着可加以固化。在一范例的实施方式中，该模制材料840只有覆盖该半导体晶粒830的侧表面(或是只有其的个别的部分)，因此让该半导体晶粒830的顶表面从该模制材料840被露出。在另一范例的实施方式中，该模制材料840是覆盖该半导体晶粒830的侧表面以及顶表面。该模制材料840及/或其的形成例如可以与任何在此论述的模制材料及/或其的形成共享任一个或是所有的特征。
如同在图22H中所示，在该晶圆支撑系统(WSS)1的附接期间，该晶圆支撑系统1是附接至该半导体晶粒830以及该模制材料840的顶表面。在另一范例的实施方式中，当该模制材料840是覆盖该半导体晶粒830的顶表面时，该晶圆支撑系统1是附接至该模制材料840的顶表面。该晶圆支撑系统1及/或其的附接例如可以与任何在此论述的晶圆支撑系统及/或其的附接共享任一个或是所有的特征。
如同在图22I中所示，在该载体810的移除期间，附接至该凸块下金属821以及该第一介电层822的载体810(例如，一硅晶圆)是被移除。例如，大部分或是全部的载体810可以透过一机械式研磨制程而被移除，并且接着任何其余的载体810可以透过一化学蚀刻制程而被完全地移除。该载体810的移除例如可以与任何在此论述的载体移除共享任一个或是所有的特征。在一范例的实施方式中，在该载体810的移除之后，该凸块下金属821可以透过该第一介电层822(例如，有机层)而被露出至外部，并且该凸块下金属821以及该第一介电层822的底表面可以是共面的。
如同在图22I中所示，在该导电的互连结构860的连接期间，该导电的互连结构860(或是多个导电的互连结构860)是连接至该凸块下金属821。例如，该导电的互连结构860是经由该凸块下金属821来电连接至该第一导电层823。该导电的互连结构860及/或其的形成例如可以与任何在此论述的其它互连结构及/或其的形成共享任一个或是所有的特征。
如同在图22J中所示，在该晶圆支撑系统1的分开期间，该晶圆支撑系统1是和该半导体晶粒830及/或该模制材料840分开。该晶圆支撑系统1的分开例如可以与任何在此论述的晶圆支撑系统的分开共享任一个或是所有的特征。
在完成的范例的半导体装置800中，该半导体晶粒830的顶表面例如可以透过该模制材料840的顶表面而被露出至外部。例如，该半导体晶粒830的顶表面以及该模制材料840的顶表面可以是共面的。在另一范例的实施方式中，该模制材料840可以覆盖该半导体晶粒830的顶表面。
如上所述，根据本揭露内容的各种特点的范例的半导体装置800可以通过在一载体上用一种堆积或堆栈的方式来形成该中介件；电连接该半导体晶粒至该中介件；利用模制材料来模制该半导体晶粒；移除该载体；以及在该中介件上形成该导电的互连结构来加以完成。因此，在该半导体装置800中，在该第一导电层与该凸块下金属之间的失准是被降低或是消除。此外，在该范例的半导体装置800中，该凸块下金属是先被形成，并且该导电层、介电层以及微凸块是接着被形成，借此简化该半导体装置800的整体制程。
参照图23，此种图是展示描绘根据本揭露内容的各种特点的一种半导体装置801的横截面图。
如同在图23中所示，该范例的半导体装置801可包括一中介件820、一半导体晶粒830、一模制材料841、一底部填充850、以及一导电的互连结构860。该半导体装置801例如可以与在图22A-22J中所示的范例的半导体装置800及/或任何其它在此提出的半导体装置共享任一个或是所有的特点。
该中介件820例如可以包括一凸块下金属821；一第一介电层822；一在该凸块下金属821以及该第一介电层822(例如，一有机层)之上的第一晶种层823a；一在该第一晶种层823a上的第一导电层823；一覆盖该第一导电层823的第二介电层824；一在该第一导电层823上的第二晶种层825a；一在该第二晶种层825a上的第二导电层825；以及一覆盖该第二导电层825的第三介电层826。该第一导电层823的线/间隔/厚度例如可以是大于该第二导电层825的线/间隔/厚度。再者，该中介件820或是一般分组的层例如可以包括一微凸块晶种层827a，其是延伸到该第三介电层826中及/或穿过该第三介电层826(例如，经由一被形成于其中的开口)以及在该第二导电层825上；以及一在该微凸块晶种层827a上的微凸块垫827。在一范例的实施方式中，该微凸块晶种层827a以及该第二导电层825是直接且电性连接至彼此。
该导电的凸块831是在该半导体晶粒830上，并且该导电的凸块831是透过该焊料832来电连接至该微凸块垫827。该底部填充850是在该半导体晶粒830与该中介件820(例如，该第三介电层826)之间，并且该模制材料841是围绕该半导体晶粒830以及该底部填充850的侧边以及顶表面。
该导电的互连结构860例如可以连接至该凸块下金属821，并且也可以被安装在一如同在此论述的基板之上。
总之，此揭露内容的各种特点是提供一种用于制造一半导体装置的方法，其例如是包括提供一不具有直通硅晶穿孔的中介件。此揭露内容的各种特点也提供一种半导体装置，其例如是包括一不具有直通硅晶穿孔的中介件。尽管先前的内容已经参考某些特点及例子来加以叙述，但是将会被熟习此项技术者理解到可以做成各种的改变，并且等同物可加以取代，而不脱离本揭露内容的范畴。此外，可以做成许多修改以将一特定的情况或材料调适至本揭露内容的教示，而不脱离其范畴。因此，所欲的是本揭露内容不受限于所揭露的特定的例子，而是本揭露内容将会包含落入所附的权利要求书的范畴内的所有的例子。

Claims (6)

1.一种制造半导体封装的方法，该方法包括：
提供载体，该载体包括面向第一方向的第一载体侧边；
在该第一载体侧边上形成第一中介件结构，其是至少部分通过在该第一方向上在该第一载体侧边上依序形成该第一中介件结构的第一复数层，该第一中介件结构包括：
第一中介件介电层；以及
第一中介件导电层，其包括第一重新分布层，其中该第一中介件结构包括面向该第一方向的第一中介件侧边和面向与该第一方向相对的第二方向的第二中介件侧边；
附接半导体晶粒至该第一中介件结构的该第一中介件侧边；
在形成该第一中介件结构之后，从该第一中介件结构的该第二中介件侧边移除该载体；以及
在从该第一中介件结构的该第二中介件侧边移除该载体之后，在该第一中介件结构的该第二中介件侧边上形成第二中介件结构，其是至少部分通过在该第二方向上在该第一中介件结构的该第二中介件侧边上依序形成该第二中介件结构的第二复数层，该第二复数层包括：
第二中介件介电层；
第二中介件导电层，其包括第二重新分布层；以及
凸块下金属化结构，其在该第二重新分布层上和在该第二中介件介电层上。
2.如权利要求1的方法，其中形成该第一中介件结构在该第一载体侧边上包括直接在该第一载体侧边上形成该第一中介件结构。
3.如权利要求1的方法，其中：
提供该载体包括提供具有第一介电层的该载体；以及
形成该第一中介件结构包括在该第一介电层上形成该第一中介件结构，
该方法进一步包括，在移除该载体之后形成导电通孔，该导电通孔接触该第一重新分布层、延伸穿过该第一介电层并且接触该第二重新分布层，其中该第一介电层横向地围绕该导电通孔但不横向地围绕任何重新分布层。
4.如权利要求1的方法，其中该形成第一中介件结构是在该附接半导体晶粒之前执行，且该形成第二中介件结构是在该附接半导体晶粒之后执行。
5.如权利要求1的方法，其中：
形成该第一中介件结构包括形成该第一重新分布层的第一晶种层；以及
形成该第二中介件结构包括形成该第二重新分布层的第二晶种层，该第二晶种层直接地在该第一晶种层上。
6.如权利要求1的方法，其中该中介件结构是无直通硅晶穿孔的。
CN201680000787.9A 2015-03-18 2016-03-17 半导体装置和其制造方法 Active CN106170857B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210587193.XA CN114999944A (zh) 2015-03-18 2016-03-17 半导体装置和其制造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020150037481A KR101731700B1 (ko) 2015-03-18 2015-03-18 반도체 디바이스 및 그 제조 방법
KR10-2015-0037481 2015-03-18
US15/041,649 US10008393B2 (en) 2015-03-18 2016-02-11 Semiconductor device and manufacturing method thereof
US15/041,649 2016-02-11
PCT/US2016/022746 WO2016149441A1 (en) 2015-03-18 2016-03-17 Semiconductor device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210587193.XA Division CN114999944A (zh) 2015-03-18 2016-03-17 半导体装置和其制造方法

Publications (2)

Publication Number Publication Date
CN106170857A CN106170857A (zh) 2016-11-30
CN106170857B true CN106170857B (zh) 2022-05-31

Family

ID=56925244

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210587193.XA Pending CN114999944A (zh) 2015-03-18 2016-03-17 半导体装置和其制造方法
CN201680000787.9A Active CN106170857B (zh) 2015-03-18 2016-03-17 半导体装置和其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210587193.XA Pending CN114999944A (zh) 2015-03-18 2016-03-17 半导体装置和其制造方法

Country Status (4)

Country Link
US (4) US10008393B2 (zh)
KR (1) KR101731700B1 (zh)
CN (2) CN114999944A (zh)
TW (4) TW202333244A (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101676916B1 (ko) 2014-08-20 2016-11-16 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US20170287838A1 (en) 2016-04-02 2017-10-05 Intel Corporation Electrical interconnect bridge
US20170338128A1 (en) * 2016-05-17 2017-11-23 Powertech Technology Inc. Manufacturing method of package structure
KR20170143129A (ko) * 2016-06-20 2017-12-29 삼성디스플레이 주식회사 전자 장치 및 이의 제조 방법
US10141198B2 (en) * 2016-07-08 2018-11-27 Dyi-chung Hu Electronic package and manufacturing method thereof
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US9865570B1 (en) 2017-02-14 2018-01-09 Globalfoundries Inc. Integrated circuit package with thermally conductive pillar
US10037949B1 (en) * 2017-03-02 2018-07-31 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US10177011B2 (en) * 2017-04-13 2019-01-08 Powertech Technology Inc. Chip packaging method by using a temporary carrier for flattening a multi-layer structure
TWI699840B (zh) * 2017-10-23 2020-07-21 美商應用材料股份有限公司 形成扇出互連結構與互連結構的方法
CN109727944B (zh) * 2017-10-31 2021-02-05 长鑫存储技术有限公司 一种集成封装半导体器件
KR102055595B1 (ko) * 2017-12-15 2019-12-16 삼성전자주식회사 반도체 패키지
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
JP7100980B2 (ja) 2018-01-22 2022-07-14 ローム株式会社 Ｌｅｄパッケージ
KR102450570B1 (ko) 2018-10-02 2022-10-07 삼성전자주식회사 반도체 패키지
KR102530322B1 (ko) 2018-12-18 2023-05-10 삼성전자주식회사 반도체 패키지
KR102208065B1 (ko) * 2019-01-04 2021-01-27 주식회사 프로텍 플립칩 레이저 본딩 시스템
KR20200113069A (ko) * 2019-03-20 2020-10-06 삼성전자주식회사 반도체 소자 제조 방법
DE102019107760A1 (de) * 2019-03-26 2020-10-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer verbindungsstruktur und halbleiterbauelement
DE102019115369A1 (de) * 2019-06-06 2020-12-10 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-flip-chip-package
US10770424B1 (en) * 2019-08-13 2020-09-08 Nanya Technology Corporation Semiconductor structure and method of manufacturing thereof
KR20210028398A (ko) 2019-09-04 2021-03-12 삼성전자주식회사 재배선 패턴을 가지는 집적회로 소자
US11721603B2 (en) 2020-10-15 2023-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan out method utilizing a filler-free insulating material
US11784114B2 (en) * 2020-12-08 2023-10-10 Texas Instruments Incorporated Plated metal layer in power packages
TWI799238B (zh) * 2022-04-22 2023-04-11 宏齊科技股份有限公司 封裝方法及封裝結構
TWI825823B (zh) * 2022-05-17 2023-12-11 南亞科技股份有限公司 具有氟捕捉層之半導體元件結構的製備方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243999A (ja) * 2004-02-27 2005-09-08 Ngk Spark Plug Co Ltd 配線基板の製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2199462C (en) 1996-03-14 2006-01-03 Charles J. Winslow Method and instrumentation for implant insertion
SG106054A1 (en) 2001-04-17 2004-09-30 Micron Technology Inc Method and apparatus for package reduction in stacked chip and board assemblies
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
EP1527480A2 (en) 2002-08-09 2005-05-04 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US9460951B2 (en) * 2007-12-03 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of wafer level package integration
JP5577760B2 (ja) 2009-03-09 2014-08-27 新光電気工業株式会社 パッケージ基板および半導体装置の製造方法
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8008121B2 (en) 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
US9385095B2 (en) 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
KR101121827B1 (ko) 2010-04-13 2012-03-21 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US8581418B2 (en) * 2010-07-21 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die stacking using bumps with different sizes
JP2012069734A (ja) * 2010-09-24 2012-04-05 Toshiba Corp 半導体装置の製造方法
US9224647B2 (en) 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
KR101767108B1 (ko) * 2010-12-15 2017-08-11 삼성전자주식회사 하이브리드 기판을 구비하는 반도체 패키지 및 그 제조방법
JP6028449B2 (ja) * 2011-10-05 2016-11-16 富士通株式会社 半導体装置、電子装置、半導体装置の製造方法
US8686570B2 (en) 2012-01-20 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-dimensional integrated circuit structures and methods of forming the same
US8741691B2 (en) 2012-04-20 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating three dimensional integrated circuit
US20130337648A1 (en) 2012-06-14 2013-12-19 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity
US8618648B1 (en) 2012-07-12 2013-12-31 Xilinx, Inc. Methods for flip chip stacking
US8872326B2 (en) 2012-08-29 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional (3D) fan-out packaging mechanisms
US9209156B2 (en) 2012-09-28 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuits stacking approach
KR101419601B1 (ko) 2012-11-20 2014-07-16 앰코 테크놀로지 코리아 주식회사 Emc 웨이퍼 서포트 시스템을 이용한 반도체 디바이스 및 이의 제조방법
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US8946884B2 (en) * 2013-03-08 2015-02-03 Xilinx, Inc. Substrate-less interposer technology for a stacked silicon interconnect technology (SSIT) product
US8951838B2 (en) * 2013-03-14 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Low cost and ultra-thin chip on wafer on substrate (CoWoS) formation
US8941244B1 (en) * 2013-07-03 2015-01-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9159678B2 (en) * 2013-11-18 2015-10-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9524942B2 (en) * 2013-12-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-substrate packaging on carrier
US9793243B2 (en) * 2014-08-13 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Buffer layer(s) on a stacked structure having a via
KR101676916B1 (ko) * 2014-08-20 2016-11-16 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US9502321B2 (en) * 2014-10-24 2016-11-22 Dyi-chung Hu Thin film RDL for IC package
US9818684B2 (en) * 2016-03-10 2017-11-14 Amkor Technology, Inc. Electronic device with a plurality of redistribution structures having different respective sizes
US10032756B2 (en) * 2015-05-21 2018-07-24 Mediatek Inc. Semiconductor package assembly with facing active surfaces of first and second semiconductor die and method for forming the same
US10103125B2 (en) * 2016-11-28 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243999A (ja) * 2004-02-27 2005-09-08 Ngk Spark Plug Co Ltd 配線基板の製造方法

Also Published As

Publication number Publication date
US10553451B2 (en) 2020-02-04
TWI735431B (zh) 2021-08-11
US11948808B2 (en) 2024-04-02
US20180308712A1 (en) 2018-10-25
TW202141697A (zh) 2021-11-01
US11195726B2 (en) 2021-12-07
KR20160112210A (ko) 2016-09-28
US10008393B2 (en) 2018-06-26
US20200321222A1 (en) 2020-10-08
US20160276174A1 (en) 2016-09-22
KR101731700B1 (ko) 2017-04-28
TWI797053B (zh) 2023-03-21
CN114999944A (zh) 2022-09-02
TW201701406A (zh) 2017-01-01
TWI784632B (zh) 2022-11-21
TW202333244A (zh) 2023-08-16
TW202305958A (zh) 2023-02-01
CN106170857A (zh) 2016-11-30
US20220165582A1 (en) 2022-05-26

Similar Documents

Publication Publication Date Title
CN106170857B (zh) 半导体装置和其制造方法
US11942581B2 (en) Semiconductor device with transmissive layer and manufacturing method thereof
KR102024472B1 (ko) 반도체 디바이스 및 그 제조 방법
CN108630676B (zh) 半导体封装件及其形成方法
CN109786267B (zh) 半导体封装件和方法
TWI606523B (zh) 形成低輪廓的嵌入式晶圓級球柵陣列模製的雷射封裝之半導體裝置及方法
TWI567866B (zh) 半導體元件以及使用提供結構支撐之封膠劑來形成具有直通矽晶穿孔的互連結構之方法
CN109786350B (zh) 半导体封装件和方法
TWI570820B (zh) 半導體元件和在晶粒及互連結構之間形成應力減輕層之方法
US20130161833A1 (en) Semiconductor Device and Method of Forming Extended Semiconductor Device with Fan-Out Interconnect Structure to Reduce Complexity of Substrate
CN106449611B (zh) 半导体装置
KR101815785B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI839972B (zh) 半導體裝置及其製造方法
WO2016149441A1 (en) Semiconductor device and manufacturing method thereof
KR101815784B1 (ko) 반도체 디바이스 및 그 제조 방법
CN115274469A (zh) 集成扇出封装件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant