CN109727944B - 一种集成封装半导体器件 - Google Patents

一种集成封装半导体器件 Download PDF

Info

Publication number
CN109727944B
CN109727944B CN201711049618.7A CN201711049618A CN109727944B CN 109727944 B CN109727944 B CN 109727944B CN 201711049618 A CN201711049618 A CN 201711049618A CN 109727944 B CN109727944 B CN 109727944B
Authority
CN
China
Prior art keywords
substrate
semiconductor device
chamfer
signal transfer
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711049618.7A
Other languages
English (en)
Other versions
CN109727944A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201711049618.7A priority Critical patent/CN109727944B/zh
Publication of CN109727944A publication Critical patent/CN109727944A/zh
Application granted granted Critical
Publication of CN109727944B publication Critical patent/CN109727944B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种集成封装半导体器件，包括：讯号转接基板，讯号转接基板底部表面的周边设置有倒角；封装基板，封装基板的上表面承载讯号转接基板；芯片，讯号转接基板的上表面承载芯片；第一填充胶，第一填充胶填充于封装基板与讯号转接基板之间，其中，讯号转接基板相对于封装基板的热膨胀系数差异大于讯号转接基板相对于芯片的热膨胀系数差异。讯号转接基板底部表面的周边设置倒角，即将容易集中应力的尖锐的直角进行切割或者打磨形成倒角，目的是将应力进行分散，避免由于应力太大导致填充的第一填充胶产生裂痕，提高集成封装半导体器件的良率。

Description

一种集成封装半导体器件
技术领域
本发明涉及半导体封装技术领域，特别涉及一种集成封装半导体器件。
背景技术
SIP(System In a Package)是将多种功能芯片，例如处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能的封装工艺。SIP是采用不同芯片进行并排或叠加的封装方式，其封装基板上的走线比较宽，很容易导致布线拥塞，因此，对可实现的芯片类型以及芯片连接数量有很大的限制，由此出现了2.5D封装工艺。
在2.5D或者3D封装中，设置讯号转接基板的目的是通过热膨胀系数匹配的讯号转接基板减低芯片与封装基板之间的接口应力，然而，当热应力较高时，讯号转接基板与封装基板之间的热膨胀系数并不匹配，由此产生的较高的热应力导致从讯号转接基板的底部边缘或角落延伸到封装基板产生裂纹，导致封装基板微量破碎或断裂。
因此，如何缓解热应力沿转接基板的底部边缘或角落的破坏作用，进而避免封装基板微量破碎或断裂的风险，是本领域技术人员急需要解决的技术问题。
在背景技术中公开的上述信息仅用于加强对本发明的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。
发明内容
有鉴于此，本发明实施例希望提供一种集成封装半导体器件，以至少解决现有技术中存在的技术问题。
本发明实施例的技术方案是这样实现的，根据本发明的一个实施例，提供了一种集成封装半导体器件，包括：
讯号转接基板，所述讯号转接基板底部表面的周边设置有倒角；
封装基板，所述封装基板的上表面承载所述讯号转接基板；
芯片，所述讯号转接基板的上表面承载所述芯片；
第一填充胶，填充于所述封装基板与所述讯号转接基板之间；
其中，所述讯号转接基板相对于所述封装基板的热膨胀系数差异大于所述讯号转接基板相对于所述芯片的热膨胀系数差异。
优选的，在上述集成封装半导体器件中，所述倒角为单平面倒角。
优选的，在上述集成封装半导体器件中，所述倒角为多平面倒角。
优选的，在上述集成封装半导体器件中，所述倒角为圆弧倒角。
优选的，在上述集成封装半导体器件中，所述讯号转接基板包括硅中介层，以及设置于所述硅中介层上表面的上表面金属层和设置于所述硅中介层下表面的下表面金属层，所述上表面金属层表面分布有第一焊盘阵列，所述下表面金属层表面分布有第一凸块阵列。
优选的，在上述集成封装半导体器件中，所述讯号转接基板中贯穿有导电穿孔，所述导电穿孔的一端与对应的所述第一凸块阵列连接，另一端与所述第一焊盘阵列连接。
优选的，在上述集成封装半导体器件中，所述讯号转接基板还包括重布线层，所述重布线层的上表面分布有第二焊盘阵列，所述第二焊盘阵列与对应的所述第一焊盘阵列电连接且具有较小的焊盘间隔。
优选的，在上述集成封装半导体器件中，所述讯号转接基板经所述第一凸块阵列与所述封装基板上表面的承接焊盘阵列连接，所述讯号转接基板经由所述第一焊盘阵列与所述芯片下表面的第二凸块阵列连接。
优选的，在上述集成封装半导体器件中，在所述讯号转接基板顶部与所述芯片底部之间填充有第二填充胶。
优选的，在上述集成封装半导体器件中，在所述封装基板顶部上形成有模塑封体，以至少密封所述讯号转接基板的侧面和所述芯片的侧面。
优选的，在上述集成封装半导体器件中，所述第一填充胶、所述第二填充胶以及所述模塑封体包括环氧树脂以及分布于所述环氧树脂中的填充颗粒，所述第一填充胶和所述第二填充胶的任一中的填充颗粒的含量大于或者等于所述模塑封体中的填充颗粒的含量。
优选的，在上述集成封装半导体器件中，所述填充颗粒的材质包括二氧化硅或者氧化铝。
优选的，在上述集成封装半导体器件中，所述第一填充胶更延伸到所述讯号转接基板的侧面，以包覆所述讯号转接基板的所述倒角。
本发明由于采用以上技术方案，其具有以下优点：讯号转接基板底部表面的周边设置倒角，即将容易集中应力的尖锐的直角进行切割或者打磨形成倒角，目的是将应力进行分散，避免由于应力太大导致填充的第一填充胶产生裂痕，提高集成封装半导体器件的良率。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。
图1为本发明实施例提供的一种集成封装半导体器件侧剖面图。
图2为本发明实施例提供的一种集成封装半导体器件俯视图。
图3为本发明实施例提供的一种讯号转接基板底部倒角加工示意图。
图4为本发明实施例提供的一种集成封装半导体器件中讯号转接基板局部示意图。
图5为本发明实施例提供的一种集成封装半导体器件的讯号转接基板局部示意图。
图6为本发明实施例提供的一种集成封装半导体器件的讯号转接基板局部示意图。
附图标记：
10封装基板；11锡球阵列；12承接焊盘阵列；
20讯号转接基板；
21导电穿孔；22第一焊盘阵列；24第一凸块阵列；
23倒角；
23A单平面倒角；23B多平面倒角；23C圆弧倒角；
25第二焊盘阵列；26硅中介层；
30芯片；
31图形处理器；32堆栈存储器；33第二凸块阵列；
40重布线层；51第二填充胶；52第一填充胶；
70模塑封体。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
在一种具体的实施方式中，提供了一种集成封装半导体器件，如图1所示，包括：
讯号转接基板20，讯号转接基板20底部表面的周边设置有倒角23；
封装基板10，封装基板10的上表面承载讯号转接基板20；
芯片30，讯号转接基板20的上表面承载芯片30；
第一填充胶52，填充于封装基板10与讯号转接基板20之间；
其中，讯号转接基板20相对于封装基板10的热膨胀系数差异大于讯号转接基板20相对于芯片30的热膨胀系数差异。
在本实施方式中，如图1所示，在讯号转接基板20底部的四周的直角进行倒角处理，具体方法如图3所示，利用旋转切割刀25或者其它工具将容易集中应力的尖锐的直角进行切割或者打磨。由于在塑封过程中，讯号转接基板20容易在外界应力的作用下与封装基板10产生位移，导致讯号转接基板20与封装基板10之间的连接断开，因此，在封装基板10的顶部和讯号转接基板20的底部之间的填充有用于加强固定讯号转接基板20的第一填充胶52。讯号转接基板20的倒角23将应力进行分散，避免由于应力太大导致填充好的第一填充胶52产生裂痕，提高集成封装半导体器件的良率。
需要指出的是，对讯号转接基板20底部四周的直角进行倒角处理的方式可以有多种，例如锥切、斜切、多齿切削、磨圆处理等，处理后的倒角23可以为单平面、多平面或者圆弧状等，本发明的实施例包括但不限于上述几种处理方式以及处理后倒角23的形状。
进一步，在上述集成封装半导体器件中，倒角23为单平面倒角23A。
如图4所示，在本实施方式中，形成单平面倒角23A的切割方式可以为锥切或者斜切，使得直角经过切割后形成与封装基板10具有夹角的斜面，有效分散应力，避免了因应力太大导致的填充好的第一填充胶52产生裂痕，提高集成封装半导体器件的良率。当然，单平面倒角23A的切割方式还可以为其它切割方式，在此不做具体限定，均在本发明保护范围内。
进一步，在上述集成封装半导体器件中，所述倒角23为多平面倒角23B。
如图5所示，在本实施方式中，形成多平面倒角23B的切割方式可以为多齿切削，使得直角经过切削后形成多个相互连接的斜面，有效分散应力，避免了因应力太大导致的填充好的第一填充胶52产生裂痕，提高集成封装半导体器件的良率。当然，多平面倒角23B的切削方式还可以为其它切削方式，在此不做具体限定，均在本发明保护范围内。
进一步的，在上述集成封装半导体器件中，倒角23为圆弧倒角23C。
如图6所示，在本实施方式中，形成圆弧倒角23C的磨圆方式可以为激光磨圆，激光磨圆可以将直角打磨成为圆弧，有效分散应力，避免了因应力太大导致的填充好的第一填充胶52产生裂痕，提高集成封装半导体器件的良率。当然，圆弧倒角23C的磨圆方式还可以为其它磨圆方式，在此不做具体限定，均在本发明保护范围内。
在上述集成封装半导体器件的基础上，讯号转接基板20包括硅中介层26，以及设置于硅中介层26上表面的上表面金属层和设置于硅中介层26下表面的下表面金属层，上表面金属层表面分布有第一焊盘阵列22，下表面金属层表面分布有第一凸块阵列24。
在上述集成封装半导体器件的基础上，讯号转接基板20中贯穿有导电穿孔21，导电穿孔21的一端与对应的第一凸块阵列24连接，另一端与第一焊盘阵列22连接。
在上述集成封装半导体器件的基础上，讯号转接基板20还包括重布线层40，重布线层40的上表面分布有第二焊盘阵列25，第二焊盘阵列25与对应的第一焊盘阵列22电连接且具有较小的焊盘间隔。
在上述集成封装半导体器件的基础上，讯号转接基板20经第一凸块阵列24与封装基板10上表面的承接焊盘阵列12连接，讯号转接基板20经由第一焊盘阵列22与芯片30下表面的第二凸块阵列33连接。
其中，芯片30中的其中一个是图形处理器31(GPU，Graphics Processing Unit)或者加速处理器(APU，Accelerated Processing Units)，另一个是堆栈存储器32。当然，芯片30的种类包括但不限于上述两种，还可以为其它类型的芯片，均在保护范围内。
在上述集成封装半导体器件的基础上，在讯号转接基板20顶部与芯片30底部之间填充有第二填充胶51。
其中，芯片30容易在外界应力的作用下与讯号转接基板20产生位移，导致讯号转接基板20与芯片30之间的连接断开，增加的第二填充胶51用于加强固定讯号转接基板20与芯片30的连接。
在上述集成封装半导体器件的基础上，在封装基板10顶部上形成有模塑封体70，以至少密封讯号转接基板20的侧面和芯片30的侧面。
其中，填充有复合成型的环氧树脂的模塑封体70，将整个集成封装半导体器件进行封装，保护集成封装半导体器件不受外力影响，同时避免水汽进入集成封装半导体器件。
在上述集成封装半导体器件的基础上，第一填充胶52、第二填充胶51以及模塑封体70包括环氧树脂以及分布于环氧树脂中的填充颗粒，第一填充胶52和第二填充胶51的任一中的填充颗粒的含量大于或者等于模塑封体70中的填充颗粒的含量。
其中，填充颗粒用于加强填充胶的凝聚力，一定含量的填充颗粒加强了第一填充胶52、第二填充胶51以及模塑封体70的支撑作用，模塑封体70中的填充颗粒的含量大于或者等于第一填充胶52中的填充颗粒的含量，例如，第一填充胶52中的填充颗粒的含量60％～70％，第二底部填充胶51中的填充颗粒的含量60％～70％，模塑封体70中的填充颗粒的含量60％～80％。防止外界应力对集成封装半导体器件的破坏，同时防止水汽进入器件中。
需要指出的是，第一填充胶52、第二填充胶51以及模塑封体70中的填充颗粒的含量包括但不限于上述范围，根据需要进行适应性调整，均在保护范围内。
进一步的，填充颗粒的材质包括二氧化硅或者氧化铝。
其中，二氧化硅颗粒或者氧化铝颗粒能够起到更好的凝固胶体的作用，第一填充胶52、第二填充胶51以及模塑封体70中可以只包括二氧化硅颗粒，或者只包括氧化铝颗粒，还可以包括二氧化硅颗粒和氧化铝颗粒的混合颗粒，本实施例包括但不限于上述几种情况，填充颗粒的种类还可以是其它类型，均在保护范围内。
在上述集成封装半导体器件的基础上，第一填充胶52更延伸到讯号转接基板20的侧面，以包覆讯号转接基板20的倒角23。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种集成封装半导体器件，其特征在于，包括：
讯号转接基板，所述讯号转接基板底部表面的周边设置有倒角；
封装基板，所述封装基板的上表面承载所述讯号转接基板；
芯片，所述讯号转接基板的上表面承载所述芯片；
第一填充胶，填充于所述封装基板与所述讯号转接基板之间，所述第一填充胶延伸到所述讯号转接基板的侧面，以包覆所述讯号转接基板的倒角；
在所述讯号转接基板顶部与所述芯片底部之间填充有第二填充胶；
在所述封装基板顶部上形成有模塑封体，以至少密封所述讯号转接基板的侧面和所述芯片的侧面；
其中，所述讯号转接基板相对于所述封装基板的热膨胀系数差异大于所述讯号转接基板相对于所述芯片的热膨胀系数差异；所述第一填充胶、所述第二填充胶和所述模塑封体包括环氧树脂以及分布于所述环氧树脂中的填充颗粒，所述第一填充胶和所述第二填充胶中的填充颗粒的含量为60％～70％，所述模塑封体中的填充颗粒的含量为60％～80％，且所述模塑封体中的填充颗粒的含量大于或等于所述第一填充胶和所述第二填充胶中任一中的填充颗粒。
2.如权利要求1所述的集成封装半导体器件，其特征在于，所述倒角为单平面倒角。
3.如权利要求1所述的集成封装半导体器件，其特征在于，所述倒角为多平面倒角。
4.如权利要求1所述的集成封装半导体器件，其特征在于，所述倒角为圆弧倒角。
5.如权利要求1所述的集成封装半导体器件，其特征在于，所述讯号转接基板包括硅中介层，以及设置于所述硅中介层上表面的上表面金属层和设置于所述硅中介层下表面的下表面金属层，所述上表面金属层表面分布有第一焊盘阵列，所述下表面金属层表面分布有第一凸块阵列。
6.如权利要求5所述的集成封装半导体器件，其特征在于，所述讯号转接基板中贯穿有导电穿孔，所述导电穿孔的一端与对应的所述第一凸块阵列连接，另一端与所述第一焊盘阵列连接。
7.如权利要求5所述的集成封装半导体器件，其特征在于，所述讯号转接基板还包括重布线层，所述重布线层的上表面分布有第二焊盘阵列，所述第二焊盘阵列与对应的所述第一焊盘阵列电连接且具有较小的焊盘间隔。
8.如权利要求6所述的集成封装半导体器件，其特征在于，所述讯号转接基板经所述第一凸块阵列与所述封装基板上表面的承接焊盘阵列连接，所述讯号转接基板经由所述第一焊盘阵列与所述芯片下表面的第二凸块阵列连接。
9.如权利要求1所述的集成封装半导体器件，其特征在于，所述填充颗粒的材质包括二氧化硅或者氧化铝。
CN201711049618.7A 2017-10-31 2017-10-31 一种集成封装半导体器件 Active CN109727944B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711049618.7A CN109727944B (zh) 2017-10-31 2017-10-31 一种集成封装半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711049618.7A CN109727944B (zh) 2017-10-31 2017-10-31 一种集成封装半导体器件

Publications (2)

Publication Number Publication Date
CN109727944A CN109727944A (zh) 2019-05-07
CN109727944B true CN109727944B (zh) 2021-02-05

Family

ID=66294251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711049618.7A Active CN109727944B (zh) 2017-10-31 2017-10-31 一种集成封装半导体器件

Country Status (1)

Country Link
CN (1) CN109727944B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220199480A1 (en) * 2020-12-21 2022-06-23 Intel Corporation Microelectronic structures including bridges
KR20220140215A (ko) 2021-04-09 2022-10-18 삼성전자주식회사 반도체 패키지
CN114823549B (zh) * 2022-06-27 2022-11-11 北京升宇科技有限公司 一种纵向场效应晶体管vdmos芯片的封装结构及封装方法
CN117954416A (zh) * 2022-10-21 2024-04-30 长鑫存储技术有限公司 一种半导体封装结构及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106715580A (zh) * 2014-09-24 2017-05-24 住友电木株式会社 半导体密封用树脂组合物、半导体装置和结构体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727594B2 (en) * 2002-01-02 2004-04-27 Intel Corporation Polybenzoxazine based wafer-level underfill material
WO2008105535A1 (ja) * 2007-03-01 2008-09-04 Nec Corporation 半導体装置及びその製造方法
KR101731700B1 (ko) * 2015-03-18 2017-04-28 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
TWI669789B (zh) * 2016-04-25 2019-08-21 矽品精密工業股份有限公司 電子封裝件

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106715580A (zh) * 2014-09-24 2017-05-24 住友电木株式会社 半导体密封用树脂组合物、半导体装置和结构体

Also Published As

Publication number Publication date
CN109727944A (zh) 2019-05-07

Similar Documents

Publication Publication Date Title
CN109727944B (zh) 一种集成封装半导体器件
US10707177B2 (en) Thermal interface material having different thicknesses in packages
US10665571B2 (en) Semiconductor package
US9899337B2 (en) Semiconductor package and manufacturing method thereof
KR101538539B1 (ko) 반도체 디바이스 및 그 제조 방법
KR20150054551A (ko) 반도체 칩 및 반도체 칩을 구비하는 반도체 패키지
US11916009B2 (en) Semiconductor package and manufacturing method thereof
CN107305869B (zh) 电子封装件及基板结构
US11450580B2 (en) Semiconductor structure and method of fabricating the same
TWI753587B (zh) 封裝結構及其形成方法
US20170311445A1 (en) Electronic package and substrate structure thereof
US11990351B2 (en) Semiconductor package and manufacturing method thereof
CN114284220A (zh) 半导体封装
US8581385B2 (en) Semiconductor chip to dissipate heat, semiconductor package including the same, and stack package using the same
CN110797334B (zh) 半导体装置及其制造方法
KR102652691B1 (ko) 2개의 링 사이에 리벳팅 구조물을 갖는 반도체 패키지 및 이를 형성하는 방법
US20230075665A1 (en) Semiconductor package and method of manufacturing the same
KR101887745B1 (ko) 멀티 칩 모듈을 갖는 반도체 패키지 및 이의 제조 방법
JP2010141043A (ja) 半導体装置
US20230422521A1 (en) Stack-type semiconductor package
US8816509B2 (en) Semiconductor package including underfill layers
CN118737842A (zh) 封装结构及其形成方法
CN109103148A (zh) 一种双晶片覆晶封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant