JP2007188986A - 多層回路基板及びその製造方法 - Google Patents

多層回路基板及びその製造方法 Download PDF

Info

Publication number
JP2007188986A
JP2007188986A JP2006004378A JP2006004378A JP2007188986A JP 2007188986 A JP2007188986 A JP 2007188986A JP 2006004378 A JP2006004378 A JP 2006004378A JP 2006004378 A JP2006004378 A JP 2006004378A JP 2007188986 A JP2007188986 A JP 2007188986A
Authority
JP
Japan
Prior art keywords
circuit board
multilayer circuit
wiring pattern
core
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006004378A
Other languages
English (en)
Inventor
Kenichi Kawabata
賢一 川畑
Takaaki Morita
高章 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006004378A priority Critical patent/JP2007188986A/ja
Priority to US11/603,884 priority patent/US8188375B2/en
Priority to EP06256011A priority patent/EP1791409B1/en
Priority to AT06256011T priority patent/ATE520290T1/de
Publication of JP2007188986A publication Critical patent/JP2007188986A/ja
Priority to US12/632,948 priority patent/US8530752B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】製品の信頼性を確保しつつ多層回路基板の厚さを薄くする。
【解決手段】芯材に樹脂を含浸させてなるコア層101,102と、コア層101とコア層102との間に設けられた樹脂層111,112と、樹脂層111,112に埋め込まれた配線パターン140とを備える。コア層101,102の厚さは、いずれも100μm以下に設定されており、これにより、基板全体の厚さを十分に薄くすることが可能となる。しかも、強度の低い樹脂層111,112を堅いコア層101,102によって挟み込んでいることから、基板全体の強度が大幅に向上する。
【選択図】図1

Description

本発明は多層回路基板及びその製造方法に関し、特に、製品の信頼性を確保しつつ、基板全体の厚さを薄くすることが可能な多層回路基板及びその製造方法に関する。
内部に配線パターンが埋め込まれた多層回路基板は、通常、ガラスクロスなどの芯材に樹脂を含浸させてなる厚いコア層を有しており、これによって製造時に生じる基板の歪みや変形などが抑制されている。
しかしながら、このようなコア層を用いると、多層回路基板の厚さが厚くなってしまうため、薄型化の要求を満足できないケースも生じる。基板全体の厚さを薄くするためには、コア層を排して薄い樹脂層のみによって基板を形成する方法が考えられるが、この場合には、製造時に大きな歪みが生じてしまう。このような歪みは、内蔵する配線パターンのピッチが十分に広い場合には問題とならないが、内蔵する配線パターンのピッチが狭い場合には、接続不良の原因となってしまう。
このため、コア層を排除した基板内にピッチの狭い配線パターンを内蔵するためには、基板の歪みや変形を抑制すべく、支持基板に固定した状態で製造プロセスを進める必要がある。このような手法は、特許文献1及び2に開示されている。
特開2005−150417号公報 特開2005−243999号公報
しかしながら、コア層を排除した多層回路基板は強度が低く、クラックが入りやすいという欠点を有している。このように、従来は、製品の信頼性を確保しつつ基板全体の厚さを薄くすることは非常に困難であった。本発明は、このような問題を解決すべくなされたものであって、製品の信頼性を確保しつつ、基板全体の厚さを薄くすることが可能な多層回路基板及びその製造方法を提供することを目的とする。
本発明による多層回路基板は、芯材に樹脂を含浸させてなる第1及び第2のコア層と、前記第1のコア層と前記第2のコア層との間に設けられた少なくとも1層の樹脂層と、前記樹脂層に埋め込まれた配線パターンとを備え、前記第1及び第2のコア層の厚さがいずれも100μm以下であることを特徴とする。
本発明によれば、2つのコア層の厚さをいずれも100μm以下に設定していることから、基板全体の厚さを十分に薄くすることが可能となる。しかも、強度の低い樹脂層を堅いコア層によって挟み込んでいることから、基板全体の強度が大幅に向上する。通常、芯材に樹脂を含浸させてなるコア層は、製造時に生じる変形がほとんどないが、本発明のように100μm以下まで薄くすると、堅いコア層であっても無視できない変形が生じる。このような変形は、第1のコア層や第2のコア層を支持基板上に固定した状態で作製することにより防止することができる。
また、本発明による多層回路基板の製造方法は、芯材に樹脂を含浸させてなる第1のコア層を第1の支持基板上に固定する第1の工程と、前記第1のコア基板上に、配線パターンが埋め込まれた少なくとも1層の樹脂層を形成する第2の工程と、芯材に樹脂を含浸させてなる第2のコア層を前記樹脂層上に形成する第3の工程とを備えることを特徴とする。
本発明によれば、第1のコア層を第1の支持基板上に固定した状態で、その後の工程を進めていることから、第1のコア層の厚さが100μm以下と非常に薄い場合であっても、ウエット工程のように変形の生じやすい工程におけるコア層の変形を防止することができる。尚、2つのコア層によって樹脂層を挟み込む構造の場合、各コア層の厚みが100μm超であれば、製造時に生じる変形が配線パターンのピッチと比較して十分に少ないため、支持基板を用いた固定を行う必要性は少ない。しかしながら、コア層の厚さが100μm以下であると、製造時に生じる変形が配線パターンのピッチからみて無視できないレベルとなるため、支持基板を用いた固定を行う意義は極めて大きい。
第1の支持基板と第1のコア層は、第1の熱剥離シートによって固定されていることが好ましい。これによれば、両者を簡単に剥離することが可能となる。
また、本発明による多層回路基板の製造方法は、第1のコア層に貫通孔を形成する第4の工程をさらに備えることが好ましい。この場合、第4の工程は、第1の支持基板を剥離した後に行っても構わないし、第2の工程の前に行っても構わない。さらに、第3の工程を行った後、第2のコア層に貫通孔を形成する第5の工程をさらに備えることもまたが好ましい。
また、本発明による多層回路基板の製造方法は、第1のコア層から第1の支持基板を剥離する前に、第2のコア層を第2の支持基板によって固定する第6の工程をさらに備えることが好ましい。これによれば、より多くの工程でコア層が支持基板に固定されることになるため、より効果的に変形を防止することが可能となる。
第2の支持基板と第2のコア層は、第2の熱剥離シートによって固定されていることが好ましく、第2の熱剥離シートの剥離温度は、第1の熱剥離シートの剥離温度よりも高いことが好ましい。これによれば、第1の熱剥離シートと第2の熱剥離シートを選択的に剥離することが可能となる。
このように、本発明によれば、強度の弱い樹脂層を強度の強いコア層によってサンドイッチしていることから、コア層の厚さを十分に薄く設定することにより、薄さと強度を両立させることができる。つまり、製品の信頼性を確保しつつ基板全体の厚さを薄くすることが可能となる。
しかも、製造時にはコア層を支持基板に固定していることから、コア層の厚さを十分に薄く設定したとしても、歪みなどの発生を効果的に防止することができる。このため、基板全体の厚さを薄くしつつ、微細な配線パターンを内蔵することが可能となる。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図1は本発明の好ましい実施形態による多層回路基板100の構造を示す略断面図である。
図1に示すように、本実施形態による多層回路基板100は、最外層に位置するコア層101,102と、コア層101とコア層102との間に設けられた樹脂層111,112と、配線パターン130,140,150,160,170と、貫通電極181〜186とを備えて構成されている。このうち、配線パターン130はコア層101と樹脂層111との間に埋め込まれており、配線パターン140は樹脂層111と樹脂層112との間に埋め込まれており、配線パターン150は樹脂層112とコア層102との間に埋め込まれている。また、配線パターン160はコア層101の表面に形成されており、配線パターン170はコア層102の表面に形成されている。図1には示されていないが、最外層の配線パターン160,170の少なくとも一方には、コンデンサ等の受動部品を搭載することができる。
図1に示すように、貫通電極181は配線パターン140と配線パターン150とを接続する電極であり、貫通電極182は配線パターン130と配線パターン150とを接続する電極である。また、貫通電極183は配線パターン150と配線パターン170とを接続する電極であり、貫通電極184は配線パターン140と配線パターン170とを接続する電極である。さらに、貫通電極185は配線パターン130と配線パターン160とを接続する電極であり、貫通電極186は配線パターン140と配線パターン160とを接続する電極である。このように、本実施形態による多層回路基板100では、深さの異なる複数の貫通電極が混在している。
また、配線パターン150,160,170の下部には、金属マスク151,161,171がそれぞれ残存している。これら金属マスク151,161,171は、後述する貫通電極181〜186の形成に使用したマスクの残存部分である。
樹脂層111,112の材料としては、リフロー耐久性を有する材料であれば熱硬化性、熱可塑性樹脂を問わず用いることができる。具体的には、エポキシ樹脂、ビスマレイミド−トリアジン樹脂(BTレジン)、フェノール樹脂、ビニルベンジル樹脂、ポリフェニレンエーテル(ポリフェニレンエーテルオキサイド)樹脂(PPE,PPO)、シアネート樹脂、ベンゾオキサジン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアリレート樹脂、ポリエーテルエーテルケトン樹脂などを選択することができる。また、上記樹脂にフィラーを含有させた材料を用いてもよい。
また、コア層101,102は、いずれもガラスクロス、ケブラー、液晶ポリマーなどの樹脂クロス、アラミド、芳香族ポリエステルなどの不織布、フッ素樹脂などの多孔質シート等からなる芯材に、熱硬化性樹脂や熱可塑性樹脂等を含浸させた構成を有している。このため、樹脂層111,112に比べて強度が非常に強い。本発明では、コア層101,102の厚さがいずれも100μm以下、好ましくは60μm以下と通常用いられるコア層と比べて非常に薄く設定されている。しかしながら、本実施形態では、コア層101,102を多層回路基板100の最外層に位置させ、これらの間に強度の弱い樹脂層111,112をサンドイッチしていることから、全体の厚さを十分に薄くしつつ、高い強度を確保することができる。
通常、芯材に樹脂を含浸させてなるコア層は、製造時において歪みがほとんど発生しないことから、これを支持基板として用い、その上面及び下面に樹脂からなるビルドアップ層を形成することにより多層回路基板が作製される。しかしながら、本実施形態では、コア層101,102の厚さを100μm以下に薄型化していることから、芯材を含まない一般的な樹脂層と同様、製造時において無視できない歪みが発生してしまう。このような歪みを防止するため、本実施形態では、コア基板とは別に支持基板を用意し、この支持基板上にコア基板を固定した状態で製造プロセスが進められる。
次に、図1に示す多層回路基板100の製造方法について、図面を参照しながら説明する。
図2乃至図25は、図1に示す多層回路基板100の製造方法を説明するための工程図である。
まず、図2に示すように、両面に導体層130a,161aが形成されたコア層101を用意し、これに支持基板191を貼り付ける。本実施形態では、支持基板191の貼り付けに熱剥離シート192を用いている。熱剥離シート192は、加熱により接着力が低下するシートであり、支持基板191の剥離を容易とする役割を果たす。支持基板191の材料については、特に限定されるものではないが、例えば、ニッケル(Ni)やステンレスを用いることができる。支持基板191の厚さについては、必要な機械的強度が確保される限り特に限定されず、例えば50〜2000μm程度に設定すればよい。一方、コア層101の厚さについては、上述のとおり、100μm以下、好ましくは60μm以下に設定される。
次に、図3に示すように、導体層130aをパターニングし、これにより配線パターン130を形成する。導体層130aのパターニングは、塩化第2鉄などのエッチング液を用いて行うことができ、この場合、パターニングによる銅箔との物性差やプリプレグ作成時に発生した応力の開放、芯材の縦、横方向の異方性、僅かな吸水などによってコア層101に変形が生じる。しかしながら、本実施形態では、コア層101に支持基板191が貼り付けられていることから、このような変形は最小限に抑えられる。
次に、図4に示すように、コア層101及び配線パターン130を覆う樹脂層111を形成するとともに、樹脂層111の表面に配線パターン140を形成する。樹脂層111及び配線パターン140の形成は、例えば、未硬化又は半硬化状態である樹脂層と導体層の積層シートを熱を加えながらプレスした後、この導体層をパターニングすることによって行うことができる。このようなプレス工程を行うと、コア層101に強い圧力がかかると同時に、樹脂が横方向に流動したり、パターニング時に発生した凹凸を充填するために樹脂が流動し、その結果として変形が生じる。しかしながら、このような変形は、支持基板191による固定によって最小限に抑えられる。
次に、図5に示すように、樹脂層111及び配線パターン140を覆う樹脂層112を形成するとともに、樹脂層112の表面に金属マスク151を形成する。樹脂層112及び金属マスク151の形成についても、例えば、未硬化又は半硬化状態である樹脂層と導体層の積層シートを熱を加えながらプレスした後、この導体層をパターニングすることによって行うことができる。このようなプレス工程で発生しうる変形も、支持基板191による固定によって最小限に抑えられる。
図5に示すように、金属マスク151には、複数の開口パターン181a,182aが形成されている。これら開口パターン181a,182aの位置は、それぞれ貫通電極181,182を形成すべき箇所に対応する。特に限定されないが、開口パターン181a,182aの直径は30〜200μm程度に設定することが好ましく、本実施形態では、形成すべき貫通孔の深さに応じて開口パターン181a,182aの直径を変えている。つまり、形成すべき貫通孔が浅い開口パターン181aについては相対的に径を小さく、形成すべき貫通孔が深い開口パターン182aについては相対的に径を大きく設定している。
次に、図6に示すように、金属マスク151をマスクとするサンドブラスト処理により、貫通孔181b,182bを形成する。サンドブラスト処理では、非金属粒又は金属粒を投射することで被加工体を研削するが、開口パターン181a,182aの直下に設けられた配線パターン130,140がストーパーとして機能することから、深さの異なる貫通孔を作り分けることができる。しかも、形成すべき貫通孔181b,182bの深さに応じて開口パターン181a,182aの直径を変えていることから、貫通孔底部における径を十分に確保することができる。
次に、図7に示すように、スパッタリング法等の気相成長法により、貫通孔181b,182bの内部を含む樹脂層112側の全表面に、薄い下地導体層152を形成する。これにより、配線パターン130のうち貫通孔182bの底部にて露出する部分や、配線パターン140のうち貫通孔181bの底部にて露出する部分は、下地導体層152によって直接覆われることになる。但し、下地導体層152の形成においては、気相成長法の代わりに無電解メッキ法や蒸着法を用いても構わない。下地導体層152の不要部分はその後除去されることから、下地導体層152の厚さは十分に薄く設定する必要があり、0.005〜3μm程度、例えば0.3〜2μm程度に設定することが好ましい。
次に、図8に示すように、基材の両面、つまり、下地導体層152の表面及び支持基板191の表面に感光性のドライフィルム201,202をそれぞれ貼り付けた後、図示しないフォトマスクを用いてドライフィルム201を露光し、配線パターン150を形成すべき領域150aのドライフィルム201を除去する。これにより、配線パターン150を形成すべき領域150aにおいては、下地導体層152が露出した状態となる。
このときドライフィルム202の除去は行わず、これにより支持基板191の表面については実質的に全面が覆われた状態を保っておく。ドライフィルム201の厚さについては、配線パターン150よりもやや厚く設定する必要があり、例えば、配線パターン150の厚さを20μm程度とする場合には、ドライフィルム201の厚さとしては25μm程度に設定すればよい。一方、ドライフィルム202は、支持基板191の表面にメッキが施されるのを防止する目的で設けられるものであり、その厚さについては任意である。
このようにして下地導体層152の一部を露出させた後、図9に示すように、下地導体層152を基体とした電解メッキを行う。これにより、下地導体層152が露出している領域150aには、配線パターン150が形成される。また、貫通孔181b,182bの内部はそれぞれ貫通電極181,182によって満たされる。つまり、貫通電極181は樹脂層112を貫通し、これにより、配線パターン140と配線パターン150は貫通電極181を介して接続されることになる。同様に、貫通電極182は樹脂層111,112を貫通し、これにより、配線パターン130と配線パターン150は貫通電極182を介して接続されることになる。支持基板191の表面については、実質的にその全面がドライフィルム202によって覆われていることから、メッキが形成されることはない。
メッキ液の種類については、配線パターン150及び貫通電極181,182を構成すべき材料に応じて適宜選択すればよく、例えば、これらの材料を銅(Cu)とする場合には、メッキ液として硫酸銅浴を用いればよい。
次に、図10に示すように、ドライフィルム201,202を剥離し、さらに、酸などのエッチング液を用いて配線パターン150が形成されていない部分の不要な下地導体層152及び金属マスク151を除去(ソフトエッチング)する。
次に、図11に示すように、コア層102と導体層171aの積層シートをプレスし、加熱する。これにより、図12に示すように、配線パターン150及び樹脂層112がコア層102によって覆われた状態となる。上述のとおり、このようなプレス工程を行うと、コア層101に強い圧力がかかると同時に、樹脂が横方向に流動したり、パターニング時に発生した凹凸を充填するために樹脂が流動し、その結果として変形が生じる。しかしながら、このような変形は、支持基板191による固定によって最小限に抑えられる。
次に、図13に示すように、導体層171aをパターニングすることによって金属マスク171を形成する。金属マスク171には、複数の開口パターン183a,184aが形成されており、これら開口パターン183a,184aの位置は、それぞれ貫通電極183,184を形成すべき箇所に対応する。ここでも、形成すべき貫通孔が浅い開口パターン183aについては相対的に径を小さく、形成すべき貫通孔が深い開口パターン184aについては相対的に径を大きく設定している。
次に、図14に示すように、金属マスク171をマスクとするサンドブラスト処理により、貫通孔183b,184bを形成する。この場合も、開口パターン183a,184aの直下に設けられた配線パターン140,150がストーパーとして機能することから、深さの異なる貫通孔を作り分けることができる。また、形成すべき貫通孔183b,184bの深さに応じて開口パターン183a,184aの直径を変えていることから、貫通孔底部における径を十分に確保することができる。
次に、図15に示すように、気相成長法などを用いて、貫通孔183b,184bの内部を含むコア層102側の全表面に、薄い下地導体層172を形成する。これにより、配線パターン140のうち貫通孔184bの底部にて露出する部分や、配線パターン150のうち貫通孔183bの底部にて露出する部分は、下地導体層172によって直接覆われることになる。
次に、図16に示すように、基材の両面、つまり、下地導体層172の表面及び支持基板191の表面に感光性のドライフィルム203,204をそれぞれ貼り付けた後、図示しないフォトマスクを用いてドライフィルム203を露光し、配線パターン170を形成すべき領域170aのドライフィルム203を除去する。これにより、配線パターン170を形成すべき領域170aにおいては、下地導体層172が露出した状態となる。このときドライフィルム204の除去は行わず、これにより支持基板191の表面については実質的に全面が覆われた状態を保っておく。
このようにして下地導体層172の一部を露出させた後、図17に示すように、下地導体層172を基体とした電解メッキを行う。これにより、下地導体層172が露出している領域170aには、配線パターン170が形成される。また、貫通孔183b,184bの内部はそれぞれ貫通電極183,184によって満たされる。つまり、貫通電極183はコア層102を貫通し、これにより、配線パターン150と配線パターン170は貫通電極183を介して接続されることになる。同様に、貫通電極184はコア層102及び樹脂層112を貫通し、これにより、配線パターン140と配線パターン170は貫通電極184を介して接続されることになる。支持基板191の表面については、実質的にその全面がドライフィルム204によって覆われていることから、メッキが形成されることはない。
次に、図18に示すように、支持基板191とは反対側の表面に、別の支持基板193を貼り付ける。ここでも、支持基板193の貼り付けに、熱剥離シート194を用いている。このようにして、別の支持基板193を貼り付けた後、図19に示すように、先に貼り付けた支持基板191を剥離する。支持基板191の剥離は、熱剥離シート192に熱を加えることによって行う。
このとき、熱剥離シート192に加える熱によって、後に取り付けた支持基板193が剥離しないようにするためには、熱剥離シート192の剥離温度をT1とし、熱剥離シート194の剥離温度をT2とした場合、
T1<T2
を満たす熱剥離シート192,194を用いればよい。そして、支持基板191を剥離する際に加える温度Txを
T1≦Tx<T2
に設定すれば、後に取り付けた支持基板193を剥離することなく、先に取り付けた支持基板191だけを剥離することが可能となる。
次に、図20に示すように、導体層161aをパターニングすることによって金属マスク161を形成する。金属マスク161には、複数の開口パターン185a,186aが形成されており、これら開口パターン185a,186aの位置は、それぞれ貫通電極185,186を形成すべき箇所に対応する。ここでも、形成すべき貫通孔が浅い開口パターン185aについては相対的に径を小さく、形成すべき貫通孔が深い開口パターン186aについては相対的に径を大きく設定している。
次に、図21に示すように、金属マスク161をマスクとするサンドブラスト処理により、貫通孔185b,186bを形成する。この場合も、開口パターン185a,186aの直下に設けられた配線パターン130,140がストーパーとして機能することから、深さの異なる貫通孔を作り分けることができる。また、形成すべき貫通孔185b,186bの深さに応じて開口パターン185a,186aの直径を変えていることから、貫通孔底部における径を十分に確保することができる。
次に、図22に示すように、気相成長法などを用いて、貫通孔185b,186bの内部を含むコア層101側の全表面に、薄い下地導体層162を形成する。これにより、配線パターン130のうち貫通孔185bの底部にて露出する部分や、配線パターン140のうち貫通孔186bの底部にて露出する部分は、下地導体層162によって直接覆われることになる。
次に、図23に示すように、基材の両面、つまり、支持基板193の表面及び下地導体層162の表面に感光性のドライフィルム205,206をそれぞれ貼り付けた後、図示しないフォトマスクを用いてドライフィルム206を露光し、配線パターン160を形成すべき領域160aのドライフィルム206を除去する。これにより、配線パターン160を形成すべき領域160aにおいては、下地導体層162が露出した状態となる。このときドライフィルム205の除去は行わず、これにより支持基板193の表面については実質的に全面が覆われた状態を保っておく。
このようにして下地導体層162の一部を露出させた後、図24に示すように、下地導体層162を基体とした電解メッキを行う。これにより、下地導体層162が露出している領域160aには、配線パターン160が形成される。また、貫通孔185b,186bの内部はそれぞれ貫通電極185,186によって満たされる。つまり、貫通電極185はコア層101を貫通し、これにより、配線パターン130と配線パターン160は貫通電極185を介して接続されることになる。同様に、貫通電極186はコア層101及び樹脂層111を貫通し、これにより、配線パターン140と配線パターン160は貫通電極186を介して接続されることになる。支持基板193の表面については、実質的にその全面がドライフィルム205によって覆われていることから、メッキが形成されることはない。
次に、図25に示すように、熱剥離シート194に剥離温度T2以上の熱を加えることによって、後に貼り付けた支持基板193をドライフィルム205とともに剥離し、不要なドライフィルム203,206を除去する。そして、酸などのエッチング液を用いて配線パターン160,170が形成されていない部分の不要な下地導体層162,172及び金属マスク161,171を除去(ソフトエッチング)すれば、図1に示した多層回路基板100が完成する。
以上説明したように、本実施形態においては、支持基板191によってコア層101を固定し、支持基板193によってコア層102を固定した状態で製造プロセスを進めていることから、コア層101,102の厚みが通常よりもかなり薄く設定されているにもかかわらず、プロセス中に生じる歪みを最小限に抑制することができる。これにより、狭ピッチの配線パターンを内蔵することが可能となる。
また、支持基板191,193は、プロセス中におけるハンドリング性を向上させる役割をも果たし、基材のワレ、カケ、変形などを防止することができる。
しかも、本実施形態では、金属マスクを用いたブラスト処理によって貫通孔を形成していることから、貫通孔数が多い場合であっても短時間でこれらを形成することが可能となる。また、配線パターンがストッパーとして機能するため、貫通孔の高低差による研削量の変動を吸収することができ、研削量の条件設定範囲を広げることが可能となる。
尚、上記実施形態では、貫通電極185,186の形成を支持基板191の剥離後に行っているが(図19〜図24参照)、貫通電極185,186の形成は、支持基板101の剥離前に行うことも可能である。
図26乃至図31は、支持基板101の剥離前に貫通電極185,186を形成する例による多層回路基板100の製造方法を説明するための工程図である。
まず、図26に示すように、片面に導体層160aが形成されたフィルム211を用意し、熱剥離シート192を介して支持基板191に貼り付ける。フィルム211の材料としては、例えばPET(ポリエチレンテレフタレート)などを用いることができる。
次に、図27に示すように、導体層160aをパターニングし、これにより配線パターン160を形成する。上述のとおり、配線パターン160はコア基板101の表面に形成される配線パターンであり、本例では、コア基板101を形成する前に、配線パターン160を形成している。
次に、図28に示すように、フィルム211及び配線パターン160を覆うコア基板101を形成するとともに、コア基板101の表面に金属マスク131を形成する。この工程は、図11〜図13を用いて説明した方法と同様の方法を用いて行うことができる。その後、金属マスク131をパターニングすることによって、複数の開口パターン185aを形成する。これら開口パターン185aの位置は、いずれも貫通電極185を形成すべき箇所に対応する。
次に、図29に示すように、金属マスク131をマスクとするサンドブラスト処理により、貫通孔185bを形成する。この場合、開口パターン185aの直下に設けられた配線パターン160がストーパーとして機能する。
次に、図30に示すように、スパッタリング法等の気相成長法により、貫通孔185bの内部を含むコア基板101側の全表面に薄い下地導体層132を形成する。さらに、基材の両面に感光性のドライフィルム207,208をそれぞれ貼り付けた後、図示しないフォトマスクを用いてドライフィルム207を露光し、配線パターン130を形成すべき領域のドライフィルム207を除去する。このようにして下地導体層132の一部を露出させた後、下地導体層132を基体とした電解メッキを行うことにより、配線パターン130が形成される。また、貫通孔185bの内部はいずれも貫通電極185によって満たされる。つまり、貫通電極185はコア基板101を貫通し、これにより、配線パターン130と配線パターン160は貫通電極185を介して接続されることになる。
次に、図31に示すように、ドライフィルム207,208を剥離し、さらに、酸などのエッチング液を用いて配線パターン130が形成されていない部分の不要な下地導体層132及び金属マスク131を除去(ソフトエッチング)する。これにより、コア基板101の両面に配線パターン130,160が形成され、これらが貫通電極185を介して接続された状態となる。
その後は、図28〜図31と同様の工程を行うことにより、樹脂層111,配線パターン140及び貫通電極186を形成することができる。そして、図5以降に示した工程を行うことにより、図1に示す多層回路基板100とほぼ同様の基板が完成する。フィルム211の剥離は、支持基板191を剥離する際に行えばよい。このように、本発明においては、貫通電極185,186の形成を樹脂層111,112の形成前に行うことも可能である。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記実施形態では、図17に示す工程から図19に示す工程を行う際に、支持基板の張り替えを行っているが、本発明においてこのような張り替えを行うことは必須でない。すなわち、許容される歪み量がある程度大きい場合には、図17の工程を行った時点で支持基板191を剥離し、その後は支持基板なしでプロセスを進めても構わない。但し、上記実施形態のように支持基板の張り替えを行えば、ほぼ最終プロセスまで支持基板によって固定された状態が続くことから、発生する歪みを最小限に抑制することが可能となる。
また、図32に示すように、例えば貫通孔181b,182bを形成する際、深い貫通孔182bに対応する位置に、開口パターン141aを有する中間層141を形成しておいても構わない。この場合、開口パターン141aの径としては、金属マスク151に設けられた開口パターン182aの径よりも小さくする必要がある。このような中間層141を形成しておけば、図33に示すように、ブラスト処理により貫通孔182bを形成する際、中間層141に設けられた開口パターン141aによって貫通孔182bの底部の位置及び径をより正確に制御することができる。この方法によれば、深い貫通孔の底部にて露出させるべき配線パターンが微細であっても、正確な位置に貫通孔を正しく形成することが可能となる。
尚、貫通孔を形成する方法としては、上記実施形態のようにブラスト処理に限定されるものではなく、レーザー照射によって貫通孔を形成しても構わない。
本発明の好ましい実施形態による多層回路基板100の構造を示す略断面図である。 多層回路基板100の製造工程の一部(支持基板191の貼り付け)を示す図である。 多層回路基板100の製造工程の一部(配線パターン130の形成)を示す図である。 多層回路基板100の製造工程の一部(樹脂層111及び配線パターン140の形成)を示す図である。 多層回路基板100の製造工程の一部(樹脂層112及び金属マスク151の形成)を示す図である。 多層回路基板100の製造工程の一部(貫通孔181b,182bの形成)を示す図である。 多層回路基板100の製造工程の一部(下地導体層152の形成)を示す図である。 多層回路基板100の製造工程の一部(ドライフィルム201,202の貼り付け及び露光)を示す図である。 多層回路基板100の製造工程の一部(配線パターン150の形成)を示す図である。 多層回路基板100の製造工程の一部(下地導体層152及び金属マスク151の除去)を示す図である。 多層回路基板100の製造工程の一部(コア層102のプレス(プレス前))を示す図である。 多層回路基板100の製造工程の一部(コア層102のプレス(プレス後))を示す図である。 多層回路基板100の製造工程の一部(金属マスク171の形成)を示す図である。 多層回路基板100の製造工程の一部(貫通孔183b,184bの形成)を示す図である。 多層回路基板100の製造工程の一部(下地導体層172の形成)を示す図である。 多層回路基板100の製造工程の一部(ドライフィルム203,204の貼り付け及び露光)を示す図である。 多層回路基板100の製造工程の一部(配線パターン170の形成)を示す図である。 多層回路基板100の製造工程の一部(支持基板193の貼り付け)を示す図である。 多層回路基板100の製造工程の一部(支持基板191の剥離)を示す図である。 多層回路基板100の製造工程の一部(金属マスク161の形成)を示す図である。 多層回路基板100の製造工程の一部(貫通孔185b,186bの形成)を示す図である。 多層回路基板100の製造工程の一部(下地導体層162の形成)を示す図である。 多層回路基板100の製造工程の一部(ドライフィルム205,206の貼り付け及び露光)を示す図である。 多層回路基板100の製造工程の一部(配線パターン160の形成)を示す図である。 多層回路基板100の製造工程の一部(支持基板193の剥離)を示す図である。 変形例による多層回路基板100の製造工程の一部(支持基板191の貼り付け)を示す図である。 変形例による多層回路基板100の製造工程の一部(配線パターン130の形成)を示す図である。 変形例による多層回路基板100の製造工程の一部(コア基板101及び金属マスク131の形成)を示す図である。 変形例による多層回路基板100の製造工程の一部(貫通孔185bの形成)を示す図である。 変形例による多層回路基板100の製造工程の一部(下地導体層132の形成〜配線パターン130の形成)を示す図である。 変形例による多層回路基板100の製造工程の一部(下地導体層132及び金属マスク131の除去)を示す図である。 他の変形例による多層回路基板100の製造工程の一部(金属マスク151の形成)を示す図である。 他の変形例による多層回路基板100の製造工程の一部(貫通孔181b,182bの形成)を示す図である。
符号の説明
100 多層回路基板
101,102 コア層
111,112 樹脂層
130,140,150,160,170 配線パターン
130a,160a,161a 導体層
141 中間層
141a 開口パターン
150a,160a,170a 配線パターンを形成すべき領域
131,151,161,171 金属マスク
132,152,162,172 下地導体層
181〜186 貫通電極
181a〜186a 開口パターン
181b〜186b 貫通孔
191,193 支持基板
192,194 熱剥離シート
201〜208 ドライフィルム
211 フィルム

Claims (9)

  1. 芯材に樹脂を含浸させてなる第1及び第2のコア層と、前記第1のコア層と前記第2のコア層との間に設けられた少なくとも1層の樹脂層と、前記樹脂層に埋め込まれた配線パターンとを備え、前記第1及び第2のコア層の厚さがいずれも100μm以下であることを特徴とする多層回路基板。
  2. 芯材に樹脂を含浸させてなる第1のコア層を第1の支持基板上に固定する第1の工程と、
    前記第1のコア基板上に、配線パターンが埋め込まれた少なくとも1層の樹脂層を形成する第2の工程と、
    芯材に樹脂を含浸させてなる第2のコア層を前記樹脂層上に形成する第3の工程とを備えることを特徴とする多層回路基板の製造方法。
  3. 前記第1の支持基板と前記第1のコア層は、第1の熱剥離シートによって固定されていることを特徴とする請求項2に記載の多層回路基板の製造方法。
  4. 前記第1のコア層に貫通孔を形成する第4の工程をさらに備えることを特徴とする請求項2又は3に記載の多層回路基板の製造方法。
  5. 前記第4の工程は、前記第1の支持基板を剥離した後に行うことを特徴とする請求項4に記載の多層回路基板の製造方法。
  6. 前記第4の工程は、前記第2の工程の前に行うことを特徴とする請求項4に記載の多層回路基板の製造方法。
  7. 前記第3の工程を行った後、前記第2のコア層に貫通孔を形成する第5の工程をさらに備えることを特徴とする請求項2乃至6のいずれか一項に記載の多層回路基板の製造方法。
  8. 前記第1のコア層から前記第1の支持基板を剥離する前に、前記第2のコア層を第2の支持基板によって固定する第6の工程をさらに備えることを特徴とする請求項2乃至7のいずれか一項に記載の多層回路基板の製造方法。
  9. 前記第2の支持基板と前記第2のコア層は、第2の熱剥離シートによって固定されており、前記第2の熱剥離シートの剥離温度は、前記第1の熱剥離シートの剥離温度よりも高いことを特徴とする請求項8に記載の多層回路基板の製造方法。
JP2006004378A 2005-11-29 2006-01-12 多層回路基板及びその製造方法 Pending JP2007188986A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006004378A JP2007188986A (ja) 2006-01-12 2006-01-12 多層回路基板及びその製造方法
US11/603,884 US8188375B2 (en) 2005-11-29 2006-11-22 Multilayer circuit board and method for manufacturing the same
EP06256011A EP1791409B1 (en) 2005-11-29 2006-11-23 Multilayer circuit board and method for manufacturing thereof
AT06256011T ATE520290T1 (de) 2005-11-29 2006-11-23 Mehrschichtige leiterplatte und verfahren zur herstellung dazu
US12/632,948 US8530752B2 (en) 2005-11-29 2009-12-08 Multilayer circuit board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006004378A JP2007188986A (ja) 2006-01-12 2006-01-12 多層回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007188986A true JP2007188986A (ja) 2007-07-26

Family

ID=38343955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006004378A Pending JP2007188986A (ja) 2005-11-29 2006-01-12 多層回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007188986A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009119877A1 (ja) * 2008-03-28 2009-10-01 日立化成工業株式会社 配線板の製造方法、光電気複合部材の製造方法及び光電気複合基板の製造方法
JP2011029410A (ja) * 2009-07-24 2011-02-10 Hitachi Chem Co Ltd 配線板の製造方法
JP2012015334A (ja) * 2010-06-30 2012-01-19 Kyocer Slc Technologies Corp 配線基板およびその製造方法
US8303752B2 (en) 2008-08-29 2012-11-06 Tdk Corporation Method of manufacturing wiring board
JPWO2013145043A1 (ja) * 2012-03-27 2015-08-03 パナソニックIpマネジメント株式会社 ビルドアップ基板およびその製造方法ならびに半導体集積回路パッケージ
JP2016510176A (ja) * 2013-03-08 2016-04-04 ザイリンクス インコーポレイテッドXilinx Incorporated スタックドシリコンインターコネクト技術(ssit)製品のための、基板レスインターポーザ技術

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015912A (ja) * 1999-07-02 2001-01-19 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2002185139A (ja) * 2000-12-15 2002-06-28 Ibiden Co Ltd プリント配線板及びその製造方法
JP2003158239A (ja) * 2001-11-22 2003-05-30 Sony Corp マルチチップ回路モジュール及びその製造方法
JP2003206451A (ja) * 2002-01-15 2003-07-22 Nitto Denko Corp 熱剥離型粘着シートを用いた易損傷性被加工物の両面加工方法
JP2003218490A (ja) * 2002-01-24 2003-07-31 Sharp Corp プリント配線板およびその製造方法
JP2005050997A (ja) * 2003-07-28 2005-02-24 Matsushita Electric Ind Co Ltd 半導体素子分離方法
JP2005243999A (ja) * 2004-02-27 2005-09-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2007150002A (ja) * 2005-11-29 2007-06-14 Tdk Corp 半導体ic内蔵基板及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015912A (ja) * 1999-07-02 2001-01-19 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2002185139A (ja) * 2000-12-15 2002-06-28 Ibiden Co Ltd プリント配線板及びその製造方法
JP2003158239A (ja) * 2001-11-22 2003-05-30 Sony Corp マルチチップ回路モジュール及びその製造方法
JP2003206451A (ja) * 2002-01-15 2003-07-22 Nitto Denko Corp 熱剥離型粘着シートを用いた易損傷性被加工物の両面加工方法
JP2003218490A (ja) * 2002-01-24 2003-07-31 Sharp Corp プリント配線板およびその製造方法
JP2005050997A (ja) * 2003-07-28 2005-02-24 Matsushita Electric Ind Co Ltd 半導体素子分離方法
JP2005243999A (ja) * 2004-02-27 2005-09-08 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2007150002A (ja) * 2005-11-29 2007-06-14 Tdk Corp 半導体ic内蔵基板及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009119877A1 (ja) * 2008-03-28 2009-10-01 日立化成工業株式会社 配線板の製造方法、光電気複合部材の製造方法及び光電気複合基板の製造方法
US8303752B2 (en) 2008-08-29 2012-11-06 Tdk Corporation Method of manufacturing wiring board
JP2011029410A (ja) * 2009-07-24 2011-02-10 Hitachi Chem Co Ltd 配線板の製造方法
JP2012015334A (ja) * 2010-06-30 2012-01-19 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JPWO2013145043A1 (ja) * 2012-03-27 2015-08-03 パナソニックIpマネジメント株式会社 ビルドアップ基板およびその製造方法ならびに半導体集積回路パッケージ
JP2016510176A (ja) * 2013-03-08 2016-04-04 ザイリンクス インコーポレイテッドXilinx Incorporated スタックドシリコンインターコネクト技術(ssit)製品のための、基板レスインターポーザ技術

Similar Documents

Publication Publication Date Title
EP1791409B1 (en) Multilayer circuit board and method for manufacturing thereof
JP4405993B2 (ja) 高密度プリント回路基板の製造方法
KR101140982B1 (ko) 단층 인쇄회로기판 및 그 제조 방법
JP2007142403A (ja) プリント基板及びその製造方法
TWI481318B (zh) Laminated multilayer printed wiring board and method of manufacturing the same
US11600430B2 (en) Inductor including high-rigidity insulating layers
JP2007188986A (ja) 多層回路基板及びその製造方法
JP3993211B2 (ja) 多層プリント配線板およびその製造方法
TWI542260B (zh) 印刷電路板及其製造方法
JP2014168007A (ja) 配線基板およびその製造方法
JP4844904B2 (ja) 多層配線板及びその製造方法
WO2017094470A1 (ja) 多層プリント配線基板及びその製造方法
KR20170025021A (ko) 인쇄회로기판 제조용 수지 부착 동박 및 이를 이용한 인쇄회로기판의 제조방법
JP5165723B2 (ja) 回路基板およびその製造方法
JP5485299B2 (ja) 多層プリント配線板の製造方法
JP3488839B2 (ja) プリント配線基板の製造方法
KR101262486B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2005144973A (ja) 孔版印刷用のマスク
TWI736844B (zh) 電路板結構及其製作方法
JP2007027476A (ja) 多層プリント配線板の製造方法および多層プリント配線板
JP2012234937A (ja) リジッドフレキシブルプリント配線板及びその製造方法
TWI653920B (zh) 印刷配線板的製造方法以及保護膜
JP2010010488A (ja) 配線基板の製造方法及び配線基板
JP2007013048A (ja) 多層配線基板の製造方法
TWI832861B (zh) 印刷電路板與其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081201

A977 Report on retrieval

Effective date: 20110427

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20110510

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20110630

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A02 Decision of refusal

Effective date: 20111122

Free format text: JAPANESE INTERMEDIATE CODE: A02