JP2015106710A - ソルダレジスト開口構造および回路基板 - Google Patents
ソルダレジスト開口構造および回路基板 Download PDFInfo
- Publication number
- JP2015106710A JP2015106710A JP2014146699A JP2014146699A JP2015106710A JP 2015106710 A JP2015106710 A JP 2015106710A JP 2014146699 A JP2014146699 A JP 2014146699A JP 2014146699 A JP2014146699 A JP 2014146699A JP 2015106710 A JP2015106710 A JP 2015106710A
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- diameter
- tolerance
- sro
- opening structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09909—Special local insulating pattern, e.g. as dam around component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2081—Compound repelling a metal, e.g. solder
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【課題】微細なソルダレジスト開口においてバンプクラックを防止するためのソルダレジスト開口構造およびそれを有する回路基板を提供する。【解決手段】このソルダレジスト50開口構造は、第1許容誤差を有する80μm以下の下部直径DSRO−Bを有し、電極パッド30を露出させるソルダレジスト開口構造であって、下部直径が電極パッドの直径より小さく、下部直径DSRO−Bより上部直径DSRO−Tが大きく形成されて断面が逆台形の形状を有し、上部直径と下部直径との直径差が10μm以上であり、第2許容誤差を有し、下部直径が減少するほど増加し、第1および第2許容誤差が2.5μm未満である。【選択図】図1
Description
本発明は、ソルダレジスト開口構造および回路基板に関する。具体的には、微細なソルダレジスト開口においてバンプクラックを防止するためのソルダレジスト開口構造および回路基板に関する。
プリント回路基板(Printed Circuit Board、PCB)を作製する際に、ソルダレジスト(solder resist、SR)工程においてソルダレジスト開口(SR opening)を形成することは、チップとの電気的連結を行う通路としての機能を果たすために必要な作業である。チップの高集積化の傾向に伴い基板に対しても高集積化が要求され続けており、そのため微細化が必要となっている。ソルダレジスト(SR)面では、一旦、開口(Opening)間のピッチ(Pitch)が減少する必要があり、ソルダレジスト開口(SRO)のサイズ自体も小さくなる必要がある。このようにピッチ(Pitch)とソルダレジスト開口(SRO)が小さくなるにつれて生じる問題点としてバンプクラック(Bump crack)の問題が挙げられる。また、バンプブリッジング(Bump bridging)の問題、バンプミッシング(Bump missing)の問題およびソルダレジストリフト(SR lift)の問題も生じる。
ピッチ(Pitch)が減少してソルダレジスト開口(SRO)のサイズが小さくなるにつれて、ソルダレジスト開口(SRO)の形状が垂直の場合にバンプクラック(Bump crack)が発生しやすい。リフロー工程を経て熱衝撃(Thermal shock)が加えられるため、バンプクラック(Bump crack)は、ピッチ(Pitch)が減少してソルダレジスト開口(SRO)のサイズが小さくなるほど発生しやすい。バンプクラックは、CTEミスマッチ(mismatch)によってSROエッジ部位にバンプの応力が集中して現れる現象である。
上述した問題を解決するために、微細なソルダレジスト開口においてバンプクラックを防止するためのソルダレジスト開口構造および回路基板を提案する。
上述した問題を解決するために、本発明の第1様態により、第1許容誤差を有する80μm以下の下部直径を有し、電極パッドを露出させるソルダレジスト開口構造であって、下部直径が電極パッドの直径より小さく、下部直径より上部直径が大きく形成されて断面が逆台形の形状を有し、上部直径と下部直径との直径差が10μm以上であり、第2許容誤差を有し、下部直径が減少するほど増加し、第1および第2許容誤差が2.5μm未満であることを特徴とするソルダレジスト開口構造を提案する。
この際、一つの例として、下部直径が、第1許容誤差を有する50μm以上であってもよい。
また、この際、他の例として、下部直径が、第1許容誤差を有する70μm以下であり、直径差が、15μm以上であり、第2許容誤差を有してもよい。
他の例として、ソルダレジスト開口間のピッチが、第1許容誤差を有する90μm以上であり、ソルダレジスト開口間のソルダレジストの断面における上端幅が、10μm以上であり、第2許容誤差を有してもよい。
また、一つの例として、電極パッドの直径が下部直径より大きくてもよい。
この際、他の例として、ソルダレジスト開口が隣り合う場合、電極パッド間の間隔が、20μm以上であり、第2許容誤差を有してもよい。
また、一つの例として、ソルダレジスト開口間のピッチが、第1許容誤差を有する90μm以上であり、電極パッド間の間隔が、20μm以上であり、第2許容誤差を有してもよい。
この際、他の例として、上部直径が電極パッドの直径より大きく、ソルダレジスト開口間のソルダレジストの断面における上端幅が、10μm以上であり、第2許容誤差を有してもよい。
次に、上述した問題を解決するために、本発明の第2様態により、絶縁層と、絶縁層上に形成された多数の電極パッドと、電極パッドをそれぞれ露出させる多数のソルダレジスト開口が形成されたソルダレジストと、を含み、ソルダレジスト開口が、上述した本発明の第1様態の実施形態のいずれか一つに記載のソルダレジスト開口構造を有することを特徴とする回路基板を提案する。
この際、一つの例として、ソルダレジスト開口間のピッチが、第1許容誤差を有する90μm以上であり、ソルダレジスト開口間のソルダレジストの断面における上端幅が、10μm以上であり、第2許容誤差を有してもよい。
また、一つの例として、電極パッドの直径が下部直径より大きくてもよい。
この際、他の例として、電極パッド間の間隔が、20μm以上であり、第2許容誤差を有してもよい。
また、一つの例として、ソルダレジスト開口間のピッチが、第1許容誤差を有する90μm以上であり、電極パッド間の間隔が、20μm以上であり、第2許容誤差を有してもよい。
この際、他の例として、上部直径が電極パッドの直径より大きく、ソルダレジスト開口間のソルダレジストの断面における上端幅が、10μm以上であり、第2許容誤差を有してもよい。
本発明の実施形態によれば、微細なソルダレジスト開口におけるバンプクラックを防止することができる。
また、一つの例によれば、バンプブリッジング、バンプミッシングおよび/またはソルダレジストリフトなどの問題を解決することができる。
本発明の様々な実施形態により直接言及されていない様々な効果が、本発明の実施形態による様々な構成から、当該技術分野において通常の知識を有する者によって導き出されることは自明である。
上述した課題を解決するための本発明の実施形態について添付の図面を参照して説明する。本説明において、同じ符号は同じ構成を意味し、当該分野において通常の知識を有する者に本発明を容易に理解させるための追加の説明は省略することがある。
本明細書において一つの構成要素が他の構成要素と連結、結合または配置される関係において「直接」という限定がない限り、「直接連結、結合または配置」される形態だけでなく、それらの間にさらに他の構成要素が介在されることで連結、結合または配置される形態でも存在しうる。
本明細書において単数の表現が記載されていても、発明の概念に反したり、明らかに異なったり、矛盾して解釈されない限り、複数の構成全体を代表する概念として用いられる可能性があることに留意しなければならない。本明細書において、「含む」、「有する」、「具備する」、「含んでなる」等の記載は、一つまたはそれ以上の異なる構成要素またはそれらの組み合わせの存在または付加の可能性があると理解すべきである。
本明細書において参照する図面は、本発明の実施形態を説明するための例示であって、形、大きさ、厚さなどは、技術的な特徴を効果的に説明するために誇張して表現されたこともある。
まず、本発明の第1様態によるソルダレジスト開口構造について図面を参照して具体的に説明する。この際、参照する図面に記載されていない図面符号は同じ構成を示す他の図面における図面符号であることがある。
図1は本発明の一つの実施形態によるソルダレジスト開口構造を概略的に示す図であり、図2はソルダレジスト開口の下部直径が、第1許容誤差を有する50μmの場合、上部直径と下部直径との直径差による熱衝撃テスト後のバンプクラックの発生頻度を概略的に示す図表である。
図1および下記の表1を参照すると、一つの例によるソルダレジスト開口構造は、第1許容誤差を有する80μm以下の下部直径を有する。表1を参照すると、ソルダレジスト開口構造の下部直径が85μm以上の場合には、バンプクラック欠陥が現れず、80μm以下の場合には、ソルダレジスト開口構造によってバンプクラック欠陥が現れたり現れなかったりしている。したがって、本出願人は、ソルダレジスト開口構造によってはバンプクラック欠陥が発生しうる80μm以下の微細なソルダレジスト開口においてバンプクラック欠陥を抑制するための構造を提案している。この際、ソルダレジスト50の開口は、電極パッド30を露出させている。この際、下部直径の第1許容誤差は2.5μm未満であってもよい。表1において、目標下部直径(目標DSRO−B)は5μmおきに設定されており、この際、平均(Avg.)と偏差(Stdev.)との合計と、目標下部直径とが、全部2.5μm未満の差を示すため、第1許容誤差は2.5μm未満であってもよい。
この際、DSRO−Bはソルダレジスト開口(SRO、solder Resist Opening)の下部直径であり、DSRO−Tはソルダレジスト開口の上部直径であり、直径差は「上部直径(DSRO−T − )−下部直径(DSRO−B)」である。
表1において、電極パッドの上面からソルダレジスト(SR)の表面までのソルダレジスト(SR)の厚さが15μmの場合について検討した。例えば、ソルダレジストの厚さは、目標値として10μm、15μm、18μm、21μmなどの値を用いてもよい。
図1を参照すると、下部直径(DSRO−B)は、電極パッド30の直径(DPAD)より小さい。また、下部直径(DSRO−B)より上部直径(DSRO−T)が大きく形成されて断面が逆台形の形状を有する。この際、表1を参照すると、上部直径(DSRO−T)と下部直径(DSRO−B)との直径差は10μm以上であり、第2許容誤差を有する。この際、第2許容誤差は2.5μm未満であってもよい。表1において、目標下部直径(目標DSRO−B)は5μmおきに設定されており、この際、上部直径と下部直径との直径差(DSRO−T − DSRO−B)の平均(Avg.)と偏差(Stdev.)との合計は、目標直径差とほぼ2.5μm未満の差を示すため、第2許容誤差は2.5μm未満であってもよい。
また、上部直径と下部直径との直径差は下部直径が減少するほど増加する。表1において、ソルダレジスト開口の目標下部直径が70μm以下の場合には、目標直径差が15μm以上の際にバンプクラック欠陥が検出されなかったが、目標下部直径が75μm以上の場合には、目標直径差が10μm以上の際にバンプクラック欠陥が検出されなかった。
表1を参照すると、ソルダレジスト開口の下部直径(DSRO−B)が85μm以上の場合には、上部直径(DSRO−T)と下部直径(DSRO−B)との直径差が0μmの場合、すなわち、逆台形状でない場合にもバンプクラック(Bump crack)が発生しないことが分かる。バンプクラック(Bump crack)の問題は、ソルダレジスト開口(SRO)が小さくなるにつれて、上部ソルダレジスト開口(Top SRO)のバンプに対するチョーキング(Choking)効果による特定のストレス(Specific stress)が大きくなるため発生しやすい。これを緩和するためには、チョーキング(Choking)効果を最大限に抑制できる構造を有する必要がある。
本発明は、上部直径(DSRO−T)と下部直径(DSRO−B)との直径差が0μmの場合にバンプクラック(Bump crack)が発生する条件下で、すなわち、第1許容誤差を含む80μm以下の下部直径を有するソルダレジスト開口においてバンプクラック(Bump crack)が発生しないようにする構造を提案する。これにより、第1許容誤差を含む80μm以下の下部直径(DSRO−B)を有するソルダレジスト開口(SRO)を逆台形にし、上部直径と下部直径との直径差(DSRO−T − DSRO−B)が第2許容誤差を含む10μm以上になるようにした。露光量および現像強度を調節してバンプクラック(Bump crack)を抑制できるソルダレジスト開口(SRO)を逆台形状に実現することができる。
この際、一つの例として、下部直径は、第1許容誤差を有する50μm以上であってもよい。下部直径(DSRO−B)が小さすぎる場合にはバンプミッシング(Bump missing)のリスクが高いため、下部直径(DSRO−B)は、第1許容誤差を有する50μm以上であってもよい。下記の表2において、下部直径が45μmの場合にはバンプミッシングが発生しているため、ソルダレジスト開口の下部直径(DSRO−B)は50μm以上であってもよい。
例えば、図2および表1を参照すると、一つの例として、下部直径は第1許容誤差を有する70μm以下であり、直径差は15μm以上であり、第2許容誤差を有してもよい。
図2はソルダレジスト開口の下部直径(DSRO−B)が第1許容誤差を有する50μmの場合に、上部直径と下部直径との直径差(DSRO−T − DSRO−B)による熱衝撃(Thermal shock)信頼性を評価した後、整理した結果を示す。この際、下部直径(DSRO−B)が第1許容誤差を有する50μmのサンプルは、バンプクラック(Bump crack)評価のために各レッグ(Leg)当たり100ユニット(unit)を作り、そのうち、各レッグ(Leg)当たり20ユニット(unit)をランダムに選定して熱衝撃(Thermal shock)テストを行った結果である。上部直径と下部直径との直径差(DSRO−T − DSRO−B)が第2許容誤差を有する0μm、5μm、10μmの場合には、バンプクラック率(Rate of Bump crack)がそれぞれ11.8%、4.2%、3.1%の結果を示す。上部直径と下部直径との直径差(DSRO−T − DSRO−B)が第2許容誤差を有する15μm以上の場合には、バンプクラック(Bump crack)不良が見つからなかった。
ソルダレジスト開口の下部直径(DSRO−B)が第1許容誤差を有する50μmの場合だけでなく、5μmの間隔で90μmまで評価した結果を表1に示している。表1を参照すると、ソルダレジスト開口(SRO)の下部直径(DSRO−B)が第1許容誤差を含む50μm、55μm、60μm、65μm、70μm、75μm、80μmの場合にバンプクラックが発生しないためには、ソルダレジスト開口(SRO)の上部直径(DSRO−T)が第1許容誤差を含むそれぞれの60μm、65μm、70μm、75μm、80μm、85μm、90μmを超える必要があるということを意味する。例えば、下部直径(DSRO−B)が第1許容誤差を含む50μm、55μm、60μm、65μm、70μmの場合に、上部直径(DSRO−T)がそれぞれ第1許容誤差を含む65μm、70μm、75μm、80μm、85μm以上にそれぞれ形成されてもよい。例えば、下部直径(DSRO−B)が第1許容誤差を含む75μm、80μmの場合に、上部直径(DSRO−T)がそれぞれ第1許容誤差を含む80μm、90μm以上にそれぞれ形成されてもよい。ソルダレジスト開口(SRO)が小さくなるほど逆台形の形態が必ず必要となり、上部直径と下部直径との直径差も大きくなる必要があることが分かる。
以下、表2を参照して、一つの実施形態によるソルダレジスト開口構造について説明する。
この際、「Lpitch」はソルダレジスト開口間のピッチであり、「Lpad−to−pad」は電極パッド30間の間隔であり、「Dpad」は電極パッドの直径であり、「Lthreshold」はソルダレジスト開口間のソルダレジストの断面における上端幅であり、「SR lift Rate」はソルダレジストリフト率(Rate of solder Resist Lift)であり、「Bump missing Rate」はバンプミッシング率(Rate of Bump missing)であり、「Bump bridging Rate」はバンプブリッジ率(Rate of Bump bridging)である。表2において、Lpitch、DSRO−T、DSRO−B、Dpad、Lthresholdの値は、誤差を含む値を定量化した値である。
例えば、表2を参照すると、一つの例として、ソルダレジスト開口間のピッチ(Lpitch)が第1許容誤差を有する90μm以上であってもよい。表2において、下部直径(DSRO−B)が55μm、上部直径(DSRO−T)が70μm、ソルダレジストの断面における上端幅(Lthreshold)が20μmの場合と、下部直径(DSRO−B)が60μm、上部直径(DSRO−T)が75μm、ソルダレジストの断面における上端幅(Lthreshold)が15μmの場合と、下部直径(DSRO−B)が65μm、上部直径(DSRO−T)が80μm、ソルダレジストの断面における上端幅(Lthreshold)が10μmの場合には、ソルダレジストリフト率、バンプミッシング率およびバンプブリッジ率が全て0%と現れるため、ソルダレジスト開口間のピッチ(Lpitch)は90μm以上であってもよい。
また、ソルダレジスト開口間のソルダレジストの断面における上端幅(Lthreshold)は10μm以上であり、第2許容誤差を有することができる。ソルダレジストの断面における上端幅(Lthreshold)が小さすぎる場合にはバンプブリッジング(Bump bridging)が発生しやすい。表2を参照すると、ソルダレジストの断面における上端幅(Lthreshold)は下部直径(DSRO−B)が小さくなるほど大きくなる。例えば、表2を参照すると、下部直径(DSRO−B)より電極パッドの直径(Dpad)が小さいか同じ場合以外は、ソルダレジストの断面における上端幅(Lthreshold)が10μm以上の際にバンプブリッジング(Bump bridging)が現れていない。
また、表2を参照すると、一つの例として、電極パッド30の直径(Dpad)が下部直径(DSRO−B)より大きくてもよい。表2において、電極パッドの直径が下部直径より小さい場合にはソルダレジストリフトが生じるため、電極パッド30の直径(Dpad)は下部直径(DSRO−B)より大きくてもよい。
この際、他の例として、ソルダレジスト開口が隣り合う場合、電極パッド30間の間隔(Lpad−to−pad)は20μm以上であり、第2許容誤差を有してもよい。
また、一つの例によれば、ソルダレジスト開口間のピッチ(Lpitch)が第1許容誤差を有する90μm以上であり、電極パッド間の間隔(Lpad−to−pad)は20μm以上であり、第2許容誤差を有してもよい。
例えば、この際、一つの例として、上部直径(DSRO−T)は電極パッド30の直径(Dpad)より大きい。また、ソルダレジスト開口間のソルダレジストの断面における上端幅(Lthreshold)は10μm以上であり、第2許容誤差を有してもよい。
表2を参照すると、ソルダレジスト開口(SRO)の下部直径(DSRO−B)を第1許容誤差を含む80μm以下とし、ソルダレジスト開口を逆台形とするにあたり、電極パッド30の直径(Dpad)、ソルダレジスト開口間のソルダレジストの断面における上端幅(Lthreshold)、ソルダレジスト開口間のピッチ(Lpitch)等を調節することで、バンプミッシング(Bump missing)、バンプブリッジング(Bump bridging)、ソルダレジストリフト(SR lift)等の問題を解決することができる。バンプブリッジング(Bump bridging)の問題は、ピッチ(Pitch)が小さくなるにつれてバンプ間の長さ(Bump‐to‐bump length)が小さくなることによる現象である。これを抑制するためには、隣り合うソルダレジスト開口(SRO)間の上部表面が有する長さを最大限に確保しなければならない。バンプミッシング(Bump missing)の問題は、ピッチ(Pitch)が小さくなるにつれてSROも小さくなり、これによって小さすぎるSROに対してはバンプボールマウンティング(Bump ball mounting)の際、あるいはリフロー(Reflow)の際にミッシング(Missing)する確率が高い。ソルダレジストリフト(SR lift)の問題は、ピッチ(Pitch)が減少してSRが電極パッドや絶縁層またはビルドアップ層(Build‐up Layer)(例えば、PPGあるいはABFなど)に接する面積が減少するため発生しやすい。また、ソルダレジストリフト(SR lift)は、工程中には発生しなくても製品信頼性評価の際、あるいはパッケージング工程の際に発生する恐れがある。
バンプクラック(Bump crack)を防止する上部と下部との直径差(DSRO−T − DSRO−B)条件下でソルダレジスト開口間のピッチ(Lpitch)別、また、電極パッド間の間隔(Lpad−to−pad)別に評価することで、バンプブリッジング(Bump bridging)特性、バンプミッシング(Bump missing)特性、ソルダレジストリフト(SR lift)特性が分かる。表2はソルダレジスト開口間のピッチ(Lpitch)および電極パッド間の間隔(Lpad−to−pad)による試験結果を整理したものである。
表2を参照すると、上部直径(DSRO−T)>電極パッドの直径(Dpad)>下部直径(DSRO−B)の構造を有することができる。この際、ソルダレジストリフト(SR lift)、バンプミッシング(Bump missing)、バンプブリッジング(Bump bridging)が発生しないように調節することができる。上部直径(DSRO−T)>電極パッドの直径(Dpad)>下部直径(DSRO−B)の条件下でも下部直径(DSRO−B)が小さく、電極パッドの直径(Dpad)が下部直径(DSRO−B)に近接すると、アライメント問題(Alignment issue)によってソルダレジストリフト(SR lift)が発生する可能性がある。アライメント(Alignment)が正確に合っている場合にはソルダレジストリフト(SR lift)は発生しなかった。
次に、本発明の第2様態による回路基板について図面を参照して具体的に説明する。この際、上述した第1様態の実施形態によるソルダレジスト開口構造および図1および図2を参照し、これにより重複する説明は省略することがある。図1は本発明の一つの実施形態によるソルダレジスト開口構造を含む回路基板の一部を概略的に示す図である。
図1を参照すると、一つの例による回路基板は、絶縁層10と、多数の電極パッド30と、ソルダレジスト50と、を含んでいる。この際、絶縁層10は、回路基板に用いられる公知の絶縁材または以降開発される基板用絶縁材を用いて形成されることができる。
電極パッド30は、絶縁層10上に多数形成される。この際、電極パッド30は、絶縁層10上に形成された回路パターン(図示せず)に連結される。電極パッド30は、回路パターンを介して互いに連結されたり、絶縁層10を貫通するビアまたはソルダレジスト開口に形成されるバンプと連結されたりすることができる。
ソルダレジスト50は、電極パッド30および絶縁層10上に形成される。この際、ソルダレジスト50には、電極パッド30をそれぞれ露出させる多数のソルダレジスト開口が形成されている。図1を参照すると、この際、ソルダレジスト開口は、上述した本発明の第1様態の実施形態のいずれか一つによるソルダレジスト開口構造を有する。
例えば、ソルダレジスト開口は、第1許容誤差を有する80μm以下の下部直径を有し、電極パッド30を露出させる。この際、下部直径の第1許容誤差は2.5μm未満であってもよい。この際、下部直径は電極パッド30の直径より小さく、ソルダレジスト開口は下部直径より上部直径が大きく形成されて断面が逆台形の形状を有する。表1を参照すると、上部直径と下部直径との直径差は10μm以上であり、第2許容誤差を有する。第2許容誤差は2.5μm未満であってもよい。また、上部直径と下部直径との直径差は下部直径が減少するほど増加する。
この際、表2を参照すると、一つの例として、バンプミッシングが生じないように、下部直径は第1許容誤差を有する50μm以上であってもよい。
例えば、図2および表1を参照すると、一つの例として、下部直径は、第1許容誤差を有する70μm以下であり、直径差は15μm以上であり、第2許容誤差を有してもよい。
次に、表2を参照すると、一つの例として、ソルダレジスト開口間のピッチが、第1許容誤差を有する90μm以上であり、ソルダレジスト開口間のソルダレジスト50の断面における上端幅が、10μm以上であり、第2許容誤差を有してもよい。
この際、他の例として、電極パッド30の直径は下部直径より大きくてもよい。
また、一つの例として、電極パッド30の直径は下部直径より大きくてもよい。
この際、他の例として、電極パッド間の間隔が、20μm以上であり、第2許容誤差を有してもよい。
また、一つの例として、ソルダレジスト開口間のピッチが、第1許容誤差を有する90μm以上であり、電極パッド間の間隔が、20μm以上であり、第2許容誤差を有してもよい。
また、この際、他の例として、上部直径は電極パッド30の直径より大きく、ソルダレジスト開口間のソルダレジスト50の断面における上端幅は10μm以上であり、第2許容誤差を有してもよい。
以上、上述した実施形態および添付の図面は本発明の範疇を制限するものではなく、本発明に関する当該技術分野における通常の知識を有する者の理解を容易にするために例示的に説明されたものである。また、上述した構成の様々な組み合わせによる実施形態が上述した具体的な説明から当業者によって自明に実現されることができる。したがって、本発明の様々な実施形態は、本発明の本質的な特性から外れない範囲内で変形された形態で実現されることができ、本発明の範囲は、特許請求の範囲に記載の発明により解釈すべきであり、当該技術分野において通常の知識を有する者による様々な変更、代案、均等物を含んでいる。
10 絶縁層
30 電極パッド
50 ソルダレジスト
30 電極パッド
50 ソルダレジスト
Claims (15)
- 第1許容誤差を有する80μm以下の下部直径を有し、電極パッドを露出させるソルダレジスト開口構造であって、
前記下部直径が前記電極パッドの直径より小さく、
前記下部直径より上部直径が大きく形成されて断面が逆台形の形状を有し、
前記上部直径と前記下部直径との直径差は、10μm以上であり、第2許容誤差を有し、前記下部直径が減少するほど増加し、
前記第1および第2許容誤差が2.5μm未満であることを特徴とする、ソルダレジスト開口構造。 - 前記下部直径が、前記第1許容誤差を有する50μm以上であることを特徴とする、請求項1に記載のソルダレジスト開口構造。
- 前記下部直径が、前記第1許容誤差を有する70μm以下であり、
前記直径差が、15μm以上であり、前記第2許容誤差を有することを特徴とする、請求項2に記載のソルダレジスト開口構造。 - ソルダレジスト開口間のピッチが、前記第1許容誤差を有する90μm以上であり、
前記ソルダレジスト開口間のソルダレジストの断面における上端幅が、10μm以上であり、前記第2許容誤差を有することを特徴とする、請求項1から3のいずれか一項に記載のソルダレジスト開口構造。 - 前記電極パッドの直径が前記下部直径より大きいことを特徴とする、請求項4に記載のソルダレジスト開口構造。
- 前記電極パッドの直径が前記下部直径より大きいことを特徴とする、請求項1から3のいずれか一項に記載のソルダレジスト開口構造。
- 前記ソルダレジスト開口が隣り合う場合、前記電極パッド間の間隔が、20μm以上であり、第2許容誤差を有することを特徴とする、請求項6に記載のソルダレジスト開口構造。
- 前記ソルダレジスト開口間のピッチが、前記第1許容誤差を有する90μm以上であり、
前記電極パッド間の間隔が、20μm以上であり、前記第2許容誤差を有することを特徴とする、請求項1から3のいずれか一項に記載のソルダレジスト開口構造。 - 前記上部直径が前記電極パッドの直径より大きく、
前記ソルダレジスト開口間のソルダレジストの断面における上端幅が、10μm以上であり、前記第2許容誤差を有することを特徴とする、請求項8に記載のソルダレジスト開口構造。 - 絶縁層と、
前記絶縁層上に形成された多数の電極パッドと、
前記電極パッドをそれぞれ露出させる多数のソルダレジスト開口が形成されたソルダレジストと、を含み、
前記ソルダレジスト開口が、請求項1から3のいずれか一項に記載のソルダレジスト開口構造を有することを特徴とする、回路基板。 - 前記ソルダレジスト開口間のピッチが、前記第1許容誤差を有する90μm以上であり、
前記ソルダレジスト開口間の前記ソルダレジストの断面における上端幅が、10μm以上であり、前記第2許容誤差を有することを特徴とする、請求項10に記載の回路基板。 - 前記電極パッドの直径が前記下部直径より大きいことを特徴とする、請求項11に記載の回路基板。
- 前記電極パッド間の間隔が、20μm以上であり、前記第2許容誤差を有することを特徴とする、請求項12に記載の回路基板。
- 前記ソルダレジスト開口間のピッチが、前記第1許容誤差を有する90μm以上であり、
前記電極パッド間の間隔が、20μm以上であり、前記第2許容誤差を有することを特徴とする、請求項11に記載の回路基板。 - 前記上部直径が前記電極パッドの直径より大きく、
前記ソルダレジスト開口間のソルダレジストの断面における上端幅が、10μm以上であり、前記第2許容誤差を有することを特徴とする、請求項14に記載の回路基板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2013-0148573 | 2013-12-02 | ||
KR20130148573A KR101497840B1 (ko) | 2013-12-02 | 2013-12-02 | 솔더레지스트 개구 구조 및 회로 기판 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015106710A true JP2015106710A (ja) | 2015-06-08 |
Family
ID=53025996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014146699A Pending JP2015106710A (ja) | 2013-12-02 | 2014-07-17 | ソルダレジスト開口構造および回路基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20150156860A1 (ja) |
JP (1) | JP2015106710A (ja) |
KR (1) | KR101497840B1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220089365A (ko) | 2020-12-21 | 2022-06-28 | 삼성전자주식회사 | 패키지 기판 및 이를 포함하는 반도체 패키지 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2007004658A1 (ja) * | 2005-06-30 | 2009-01-29 | イビデン株式会社 | プリント配線板 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3860713B2 (ja) * | 2000-12-04 | 2006-12-20 | 京セラ株式会社 | 配線基板およびこれを用いた電子装置 |
JP2002290022A (ja) * | 2001-03-27 | 2002-10-04 | Kyocera Corp | 配線基板およびその製造方法ならびに電子装置 |
JP2005142254A (ja) * | 2003-11-05 | 2005-06-02 | Toppan Printing Co Ltd | 配線基板及びその製造方法 |
TWI473553B (zh) * | 2008-07-03 | 2015-02-11 | Advanced Semiconductor Eng | 晶片封裝結構 |
-
2013
- 2013-12-02 KR KR20130148573A patent/KR101497840B1/ko active IP Right Grant
-
2014
- 2014-05-15 US US14/278,522 patent/US20150156860A1/en not_active Abandoned
- 2014-07-17 JP JP2014146699A patent/JP2015106710A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2007004658A1 (ja) * | 2005-06-30 | 2009-01-29 | イビデン株式会社 | プリント配線板 |
Also Published As
Publication number | Publication date |
---|---|
US20150156860A1 (en) | 2015-06-04 |
KR101497840B1 (ko) | 2015-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9111818B2 (en) | Packaging substrate | |
US8354599B2 (en) | Connection structure between printed circuit board and electronic component | |
JP5649788B2 (ja) | プリント板、プリント板実装構造、およびプリント板実装方法 | |
KR20140110709A (ko) | 랜딩 패드에 의하여 중첩되는 임베디드 금속 트레이스를 구비한 기판을 갖는 패키지 | |
WO2016107062A1 (zh) | 一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法 | |
JP2008252042A (ja) | 回路基板、および回路基板の形成方法 | |
JP6007796B2 (ja) | 回路基板の製造方法 | |
JP2009064989A (ja) | 半導体装置およびその製造方法 | |
KR100752028B1 (ko) | 브릿지형 패턴을 이용한 솔더 접합 구조 | |
JP2015106710A (ja) | ソルダレジスト開口構造および回路基板 | |
TW201340792A (zh) | 印刷電路板 | |
US20150200172A1 (en) | Package Having Substrate With Embedded Metal Trace Overlapped by Landing Pad | |
JP2016111297A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
TWI634823B (zh) | 電子裝置 | |
KR102207273B1 (ko) | 패키지 기판 | |
TW201707152A (zh) | 具中空腔室之半導體封裝結構及其下基板及製程 | |
JP2013004843A (ja) | 電子機器のランド構造 | |
JP2007207868A (ja) | 配線基板 | |
JP2018006465A (ja) | プリント配線板の製造方法、及びスクリーン印刷用マスク | |
JP2008140868A (ja) | 多層配線基板および半導体装置 | |
JP7322456B2 (ja) | 電子部品搭載基板 | |
KR100986294B1 (ko) | 인쇄회로기판의 제조방법 | |
KR101067101B1 (ko) | 인쇄회로기판 | |
US20130153278A1 (en) | Ball grid array package and method of manufacturing the same | |
TWI404479B (zh) | 表面貼裝結構及具有該表面貼裝結構之電路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150407 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150804 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160405 |