TWI404479B - 表面貼裝結構及具有該表面貼裝結構之電路板 - Google Patents
表面貼裝結構及具有該表面貼裝結構之電路板 Download PDFInfo
- Publication number
- TWI404479B TWI404479B TW98144031A TW98144031A TWI404479B TW I404479 B TWI404479 B TW I404479B TW 98144031 A TW98144031 A TW 98144031A TW 98144031 A TW98144031 A TW 98144031A TW I404479 B TWI404479 B TW I404479B
- Authority
- TW
- Taiwan
- Prior art keywords
- pad
- current limiting
- limiting portion
- mount structure
- line width
- Prior art date
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本發明涉及電路板技術，特別涉及一種可用於貼裝電子元件之表面貼裝結構及具有該表面貼裝結構之電路板。
隨著電子產業之飛速發展，作為電子產品基本構件之電路板之製作技術顯得愈來愈重要。電路板一般由覆銅基板經裁切、鑽孔、蝕刻、曝光、顯影、壓合、成型等一系列製程製作而成。具體可參閱C.H.Steer等人在Proceedings of the IEEE,Vol.39,No.2(2002年8月)中發表之“Dielectric characterization of printed circuit board substrates”一文。
一般地，電路板製作完成後，還需要將各種電子元件貼裝至電路板上。因此，電路板表面需要設置有外露之焊盤，該焊盤可實現電子元件與電路板內部線路之間之電連接或訊號連接。隨著電子元件之小型化與功能之集成化，電子元件除四周邊緣具有引腳外，還會在底部設置不同之焊接底盤。所以，對應地，可用於貼裝該種電子元件之電路板除需要在與電子元件對應之四周邊緣設置焊盤外，還需要在中心位置開設與電子元件底部之焊接底盤對應之焊盤。其中，與焊接底盤對應之焊盤之表面積一般大於與引腳對應之焊盤之表面積。而且，由於線路之密集化，電路板相鄰之較大面積之焊盤與較小面積之焊盤之間還可能有相互連接關係，因此需要設置連接線連接於相鄰之焊盤之間。
在電子元件貼裝於電路板時，還需要經過回焊爐才能使電路板上之焊錫重熔以可將電子元件固定焊接至電路板。而焊錫重熔過程中由於流體之特性，焊錫有經由連接線流向表面積較大之焊盤之傾向，因此會使得表面積較小之焊盤所在區域因焊錫不足而導致焊接不良，造成電子元件與電路板之間之連接可靠性降低，並且影響電子元件與電路板之間之訊號傳輸品質。
先前技術中，一般採用在表面積較大之焊盤與表面積較小之焊盤之間之連接線上塗布或印刷防焊條之方法阻止重熔之焊錫從表面積較小之焊盤流向表面積較大之焊盤。惟，對於表面積較小之焊盤與表面積較大之焊盤之間之距離較短，即連接線較短之情況下(例如小於0.3mm)，無法塗布或印刷防焊條時，上述重熔之焊錫從表面積較小之焊盤流向表面積較大之焊盤之問題仍然存在，其嚴重影響電子元件之貼裝品質。
有鑑於此，提供一種可較有效地阻止重熔之焊錫從表面積較小之焊盤流向表面積較大之焊盤之電路板實屬必要，以提高在電路板上貼裝電子元件之貼裝品質，提升電子元件與電路板之間之訊號傳輸品質。
下面將以具體實施例說明一種表面貼裝結構及具有該表面貼裝結構之電路板。
一種表面貼裝結構，用於固定地將具有引腳與焊接底盤之電子元件貼裝到電路板上。該表面貼裝結構包括形成在該電路板上之焊盤。該焊盤包括：與該引腳之底表面
進行焊接之第一焊盤，與該焊接底盤之底表面進行焊接之第二焊盤，以及連接該第一焊盤與第二焊盤之連接線。該第二焊盤與焊接底盤之底表面相對之表面之面積大於該第一焊盤與引腳之底表面相對之表面之面積。該第一焊盤與第二焊盤之間距小於0.3mm。該連接線包括限流部與非限流部。該限流部與第一焊盤相連接，該非限流部與第二焊盤相連接。該限流部之部分或全部線寬小於該非限流部之線寬。
一種表面貼裝結構，用於固定地將具有引腳與焊接底盤之電子元件貼裝到電路板上。該表面貼裝結構包括形成在該電路板上之焊盤。該焊盤包括：與該引腳之底表面進行焊接之第一焊盤，與該焊接底盤之底表面進行焊接之第二焊盤，以及連接該第一焊盤與第二焊盤之連接線。該第二焊盤與焊接底盤之底表面相對之表面之面積大於該第一焊盤與引腳之底表面相對之表面之面積。該第一焊盤與第二焊盤之間距小於0.3mm。該連接線包括限流部、第一非限流部與第二非限流部，該限流部連接於第一非限流部與第二非限流部之間，該第一非限流部連接於第一焊盤與限流部之間，該第二非限流部連接於第二焊盤與限流部之間。該限流部之線寬小於該第一非限流部、第二非限流部之線寬。
一種電路板，其包括用於固定地將具有引腳與焊接底盤之電子元件貼裝到該電路板上之表面貼裝結構。該表面貼裝結構包括形成在該電路板上之焊盤。該焊盤包括：與該引腳之底表面進行焊接之第一焊盤，與該焊接底盤
之底表面進行焊接之第二焊盤，以及連接該第一焊盤與第二焊盤之連接線。該第二焊盤與焊接底盤之底表面相對之表面之面積大於該第一焊盤與引腳之底表面相對之表面之面積。該第一焊盤與第二焊盤之間距小於0.3mm。該連接線包括限流部與非限流部。該限流部與第一焊盤相連接，該非限流部與第二焊盤相連接。該限流部之部分或全部線寬小於該非限流部之線寬。
一種電路板，其包括用於固定地將具有引腳與焊接底盤之電子元件貼裝到該電路板上之表面貼裝結構。該表面貼裝結構包括形成在該電路板上之焊盤。該焊盤包括：與該引腳之底表面進行焊接之第一焊盤，與該焊接底盤之底表面進行焊接之第二焊盤，以及連接該第一焊盤與第二焊盤之連接線。該第二焊盤與焊接底盤之底表面相對之表面之面積大於該第一焊盤與引腳之底表面相對之表面之面積。該第一焊盤與第二焊盤之間距小於0.3mm。該連接線包括限流部、第一非限流部與第二非限流部，該限流部連接於第一非限流部與第二非限流部之間，該第一非限流部連接於第一焊盤與限流部之間，該第二非限流部連接於第二焊盤與限流部之間。該限流部之線寬小於該第一非限流部、第二非限流部之線寬。
相較於先前技術，本技術方案之表面貼裝結構及具有該表面貼裝結構之電路板之第二焊盤與焊接底盤之底表面相對之表面之面積大於該第一焊盤與引腳之底表面相對之表面之面積，具有連接線相連之第一焊盤與第二焊盤之間距小於0.3mm，並且由於連接線之限流部之部分或全
部線寬小於連接線之非限流部(或者第一非限流部、第二非限流部)之線寬，從而可在連接線較短之情況下(小於0.3mm)無法塗布或印刷防焊條時，有效地阻止重熔之焊錫從表面積較小之第一焊盤所在區域流向表面積較大之第二焊盤區域，更好地避免表面積較小之第一焊盤所在區域因焊錫不足而導致焊接不良之情形，提高在電路板上貼裝電子元件之貼裝品質，提升電子元件與電路板之間之訊號傳輸品質。
下面將結合附圖與實施例對本技術方案之表面貼裝結構以及具有該表面貼裝結構之電路板作進一步詳細說明。
本技術方案實施例提供一種表面貼裝結構，其用於固定地將具有引腳與焊接底盤之電子元件貼裝到電路板上。
請參閱圖1，上述用於貼裝之電子元件1具有晶片主體2、焊接底盤3與引腳4。其中，焊接底盤3形成在晶片主體2之底面，引腳4形成在晶片主體2之四周邊緣。該焊接底盤3具有用於焊接之第一底表面5。該引腳4有用於焊接之第二底表面6。
請參閱圖2與圖3，在第一實施例中，該表面貼裝結構10包括形成在電路板100上之焊盤12。其中，該焊盤12包括第二焊盤110、第一焊盤120，以及連接該第二焊盤110與第一焊盤120之連接線130。需指出，並非所有第二焊盤110與第一焊盤120之間均需要連接線130連接，該連接線130僅為連接於需要訊號傳輸之第二焊盤110與第一焊盤120之間，連接線130之具體設置需根據訊號傳輸之
具體要求而定。
第二焊盤110用於與電子元件1之焊接底盤3之第一底表面5進行焊接。第二焊盤110具有與焊接底盤3之第一底表面5相對之表面112。焊接時，焊接底盤3之第一底表面5貼合到第二焊盤110之表面112上。第二焊盤110設置之數目與位置分佈與電子元件1之焊接底盤3之數目與分佈相對應。本實施例中，該表面貼裝結構10包括一個正方形之第二焊盤110以及多個圍繞在第二焊盤110四周之第一焊盤120。此外，該第二焊盤110可為長方形、菱形、多邊形、圓形、橢圓形等各種形狀。
第一焊盤120用於與電子元件1之引腳4之第二底表面6進行焊接。第一焊盤120具有與引腳4之第二底表面6相對之表面122。焊接時，引腳4之第二底表面6貼合到第一焊盤120之表面122上。第一焊盤120設置之數目與位置分佈與電子元件1之引腳4之數目與位置分佈相對應。
其中，該第二焊盤110與焊接底盤3之第一底表面5相對之表面112之面積大於該第二焊盤110與引腳4之第二底表面6相對之表面122之面積。優選地，第二焊盤110之表面112之面積與第一焊盤120之表面122之面積之比大於等於1.5：1。具有連接線130之第二焊盤110與第一焊盤120之間距小於0.3mm。
連接線130包括相連接之限流部132與非限流部134。該限流部132之部分或全部線寬小於該非限流部134之線寬。本實施例中，限流部132之部分線寬小於該非限流部
134之線寬。該限流部132與非限流部134之線寬分別指限流部132與非限流部134在垂直於連接線130之延伸方向上之寬度。本實施例中，該限流部132與第一焊盤120相連接，非限流部134與第二焊盤110相連接。該限流部132採用瓶頸狀設計。具體地，限流部132包括第一限流區132a與第二限流區132b。第一限流區132a與第一焊盤120連接，第二限流區132b與非限流部134連接。第一限流區132a之線寬自遠離第一焊盤120之方向逐漸變小，第二限流區132b之線寬自遠離第一焊盤120之方向逐漸變大。優選地，第一限流區132a與第一焊盤120之連接處、以及第二限流區132b與非限流部134之連接處均採用圓角過渡設計。第一限流區132a之外邊緣與第一焊盤120之連接點處之切線垂直於第一焊盤120之外邊緣，第二限流區132b之外邊緣與非限流部134之連接點處之切線垂直於非限流部134之外邊緣。第一限流區132a與第二限流區132b之連接處為該限流部132之最窄位置，即線寬最小之位置。
本實施例中，該限流部132之最窄位置之線寬為該非限流部134之線寬之1/2，即第一限流區132a與第二限流區132b之連接處之線寬為該非限流部134之線寬之1/2。從而，該限流部132可在回爐焊過程中較為有效地阻止重熔之焊錫從第一焊盤120經過該連接線130流向第二焊盤110。
請參閱圖4，在第二實施例中，該表面貼裝結構20與第一實施例中之表面貼裝結構10大致相同，其不同之處在於
，該表面貼裝結構20之限流部232進一步包括一個第三限流區232c，該第三限流區232c連接於第一限流區232a與第二限流區232b之間。
該第一限流區232a之線寬自遠離第一焊盤220之方向逐漸變小，該第二限流區232b之線寬自遠離第一焊盤220之方向逐漸變大，該第三限流區232c之線寬保持不變。第三限流區232c為限流部232之最窄位置。優選地，第三限流區232c之線寬為非限流區234之線寬之1/2。第一限流區232a與第一焊盤210、第三限流區232c之連接處，以及第二限流區232b與非限流部234、第三限流區232c之連接處均採用圓角過渡設計。
請參閱圖5，在第三實施例中，該表面貼裝結構30與第一實施例中之表面貼裝結構10大致相同，其不同之處在於，該表面貼裝結構30之連接線330包括限流部332、第一非限流部334與第二非限流部336。
限流部332可以與第一實施例中描述之限流部132或者與第二實施例中描述之限流部232之具有相同之結構。限流部332連接於第一非限流部334與第二非限流部336之間。限流部332與第一非限流部334、第二非限流部336之連接處均採用圓角過渡設計。
第一非限流部334連接於第一焊盤320與限流部332之間。第二非限流部336連接於第二焊盤310與限流部332之間。限流部332之線寬小於第一非限流部334、第二非限流部336之線寬。第一非限流部334與第一焊盤320之連
接處、以及第二非限流部336與第二焊盤310之連接處既可採用圓角過渡設計，亦可直接採用直角過渡設計。本實施例中，第一非限流部334與第一焊盤320之連接處、以及第二非限流部336與第二焊盤310之連接處均為採用圓角過渡設計。該圓角過渡設計可方便連接線330之蝕刻成型，有效避免連接線330在與第二焊盤310、第一焊盤320之連接處造成蝕刻死角，從而提高連接線330之成型品質。
此外，上述三個實施例中之表面貼裝結構10、20、30均可應用於電路板或其他電子元件封裝基板中。
相較於先前技術，本技術方案之表面貼裝結構及具有該表面貼裝結構之電路板之第二焊盤與焊接底盤之底表面相對之表面之面積大於該第一焊盤與引腳之底表面相對之表面之面積，具有連接線相連之第一焊盤與第二焊盤之間距小於0.3mm，並且由於連接線之限流部之線寬小於連接線之非限流部(或者第一非限流部、第二非限流部)之線寬，從而可在連接線較短之情況下(小於0.3mm)無法塗布或印刷防焊條時，有效地阻止重熔之焊錫從表面積較小之第一焊盤所在區域流向表面積較大之第二焊盤區域，更好地避免表面積較小之第一焊盤所在區域因焊錫不足而導致焊接不良之情形，提高在電路板上貼裝電子元件之貼裝品質，提升電子元件與電路板之間之訊號傳輸品質。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。先前技術，以上所述者僅為本發明之較佳
實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
1‧‧‧電子元件
2‧‧‧晶片主體
3‧‧‧焊接底盤
4‧‧‧引腳
5‧‧‧第一底表面
6‧‧‧第二底表面
100‧‧‧電路板
10、20、30‧‧‧表面貼裝結構
12‧‧‧焊盤
110、310‧‧‧第二焊盤
112、122‧‧‧表面
120、220、320‧‧‧第一焊盤
130、330‧‧‧連接線
132、232、332‧‧‧限流部
132a、232a‧‧‧第一限流區
132b、232b‧‧‧第二限流區
232c‧‧‧第三限流區
134、234‧‧‧非限流部
334‧‧‧第一非限流部
336‧‧‧第二非限流部
圖1係具有引腳與焊接底盤之電子元件之結構示意圖。
圖2係本技術方案第一實施例提供之表面貼裝結構設置在電路板上之示意圖。
圖3係圖2中III區域之放大示意圖。
圖4係本技術方案第二實施例提供之表面貼裝結構之部分示意圖。
圖5係本技術方案第三實施例提供之表面貼裝結構之部分示意圖。
100‧‧‧電路板
10‧‧‧表面貼裝結構
12‧‧‧焊盤
110‧‧‧第二焊盤
112、122‧‧‧表面
120‧‧‧第一焊盤
130‧‧‧連接線
132‧‧‧限流部
134‧‧‧非限流部
Claims (13)
- 一種表面貼裝結構，用於固定地將具有引腳與焊接底盤之電子元件貼裝到電路板上，該表面貼裝結構包括形成在該電路板上之焊盤，其中該焊盤包括：與該引腳之底表面進行焊接之第一焊盤，與該焊接底盤之底表面進行焊接之第二焊盤，以及連接該第一焊盤與第二焊盤之連接線，其改進在於，該第二焊盤與焊接底盤之底表面相對之表面之面積大於該第一焊盤與引腳之底表面相對之表面之面積，該第一焊盤與第二焊盤之間距小於0.3mm，該連接線包括限流部與非限流部，該限流部與第一焊盤相連接，該非限流部與第二焊盤相連接，該限流部之部分或全部線寬小於該非限流部之線寬，該限流部與第一焊盤之連接處以及非限流部與第二焊盤之連接處均採用圓角過渡設計。
- 如申請專利範圍第1項所述之表面貼裝結構，其中，該限流部包括第一限流區與第二限流區，該第一限流區與第一焊盤連接，該第二限流區與非限流部連接。
- 如申請專利範圍第2項所述之表面貼裝結構，其中，該第一限流區之線寬自遠離第一焊盤之方向逐漸變小，該第二限流區之線寬自遠離第一焊盤之方向逐漸變大。
- 如申請專利範圍第3項所述之表面貼裝結構，其中，該第一限流區與第一焊盤之連接處、以及該第二限流區與非限流部之連接處均採用圓角過渡設計。
- 如申請專利範圍第4項所述之表面貼裝結構，其中，該第一限流區之外邊緣與第一焊盤之連接點處之切線垂直於該第一焊盤之外邊緣，該第二限流區之外邊緣與非限流部之 連接點處之切線垂直於該非限流部之外邊緣。
- 如申請專利範圍第2項所述之表面貼裝結構，其中，該第一限流區與第二限流區之連接處之線寬為該非限流部之線寬之1/2。
- 如申請專利範圍第2項所述之表面貼裝結構，其中，該限流部進一步包括一個第三限流區，該第三限流區連接於第一限流區與第二限流區之間。
- 如申請專利範圍第7項所述之表面貼裝結構，其中，該第一限流區之線寬自遠離第一焊盤之方向逐漸變小，該第二限流區之線寬自遠離第一焊盤之方向逐漸變大，該第三限流區之線寬保持不變。
- 如申請專利範圍第8項所述之表面貼裝結構，其中，該第三限流區之線寬為該非限流區之線寬之1/2。
- 如申請專利範圍第1項所述之表面貼裝結構，其中，該第二焊盤與焊接底盤之底表面相對之表面之面積與該第一焊盤與引腳之底表面相對之表面之面積之比大於等於1.5：1。
- 一種表面貼裝結構，用於固定地將具有引腳與焊接底盤之電子元件貼裝到電路板上，該表面貼裝結構包括形成在該電路板上之焊盤，其中該焊盤包括：與該引腳之底表面進行焊接之第一焊盤，與該焊接底盤之底表面進行焊接之第二焊盤，以及連接該第一焊盤與第二焊盤之連接線，其改進在於，該第二焊盤與焊接底盤之底表面相對之表面之面積大於該第一焊盤與引腳之底表面相對之表面之面積，該第一焊盤與第二焊盤之間距小於0.3mm，該連接線包括限流部、第一非限流部與第二非限流部，該限流部連接於第 一非限流部與第二非限流部之間，該第一非限流部連接於第一焊盤與限流部之間，該第二非限流部連接於第二焊盤與限流部之間，該限流部之線寬小於該第一非限流部、第二非限流部之線寬，該第一限流區與第一焊盤之連接處、以及該第二限流區與非限流部之連接處均採用圓角過渡設計。
- 一種電路板，其包括用於固定地將具有引腳與焊接底盤之電子元件貼裝到該電路板上之表面貼裝結構，該表面貼裝結構包括形成在該電路板上之焊盤，其中該焊盤包括：與該引腳之底表面進行焊接之第一焊盤，與該焊接底盤之底表面進行焊接之第二焊盤，以及連接該第一焊盤與第二焊盤之連接線，其改進在於，該第二焊盤與焊接底盤之底表面相對之表面之面積大於該第一焊盤與引腳之底表面相對之表面之面積，該第一焊盤與第二焊盤之間距小於0.3mm，該連接線包括限流部與非限流部，該限流部與第一焊盤相連接，該非限流部與第二焊盤相連接，該限流部之部分或全部線寬小於該非限流部之線寬，該第一非限流部與第一焊盤之連接處以及第二非限流部與第二焊盤之連接處均採用圓角過渡設計。
- 一種電路板，其包括用於固定地將具有引腳與焊接底盤之電子元件貼裝到該電路板上之表面貼裝結構，該表面貼裝結構包括形成在該電路板上之焊盤，其中該焊盤包括：與該引腳之底表面進行焊接之第一焊盤，與該焊接底盤之底表面進行焊接之第二焊盤，以及連接該第一焊盤與第二焊盤之連接線，其改進在於，該第二焊盤與焊接底盤之底表面相對之表面之面積大於該第一焊盤與引腳之底表面相對 之表面之面積，該第一焊盤與第二焊盤之間距小於0.3mm，該連接線包括限流部、第一非限流部與第二非限流部，該限流部連接於第一非限流部與第二非限流部之間，該第一非限流部連接於第一焊盤與限流部之間，該第二非限流部連接於第二焊盤與限流部之間，該限流部之線寬小於該第一非限流部、第二非限流部之線寬，該限流部與第一焊盤之連接處以及非限流部與第二焊盤之連接處均採用圓角過渡設計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW98144031A TWI404479B (zh) | 2009-12-21 | 2009-12-21 | 表面貼裝結構及具有該表面貼裝結構之電路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW98144031A TWI404479B (zh) | 2009-12-21 | 2009-12-21 | 表面貼裝結構及具有該表面貼裝結構之電路板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201124019A TW201124019A (en) | 2011-07-01 |
| TWI404479B true TWI404479B (zh) | 2013-08-01 |
Family
ID=45046936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW98144031A TWI404479B (zh) | 2009-12-21 | 2009-12-21 | 表面貼裝結構及具有該表面貼裝結構之電路板 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI404479B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW589732B (en) * | 2001-04-10 | 2004-06-01 | Nec Corp | Circuit board, method of mounting surface mounting component on circuit board, and electronic equipment using the same circuit board |
| JP2009117530A (ja) * | 2007-11-05 | 2009-05-28 | Alps Electric Co Ltd | 電子回路モジュール及び電子回路モジュールの製造方法 |
-
2009
- 2009-12-21 TW TW98144031A patent/TWI404479B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW589732B (en) * | 2001-04-10 | 2004-06-01 | Nec Corp | Circuit board, method of mounting surface mounting component on circuit board, and electronic equipment using the same circuit board |
| JP2009117530A (ja) * | 2007-11-05 | 2009-05-28 | Alps Electric Co Ltd | 電子回路モジュール及び電子回路モジュールの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201124019A (en) | 2011-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7005750B2 (en) | Substrate with reinforced contact pad structure | |
| US9148958B2 (en) | Circuit board and electronic device | |
| US7323405B2 (en) | Fine pitch low cost flip chip substrate | |
| US7098407B2 (en) | Non-solder mask defined (NSMD) type wiring substrate for ball grid array (BGA) package and method for manufacturing such a wiring substrate | |
| US8232641B2 (en) | Wiring substrate and semiconductor device having connection pads formed in non-solder mask defined structure | |
| TWI786337B (zh) | 覆晶薄膜及其製造方法 | |
| US8927878B2 (en) | Printed circuit board and electronic apparatus thereof | |
| JP2001102732A (ja) | 印刷回路基板及びこの印刷回路基板のスクリーンプリントのためのマスク | |
| EP1708551B1 (en) | Land structure, printed wiring board, and electronic device | |
| TWI404479B (zh) | 表面貼裝結構及具有該表面貼裝結構之電路板 | |
| TWI634823B (zh) | 電子裝置 | |
| US10763200B2 (en) | Mounting structure and module | |
| JP2010171125A (ja) | 半導体装置およびその製造方法 | |
| EP3419393A1 (en) | Electronic device and manufacturing method therefor | |
| JP2005085807A (ja) | 配線基板およびその製造方法、電気光学装置、電子機器 | |
| US20070089901A1 (en) | Circuit board providing coplanarity of solders and high soldering reliability for semiconductor component | |
| JP2013219284A (ja) | 電子部品実装基板の製造方法 | |
| CN102056405B (zh) | 表面贴装结构及具有该表面贴装结构的电路板 | |
| KR100986294B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP2021174975A (ja) | プリント基板及びプリント基板の製造方法 | |
| KR20230115476A (ko) | 기판 및 기판 제조 방법 | |
| JPH06152114A (ja) | 電気回路配線基板及びその製造方法並びに電気回路装置 | |
| EP1392089A1 (en) | Printed circuit board with self align bonding pads thereon | |
| WO2013136575A1 (ja) | プリント配線板及び回路基板 | |
| CN114521100A (zh) | 安装于布线基板的部件 |