KR20210085325A - 감광성 이방성 전도층을 이용하여 형성된 전기접속부재를 포함하는 반도체 패키지 및 그 제조 방법 - Google Patents

감광성 이방성 전도층을 이용하여 형성된 전기접속부재를 포함하는 반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20210085325A
KR20210085325A KR1020190178250A KR20190178250A KR20210085325A KR 20210085325 A KR20210085325 A KR 20210085325A KR 1020190178250 A KR1020190178250 A KR 1020190178250A KR 20190178250 A KR20190178250 A KR 20190178250A KR 20210085325 A KR20210085325 A KR 20210085325A
Authority
KR
South Korea
Prior art keywords
electrical connection
substrate
connection member
semiconductor package
type electrical
Prior art date
Application number
KR1020190178250A
Other languages
English (en)
Inventor
박종철
구세진
이종권
백경욱
박재형
강일석
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020190178250A priority Critical patent/KR20210085325A/ko
Priority to PCT/KR2020/018181 priority patent/WO2021137469A1/ko
Publication of KR20210085325A publication Critical patent/KR20210085325A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은, 감광성 이방성 전도층을 전기적 접속 부재에 적용함으로써, 언더필 공정을 수행하지 않고 전기적 접속을 간단하고 경제적으로 구현할 수 있는 감광성 이방성 전도층을 이용하여 형성된 전기접속부재를 포함하는 반도체 패키지 및 그 제조 방법을 제공한다.

Description

감광성 이방성 전도층을 이용하여 형성된 전기접속부재를 포함하는 반도체 패키지 및 그 제조 방법{Semiconductor package having electrical conduction member formed by photodefinable anisotropic conduction layer and method of manufacturing the same}
본 발명의 기술적 사상은 반도체 패키지에 관한 것으로서, 보다 상세하게는 감광성 이방성 전도층을 이용하여 형성된 전기접속부재를 포함하는 반도체 패키지 및 그 제조 방법에 관한 것이다.
전자부품에서, 전자 소자가 형성된 기판에 연결 배선을 형성하고 보호 외관을 형성함으로서, 실제 반도체 패키지 제품으로 구현하는 공정을 후공정(back-end process) 혹은 패키징 공정이라 한다. 최근 모바일 장치에서 요구되는 경박단소, 고용량, 고속동작의 특성을 가지는 반도체 장치를 구현하기 위하여, 서로 다른 기능을 가지는 복수개의 칩들을 하나의 기판에 실장하거나 복수개의 개별적인 반도체 패키지들을 적층하여 최종 반도체 패키지를 구현하고 있으며, 예를 들어 SiP (System in Package), PoP (Package on Package), WLCSP (Wafer level chip scale package), MCP (multi chip package) 등이 있다. 또한, 반도체 패키지의 박형화를 위해 기존의 경성 기판을 대신하여 유연 기판을 사용하는 것을 요구하고, 반도체 칩 자체의 두께가 더욱 얇아짐에 따라서, 반도체 칩과 기판 사이 및 반도체 칩과 반도체 칩 사이의 전기적 접속 부재에 대한 변화가 요구되고 있다.
와이어 본딩 방식은 반도체 칩을 기판에 실장한 후, 반도체 칩의 패드와 기판의 전극 사이를 도선을 이용하여 전기적으로 접속하는 것으로서, 소형화 및 고밀도의 입출력 단자의 배치를 가지는 반도체 칩에 적용하기에는 공간 상의 한계를 나타내고 있다. 솔더볼 방식은 상기 도선을 대신하여 솔더볼을 이용하는 것으로서, 매우 낮은 접속저항을 가지며 고밀도화 및 3차원 적층 구조의 형성이 가능한 장점이 있다. 그러나, 솔더볼이 배치됨에 따라 형성되는 빈공간을 에폭시와 같은 물질을 이용하여 충진하는 언더필 공정을 추가적으로 수행하여야 하며, 이러한 언더필 물질과 솔더볼 물질의 물질적 특성 차이에 의한 결합이 나타날 우려가 있다.
한국특허출원번호 제10-2017-0047413호
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 언더필 공정을 수행하지 않고 전기적 접속을 간단하고 경제적으로 구현할 수 있는 감광성 이방성 전도층을 이용하여 형성된 전기접속부재를 포함하는 반도체 패키지 및 그 제조 방법을 제공하는 것이다. 그러나 이러한 과제는 예시적인 것으로, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
본 발명의 일 관점에 의하면, 감광성 이방성 전도층을 이용하여 형성한 전기접속부재를 포함하는 반도체 패키지의 제조 방법이 제공된다.
본 발명의 일 실시예에 의하면, 상기 제조 방법은, 기판을 준비하는 단계; 상기 기판 상에 감광성 이방성 전도층을 형성하는 단계; 상기 감광성 이방성 전도층의 일부 영역을 포토마스크를 이용하여 노광하여 상기 감광성 이방성 전도층의 상기 일부 영역을 경화하는 단계; 및 상기 감광성 이방성 전도층의 경화되지 않은 영역을 제거하여, 상기 기판과 전기적으로 연결된 전기접속부재를 형성하는 단계;를 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 제조 방법에서, 상기 전기접속부재를 형성하는 단계는 범프형 전기접속부재를 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 제조 방법은, 상기 범프형 전기접속부재 상에, 상기 범프형 전기접속부재와 전기적으로 연결된 하나 또는 그 이상의 반도체 다이들을 배치하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 제조 방법은, 상기 범프형 전기접속부재가 형성된 상기 기판을 싱귤레이션하여 개별화된 구조체를 형성하는 단계; 및 상기 개별화된 구조체를 인쇄회로기판 상에 배치하여, 상기 인쇄회로기판과 상기 범프형 전기접속부재를 전기적으로 연결하는 단계;를 더 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 전기접속부재를 형성하는 단계는 언더필형 전기접속부재를 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 제조 방법은, 상기 언더필형 전기접속부재 상에 상기 언더필형 전기접속부재와 전기적으로 연결된 하나 또는 그 이상의 반도체 다이들을 배치하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 제조 방법은, 상기 언더필형 전기접속부재가 형성된 상기 기판을 싱귤레이션하여 개별화된 구조체를 형성하는 단계; 및 상기 개별화된 구조체를 인쇄회로기판 상에 배치하여, 상기 인쇄회로기판과 상기 언더필형 전기접속부재를 전기적으로 연결하는 단계;를 더 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 제조 방법에서, 상기 기판은, 소자층과 상기 소자층 상에 배치된 배선층을 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 제조 방법에서, 상기 감광성 이방성 전도층의 상기 일부 영역을 경화하는 단계는 자외선을 조사함에 의하여 이루어질 수 있다.
본 발명의 일 실시예에 의하면, 상기 제조 방법에서, 상기 감광성 이방성 전도층은 텅스텐 분말, 니켈 분말, 은 분말, 탄소 분말, 금속 코팅 폴리머 분말, 금-주석 합금 분말 또는 이들의 조합을 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 제조 방법에서, 상기 기판 상에 감광성 이방성 전도층을 형성하는 단계는, 접착 필름으로 구성된 감광성 이방성 전도 물질을 상기 기판 상에 필름 접착 공정 방식을 이용하여 부착하여 형성하거나, 또는 액상 접착제로 구성된 감광성 이방성 전도 물질을 상기 기판 상에 스핀 코팅 방식을 이용하여 도포하여 형성할 수 있다.
본 발명의 일 관점에 의하면, 감광성 이방성 전도층을 이용하여 형성한 전기접속부재를 포함하는 반도체 패키지가 제공된다.
본 발명의 일 실시예에 의하면, 상기 반도체 패키지는, 패드를 포함하는 기판; 및 감광성 이방성 전도층을 패터닝하여 형성되고, 상기 기판의 상기 패드에 전기적으로 접촉된 범프형 전기접속부재;를 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 반도체 패키지는, 상기 범프형 전기접속부재 상에 배치되어, 상기 범프형 전기접속부재와 전기적으로 연결된 하나 또는 그 이상의 반도체 다이들을 더 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 반도체 패키지는, 상기 범프형 전기접속부재를 기준으로 상기 기판에 대하여 반대쪽으로 배치되고, 상기 범프형 전기접속부재와 전기적으로 연결된 인쇄회로기판을 더 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 반도체 패키지는, 패드를 포함하는 기판; 및 감광성 이방성 전도층을 패터닝하여 형성되고, 상기 기판의 상기 패드에 전기적으로 접촉된 언더필형 전기접속부재;를 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 반도체 패키지는, 상기 언더필형 전기접속부재 상에 배치되어, 상기 언더필형 전기접속부재와 전기적으로 연결된 하나 또는 그 이상의 반도체 다이들을 더 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 반도체 패키지는, 상기 언더필형 전기접속부재를 기준으로 상기 기판에 대하여 반대쪽으로 배치되고, 상기 언더필형 전기접속부재와 전기적으로 연결된 인쇄회로기판을 더 포함할 수 있다.
본 발명의 기술적 사상에 의할 경우, 반도체 패키지는 감광성 이방성 전도층을 이용하여 형성한 범프형 또는 언더필형 전기접속부재를 포함한다. 상기 반도체 패키지는 기존의 와이어 본딩이나 솔더볼 등의 전기적 접속방식이 갖는 단점을 보완할 수 있고, 박형화 소형화되는 패키지의 높은 신뢰성을 갖는 접속기술을 제공할 수 있다. 감광성 이방성 전도층은 자외선 경화 및 열경화성을 갖는 고분자 속에 전도성을 갖는 도전볼 혹은 솔더볼을 포함하므로 이방성전도성을 가지며, 반도체 칩이 형성된 기판에 접착시킨다. 이어서, 자외선의 선택적 조사를 통해 반도체 칩 상의 원하는 영역에 상기 고분자가 잔존하도록 포토마스크 공정을 수행하고, 이어서 열경화 압착하여 기판과의 전기접속이 형성한다. 상기 감광성 이방성 전도층으로 구성된 전기접속부재가 열경화 압착되어 기판과 반도체 다이 사이의 빈 공간 또는 기판과 인쇄회로기판 사이의 빈 공간을 메우게 되어, 통상적인 언더필 공정을 생략하여 공정을 단순화할 수 있다.
또한, 상기 감광성 이방성 전도층으로 구성된 전기접속부재는 이방성 전도성을 가지므로, 수십 마이크로 미터 간격의 고밀도 입출력 단자를 가지는 반도체 칩 상에서도 안정적인 전기접속을 제공할 수 있다. 또한, 웨이퍼 레벨의 반도체 칩 상에도 원하는 부분에 전도성 고분자를 형성할 수 있으므로, WLCSP 등에 적용할 수 있다. 또한, 저온에서 경화되고 접속이 가능한 이방성고분자 필름을 통해 저온 공정이 요구되는 유기반도체 소자, 유연소자 등에 적용이 가능하다. 또한, CSP ,FO-WLP, QFN 등과 같이 현재 및 미래를 주도할 초소형 반도체 패키지에서 종래의 범프 등을 대체하여 간단하고 경제적인 전기 접속 공정을 제공할 수 있다. 또한, 유연성을 가지는 하이브리드 플랫폼에서 경화성의 실리콘 칩과 유연 기판 사이의 높은 신뢰성을 가지는 전기접속공정에 활용될 수 있다.
상술한 본 발명의 효과들은 예시적으로 기재되었고, 이러한 효과들에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1 내지 도 5는 본 발명의 일실시예에 따른 반도체 패키지를 제조하는 공정 순서에 따라 도시한 단면도들이다.
도 6 및 도 7은 본 발명의 일실시예에 따른 반도체 패키지를 제조하는 공정 순서에 따라 도시한 단면도들이다.
도 8 내지 도 10은 본 발명의 일실시예에 따른 반도체 패키지를 제조하는 공정 순서에 따라 도시한 단면도들이다.
도 11 및 도 12는 본 발명의 일실시예에 따른 반도체 패키지를 제조하는 공정 순서에 따라 도시한 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 기술적 사상의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다. 본 명세서에서 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명의 기술적 사상은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
도 1 내지 도 5는 본 발명의 일실시예에 따른 반도체 패키지(100, 200)를 제조하는 공정 순서에 따라 도시한 단면도들이다.
도 1을 참조하면, 기판(110)을 준비한다. 기판(110)은 반도체 분야에서 사용되는 다양한 기판을 포함할 수 있고, 예를 들어 실리콘(silicon), 갈륨-비소(gallium-arsenic), 유리(glass), 세라믹(ceramic), 플라스틱(plastic), 또는 폴리머(polymer)를 포함하는 기판으로 구성될 수 있다. 기판(110)은 다양한 반도체 소자들이 형성된 소자층(112) 및 소자층(112) 상에 배치되고 배선들(116)이 형성된 배선층(114)을 포함할 수 있다. 배선층(114)은 예를 들어 인터포저(interposer)로 구성될 수 있다. 이하에서는, 배선(116) 중에서 배선층(114)의 상측에 노출되어 전기접속부재(140)와 접촉되는 부분을 패드로 지칭하기로 한다.
도 2를 참조하면, 기판(110) 상에 감광성 이방성 전도층(120)을 형성한다. 감광성 이방성 전도층(120)은 비전도성 물질(122)과 전도성 분말(124)을 포함할 수 있다. 감광성 이방성 전도층(120)은 전도성 분말(124)에 의하여 기판(110)에 대하여 수직 방향으로는 전기전도성을 가지게 되며, 비전도성 물질(122)에 의하여 기판(110)에 대하여 수평 방향으로는 전기전도성을 가지지 않게 된다. 따라서, 전기전도성에 있어서 이방성(anisotropic)을 나타내게 된다. 전도성 분말(124)은 금속 및 금속 합금과 같은 다양한 전도성 물질들을 포함할 수 있고, 예를 들어 텅스텐 분말, 니켈 분말, 은 분말, 탄소 분말, 금속 코팅 폴리머 분말, 금-주석 합금 분말 또는 이들의 조합을 포함할 수 있다.
또한, 감광성 이방성 전도층(120)은 감광성(photodefinable)을 가지며, 예를 들어 광을 조사함에 따라 경화되는 물질을 포함할 수 있다. 예를 들어, 비전도성 물질(122)은 자외선을 조사하면 경화되는 폴리머 물질로 구성될 수 있다. 그러나, 이는 예시적이며 본 발명의 기술적 특징은 이에 한정되는 것은 아니고, 감광성 이방성 전도층(120) 또는 비전도성 물질(122)은 적외선, 가시광선, X-선 등 다양한 광원에 대하여 경화와 같은 물질 특성이 변화되는 물질을 포함할 수 있다. 예를 들어, 감광성 이방성 전도층(120) 또는 비전도성 물질(122)은 에폭시 화합물, 아크릴레이트 화합물, 이소사이아네이트 화합물 등과 같은 관능기를 가지는 모노머 혹은 고분자 수지, 광개시제 및 열경화제 등을 포함하는 감광성 수지로 구성될 수 있다. 상기 에폭시 화합물은, 노볼락 에폭시 수지, 비스페놀 에폭시 수지, 디글리시딜에테르형 에폭시 수지, 디글리시딜에스테르형 에폭시 수지 등을 포함할 수 있다. 상기 아크릴레이트 화합물은, 에폭시 아크릴레이트 수지, 폴리에스터 아크릴레이트 수지, 폴리우레탄 아크릴레이트 수지를 포함할 수 있고, 또한 trimethylpropane triacrylate, butandiol diacrylate, hexanediol dimethacrylate, pentaerythrol tetraacrylate, glycidyl acrylate, ethylene glycol dimethacrylate 등의 모노머를 포함할 수 있다. 상기 이소사이아네이트 화합물은, 비닐이소시아네이트, (메타)아크릴이소시아네이트 및 2-(메타)아크릴로일옥시에틸이소시아네이트, 톨루엔디이소시아네이트, 헥사메틸렌디이소시아네이트, 트리메틸헥사메틸렌디이소시아네이트 등을 포함할 수 있다. 그러나, 이러한 물질은 예시적이며, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
또한, 도 2에서는 전도성 분말(124)이 한 층으로 배열되도록 도시되어 있으나 이는 예시적이며 복수의 전도성 분말(124)이 적층되어 원하는 전기적 경로를 형성하는 경우도 본 발명의 기술적 사상에 포함된다. 전도성 분말(124)의 크기는 동일하거나 또는 서로 다른 다양한 분포를 가지는 경우도 본 발명의 기술적 사상에 포함된다.
감광성 이방성 전도층(120)은 접착 필름으로 구성된 감광성 이방성 전도 물질을 기판(110) 상에 필름 접착 공정 방식을 이용하여 부착하여 형성하거나, 또는 액상 접착제로 구성된 감광성 이방성 전도 물질을 기판(110) 상에 스핀 코팅 방식을 이용하여 도포하여 기판(110) 상에 형성될 수 있다.
도 3을 참조하면, 감광성 이방성 전도층(120)의 일부 영역을 포토마스크(130)를 이용하여 노광하여, 감광성 이방성 전도층(120)의 상기 일부 영역을 경화시킨다. 이러한 경화는 자외선을 조사함에 의하여 구현할 수 있다. 포토마스크(130)는 원하는 소정의 패턴이 형성되고, 상기 패턴에 의하여 감광성 이방성 전도층(120)의 경화가 필요한 영역은 조사되는 자외선(UV)을 투과시키고, 감광성 이방성 전도층(120)의 경화가 필요하지 않은 영역은 조사되는 자외선을 차단시킨다.
도 4를 참조하면, 감광성 이방성 전도층(120)의 경화되지 않은 영역을 제거하여, 기판(110) 또는 기판(110)의 배선층(114)과 전기적으로 연결된 전기접속부재를 형성한다. 상기 전기접속부재는 범프형 전기접속부재(140)를 포함할 수 있다. 필요한 경우, 범프형 전기접속부재(140)에 열을 인가하여 열경화 압착시켜, 범프형 전기접속부재(140)를 기판(110)에 안정적으로 부착할 수 있다. 이에 따라, 반도체 패키지(100)를 완성한다.
범프형 전기접속부재(140)는 기판(110)의 배선층(114)의 상측에 배치된 패드들 상에 전기적으로 연결되도록 국부적으로 배치되고, 상기 패드들이 형성되지 않은 영역에는 배치되지 않는 형상을 가지는 전기접속부재를 의미한다.
도 4에 도시된 반도체 패키지(100)는, 패드를 포함하는 기판(110); 및 감광성 이방성 전도층을 패터닝하여 형성되고, 기판(110)의 상기 패드에 전기적으로 접촉된 범프형 전기접속부재(140)를 포함한다. 이러한 경우에는, 범프형 전기접속부재(140)를 포함하는 기판(110)이 웨이퍼 레벨을 위한 베이스 기판으로 기능할 수 있다.
도 5를 참조하면, 범프형 전기접속부재(140) 상에, 범프형 전기접속부재(140)와 전기적으로 연결된 하나 또는 그 이상의 반도체 다이들(160)을 배치한다. 반도체 다이들(160)은 범프형 전기접속부재(140) 상에 위치할 수 있다. 범프형 전기접속부재(140)는 반도체 다이들(160)의 하측면에 필요한 영역에 국한하여 접촉할 수 있다. 필요한 경우, 범프형 전기접속부재(140)에 열을 인가하여 열경화 압착시켜, 범프형 전기접속부재(140)를 기판(110) 및 반도체 다이들(160) 각각에 안정적으로 부착할 수 있다. 이에 따라, 반도체 패키지(200)를 완성한다.
도 5에 도시된 반도체 패키지(200)는, 패드를 포함하는 기판(110); 감광성 이방성 전도층을 패터닝하여 형성되고, 기판(110)의 상기 패드에 전기적으로 연결된 범프형 전기접속부재(140); 및 범프형 전기접속부재(140) 상에 배치되어, 범프형 전기접속부재(140)와 전기적으로 연결된 하나 또는 그 이상의 반도체 다이들(160)을 포함한다. 반도체 다이들(160)은 다양한 반도체 다이들을 포함할 수 있다. 이러한 경우에는, 범프형 전기접속부재(140)를 포함하는 기판(110)이 웨이퍼 레벨을 위한 베이스 기판으로 기능할 수 있다.
도 6 및 도 7은 본 발명의 일실시예에 따른 반도체 패키지(300)를 제조하는 공정 순서에 따라 도시한 단면도들이다.
도 6을 참조하면, 도 1 내지 도 4를 참조하여 상술한 공정을 수행한 후, 도 4에 도시된 바와 같은 범프형 전기접속부재(140)가 형성된 기판(110)을 싱귤레이션하여 개별화된 구조체를 형성한다.
도 7을 참조하면, 상기 개별화된 구조체를 인쇄회로기판(170) 상에 배치하여, 인쇄회로기판(170)과 범프형 전기접속부재(140)를 전기적으로 연결한다. 필요한 경우, 범프형 전기접속부재(140)에 열을 인가하여 열경화 압착시켜, 범프형 전기접속부재(140)를 기판(110) 및 인쇄회로기판(170) 각각에 안정적으로 부착할 수 있다. 이에 따라, 반도체 패키지(300)를 완성한다.
도 7에 도시된 반도체 패키지(300)는, 패드를 포함하는 기판(110); 감광성 이방성 전도층을 패터닝하여 형성되고, 상기 패드에 전기적으로 연결된 범프형 전기접속부재(140); 및 범프형 전기접속부재(140)를 기준으로 기판(110)에 대하여 반대쪽으로 배치되고, 범프형 전기접속부재(140)와 전기적으로 연결된 인쇄회로기판(170)을 포함한다.
도 8 내지 도 10은 본 발명의 일실시예에 따른 반도체 패키지(400, 500)를 제조하는 공정 순서에 따라 도시한 단면도들이다.
도 8은 참조하면, 도 1 및 도 2를 참조하여 상술한 공정을 수행하여 도 2에 도시된 바와 같이 기판(110) 상에 감광성 이방성 전도층(120)을 형성한다. 이어서, 감광성 이방성 전도층(120)의 일부 영역을 포토마스크(130)를 이용하여 노광하여, 감광성 이방성 전도층(120)의 상기 일부 영역을 경화시킨다. 이러한 경화는 자외선을 조사함에 의하여 구현할 수 있다.
도 9를 참조하면, 감광성 이방성 전도층(120)의 경화되지 않은 영역을 제거하여, 기판(110) 또는 기판(110)의 배선층(114)과 전기적으로 연결된 전기접속부재를 형성한다. 상기 전기접속부재는 언더필형 전기접속부재(150)를 포함할 수 있다. 필요한 경우, 언더필형 전기접속부재(150)에 열을 인가하여 열경화 압착시켜, 언더필형 전기접속부재(150)를 기판(110)에 안정적으로 부착할 수 있다. 이에 따라, 반도체 패키지(400)를 완성한다.
언더필형 전기접속부재(150)는 기판(110)의 배선층(114)의 상측에 배치된 패드들에 전기적으로 연결되고, 상기 패드들이 형성되지 않은 영역에도 소정의 영역에 걸쳐서 배치되는 형상을 가지는 전기접속부재를 의미한다. 즉, 언더필형 전기접속부재(150)는 종래의 반도체 패키지에 있어서 솔더볼 및 솔더볼들 사이를 충전하는 언더필(underfill) 구조를 포함하는 형상을 가질 수 있다.
도 9에 도시된 반도체 패키지(400)는, 패드를 포함하는 기판(110); 및 감광성 이방성 전도층을 패터닝하여 형성되고, 기판(110)의 상기 패드에 전기적으로 접촉된 언더필형 전기접속부재(150)를 포함한다.
도 10을 참조하면, 언더필형 전기접속부재(150) 상에 언더필형 전기접속부재(150)와 전기적으로 연결된 하나 또는 그 이상의 반도체 다이들(160)을 배치한다. 반도체 다이들(160)은 언더필형 전기접속부재(150) 상에 위치할 수 있다. 언더필형 전기접속부재(150)는 반도체 다이들(160)의 하측면에 전체적으로 접촉할 수 있다. 필요한 경우, 언더필형 전기접속부재(150)에 열을 인가하여 열경화 압착시켜, 언더필형 전기접속부재(150)를 기판(110) 및 반도체 다이들(160) 각각에 안정적으로 부착할 수 있다. 이에 따라, 반도체 패키지(500)를 완성한다.
도 10에 도시된 반도체 패키지(500)는, 패드를 포함하는 기판(110); 감광성 이방성 전도층을 패터닝하여 형성되고, 기판(110)의 상기 패드에 전기적으로 연결된 언더필형 전기접속부재(150); 및 언더필형 전기접속부재(150) 상에 배치되어, 언더필형 전기접속부재(150)와 전기적으로 연결된 하나 또는 그 이상의 반도체 다이들(160)을 포함한다. 반도체 다이들(160)은 다양한 반도체 다이들을 포함할 수 있다. 이러한 경우에는, 범프형 전기접속부재(140)를 포함하는 기판(110)이 웨이퍼 레벨을 위한 베이스 기판으로 기능할 수 있다.
도 11 및 도 12는 본 발명의 일실시예에 따른 반도체 패키지(600)를 제조하는 공정 순서에 따라 도시한 단면도들이다.
도 11을 참조하면, 도 1, 도 2, 도 8 및 도 9를 참조하여 설명한 공정을 수행한 후, 도 9에 도시된 바와 같은 언더필형 전기접속부재(150)가 형성된 기판(110)을 싱귤레이션하여 개별화된 구조체를 형성한다.
도 12를 참조하면, 상기 개별화된 구조체를 인쇄회로기판(170) 상에 배치하여, 인쇄회로기판(170)과 언더필형 전기접속부재(150)를 전기적으로 연결한다. 필요한 경우, 언더필형 전기접속부재(150)에 열을 인가하여 열경화 압착시켜, 언더필형 전기접속부재(150)를 기판(110) 및 인쇄회로기판(170) 각각에 안정적으로 부착할 수 있다. 이에 따라, 반도체 패키지(600)를 완성한다.
도 12에 도시된 반도체 패키지(600)는, 패드를 포함하는 기판(110); 감광성 이방성 전도층을 패터닝하여 형성되고, 상기 패드에 전기적으로 연결된 언더필형 전기접속부재(150); 및 언더필형 전기접속부재(150)를 기준으로 기판(110)에 대하여 반대쪽으로 배치되고, 언더필형 전기접속부재(150)와 전기적으로 연결된 인쇄회로기판(170)을 포함한다.
이상에서 설명한 본 발명의 기술적 사상이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명의 기술적 사상이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100, 200, 300, 400, 500, 600 : 반도체 패키지,
110: 기판, 112: 소자층, 114: 배선층,
120: 감광성 이방성 전도층,
122: 비전도성 물질, 124: 전도성 분말, 130: 포토마스크,
140: 범프형 전기접속부재, 150: 언더필형 전기접속부재,
160: 반도체 다이들, 170: 인쇄회로기판,

Claims (17)

  1. 기판을 준비하는 단계;
    상기 기판 상에 감광성 이방성 전도층을 형성하는 단계;
    상기 감광성 이방성 전도층의 일부 영역을 포토마스크를 이용하여 노광하여 상기 감광성 이방성 전도층의 상기 일부 영역을 경화하는 단계; 및
    상기 감광성 이방성 전도층의 경화되지 않은 영역을 제거하여, 상기 기판과 전기적으로 연결된 전기접속부재를 형성하는 단계;를 포함하는,
    반도체 패키지의 제조방법.
  2. 제 1 항에 있어서,
    상기 전기접속부재를 형성하는 단계는 범프형 전기접속부재를 형성하는 단계를 포함하는,
    반도체 패키지의 제조방법.
  3. 제 2 항에 있어서,
    상기 범프형 전기접속부재 상에, 상기 범프형 전기접속부재와 전기적으로 연결된 하나 또는 그 이상의 반도체 다이들을 배치하는 단계를 더 포함하는,
    반도체 패키지의 제조방법.
  4. 제 2 항에 있어서,
    상기 범프형 전기접속부재가 형성된 상기 기판을 싱귤레이션하여 개별화된 구조체를 형성하는 단계; 및
    상기 개별화된 구조체를 인쇄회로기판 상에 배치하여, 상기 인쇄회로기판과 상기 범프형 전기접속부재를 전기적으로 연결하는 단계;를 더 포함하는,
    반도체 패키지의 제조방법.
  5. 제 1 항에 있어서,
    상기 전기접속부재를 형성하는 단계는 언더필형 전기접속부재를 형성하는 단계를 포함하는,
    반도체 패키지의 제조방법.
  6. 제 5 항에 있어서,
    상기 언더필형 전기접속부재 상에 상기 언더필형 전기접속부재와 전기적으로 연결된 하나 또는 그 이상의 반도체 다이들을 배치하는 단계를 더 포함하는,
    반도체 패키지의 제조방법.
  7. 제 5 항에 있어서,
    상기 언더필형 전기접속부재가 형성된 상기 기판을 싱귤레이션하여 개별화된 구조체를 형성하는 단계; 및
    상기 개별화된 구조체를 인쇄회로기판 상에 배치하여, 상기 인쇄회로기판과 상기 언더필형 전기접속부재를 전기적으로 연결하는 단계;를 더 포함하는,
    반도체 패키지의 제조방법.
  8. 제 1 항에 있어서,
    상기 기판은, 소자층과 상기 소자층 상에 배치된 배선층을 포함하는,
    반도체 패키지의 제조방법.
  9. 제 1 항에 있어서,
    상기 감광성 이방성 전도층의 상기 일부 영역을 경화하는 단계는 자외선을 조사함에 의하여 이루어지는,
    반도체 패키지의 제조방법.
  10. 제 1 항에 있어서,
    상기 감광성 이방성 전도층은 텅스텐 분말, 니켈 분말, 은 분말, 탄소 분말, 금속 코팅 폴리머 분말, 금-주석 합금 분말 또는 이들의 조합을 포함하는,
    반도체 패키지의 제조방법.
  11. 제 1 항에 있어서,
    상기 기판 상에 감광성 이방성 전도층을 형성하는 단계는,
    접착 필름으로 구성된 감광성 이방성 전도 물질을 상기 기판 상에 필름 접착 공정 방식을 이용하여 부착하여 형성하거나,
    또는 액상 접착제로 구성된 감광성 이방성 전도 물질을 상기 기판 상에 스핀 코팅 방식을 이용하여 도포하여 형성하는,
    반도체 패키지.
  12. 패드를 포함하는 기판; 및
    감광성 이방성 전도층을 패터닝하여 형성되고, 상기 기판의 상기 패드에 전기적으로 접촉된 범프형 전기접속부재;를 포함하는,
    반도체 패키지.
  13. 제 12 항에 있어서,
    상기 범프형 전기접속부재 상에 배치되어, 상기 범프형 전기접속부재와 전기적으로 연결된 하나 또는 그 이상의 반도체 다이들을 더 포함하는,
    반도체 패키지.
  14. 제 12 항에 있어서,
    상기 범프형 전기접속부재를 기준으로 상기 기판에 대하여 반대쪽으로 배치되고, 상기 범프형 전기접속부재와 전기적으로 연결된 인쇄회로기판을 더 포함하는,
    반도체 패키지.
  15. 패드를 포함하는 기판; 및
    감광성 이방성 전도층을 패터닝하여 형성되고, 상기 기판의 상기 패드에 전기적으로 접촉된 언더필형 전기접속부재;를 포함하는,
    반도체 패키지.
  16. 제 15 항에 있어서,
    상기 언더필형 전기접속부재 상에 배치되어, 상기 언더필형 전기접속부재와 전기적으로 연결된 하나 또는 그 이상의 반도체 다이들을 더 포함하는,
    반도체 패키지.
  17. 제 15 항에 있어서,
    상기 언더필형 전기접속부재를 기준으로 상기 기판에 대하여 반대쪽으로 배치되고, 상기 언더필형 전기접속부재와 전기적으로 연결된 인쇄회로기판을 더 포함하는,
    반도체 패키지.
KR1020190178250A 2019-12-30 2019-12-30 감광성 이방성 전도층을 이용하여 형성된 전기접속부재를 포함하는 반도체 패키지 및 그 제조 방법 KR20210085325A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190178250A KR20210085325A (ko) 2019-12-30 2019-12-30 감광성 이방성 전도층을 이용하여 형성된 전기접속부재를 포함하는 반도체 패키지 및 그 제조 방법
PCT/KR2020/018181 WO2021137469A1 (ko) 2019-12-30 2020-12-11 감광성 이방성 전도층을 이용하여 형성된 전기접속부재를 포함하는 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190178250A KR20210085325A (ko) 2019-12-30 2019-12-30 감광성 이방성 전도층을 이용하여 형성된 전기접속부재를 포함하는 반도체 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20210085325A true KR20210085325A (ko) 2021-07-08

Family

ID=76687420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190178250A KR20210085325A (ko) 2019-12-30 2019-12-30 감광성 이방성 전도층을 이용하여 형성된 전기접속부재를 포함하는 반도체 패키지 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR20210085325A (ko)
WO (1) WO2021137469A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170047413A (ko) 2011-02-28 2017-05-04 아르셀러미탈 인베스티가시온 와이 데살롤로 에스엘 핫 딥 코팅 라인 상의 스나우트 내부를 실시간 비디오 이미징하는 방법 및 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100232680B1 (ko) * 1997-01-22 1999-12-01 구본준 Acf 구조
KR100618837B1 (ko) * 2004-06-22 2006-09-01 삼성전자주식회사 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
KR100722637B1 (ko) * 2005-09-20 2007-05-28 삼성전기주식회사 전도성 드라이 필름을 이용한 인쇄회로기판 및 그 제조방법
KR100777806B1 (ko) * 2006-03-17 2007-11-22 한국과학기술원 웨이퍼레벨의 패키지 제조방법 및 접착제 조성물
US8120188B2 (en) * 2006-11-28 2012-02-21 Panasonic Corporation Electronic component mounting structure and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170047413A (ko) 2011-02-28 2017-05-04 아르셀러미탈 인베스티가시온 와이 데살롤로 에스엘 핫 딥 코팅 라인 상의 스나우트 내부를 실시간 비디오 이미징하는 방법 및 장치

Also Published As

Publication number Publication date
WO2021137469A1 (ko) 2021-07-08

Similar Documents

Publication Publication Date Title
US11417643B2 (en) Package-on-package with redistribution structure
US8017448B2 (en) Method for manufacturing semiconductor device
US8945985B2 (en) Semiconductor package and method of manufacturing the same
EP1134804B1 (en) Thermally enhanced semiconductor carrier
US7423348B2 (en) Chip structure and chip package structure
CN107408547A (zh) 扇出型系统级封装件及其形成方法
US20080131999A1 (en) Method of die stacking using insulated wire bonds
JP2008258621A (ja) 半導体デバイスパッケージの構造、および半導体デバイスパッケージ構造の形成方法
US10535644B1 (en) Manufacturing method of package on package structure
KR20210095564A (ko) 반도체 디바이스들 및 반도체 디바이스들의 제조 방법
US7772033B2 (en) Semiconductor device with different conductive features embedded in a mold enclosing a semiconductor die and method for making same
TW201916266A (zh) 積體扇出型封裝
CN114093772A (zh) 一种扇出型封装结构及封装方法
CN111354649B (zh) 封装结构与其形成方法
CN112289743A (zh) 一种晶圆系统级扇出型封装结构及其制作方法
US20200211956A1 (en) Semiconductor package with improved interposer structure
CN112928028A (zh) 一种具有嵌入式线路的板级芯片封装方法及其封装结构
US20100159644A1 (en) Low-cost flip-chip interconnect with an integrated wafer-applied photo-sensitive adhesive and metal-loaded epoxy paste system
KR20210085325A (ko) 감광성 이방성 전도층을 이용하여 형성된 전기접속부재를 포함하는 반도체 패키지 및 그 제조 방법
JP3162068B2 (ja) 半導体チップの実装方法
CN113035830A (zh) 半导体结构及其制造方法
JP2016213370A (ja) 半導体装置及び半導体装置の製造方法
US20240047408A1 (en) Semiconductor package with a stacked film structure to reduce cracking and delamination and methods of making the same
US20230066968A1 (en) Semiconductor package and manufacturing method thereof
JP2010010319A (ja) 導電性バンプとその形成方法およびそれを用いた電子部品実装構造体

Legal Events

Date Code Title Description
E601 Decision to refuse application