CN101542705A - 电子部件安装结构体及其制造方法 - Google Patents

电子部件安装结构体及其制造方法 Download PDF

Info

Publication number
CN101542705A
CN101542705A CNA2007800440353A CN200780044035A CN101542705A CN 101542705 A CN101542705 A CN 101542705A CN A2007800440353 A CNA2007800440353 A CN A2007800440353A CN 200780044035 A CN200780044035 A CN 200780044035A CN 101542705 A CN101542705 A CN 101542705A
Authority
CN
China
Prior art keywords
aforementioned
photoresist
projected electrode
electronic component
component mounted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800440353A
Other languages
English (en)
Other versions
CN101542705B (zh
Inventor
樱井大辅
八木能彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006319838A external-priority patent/JP4848941B2/ja
Priority claimed from JP2006323380A external-priority patent/JP4702271B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101542705A publication Critical patent/CN101542705A/zh
Application granted granted Critical
Publication of CN101542705B publication Critical patent/CN101542705B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1155—Selective modification
    • H01L2224/11552—Selective modification using a laser or a focussed ion beam [FIB]
    • H01L2224/11554—Stereolithography, i.e. solidification of a pattern defined by a laser trace in a photosensitive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及电子部件安装结构体及其制造方法。作为包括设置有多个电极端子(10a)的电子部件(10)、和在对向于电极端子(10a)的位置设置有连接端子(12a)的安装基板(12)，通过设置于电极端子(10a)上或连接端子(12a)上的突起电极对电极端子(10a)与连接端子(12a)进行连接的电子部件安装结构体(1)；其特征为：突起电极(13)，至少包括导电性填料(13a)与感光性树脂(13b)，感光性树脂(13b)的树脂成分交联密度在突起电极(13)的高度方向上不同。

Description

电子部件安装结构体及其制造方法
技术领域
本发明，涉及电子部件与安装基板的电子部件安装结构体及其制造方法。
背景技术
近年来，伴随着便携设备的高性能、轻薄小型化，对电子电路装置，进一步要求大容量化、高性能化、小型化。因此，对由半导体元件的布线规则的更加精细化、窄距化引起的高密度安装的要求加强。
现有，作为在各种布线基板上，高密度安装例如半导体元件等电子部件的技术，存在倒装片安装技术。
通常的倒装片安装，在形成于例如LSI等半导体元件的电极端子上，预先形成例如径约100μm的焊剂凸起。之后，对半导体元件进行压接、加热并与安装基板的连接端子以倒装焊接进行凸起连接并安装。
可是，在采用焊剂凸起等进行安装的技术中，在安装步骤的压接时因需要高的加压力而向半导体元件施加大的负荷。因此，在近年来的薄型化、具有Low-K的电介质层的半导体元件中，存在脆弱的电介质层的破坏、元件碎裂、半导体的元件特性发生变动的问题。
作为改善上述问题的技术，公开了如下半导体装置：在半导体元件的电极端子与布线基板的连接端子之间配置使导电构件存在于表面的由高分子球构成的应力吸收球，并使导电构件与电极端子及连接端子扩散接合而进行连接(例如，参照专利文献1)。由此，因为应力吸收球对在压接、加热步骤产生的应力进行吸收所以能够降低连接不良、并通过扩散接合降低电阻。
另一方面，公开了如下方法：对涂敷了将焊剂粒包含于感光性树脂的焊剂粒感光性树脂的半导体元件的预定部位进行曝光、显影，形成焊剂凸起(例如，参照专利文献2)。由此，能够生产率高地形成焊剂粒分散于树脂内的焊剂凸起，并且，能够对半导体元件通过夹钳按压于布线基板而以焊剂凸起进行连接。
可是，在上述专利文献1的半导体装置中，存在如下问题：使导电构件存在于表面的应力吸收球其径向大小越小制造成本越高。并且，因为是将微小形状的应力吸收球配置于电极端子上而形成凸起电极的方法，所以难以进行精细化对应地配置，使高密度安装变得困难。
并且，在上述专利文献2的焊剂凸起的形成方法中，因为是按压焊剂粒分散于树脂内且焊剂粒相接触的状态下的焊剂凸起进行接触连接的安装结构，所以存在电阻变大、连接的可靠性下降的问题。
【专利文献1】特开平5-21519号公报
【专利文献2】特开平5-326524号公报
发明内容
本发明的电子部件安装结构体，作为包括设置有多个电极端子的电子部件、和在与电极端子相对向的位置设置有连接端子的安装基板，通过设置于电极端子上或连接端子上的突起电极而对电极端子与连接端子进行连接的电子部件安装结构体；具有如下构成：突起电极，至少包括导电性填料与感光性树脂，感光性树脂的树脂成分交联密度在突起电极的高度方向上不同。
由此，在构成突起电极的感光性树脂的树脂成分交联密度低的部分，可以进行以低的加压力的安装，能够对加压时的应力进行吸收、使连接可靠性提高并有效地防止电子部件的破损等。并且，因为连接时，感光性树脂的树脂成分交联密度低的部分的导电性填料相融粘而金属化，且树脂成分交联密度高的部分的导电性填料相接触，所以能够减小连接电阻。进而，通过树脂成分交联密度高的部分，与安装基板或半导体元件的连接强度变大，能够实现剥离强度高的电子部件安装结构体。并且，因为通过感光性树脂能够形成精细的突起电极，所以能够制作对应于更加窄距化的电子部件安装结构体。
并且，本发明的电子部件安装结构体的制造方法，作为包括在电子部件的电极端子上或安装基板的连接端子上形成突起电极的突起电极形成步骤、和对电极端子与连接端子通过突起电极进行连接的连接步骤的电子部件安装结构体的制造方法，突起电极形成步骤，包括：将包括导电性填料的感光性树脂向电子部件或安装基板的表面供给的步骤，使对应于电极端子或连接端子的位置的前述感光性树脂进行曝光，并使感光性树脂的聚合度在突起电极的高度方向上不同而形成的步骤，除掉感光性树脂的未曝光部的步骤，和使感光性树脂的至少聚合度低的部分多孔化的步骤；连接步骤，包括：使形成了突起电极的电子部件或安装基板，通过突起电极对电极端子与连接端子进行对位的步骤，和将电子部件及安装基板的至少一方进行压接加热，对电极端子与连接端子进行连接的步骤。
由此，通过树脂成分交联密度低的部分的多孔化，在压接步骤对应力进行吸收，并在连接时可以进行以低的加压力的安装，能够容易地防止半导体元件的破损、特性变化等的发生。并且，因为感光性树脂的树脂成分交联密度低的部分的导电性填料相融粘(金属化)，且树脂成分交联密度高的部分的导电性填料相接触，所以能够实现以低的连接电阻的连接。并且，因为通过感光性树脂能够形成精细的突起电极，所以能够以低成本制作对应于更加窄距化的电子部件安装结构体。
并且，本发明的电子部件安装结构体的制造方法，包括：对包括由形成于透明基体材料表面上的透明导电性薄膜构成的连接端子的安装基板、和在与连接端子相对应的位置设置了电极端子的电子部件以预定的间隔进行配置，并在电子部件与安装基板之间供给包括导电性填料的感光性树脂的步骤；从安装基板的与对向于电子部件的面相反侧的面通过光掩模的开口部一边使光强度连续地变化一边照射光，形成连接端子与电极端子间的感光性树脂的聚合度在高度方向上不同的突起电极的步骤；除掉感光性树脂的未曝光部的步骤；使感光性树脂的至少聚合度低的部分多孔化的步骤；和将电子部件及安装基板的至少一方进行压接加热，对电极端子与连接端子进行连接的步骤。
由此，在透明的安装基板的透明的连接端子与电子部件的电极端子的预定的间隔，能够统一形成感光性树脂的树脂成分交联密度在高度方向上不同的突起电极。因此，因为能够与突起电极形成同时统一形成电子部件与安装基板的连接，所以能够以低成本高效制作电子部件安装结构体。
附图说明
图1是表示本发明的第1实施方式中的电子部件安装结构体的构成的剖面概念图。
图2A是表示本发明的第1实施方式中的电子部件安装结构体的制造方法的剖面概念图。
图2B是表示本发明的第1实施方式中的电子部件安装结构体的制造方法的剖面概念图。
图2C是表示本发明的第1实施方式中的电子部件安装结构体的制造方法的剖面概念图。
图2D是表示本发明的第1实施方式中的电子部件安装结构体的制造方法的剖面概念图。
图2E是表示本发明的第1实施方式中的电子部件安装结构体的制造方法的剖面概念图。
图3是表示本发明的第2实施方式中的电子部件安装结构体的构成的剖面概念图。
图4A是对本发明的第2实施方式中的电子部件安装结构体的电子部件的电极端子的配置进行说明的图。
图4B是对本发明的第2实施方式中的电子部件安装结构体的电子部件的电极端子的配置进行说明的图。
图5A是表示本发明的第2实施方式中的电子部件安装结构体的制造方法的剖面概念图。
图5B是表示本发明的第2实施方式中的电子部件安装结构体的制造方法的剖面概念图。
图5C是表示本发明的第2实施方式中的电子部件安装结构体的制造方法的剖面概念图。
图6A是表示本发明的第2实施方式中的电子部件安装结构体的制造方法的其他例的剖面概念图。
图6B是表示本发明的第2实施方式中的电子部件安装结构体的制造方法的其他例的剖面概念图。
图7A是表示本发明的第3实施方式中的电子部件安装结构体的制造方法的剖面概念图。
图7B是表示本发明的第3实施方式中的电子部件安装结构体的制造方法的剖面概念图。
图7C是表示本发明的第3实施方式中的电子部件安装结构体的制造方法的剖面概念图。
图8A是表示本发明的第4实施方式中的电子部件安装结构体的构成及其制造方法的剖面概念图。
图8B是表示本发明的第4实施方式中的电子部件安装结构体的构成及其制造方法的剖面概念图。
图9A是表示本发明的第5实施方式中的电子部件安装结构体的制造方法的剖面概念图。
图9B是表示本发明的第5实施方式中的电子部件安装结构体的制造方法的剖面概念图。
图10A是表示本发明的第6实施方式中的电子部件安装结构体的制造方法的剖面概念图。
图10B是表示本发明的第6实施方式中的电子部件安装结构体的制造方法的剖面概念图。
图10C是表示本发明的第6实施方式中的电子部件安装结构体的制造方法的剖面概念图。
图11是对本发明的第7实施方式中的导电性凸起的结构进行说明的剖面图。
图12A是表示本发明的第7实施方式中的导电性凸起的结构的其他例的剖面图。
图12B是表示本发明的第7实施方式中的导电性凸起的结构其他例的剖面图。
图12C是表示本发明的第7实施方式中的导电性凸起的结构其他例的剖面图。
图13A是对本发明的第7实施方式中的导电性凸起的形成方法模式性地进行说明的剖面图。
图13B是对本发明的第7实施方式中的导电性凸起的形成方法模式性地进行说明的剖面图。
图13C是对本发明的第7实施方式中的导电性凸起的形成方法模式性地进行说明的剖面图。
图13D是对本发明的第7实施方式中的导电性凸起的形成方法模式性地进行说明的剖面图。
图14A是对本发明的第7实施方式中的导电柱的形成方法进行说明的剖面图。
图14B是对本发明的第7实施方式中的导电柱的形成方法进行说明的剖面图。
图15A是对本发明的第7实施方式中的导电金属层的形成方法进行说明的剖面图。
图15B是对本发明的第7实施方式中的导电金属层的形成方法进行说明的剖面图。
图15C是对本发明的第7实施方式中的导电金属层的形成方法进行说明的剖面图。
图16A是对本发明的第7实施方式中的干冰清洗法模式性地进行说明的剖面图。
图16B是对本发明的第7实施方式中的干冰清洗法模式性地进行说明的剖面图。
图16C是对本发明的第7实施方式中的干冰清洗法模式性地进行说明的剖面图。
符号的说明
1、2、3、4、5电子部件安装结构体
10电子部件
10a、101a、102、1103电极端子
10b绝缘保护膜
12、112、201安装基板
12a、112a、202连接端子
12b绝缘性树脂层
13、43、63、83、93、113、203突起电极
13a、206、222导电性填料
13b、43b、63b、83b、113b、207、221感光性树脂
30突起电极预制体
30a、931a、1031a聚合度高的感光性树脂部
30b、931b、1031b聚合度低的感光性树脂部
31、51、61、71、231容器
31a、51a、61a底面
33感光性树脂液
33c未曝光部
34、54、64、74光掩模
34a、94a、104a、226、226a、226b  开口部
34b、640b液晶层
34c、640c透明基板
54a、64a、74a  第1开口部
54b、64b、74b  第2开口部
104虚设凸起
131a、831a、1131a树脂成分交联密度高的部分
131b、831b、1131b树脂成分交联密度低的部分
204导电柱
204a、204b  固化部
205导电金属层
223对流产生剂
223a气体
224感光性导电树脂组成物(导电性膏)
225液晶掩模
227紫外光
228、261干冰
229保护层
231a外周壁
231b底部
262微纹
263膨胀
331a、336a聚合度高的第1层
332b、337b聚合度低的第2层
431a、631a第1层
432b、632b第2层
830突起电极部
具体实施方式
以下，关于本发明的实施方式，一边参照附图一边进行说明。还有，在以下的实施方式中，在同一构件及同一部分附加相同的符号进行说明。
第1实施方式
图1，是表示本发明的第1实施方式中的电子部件安装结构体的构成的剖面概念图。
如示于图1地，电子部件安装结构体1，具有如下构成：对具有多个电极端子10a的电子部件10和在与电极端子10a相对向的位置具备有连接端子12a的安装基板12以突起电极13进行了连接。此时，电极端子10a与连接端子12a，通过突起电极13由于融粘或者接触而连接。
并且，突起电极13，至少包括导电性填料13a与感光性树脂13b而形成。而且，突起电极13，具有如下结构：感光性树脂13b的树脂成分交联密度在突起电极13的高度方向上不同。还有，在本实施方式中，通过由在树脂成分交联密度低的部分131b中导电性填料13a彼此融粘、而在树脂成分交联密度高的部分131a中导电性填料13a彼此相接触的构成所构成的突起电极13，电子部件10的电极端子10a与安装基板12的连接端子12a相连接。
在本实施方式中，以如下构成而示：将突起电极13设置于电子部件10的电极端子10a上，感光性树脂13b的树脂成分交联密度，在突起电极13的高度方向上从电极端子10a附近的树脂成分交联密度高的部分131a朝向树脂成分交联密度低的部分131b连续地不同。
由此，因为突起电极13的树脂成分交联密度低的部分131b通过多孔具有柔性的结构而具有缓冲性，所以能够缓解由在安装时的压接步骤产生的加压力引起的应力。并且，因为突起电极13能够因低的加压力容易地变形，所以能够可靠地连接，并防止由加压引起的电子部件等的破损。
并且，在本实施方式中，进而，在电子部件10与安装基板12之间设置绝缘性树脂层12b。由此，因为以绝缘性树脂层12b可保护并粘牢突起电极13的连接部分的周围，所以能够提高耐潮性等的可靠性。并且，通过电子部件10与安装基板12的粘接强度的提高，能够大幅度地提高耐冲击性、耐跌落性等的可靠性。
还有，虽未图示，但也可以代替绝缘性树脂层12b而设置各向异性导电树脂层。由此，因为可得到与绝缘性树脂层12b同样的效果，并能够对形成突起电极13的周围的连接端子12a与电极端子10a间进行连接，所以能够通过连接面积的扩大效应进一步降低连接电阻。
在此，电子部件10，为包括例如LSI芯片等高密度集成电路半导体元件、大容量存储元件的功能元件。还有，电子部件10的电极端子10a，为在绝缘保护膜10b之下、例如可以进行区域凸起配置地使图形化形成的布线(未图示)的一部分显露的开口部，例如在Al电极之上形成Ni阻挡层(未图示)而设置。此时，作为电极端子材料也能够适当采用Au、Cu等与焊剂的润湿性高的金属，作为阻挡层的金属也能够适当采用Ti、Cr、W等。
并且，安装基板12的连接端子12a，例如在芳族聚酰胺、环氧玻璃等的多层基板之上，设置于以Au、Ni、Cu等的金属所形成了的布线(未图示)的一部分。
在此，作为安装基板12的基体材料，除了树脂基体材料之外还可以采用陶瓷基体材料、单晶硅基体材料等。并且，也可以采用包括由形成于透明基体材料表面上的透明导电性薄膜构成的连接端子的透明基板。
并且，突起电极13，以包括由例如Sn-Ag-In类焊剂合金等低熔点焊剂微粒构成的导电性填料13a的、例如感光性环氧类树脂等的感光性树脂13b所构成。而且，感光性树脂13b，树脂成分交联密度在突起电极13的高度(所连接)的方向上不同，在树脂成分交联密度低的部分131b中，导电性填料13a在安装步骤时彼此融粘而金属化。而且，互相融粘而金属化了的导电性填料13a与连接端子12a的界面通过焊剂接合而电连接。并且，在树脂成分交联密度高的部分131a中，导电性填料13a至少彼此接触而与电极端子10a电连接，并与电极端子10a的界面通过高的树脂成分交联密度、以高的附着强度所粘接固定。
通过这些，因为突起电极13在高度(相连接)的方向上树脂成分交联密度不同，所以在后述的电子部件安装结构体的制造方法中，可以进行以低的加压力的压接。其结果，通过降低、或者吸收电子部件10与安装基板12的连接时的应力，能够实现电子部件10的损坏、特性变化等少、可靠性高的电子部件安装结构体1。
在此，作为导电性填料13a，也可以采用包括从Sn-Ag-In类合金、Sn-Pb类合金、Sn-Ag类合金、Sn-Ag-Bi类合金、Sn-Ag-Bi-Cu类合金、Sn-Ag-In-Bi类合金、Zn-In类合金、Ag-Sn-Cu类合金、Sn-Zn-Bi类合金、In-Sn类合金、In-Bi-Sn类合金及Sn-Bi类合金所选出的至少1种焊剂合金的填料。
由此，因为导电性填料13a为低熔点的焊剂合金微粒子，所以能够防止因连接时的加热引起的感光性树脂13b的劣化。
并且，作为感光性树脂13b，在感光性环氧类树脂之外还可以采用包括感光性聚酰亚胺类树脂及感光性丙烯酸类树脂、硫醇/烯类树脂之内1种的感光性树脂。由此，采用例如光造型法，能够以任意的形状，高效地形成微小的突起电极13。还有，虽未图示，但是感光性树脂13b，在其内也可以含有气泡。此时，当气泡由于加热从感光性树脂13b中逸出时，形成空洞等，并得到进一步具有多孔而柔性的结构的突起电极13。由此，能够进一步吸收安装时的应力，并降低电子部件10等的损伤。
并且，虽未图示，但是感光性树脂13b，也可以在树脂中，包括平均粒径优选为10.0μm以下的Au(金)、Cu(铜)、Pt(白金)或Ag(银)微粒、1.0μm以下的金属微粒。该情况下，通过由固有电阻率小的金属、微小的金属微粒引起的接触面积的扩大，能够进一步降低感光性树脂中的、尤其是树脂成分交联密度高的部分131a的导电性填料彼此的接触电阻或固有电阻。
还有，虽然在本实施方式中，以导电性填料在树脂成分交联密度高的部分彼此接触并导通连接而进行了说明，但是并不限于此。例如，在树脂成分交联密度高的部分中，至少一部分导电性填料也可以彼此融粘。由此，能够进一步降低连接电阻。
并且，虽然在本实施方式中，以将突起电极13设置于电子部件10的电极端子10a上的例进行了说明，但是并不限于此。例如，也可以将突起电极13设置于安装基板12的连接端子12a上，能够得到同样的效果。
并且，虽然在本实施方式中，以突起电极13由导电性填料13a与感光性树脂13b所构成的例进行了说明，但是并不限于此。例如，也可以在突起电极13的表面，采用电镀法等，设置例如镀金、纳米金属膏等的导电性覆膜。由此，能够使突起电极13的电阻进一步减小。
在以下，关于本发明的第1实施方式中的电子部件安装结构体的制造方法，利用图2A～图2E详细地进行说明。
图2A～图2E，是表示本发明的第1实施方式中的电子部件安装结构体的制造方法的剖面概念图。在与图1相同的构成要件，附加相同的符号而进行说明。
还有，本发明的电子部件安装结构体的制造方法，至少由在电子部件的电极端子上或安装基板的连接端子上形成突起电极的突起电极形成步骤、和对电极端子与连接端子通过突起电极进行连接的连接步骤构成。
于是，在以下，以在电子部件的电极端子上形成突起电极的情况为例进行说明。首先，关于突起电极形成步骤详细地进行说明。
如示于图2A地，在容器31中，填充包括例如90％重量的Sn-3.0Ag-0.5Cu类焊剂合金微粒(熔点，220℃)等的导电性填料(未图示)的、由例如感光性环氧类树脂等构成的感光性树脂液33。而且，在其中使设置于载物台的电子部件10的电极端子10a与容器31的底面31a以预定的间隔H相对向，浸入感光性树脂液33中。该情况下，容器31的底面31a，例如以紫外光、可见光进行透射的、例如石英等的无机材料、聚对苯二甲酸乙二酯、丙烯酸等的有机材料所构成。还有，为了使分型性提高，也可以涂覆硅油、硅基、氟基等的分型剂。
还有，虽然在上述中由焊剂合金微粒构成的导电性填料的含有率，作为约90％进行了说明但是并不限于此。例如虽然优选50％～95％的重量范围，但是若重量比50％少则凸起的电阻变高，若重量比95％高则能够叠层1次的厚度变薄而叠层次数增多。并且，感光性树脂液33，可调配反应性稀释剂、光引发剂、低聚物、单体、分散剂、溶剂等。并且，感光性树脂液33也可以混合地使用气泡，由此当树脂固化时感光性树脂容易多孔化。并且，由于增加反应性稀释剂、溶剂，若未交联成分增加，则容易多孔化。并且，也可以混合采用碳纳米管、硅纳米管等的橡胶状有机填料，由此即使在树脂固化后也能够使弹力提高。
在上述状态下，使对应于电子部件10的电极端子10a的预定区域的感光性树脂液33，将例如平面排列有液晶单元的透射式的、以透明基板34c夹持液晶层34b所构成的液晶面板等用作光掩模34而进行曝光。还有，在附图中，构成液晶面板的至少2块偏振板、聚光透镜、电极等并未图示。
而且，曝光，通过在液晶面板的预定的液晶单元施加驱动信号电压而以预定的形状开口于预定的位置的开口部34a，将能够使感光性树脂液固化的、例如紫外光或者可见光等的具有预定的波长的光，一边使其能量固定或连续性地增减一边进行照射。此时，一边使感光性树脂液中的电子部件或安装基板移动一边照射光。例如，优选：在以固定的光能进行曝光的情况下，边依次加速移动速度边进行；而在以固定的速度进行移动的情况下，则一边使光能依次降低一边进行。例如，一边以照度为3mW/mm2照射30秒一边以1μm/s提曳的结果，能够形成50μm×50μm、高度50μm的突起电极。
通过上述曝光方法，可形成如下突起电极：感光性树脂液33的聚合度在突起电极的高度方向上连续地不同。例如，在图2A中，形成感光性树脂部30a～感光性树脂部30b，其中，感光性树脂部30a，使电子部件10的电极端子10a的表面附近的感光性树脂液33为约70％而聚合度高；感光性树脂部30b，从感光性树脂部30a开始，聚合度随着在高度(在附图中下方)方向上远离电极端子10a表面而连续地降低并在容器31的底面31a附近感光性树脂液33为约30％而聚合度低。由此，可形成如下突起电极预制体30：相对于高度方向，感光性树脂的聚合度连续地不同。
在上述步骤中，通过将液晶面板用作光掩模，即使对于电极端子的形状、位置、个数不同的电子部件，也不用更换光掩模，而能够任意自由地改变开口部。并且，通过使掩模的开口部利用液晶的显示灰度等级(例如，256灰度等级)并不拔白周边部附近地采用灰色色调，能够减轻因散射光导致的过度固化，能够使突起电极的端边陡峭。
并且，因为感光性树脂液33，以夹置于电子部件10与容器31的底面31a的状态进行光固化，所以并不暴露于空气中，能够采用易受氧化阻碍影响的自由基固化类的感光性树脂。
接下来，如示于图2B地，使残留于电子部件10的感光性树脂液33的未曝光部33c进行显影而除掉。
接下来，如示于图2C地，对由包括导电性填料13a而聚合度在高度方向上不同的感光性树脂部构成的突起电极预制体30以约200℃进行加热，并使其内的反应性稀释剂、溶剂等的挥发成分挥发掉。此时，由于聚合度的差异而聚合度高的感光性树脂部30a、聚合度低的感光性树脂部30b，其树脂成分、挥发成分的挥发量不同。其结果，形成如下树脂成分交联密度低的部分131b～树脂成分交联密度高的部分131a：构成突起电极预制体30的感光性树脂部的树脂成分交联密度，在其高度方向上连续地不同。而且，至少在树脂成分交联密度低的部分131b的附近，由于感光性树脂成分等的挥发而在导电性填料间等形成空隙成为多孔的状态。
通过上述步骤，在电子部件10的电极端子10a上，形成如下例如圆筒形状的突起电极13：包括导电性填料13a，具有感光性树脂的树脂成分交联密度连续地不同的、树脂成分交联密度高的部分131a～树脂成分交联密度低的部分131b。还有，在本实施方式的情况下，电极端子10a侧的附近作为树脂成分交联密度高的部分、突起电极13的前端部分作为树脂成分交联密度低的部分，变得多孔化。该情况下，多孔化的区域并不明确，而是多孔化的状态连续地发生变化。
在以下，关于连接步骤详细地进行说明。
首先，如示于图2D地，使形成了突起电极13的电子部件10与安装基板12的连接端子12a相对向，通过突起电极13而使电极端子10a与连接端子12a对位。此时，优选：在对位步骤之前，在形成了连接端子12a的安装基板12的表面上涂敷绝缘性树脂并形成绝缘性树脂层12b。并且，也可以为各向异性导电树脂层、各向异性导电树脂片等。
接下来，如示于图2E地，对形成了突起电极13的电子部件10及安装基板12的至少一方进行压接，并以作为导电性填料13a的焊剂的熔化温度(例如，约220℃)以上的240℃加热60秒时间。还有，为了去除焊剂表面的氧化覆膜也可以在氮气、氢气氛围中进行。在该压接时，通过突起电极13的多孔而树脂成分交联密度低的部分131b的变形，吸收或缓解来自两基板方向的压接应力，实现以低的加压力的压接。并且，通过加热，在突起电极13的至少多孔而树脂成分交联密度低的部分131b中，因为导电性填料13a的密度高所以融粘而金属化。然后，金属化了的导电性填料13a，与安装基板12的连接端子12a的界面焊剂接合。
并且，突起电极13的感光性树脂13b的树脂成分交联密度高的部分131a导电性填料13a彼此接触或部分性融粘，并且因为树脂成分密度高，所以与电子部件10的电极端子10a以强的附着强度相连接。
由于上述，通过在高度方向上感光性树脂的树脂成分交联密度连续地不同的突起电极13，能够对电子部件10的电极端子10a与安装基板12的连接端子12a，以低的加压力进行连接。
然后，在连接步骤之后，使介于电子部件10与安装基板12间的绝缘性树脂层12b，以例如120℃、30分钟而热固化，将电子部件10与安装基板12粘接固定。例如，在电子部件中的突起电极的个数为100个的情况下，通过加压力重达500g的加压，能够确保平均每1个突起电极的连接电阻值为20mΩ以下。并且，对安装结构体施加重复-40℃30分钟/85℃30分钟的热冲击试验的结果，即使在1000个周期之后也能够确保连接电阻值为20mΩ以下。
由此，因为在电子部件与安装基板的间隙形成绝缘性树脂，所以对突起电极的连接部分的周围进行保护，并进一步提高剥离强度，能够使耐冲击性、耐跌落性等的连接可靠性大幅度地提高。
如果依照于本实施方式，则在构成突起电极的感光性树脂的树脂成分交联密度低的部分，可以进行以低的加压力的安装，并对加压时的应力通过多孔结构进行吸收，与连接可靠性的提高同时能够有效地防止电子部件的破损等。并且，因为连接时，感光性树脂的树脂成分交联密度低的部分的导电性填料互相融粘而金属化，且树脂成分交联密度高的部分的导电性填料相接触，所以能够减小连接电阻。进而，通过树脂成分交联密度高的部分，与安装基板或电子部件的附着强度增大，能够实现剥离强度高的电子部件安装结构体。并且，因为通过光造型法，能够以感光性树脂形成微小的突起电极，所以能够以高生产率、低成本实现对应于更加窄间距化的电子部件安装结构体。
还有，虽然在本实施方式中，以将突起电极形成为圆筒形状的例进行了说明，但是并不限于此。例如，也可以成为圆柱形状、棱柱形状、圆锥形状、棱锥形状、圆锥台形状、棱锥台形状或筒状形状。
并且，虽然在本实施方式中，以在对位步骤之前，在具有电极端子的电子部件的表面上或具有连接端子的安装基板的表面上涂敷形成绝缘性树脂，并在连接步骤之后，使绝缘性树脂固化而对电子部件与安装基板进行粘接固定的例进行了说明，但是并不限于此。例如，也可以在连接步骤之后，在电子部件与安装基板之间填充绝缘性树脂并使之固化而对电子部件与安装基板进行粘接固定，可得到同样的效果。
并且，虽然在本实施方式中，作为在电子部件与安装基板之间形成绝缘性树脂进行了说明，但是并不限于此。例如，也可以在对位步骤之前，在具有电极端子的电子部件的表面上或具有连接端子的安装基板的表面上设置各向异性导电树脂片，在连接步骤，一边压接各向异性导电树脂片一边使之固化，对电子部件与安装基板进行粘接固定。由此，可得到与绝缘性树脂层同样的效果，并且各向异性导电树脂片中的导电微粒，能够对基板的翘曲进行吸收。
并且，虽然在本实施方式中，作为在电子部件的电极端子上形成突起电极进行了说明，但是也可以形成于安装基板的连接端子上，可得到同样的效果。
第2的实施方式
图3，是表示本发明的第2实施方式中的电子部件安装结构体的构成的剖面概念图。还有，在与图1相同的构成要件，附加相同的符号进行说明。
即，在图3中，以如下之点与图1不同：以感光性树脂的树脂成分交联密度在高度方向上不同的多层构成突起电极。并且，虽然在以下，以构成突起电极的多层之内，至少与电极端子相接的第1层的厚度(高度)因电极端子的配置位置而异的例进行说明，但是也可以相同。
如示于图3地，本发明的第2实施方式中的电子部件安装结构体2，具有如下构成：对具有多个电极端子10a、101a的电子部件10，和在与电极端子10a、101a相对向的位置具备有连接端子12a的安装基板12通过突起电极43进行了连接。而且，突起电极43，以至少包括导电性填料13a与感光性树脂43b的、树脂成分交联密度在突起电极43的高度(相连接)方向上不同的多层所构成。例如，如示于图3地，以作为感光性树脂43b的树脂成分交联密度高的层的第1层431a与作为树脂成分交联密度低的层的第2层432b两层而形成突起电极43。还有，虽然在以下以2层构成的突起电极进行说明，但是并不限于此，也可以为3层以上的多层。
并且，在因电子部件10的电极端子10a的位置，而电极端子101a的高度(h2)与其电极端子10a的高度(h1)不同的情况下，至少使与构成突起电极43的电极端子101a相接的第1层431a的厚度，例如形成得薄，并使第1层431a与电极端子101a的总高度成为相同的高度。而且，第2层432b形成于第1层431a之上。即，即使在具有不同高度的h1、h2的电极端子10a、101a中，也能够通过对由多层构成的突起电极43的高度进行调整而以相同的高度设置。而且，通过与第1实施方式同样的形成方法，至少多孔化而形成突起电极43的第2层432b。
由此，即使在电极端子的高度(厚度)不同的情况下也能够容易地形成具有均匀的高度的突起电极。并且，至少具有多孔而树脂成分交联密度低的第2层432b的突起电极43，可以对压接加热时的应力进行吸收，并进行以低的加压力的连接。
还有，虽然在本实施方式中，以第1层为树脂成分交联密度高的层并以第2层为树脂成分交联密度低的层而设置为层状的例进行了说明，但是并不限于此。例如，也可以使第1层为树脂成分交联密度低的层、使第2层为树脂成分交联密度高的层等而层状地成为具有任意的树脂成分交联密度的构成。由此，可得到同样的效果。并且，3层构成的情况下，通过以第1层、第3层为交联密度低的层，使第2层为交联密度高的层，可得到同样的效果。
并且，也可以如示于图4A地，在区域凸起构成的LSI芯片等的电子部件10中，使突起电极的第1层的厚度，在例如外周的电极端子102与内部的电极端子103处改变，在外周的电极端子102中使多孔而树脂成分交联密度低的层的厚度设置得厚。进而，如示于图4B地，也可以在例如电子部件10的4角附近，设置面积不同、树脂成分交联密度低的层的虚设凸起104。
由此，因为能够对在压接具有大面积的电子部件的情况下容易产生的、中央附近与周边的应力差，以加厚了第1层的突起电极、面积不同的突起电极更均衡地进行吸收，所以能够使电子部件的破损的防止、连接的可靠性进一步提高。
并且，虽然在本实施方式中，以采用了1个电子部件的例进行了说明，但是并不限于此。例如，也可以在具有高度互不相同的电极端子的电子部件、厚度彼此不同的电子部件，使得整体的厚度变得相等地以层状调整形成突起电极的高度，并将它们多个叠层或者并排配置而安装设置于1块安装基板。由此，能够统一、且缓解应力地安装电极端子的高度、厚度不同的电子部件。
并且，虽然在本实施方式中，以采用了电极端子的高度相同的基板的例进行了说明，但是在电极端子的高度不同而存在阶梯的基板，通过根据基板的高度而形成突起电极，能够缓解应力而安装。
在以下，关于本发明的第2实施方式中的电子部件安装结构体2的制造方法详细地进行说明。
图5A～图5C，是表示本发明的第2实施方式中的电子部件安装结构体2的制造方法的剖面概念图。在与图2A～图2E相同的构成要件，附加相同的符号进行说明。
图5A～图5C，在突起电极形成步骤，包括感光性树脂的树脂成分交联密度在高度方向上层状地不同而以多层进行形成的步骤之点，而且电子部件的电极端子的高度由于配置位置而部分不同之点与图1的电子部件10不同。首先，关于突起电极形成步骤详细地进行说明。
如示于图5A地，在容器51中，填充包括重量例如80％的Sn-Ag-Cu类焊剂合金微粒等的导电性填料(未图示)的、由例如感光性环氧类树脂液等构成的感光性树脂液33。而且，在其中使设置于载物台(未图示)的电子部件10的电极端子10a与容器51的底面51a以预定的间隔T1相对向，浸入感光性树脂液33中。该情况下，容器51的底面51a，例如以紫外光、可见光进行透射的、例如石英等的无机材料或聚对苯二甲酸乙二醇酯等的有机材料所构成。
在上述状态下，从容器51的底面51a通过光掩模54的形成于液晶面板的第1开口部54a照射强光(具有相当于感光性树脂液从70％固化100％的能量)而曝光，在多个电极端子10a、101a上统一形成感光性树脂的聚合度高的第1层331a。此时，构成突起电极的聚合度高的第1层331a的厚度，在不同的高度(厚度)的电极端子10a、101a上，分别形成为变成相同的平面状的高度。
接下来，如示于图5B地，在感光性树脂液33中，将形成了聚合度高的第1层331a的电子部件10从底面51a通过载物台提升预定距离T2。然后，通过设置于作为相同的液晶面板的光掩模54的第2开口部54b，照射弱光(具有相当于感光性树脂液从30％固化70％的能量)而对聚合度高的第1层331a上的感光性树脂液33进行曝光。
由此，在感光性树脂的聚合度高的第1层331a上，统一形成感光性树脂的聚合度低的第2层332b。
接下来，虽未图示，但是显影除掉包括导电性填料的感光性树脂液33的未曝光部。
接下来，如示于图5C地，对包括导电性填料13a而聚合度在高度方向上不同的多层感光性树脂以约100℃进行加热，并使其内的反应性稀释剂、溶剂等的挥发成分挥发掉。此时，由于聚合度的差异，感光性树脂的聚合度高的第1层331a与聚合度低的第2层332b，其树脂成分、挥发成分的挥发量不同。其结果，由感光性树脂的树脂成分交联密度高的第1层431a与树脂成分交联密度低的第2层432b构成的突起电极43形成于电极端子10a。而且，至少感光性树脂的聚合度低的第2层332b，由于挥发在导电性填料间等形成空隙而在多孔化了的状态下成为树脂成分交联密度低的第2层432b。
通过上述步骤，在电子部件10的电极端子10a上，形成包括导电性填料13a、具有感光性树脂的树脂成分交联密度高的第1层431a与树脂成分交联密度低的第2层432b的突起电极43。
之后，通过与第1实施方式同样的连接步骤，通过突起电极43对高度不同的电极端子10a、101a与连接端子12a进行连接而制作电子部件安装结构体2。
还有，虽然在上述中，对突起电极以2层构成进行了说明，但是并不限于此。也可以按3层以上的层进行构成。
并且，虽然在上述中，以在各层改变光能量的强度而形成的例进行了说明，但是并不限于此。例如，也可以改变固定的光能量的照射时间、焦点位置、峰值波长，进行曝光。
如果依照于本实施方式，则能够以感光性树脂的树脂成分交联密度在高度方向不同的多层而形成突起电极。而且，由于树脂成分交联密度低、成为多孔结构，可以进行以低的加压力的安装，并能够缓解加压时的应力。其结果，连接可靠性提高并能够有效地防止电子部件的破损等。
并且，即使电极端子的高度(厚度)不同，也能够容易地形成高度均匀的突起电极。
还有，虽然以电子部件侧的电极端子的高度进行了说明，但是在基板侧的电极高度不同的情况(例如存在阶梯的情况)下通过改变突起电极的高度也能够应对。
在以下，关于本发明的第2实施方式中的电子部件安装结构体的制造方法的其他例，利用图6A与图6B进行说明。
图6A与图6B，是表示本发明的第2实施方式中的电子部件安装结构体的制造方法的其他例的剖面概念图。还有，在与图5A～图5C相同的构成要件，附加相同的符号进行说明。
即，图6A与图6B，在将收置形成突起电极的感光性树脂的容器的底面用作以液晶面板形成了的光掩模之点，与图5A～图5C不同，其他构成相同。
如示于图6A地，在供给感光性树脂液33的容器61的底面61a，设置液晶面板，将该其液晶面板用作光掩模64，在电子部件的电极端子上形成突起电极。而且，设置于底面61a的光掩模64，为至少以2块透明基板640c夹持液晶层640b的平面配置有液晶单元的透射式的液晶面板，对光所要透射的第1开口部64a的形状、位置通过施加于液晶面板的驱动信号电压进行电控制。在液晶面板，使平面图像信息通过个人计算机进行显示。
而且，与以图5A进行了说明的突起电极形成步骤同样地，在容器61内供给包括导电性填料的感光性树脂液33。然后，在其中使设置于载物台(未图示)的电子部件10的电极端子10a与容器61的底面61a以预定的间隔T1相对向，浸入感光性树脂液33中。
在上述状态下，通过在作为容器61的底面61a的光掩模64的形成于液晶面板的第1开口部64a照射强光(具有相当于感光性树脂液从70％固化100％的能量)进行曝光。由此，在多个电极端子10a、101a上统一形成感光性树脂的聚合度高的第1层331a。此时，构成突起电极的聚合度高的第1层331a的厚度，在不同的高度(厚度)的电极端子10a、101a上，分别形成为变成相同的平面状的高度。
接下来，如示于图6B地，在感光性树脂液33中，将形成了聚合度高的第1层331a的电子部件10从作为底面61a的光掩模64通过载物台提升预定距离T2。然后，通过光掩模64的第2开口部64b照射弱光(具有相当于感光性树脂液从30％固化70％的能量)而对聚合度高的第1层331a上的感光性树脂液33进行曝光。
由此，在感光性树脂的聚合度高的第1层331a上，统一形成感光性树脂的聚合度低的第2层332b。
接下来，虽未图示，但是显影除掉包括导电性填料的感光性树脂液33的未曝光部。
而且，虽未图示，但是与图5C的步骤同样地，对突起电极中未聚合的感光性树脂、挥发成分(溶剂、反应性稀释剂)进行加热使之汽化，形成树脂成分交联密度高的第1层431a与树脂成分交联密度低的第2层432b，此时，至少树脂成分交联密度低的第2层432b通过加热而多孔化。
通过上述步骤，在电子部件10的电极端子10a上形成包括导电性填料13a、具有感光性树脂的树脂成分交联密度不同的第1层431a和第2层432b的突起电极43。
之后，通过与第1实施方式同样的连接步骤，通过突起电极43对高度不同的电极端子10a、101a与连接端子12a进行连接而制作电子部件安装结构体2。
如果依照于本实施方式的其他例，则因为以由液晶面板构成的光掩模兼作容器的底面，所以无需石英等昂贵的透明构件。并且，因为能够直接将光掩模的开口部与电子部件的电极端子对位所以对位精度高，而且能够降低由透明构件等引起的散射，所以向更精细而窄间距化的对应变得容易。
第3实施方式
图7A～图7C，是表示本发明的第3实施方式中的电子部件安装结构体的制造方法的剖面概念图。在与第2实施方式相同的构成要件，附加相同的符号进行说明。
即，在第3实施方式中，以一边使电子部件下沉于感光性树脂液一边形成突起电极之点，与第2实施方式不同。
首先，如示于图7A地，在容器71中，供给包括重量达例如90％的Sn-Ag-In类焊剂合金微粒等的导电性填料(未图示)的、由例如感光性环氧类树脂液等构成的感光性树脂液33。然后，在其中使设置于载物台(未图示)的电子部件10的电极端子10a从感光性树脂液33的液面浸入感光性树脂液33中直至预定的间隔t1的位置。
在上述状态下，在容器71中从感光性树脂液33的液面侧通过形成于作为光掩模74的液晶面板的第1开口部74a照射强光(具有相当于感光性树脂液从70％固化100％的能量)照射进行曝光，在多个电极端子10a上统一形成感光性树脂的聚合度高的第1层336a。
接下来，如示于图7B地，在感光性树脂液33中，使形成了聚合度高的第1层336a的电子部件10通过载物台下沉于感光性树脂液33中预定的距离t2。然后，从光掩模74的第2开口部74b，照射弱光(具有相当于感光性树脂液从30％固化70％的能量)而对聚合度高的第1层336a上的感光性树脂液33进行曝光。
由此，在聚合度高的第1层336a上，统一形成聚合度低的第2层337b。
接下来，虽未图示，但是显影去除包括导电性填料的感光性树脂液33的未曝光部。
接下来，虽未图示，但是与图5C的步骤同样地，对包括导电性填料13a而聚合度在高度方向上不同的多层感光性树脂以约100℃进行加热，而使其内的反应性稀释剂、溶剂等的挥发成分挥发。此时，由于聚合度的差异而感光性树脂的聚合度高的第1层336a与聚合度低的第2层337b，其树脂成分、挥发成分的挥发量不同。其结果，具备感光性树脂63b的树脂成分交联密度高的第1层631a与树脂成分交联密度低的第2层632b的突起电极63形成于电极端子10a。而且，至少感光性树脂的聚合度低的第2层337b，由于挥发在导电性填料间等形成空隙而以多孔化了的状态成为第2层632b。
接下来，如示于图7C地，通过与第2实施方式同样的连接步骤，通过突起电极63对电极端子10a与连接端子12a进行连接而制作电子部件安装结构体3。
如果依照于本实施方式，则可得到与第2实施方式同样的效果，并且因为在容器中无需透明部材，并且不必在底面形成光掩模，所以能够通过廉价的制造设备、以低成本制作突起电极、电子部件安装结构体。
还有，虽然在上述第2及第3实施方式中，以由2层构成的感光性树脂构成的突起电极为例进行了说明，但是并不限于此。例如，作为突起电极形成步骤，也可以多次重复提升步骤与曝光步骤而形成聚合度不同的多层。由此，因为能够任意多地形成树脂成分交联密度不同的层，所以能够形成对应于需要的加压力、能够对应力的吸收自由地进行调整的突起电极。其结果，能够更有效地防止电子部件的破损、特性变化等的产生。
并且，虽然在上述第2与第3实施方式中，以光掩模的第1开口部与第2开口部的形状(大小)不同的例进行了说明，但是并不限于此。例如，光掩模的第1开口部与第2开口部的形状任意地既可以相等、也可以与上述的实施方式为相反的关系。由此，能够实现将连接面积扩大而连接电阻变低、剥离强度高的电子部件安装结构体。
第4实施方式
图8A与图8B，是表示本发明的第4实施方式中的电子部件安装结构体的构成及其制造方法的剖面概念图。还有，在与图1相同的构成要件，附加相同的符号进行说明。
即，图8A与图8B，以突起电极由多个突起电极部所构成之点与图1不同。
如示于图8A地，突起电极83，例如在电子部件10的电极端子10a上，以多个突起电极部830所构成。而且，各突起电极部830，至少具有导电性填料13a与感光性树脂83b，并例如在高度(所连接)的方向上，以树脂成分交联密度高的部分831a～树脂成分交联密度低的部分831b连续地不同的感光性树脂83b所形成。而且，至少在树脂成分交联密度低的部分831b中在导电性填料13a间具有间隙地具备多孔结构。
通过该构成，因为能够以多孔而柔软的多个突起电极部进行连接，所以难以产生连接不良而可以进行可靠性高的连接。而且，由于多个突起电极部，能够通过压接时的加压力容易地变形，通过以低的加压力压接，可得到更加难以产生电子部件的破损、特性变化而可靠性高的电子部件安装结构体。
在以下，关于本发明的第4实施方式中的电子部件安装结构体的制造方法利用图8A与图8B进行说明。首先，利用图8A，关于突起电极形成步骤进行说明。
如示于图8A地，在电子部件10的电极端子10a上，在电子部件10的1个电极端子10a的区域的范围内，至少2个以上地、如示于附图中地例如配置4个突起电极部830而形成突起电极83。还有，形成方法与第1实施方式等相同而说明进行省略。在此，突起电极部830，至少由导电性填料13a与感光性树脂83b构成，感光性树脂83b，使树脂成分交联密度高的部分831a～多孔而树脂成分交联密度低的部分831b连续地变化所形成。
然后，通过由多个突起电极部830构成的突起电极83，使电子部件10的电极端子10a与安装基板12的连接端子12a相对向而对位。
接下来，如示于图8B地，与第1实施方式的连接步骤与同样地，对将突起电极83形成于电极端子10a上的电子部件10及安装基板12的至少一方进行压接并加热。由此，制作通过突起电极83将电极端子10a与连接端子12a连接起来的电子部件安装结构体4。
如果依照于本实施方式，则通过具有多孔而柔软的结构的多个突起电极部，能够实现以更低加压力的连接。
第5实施方式
图9A与图9B，是表示本发明的第5实施方式中的电子部件安装结构体的制造方法的剖面结构图。还有，在与图7A～图7C相同的构成要件，附加相同的符号进行说明。
即，图9A与图9B，以以下之点与7A～图7C不同：在突起电极形成步骤中，相对于突起电极的高度方向，对感光性树脂，通过光掩模的开口部聚光于焦点位置进行照射，并使感光性树脂的聚合度在突起电极的高度方向上不同而形成。
首先，如示于图9A地，在容器71中，供给包括重量例如占90％的Sn-Ag-In系焊剂合金微粒等的导电性填料(未图示)的、例如由感光性环氧类树脂液等构成的感光性树脂液33。然后，在其中使设置于载物台(未图示)的电子部件10的电极端子10a从感光性树脂液33的液面、浸入于感光性树脂液33中至相当于突起电极的高度的预定间隔t3的位置。
在上述状态下，如示于图9B地，在容器71中从感光性树脂液33的液面侧通过在作为光掩模34的液晶面板形成的开口部94a，使例如可见光，以将焦点连接于电子部件的厚度的中央部附近的方式以光学系统进行聚光。该聚光，能够通过例如以缩小曝光等方法使焦点位置偏离而进行。而且，通过照射固定光能量(具有相当于感光性树脂液从70％到100％固化的能量)的可见光进行曝光，在多个电极端子10a上统一形成感光性树脂的聚合度在高度(厚度)方向上不同的突起电极。此时，构成突起电极的焦点附近的感光性树脂，因为光能量的密度高所以聚合度变高，随着远离焦点而聚合度依次变低。
由此，在例如电子部件10的电极端子10a中，以具有从聚合度高的感光性树脂部931a、到聚合度依次低的感光性树脂部931b的突起电极93的形状所形成。
接下来，虽未图示，但是在与第1实施方式同样的方法中，感光性树脂的树脂成分交联密度在高度方向上连续地不同的突起电极93形成于电极端子10a。此时，至少在聚合度低的感光性树脂部931b附近，通过挥发在导电性填料间等形成空隙而成为多孔化了的状态。
然后，通过与第1实施方式同样的连接步骤，通过突起电极93对电极端子10a与连接端子12a进行连接而制作电子部件安装结构体。
如果依照于本实施方式，则能够在固定了电子部件的位置的状态下使感光性树脂的树脂成分交联密度在突起电极的高度方向上连续而形成。因此，能够使制造设备简单化，能够以低成本制作电子部件安装结构体。
第6实施方式
图10A～图10C，是表示本发明的第6实施方式中的电子部件安装结构体的制造方法的剖面概念图。在与图7A～图7C相同的构成要件，附加相同的符号进行说明。
即，图10A～图10C，以如下之点与上述各实施方式不同：对包括由形成于透明基体材料表面上的透明导电性薄膜构成的连接端子的安装基板、在对应于连接端子的位置设置了电极端子的电子部件以预定的间隔进行配置，在电子部件与安装基板之间供给包括导电性填料的感光性树脂，并从与安装基板的对向于电子部件的面相反侧的面通过光掩模的开口部，一边使光强度变化一边照射光，形成使连接端子与电极端子间的感光性树脂的聚合度在高度方向上不同的突起电极。还有，以下的连接步骤等，与上述各实施方式相同，说明进行省略。
首先，如示于图10A地，作为安装基板，采用包括例如玻璃基板等的透明基体材料与形成于其表面上的由例如ITO等的透明导电性薄膜构成的连接端子112a的透明的安装基板112。
而且，对安装基板112的连接端子112a、与设置于与其对应的位置的电子部件10的电极端子10a，通过载物台(未图示)以预定的间隔t4进行配置，并浸入于至少在电子部件10与安装基板112之间包括导电性填料的感光性树脂液33中。
进而，从透明的安装基板112的与电子部件10相对向的面相反侧的面通过由液晶面板构成的光掩模34的开口部一边依次改变光强度，一边照射例如可见光，使感光性树脂液33曝光。此时，连接端子112a与电极端子10a间的感光性树脂液33之内，连接端子112a上的感光性树脂液33聚合，依次聚合于高度方向的区域开始生长。但是，因为感光性树脂液包括导电性填料，所以在固定的光能量的情况下，所聚合的高度方向的区域的生长变慢。例如，在连接端子112a与电极端子10a的间隔宽的情况下，产生未形成突起电极而无法连接的情况。
于是，如示于图10B地，通过光掩模34的开口部104a使光强度依次增加而曝光照射，并使感光性树脂液33在高度方向上进行感光性树脂液的聚合直至电极端子10a界面，形成突起电极形成。此时，与第1实施方式同样地，形成为从安装基板的连接端子到电子部件的电极端子、感光性树脂的聚合度不同的突起电极的形状。
接下来，虽未图示，但是显影去除包括导电性填料的感光性树脂液33的未曝光部。
接下来，虽未图示，但是与图5C的步骤同样地，对包括导电性填料13a而聚合度在高度方向上不同的感光性树脂113b以约100℃进行加热，并使其内的反应性稀释剂、溶剂等的挥发成分挥发掉。此时，由于聚合度的差异，在聚合度高的感光性树脂部1031a与聚合度低的感光性树脂部1031b中，其树脂成分、挥发成分的挥发量不同。其结果，由感光性树脂113b的树脂成分交联密度高的部分1131a与树脂成分交联密度低的部分1131b构成的突起电极113形成于电极端子10a与连接端子112a间。而且，至少在树脂成分交联密度低的部分1131b附近，由于挥发而在导电性填料间等形成空隙而成为多孔化了的状态。
接下来，如示于图10C地，通过与第2实施方式同样的连接步骤，通过突起电极113对电极端子10a与连接端子112a进行连接而制作电子部件安装结构体5。此时，在突起电极113的多孔而树脂成分交联密度低的部分1131b中使导电性填料融粘与电极端子10a的界面进行焊剂融粘。另一方面，在连接端子112a的树脂成分交联密度高的部分1131a中，导电性填料13a相接触或部分融粘而与突起电极113相连接。
如果依照于本实施方式，则因为安装基板与电子部件的连接与突起电极的形成同时进行，所以生产率高。并且，因为不会产生突起电极的高度参差，所以能够进一步降低压接时的加压力进行连接。
还有，虽然在上述各实施方式中，以采用由液晶面板构成的光掩模的例进行了说明，但是并不限于此。例如，也可以替换具有固定的开口部的光掩模、开口部具有不同的形状的光掩模而制造。此时，虽然需要光掩模替换等多余的步骤，但是以简易的方法能够进行同样的曝光。
并且，虽然在上述各实施方式中，以采用光掩模进行光照射的例进行了说明，但是并不限于此。例如，也可以不用光掩模，而通过激光扫描照射预定的区域。
第7实施方式
在以下，利用图11，关于本发明的第7实施方式中的突起电极的结构进行说明。还有，本实施方式中的突起电极，在上述第1实施方式～第6实施方式的电子部件安装结构体中，能够同样地加以利用。因此，虽然在以下，尤其关于设置于电路基板等安装基板的连接端子的突起电极的结构详细地进行说明，但是在半导体元件等电子部件的电极端子的情况下也同样。并且，关于通过本实施方式的突起电极进行连接以外的电子部件安装结构体的其他构成要件，因为相同所以对说明进行省略。
图11，是对本发明的第7实施方式中的突起电极的结构进行说明的剖面图。
如示于图11地，突起电极203，形成于设置于例如环氧玻璃基板等的安装基板201的表面的连接端子202之上。此时，连接端子202，具有在例如Cu等的表面覆膜0.1μm～0.3μm的Au的构成、在Cu的表面预涂焊剂的构成。
而且，突起电极203，通过导电柱204与导电金属层205构成，其中，导电柱204至少包括例如焊剂微粒等的导电性填料206与感光性树脂207而具有柔性，导电金属层205为导电性填料206熔融而覆盖了导电柱204及连接端子202的表面的导电性覆膜。
在此，导电柱204，因为以导电性填料206与感光性树脂207构成，所以与焊剂凸起、金凸等相比弹性率小而具备柔性。例如，相对于金凸起的情况下的动态硬度为60～90，本实施方式的突起电极的动态硬度为5～30程度。而且，突起电极的动态硬度，通过导电性填料206与感光性树脂207的材料构成、混合比、固化光量、时间等能够任意地设定。并且，通过覆盖突起电极203的导电金属层205，能够得到高的导电性。还有，虽然导电金属层205的厚度为任意，但是优选：形成为能够确保导电柱204的柔性的、例如0.1μm～5μm程度的厚度。
还有，虽然在图11中，以具有半球状的剖面的突起电极203为例进行了说明，但是如按以如下的形成方法详细地描述地，因为导电柱204能够以光造形法而形成，所以能够以任意的形状而形成。例如，如示于图12A～图12C地，能够形成为具有高的纵横比的形状、螺旋状的形状、重叠成コ字型的形状等。
从而，在具备有本实施方式中的突起电极203的安装基板201上安装半导体元件(未图示)而形成电子部件安装结构体的情况下，通过导电柱204及导电金属层205的柔性，可以对安装时的按压力进行吸收，并以低的加压力进行安装。其结果，能够对安装基板201、半导体元件的破损防患于未然并高效地安装。而且，因为能够对安装基板201的翘曲、变形等引起的突起电极203的高度的差异，通过突起电极203的变形进行吸收，所以能够确保高的连接可靠性。
在以下，关于本实施方式中的突起电极的形成方法，采用图13A～图16C进行说明。
首先，采用图13A～图13D对突起电极的形成方法的概要进行说明，并以图14A与图14B关于导电柱的形成方法、以图15A～图15C关于导电金属层的形成方法及以图16A～图16C关于残留的导电性膏的去除方法详细地进行说明。
图13A～图13D，是对突起电极203的形成方法模式性地进行说明的剖面图。
如示于图13A地，在设置有多个连接端子202的安装基板201的上表面载置成为胶合剂的感光性树脂221、与以例如由焊剂微粒构成的导电性填料222为主成分并进一步包括对流产生剂223的感光性导电树脂组成物(以下，记作“导电性膏”)224。
接下来，如示于图13B地，采用后述的光造形法，形成导电柱204。即。与导电性膏224相对向，配置液晶掩模225，并使液晶掩模225的开口部226，对准与安装基板201的连接端子202相对应的位置。然后，通过液晶掩模225的开口部226，将例如紫外光227如以附图中的箭头而示地照射于导电性膏224，并使导电性膏224中的感光性树脂221在连接端子202之上依次固化，形成导电柱204。此时，一般在导电柱204的外表面，以导电性填料222露出或以感光性树脂221的薄膜所覆膜的状态形成。
接下来，如示于图13C地，在导电性填料222要融化的例如150℃程度的温度对安装基板201进行加热。此时，添加于导电性膏224中的对流产生剂223沸腾或分解而产生气体223a。
然后，随着温度上升，导电性膏224的粘度下降，并由于对流产生剂223沸腾或分解的气体223a，在导电性膏224内产生如以附图中的箭头而示的对流。此时，由对流产生的动能促进导电性膏224的流动，熔融了的导电性填料222通过导电性填料206自聚集于形成于连接端子202上的导电柱204的周边。由此，形成与露出于导电柱204的表面的导电性填料206润湿接合、并由焊剂构成的导电金属层205而生长。该结果，在导电柱204的至少外表面形成具有导电金属层205的突起电极203。还有，并不限于导电柱204的外表面，也存在如下情况：例如取进导电柱204中的对流产生剂223由于加热而在导电柱204形成气体的逸出空洞等，并在该空洞中也形成导电金属层。
此时，无关于导电金属层的形成的导电性填料，在安装基板的电极端子以外的区域，因为与例如覆盖电极端子以外的电路基板的抗蚀剂等的湿润性小，所以存在如下情况：导电性填料由于表面张力彼此结合，并以某种程度的大小残留于导电性膏中。
于是，如示于图13D地，在使导电金属层205生长为例如1μm程度的所需厚度之后，将残留于突起电极203以外的安装基板201上的导电性膏224，采用例如干冰(ドライアイス)(DRYICE CORPORATION(ドライアイスコ一ポレ一シヨン)的注册商标)清洗法而去除。还有，虽然干冰清洗法，采用图16A～图16C详细地进行说明，但是使例如粉状的干冰228冲撞导电性膏224而去除。
通过以上的步骤，以示于图11的导电柱204与导电金属层205所构成的突起电极203形成于安装基板201上的连接端子202上。
在此，作为导电性填料206、222，可采用以实施方式1示出的材料。并且，对流产生剂223，能够采用蜡、异丙醇、丁基卡必醇、丁基卡必醇醋酸酯、α-松油醇、乙二醇等。进而，作为当加热时发生分解而产生气体的分解型气体产生剂，能够采用片钠铝石、偏硼酸铵、碳酸氢钠、硼酸等。
在以下，关于构成本发明的第7实施方式的突起电极203的导电柱204的形成方法，边参照图14A与图14B边详细地进行说明。还有，在图14A与图14B中，在与图13A～图13D相同部分附加同一符号进行说明。
如示于图14A地，例如在由外周壁231a与底部231b构成的容器231放置导电性膏224，至少达到淹没安装基板201的连接端子202的表面程度以上的高度。还有，容器231的底部231b，以使导电性膏224固化的紫外线227能够透射的、例如石英等的透明部材构成。
接下来，将具有与安装基板201的连接端子202相对应而开口的开口部226的液晶掩模225，配置于容器231的底部231b的下方。在该状态下，通过液晶掩模225的开口部226而使紫外线227从底部231b照射于连接端子202上的导电性膏224。
然后，当照射开始时由于穿过开口部226a的紫外线227，存在于连接端子202与底部231b之间的导电性膏224发生固化。此时，通过边将粘装了安装基板201的载物台(未图示)向上方提升，边使液晶掩模225的开口部226，例如连续地变窄，形成剖面形状为梯形状的固化部204a。
接下来，如示于图14B地，在紫外线227的照射中边将安装基板201向上方提升，边使液晶掩模225的开口部如开口部226b地连续变窄。然后，通过堆积剖面形状为梯形状的固化部204b使之固化，形成如示于图11的、例如半球状的导电柱204。
还有，导电柱204的形状，通过例如安装基板201的提升速度及开口部226的面积等的形状控制，能够如示于图12A～图12C地任意地调整导电柱204的纵横比、形状。由此，可以例如按圆柱状、圆锥状或棱柱状等任意的形状形成导电柱204的形状。此时，开口部226的形状及面积，能够通过施加于形成为矩阵状的多个液晶单元构成的液晶掩模的电压进行电控制。
并且，在液晶掩模的开口部中，如果利用液晶的表示灰度等级(例如，256灰度等级)，则能够减轻由散射光引起的剩余固化而使导电柱的端边陡峭。
并且，虽然在本实施方式中，在除了安装基板201的连接端子202的表面，以例如抗蚀剂等形成保护层229，但是即使在未形成的情况下也能够同样地进行导电柱204的形成。
在以下，关于在通过光造形法形成的导电柱204的表面形成导电金属层205的形成方法，利用图15A～图15C详细地进行说明。
首先，图15A，表示在形成了示于图14C的导电柱204之后，从放进导电性膏224的容器231取出安装基板201的状态。此时，导电柱204，在由于紫外线的照射固化了的感光性树脂207中，例如焊剂微粒等的导电性填料206密集，并以部分互相接触的状态固化，与此同时导电性填料206的一部分露出于导电柱204的表面。而且，导电性膏224以液态状附着于安装基板201上及导电柱204的外表面上。
接下来，如示于图15B地，对安装基板201进行加热，并升温至作为导电性填料206的焊剂微粒的熔融温度。由此，导电柱204以外的区域的导电性填料222的粘度下降，导电性填料206在导电性膏224中流动。进而，导电性膏224中的对流产生剂223由于沸腾或分解而产生气体223a。由此，产生如以附图中的箭头而示的对流，导电性膏224搅拌。而且，通过搅拌、热等，促进流动而熔融了的导电性填料222向导电柱204的外表面的自身聚集合。此时，安装基板201上的导电柱204，由于光照射，以已经固化了的状态形成。因此，熔融了的导电性填料222的流动在导电柱204的周边受到抑制。其结果，露出于导电柱204的表面的导电性填料206，边俘获熔融了的导电性填料222边湿性接合。然后，由焊剂构成的导电金属层205形成于导电柱204的表面。此时，优选：对流产生剂223沸腾、汽化的温度或分解而产生气体的温度，为焊剂微粒等的导电性填料的熔点以上。
还有，产生的气体223a，在导电性膏224中流动之后，从导电性膏224向外部排出。因此，存在以下情况：通过取进导电柱204内的气体223a，在导电柱204形成气体223a的通道。
接下来，如示于图15C地，与加热步骤结束同时，在安装基板201的连接端子202的表面，形成以导电金属层205覆盖导电柱204的周围的突起电极203。此时，在突起电极203以外的安装基板201上，导电性填料222的一部分残存的导电性膏224以固化或半固化了的状态而残留。
然后，残存于安装基板201上的导电性膏224，通过在以下进行说明的干冰清洗法，被除掉。
在以下，利用图16A～图16C，关于作为残存的导电性膏224的除去方法之一例的干冰清洗法进行说明。
图16A～图16C，是对干冰清洗法模式性地进行说明的剖面图。
首先，如示于图16A地，为了除掉形成于安装基板201的连接端子202上的突起电极203以外的残存的导电性膏而将干冰261喷射于安装基板201的表面。此时，干冰261，从喷嘴(未图示)以粒状或颗粒状通过压缩空气所喷射，与导电性膏224相撞击。由此，在导电性膏224产生微纹262，干冰261浸入导电性膏224与安装基板201的界面。在此，为了使得干冰261不会浸入于突起电极203中，调整喷射能量等，并通过导电金属层205，阻止其浸入。
接下来，如示于图16B地，到达安装基板201的表面的干冰261，汽化而急剧烈地膨胀。而且，由于该膨胀263而使构成导电性膏224的感光性树脂221的成分、由焊剂微粒构成的导电性填料222从安装基板201剥离、飞散。
然后，如示于图16C地，能够制作在突起电极203以外的区域未残留导电性膏等的安装基板201。
通过该方法，可以进行在现有的采用了溶剂等的湿式清洗法、采用了等离子体等的物理性清洗法中困难的精细间距的突起电极间的清洗。其结果，能够制作具备有效地防止了起因于残留物的绝缘电阻的下降、历时性变化的突起电极203的安装基板201。
并且，因为无需现有的湿式清洗法中的干燥步骤，所以使步骤简化，并且即使是在半导体元件上形成突起电极的情况也可以减少对半导体元件损伤。
还有，在干冰的喷射中除了压缩空气之外，也能够采用氮气、二氧化碳气体等。
还有，在本实施方式中，因为能够在密封无氧的条件下进行由紫外线的照射引起的导电性膏的固化反应，所以能够使用由于有氧容易产生猝熄的感光性树脂。
进而，虽然在本实施方式中，关于在安装基板201上的连接端子202上形成导电柱204的情况进行了说明，但是并不限于此。例如，也可以代替安装基板201而采用半导体元件。该情况下，也可以在多个半导体元件形成于硅基板上的半导体晶片的状态下而形成，能够大幅度地提高生产率。
如果依照于本发明的电子部件安装结构体及其制造方法，则可以进行以低的加压力的压接连接，并且，具有能够精细而窄距地形成突起电极的显著效果。其结果，在便携电话机、便携型数字设备、数字家电设备等的要求薄型、小型化的电子部件等的安装领域中有用。

Claims (19)

1.一种电子部件安装结构体，其特征在于：
包括设置有多个电极端子的电子部件、和在与前述电极端子相对向的位置设置有连接端子的安装基板，通过设置于前述电极端子上或前述连接端子上的突起电极而对前述电极端子与前述连接端子进行连接；
前述突起电极，至少包括导电性填料与感光性树脂，前述感光性树脂的树脂成分交联密度在前述突起电极的高度方向上不同。
2.按照权利要求1所述的电子部件安装结构体，其特征在于：
前述导电性填料在前述树脂成分交联密度低的部分融粘，并在前述树脂成分交联密度高的部分使前述导电性填料相接触，对前述电极端子与前述连接端子进行连接。
3.按照权利要求1所述的电子部件安装结构体，其特征在于：
前述树脂成分交联密度，在前述突起电极的高度方向上连续地不同。
4.按照权利要求1所述的电子部件安装结构体，其特征在于：
前述突起电极，由前述感光性树脂的前述树脂成分交联密度不同的多层构成。
5.按照权利要求4所述的电子部件安装结构体，其特征在于：
在前述多层中，至少与前述电极端子相接的第1层的厚度因前述电极端子的配置位置而异。
6.按照权利要求1所述的电子部件安装结构体，其特征在于：
前述突起电极，由多个突起电极部构成。
7.按照权利要求1所述的电子部件安装结构体，其特征在于：
前述突起电极，在其表面设置有导电性覆膜。
8.一种电子部件安装结构体的制造方法，其特征在于：
包括在电子部件的电极端子上或安装基板的连接端子上形成突起电极的突起电极形成步骤、和对前述电极端子与前述连接端子通过前述突起电极进行连接的连接步骤；
前述突起电极形成步骤，包括
将包括导电性填料的感光性树脂向前述电子部件或前述安装基板的表面供给的步骤、
使对应于前述电极端子或前述连接端子的位置的前述感光性树脂进行曝光并使前述感光性树脂的聚合度在前述突起电极的高度方向上不同而形成的步骤、
除掉前述感光性树脂的未曝光部的步骤、和
使前述感光性树脂的至少前述聚合度低的部分多孔化的步骤；
前述连接步骤，包括
使形成了前述突起电极的前述电子部件或前述安装基板通过前述突起电极对前述电极端子与前述连接端子进行对位的步骤、和
将前述电子部件及前述安装基板的至少一方进行压接加热而对前述电极端子与前述连接端子进行连接的步骤。
9.按照权利要求8所述的电子部件安装结构体的制造方法，其特征在于：
前述突起电极形成步骤，包括使前述感光性树脂的前述聚合度在前述突起电极的高度方向上连续地不同而形成的步骤。
10.按照权利要求8所述的电子部件安装结构体的制造方法，其特征在于：
前述突起电极形成步骤，包括形成前述感光性树脂的前述聚合度不同的多层的步骤。
11.按照权利要求8所述的电子部件安装结构体的制造方法，其特征在于：
前述连接步骤，包括使前述突起电极的前述多孔化了的树脂成分交联密度低的部分的前述导电性填料彼此融粘、并使前述树脂成分交联密度高的部分的前述导电性填料彼此相接触的步骤。
12.按照权利要求8所述的电子部件安装结构体的制造方法，其特征在于，前述突起电极形成步骤，包括：
向至少底面透光的容器供给包括前述导电性填料的前述感光性树脂，并使前述电极端子与前述底面相对向、设置预定的间隔地将形成了前述电极端子的前述电子部件浸渍于前述感光性树脂中的步骤；
从前述容器的底面通过光掩模的第1开口部进行曝光，使前述感光性树脂的聚合度高的第1层形成于前述电极端子上的步骤；
将前述电子部件从前述底面升起预定距离的步骤；和
通过前述光掩模的第2开口部进行曝光，在前述第1层上形成前述感光性树脂的聚合度低的第2层的步骤。
13.按照权利要求8所述的电子部件安装结构体的制造方法，其特征在于，前述突起电极形成步骤，包括：
向容器供给包括前述导电性填料的前述感光性树脂，并使前述电极端子与前述感光性树脂的表面相对向、设置预定的间隔地将形成了前述电极端子的前述电子部件浸渍于前述感光性树脂中的步骤；
从前述感光性树脂的表面通过光掩模的第1开口部进行曝光，使前述感光性树脂的聚合度高的第1层形成于前述电极端子上的步骤；
使前述电子部件下沉于前述感光性树脂中预定的距离的步骤；和
通过前述光掩模的第2开口部进行曝光，在前述第1层上形成前述感光性树脂的聚合度低的第2层的步骤。
14.按照权利要求8所述的电子部件安装结构体的制造方法，其特征在于，前述突起电极形成步骤，包括：
在形成了前述电极端子的前述电子部件上，与前述突起电极的高度相同的厚度地供给包括前述导电性填料的前述感光性树脂的步骤；和
向前述感光性树脂，通过光掩模的开口部而照射聚光于预定的焦点深度的光，并在前述电极端子上形成前述感光性树脂的聚合度在高度方向上不同的前述突起电极。
15.一种电子部件安装结构体的制造方法，其特征在于，包括以下步骤：
对包括由形成于透明基体材料表面上的透明导电性薄膜构成的连接端子的安装基板、和在与前述连接端子相对应的位置设置了电极端子的电子部件以预定的间隔进行配置，并在前述电子部件与前述安装基板之间供给包括导电性填料的感光性树脂的步骤；
从前述安装基板的与对向于前述电子部件的面相反侧的面通过光掩模的开口部一边使光强度连续地变化一边照射光，形成前述连接端子与前述电极端子间的前述感光性树脂的聚合度在高度方向上不同的突起电极的步骤；
除掉前述感光性树脂的未曝光部的步骤；
使前述感光性树脂的至少前述聚合度低的部分多孔化的步骤；和
将前述电子部件及前述安装基板的至少一方进行压接加热，对前述电极端子与前述连接端子进行连接的连接步骤。
16.按照权利要求8或15所述的电子部件安装结构体的制造方法，其特征在于：
还包括：在前述连接步骤之后，在前述电子部件与前述安装基板之间填充绝缘性树脂并使之固化的步骤。
17.按照权利要求8所述的电子部件安装结构体的制造方法，其特征在于，包括以下步骤：
在前述对位步骤之前，还在形成了前述电极端子的前述电子部件的表面上或形成了前述连接端子的前述安装基板的表面上形成绝缘性树脂或各向异性导电性树脂的步骤；和
在前述连接步骤之后，还使前述绝缘性树脂或前述各向异性导电性树脂固化，对前述电子部件与前述安装基板进行粘接固定的步骤。
18.按照权利要求12～15中的任何一项所述的电子部件安装结构体的制造方法，其特征在于：
作为前述光掩模采用平面配置了液晶单元的透射式液晶面板，对前述开口部的大小及前述开口部的位置通过施加于前述液晶面板的驱动信号电压进行电控制。
19.按照权利要求14所述的电子部件安装结构体的制造方法，其特征在于：
作为前述光掩模采用液晶面板，使透射了前述液晶面板的光像缩小投影而照射于前述感光性树脂。
CN2007800440353A 2006-11-28 2007-11-20 电子部件安装结构体及其制造方法 Expired - Fee Related CN101542705B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006319838A JP4848941B2 (ja) 2006-11-28 2006-11-28 電子部品実装構造体とその製造方法
JP319838/2006 2006-11-28
JP323380/2006 2006-11-30
JP2006323380A JP4702271B2 (ja) 2006-11-30 2006-11-30 導電性バンプの形成方法
PCT/JP2007/072422 WO2008065926A1 (fr) 2006-11-28 2007-11-20 Structure de montage de composant électronique et procédé de fabrication correspondant

Publications (2)

Publication Number Publication Date
CN101542705A true CN101542705A (zh) 2009-09-23
CN101542705B CN101542705B (zh) 2011-10-12

Family

ID=39467718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800440353A Expired - Fee Related CN101542705B (zh) 2006-11-28 2007-11-20 电子部件安装结构体及其制造方法

Country Status (5)

Country Link
US (1) US8120188B2 (zh)
KR (1) KR101079946B1 (zh)
CN (1) CN101542705B (zh)
TW (1) TWI413196B (zh)
WO (1) WO2008065926A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856218A (zh) * 2011-06-27 2013-01-02 英飞凌科技股份有限公司 将金属表面附着到载体的方法
CN103871977A (zh) * 2012-12-14 2014-06-18 英飞凌科技股份有限公司 半导体器件及其生产方法
CN108206140A (zh) * 2016-12-19 2018-06-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置
CN111293103A (zh) * 2018-12-07 2020-06-16 南亚科技股份有限公司 半导体装置
CN112585748A (zh) * 2018-11-05 2021-03-30 Nok株式会社 导电性部件的制造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218643A (ja) * 2007-03-02 2008-09-18 Fujitsu Ltd 半導体装置及びその製造方法
JP5125915B2 (ja) * 2008-09-09 2013-01-23 大日本印刷株式会社 導電性バンプ付き基板シート製造方法
US7977160B2 (en) * 2009-08-10 2011-07-12 GlobalFoundries, Inc. Semiconductor devices having stress relief layers and methods for fabricating the same
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
JP5572007B2 (ja) * 2010-05-26 2014-08-13 パナソニック株式会社 電子装置およびその製造方法
JP5540916B2 (ja) * 2010-06-15 2014-07-02 デクセリアルズ株式会社 接続構造体の製造方法
KR101711499B1 (ko) * 2010-10-20 2017-03-13 삼성전자주식회사 반도체 패키지 및 그 제조 방법
EP2550928B1 (de) * 2011-07-25 2017-03-01 Ivoclar Vivadent AG Dentalofen mit einemTrocknungssensor
JP6222909B2 (ja) * 2011-10-07 2017-11-01 キヤノン株式会社 積層型半導体装置、プリント回路板、及びプリント配線板の接合構造
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
US9249014B2 (en) * 2012-11-06 2016-02-02 Infineon Technologies Austria Ag Packaged nano-structured component and method of making a packaged nano-structured component
JP6205184B2 (ja) * 2013-06-17 2017-09-27 オリンパス株式会社 電子部品実装構造体
CN105308732B (zh) * 2013-06-24 2018-11-27 亮锐控股有限公司 包括通过平面化减少焊接垫拓扑差异的制造电子结构的方法和对应的电子结构
CN109119412B (zh) 2013-12-02 2022-05-31 日亚化学工业株式会社 发光装置及其制造方法
CN105518886A (zh) 2013-12-02 2016-04-20 东芝北斗电子株式会社 发光单元、发光装置及发光单元的制造方法
JP6112422B2 (ja) * 2014-03-12 2017-04-12 住友電装株式会社 コネクタのための異物除去方法及びその装置
US9620436B2 (en) 2014-04-09 2017-04-11 Invensas Corporation Light emitting diode device with reconstituted LED components on substrate
WO2016047133A1 (ja) * 2014-09-26 2016-03-31 東芝ホクト電子株式会社 発光モジュール
US10455708B2 (en) * 2015-06-29 2019-10-22 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method for manufacturing the same
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
JP6492287B2 (ja) * 2015-10-01 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法
TWI822659B (zh) * 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US11114387B2 (en) 2017-02-15 2021-09-07 Industrial Technology Research Institute Electronic packaging structure
JP7129793B2 (ja) 2018-03-06 2022-09-02 シャープ株式会社 接合装置
US11224131B2 (en) * 2018-04-04 2022-01-11 Lenovo (Singapore) Pte. Ltd. Systems and methods for surface mounting cable connections
KR20210085325A (ko) * 2019-12-30 2021-07-08 한국과학기술원 감광성 이방성 전도층을 이용하여 형성된 전기접속부재를 포함하는 반도체 패키지 및 그 제조 방법
DE102020107240A1 (de) * 2020-03-17 2021-09-23 Nanowired Gmbh Kompositverbindung zweier Bauteile

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03252197A (ja) 1990-02-28 1991-11-11 Nec Corp 半田印刷方法
JPH043992A (ja) 1990-04-20 1992-01-08 Nec Corp 半田印刷方法
JPH0521519A (ja) 1991-07-16 1993-01-29 Sharp Corp 半導体装置
JPH0590269A (ja) 1991-09-27 1993-04-09 Seiko Epson Corp 突起電極の構造および突起電極の形成方法
DE4242408C2 (de) * 1991-12-11 1998-02-26 Mitsubishi Electric Corp Verfahren zum Verbinden eines Schaltkreissubstrates mit einem Halbleiterteil
JPH05326524A (ja) 1992-05-26 1993-12-10 Fujitsu Ltd 半田バンプ形成方法
JPH06151438A (ja) 1992-11-12 1994-05-31 Tanaka Kikinzoku Kogyo Kk 感光性導電ペーストによるバンプ形成方法
JPH08191072A (ja) 1995-01-11 1996-07-23 Kokusai Electric Co Ltd 薄膜回路素子の端子電極構造
JPH11214447A (ja) 1998-01-27 1999-08-06 Oki Electric Ind Co Ltd 半導体装置の実装構造及びその実装方法
EP1091399A4 (en) 1998-06-12 2002-01-16 Hitachi Ltd SEMICONDUCTOR DEVICE AND METHOD FOR THE PRODUCTION
JP2001156091A (ja) 1999-11-30 2001-06-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001189337A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 電極バンプおよびそれを用いた半導体素子並びに半導体装置
JP2001217281A (ja) * 2000-01-31 2001-08-10 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP3769688B2 (ja) 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法
CN100409423C (zh) * 2003-02-05 2008-08-06 千住金属工业株式会社 端子间的连接方法及半导体装置的安装方法
JP4140548B2 (ja) * 2004-04-15 2008-08-27 松下電器産業株式会社 バンプ形成装置およびバンプ形成方法
JP3964911B2 (ja) 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
JP4729963B2 (ja) 2005-04-15 2011-07-20 パナソニック株式会社 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US8033016B2 (en) 2005-04-15 2011-10-11 Panasonic Corporation Method for manufacturing an electrode and electrode component mounted body

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856218A (zh) * 2011-06-27 2013-01-02 英飞凌科技股份有限公司 将金属表面附着到载体的方法
US8912450B2 (en) 2011-06-27 2014-12-16 Infineon Technologies Ag Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module
CN102856218B (zh) * 2011-06-27 2016-04-27 英飞凌科技股份有限公司 将金属表面附着到载体的方法
CN103871977A (zh) * 2012-12-14 2014-06-18 英飞凌科技股份有限公司 半导体器件及其生产方法
CN103871977B (zh) * 2012-12-14 2017-05-03 英飞凌科技股份有限公司 半导体器件及其生产方法
CN108206140A (zh) * 2016-12-19 2018-06-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置
CN108206140B (zh) * 2016-12-19 2020-11-24 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置
CN112585748A (zh) * 2018-11-05 2021-03-30 Nok株式会社 导电性部件的制造方法
CN111293103A (zh) * 2018-12-07 2020-06-16 南亚科技股份有限公司 半导体装置

Also Published As

Publication number Publication date
KR20090069337A (ko) 2009-06-30
TW200834770A (en) 2008-08-16
CN101542705B (zh) 2011-10-12
US8120188B2 (en) 2012-02-21
WO2008065926A1 (fr) 2008-06-05
TWI413196B (zh) 2013-10-21
US20100052189A1 (en) 2010-03-04
KR101079946B1 (ko) 2011-11-04

Similar Documents

Publication Publication Date Title
CN101542705B (zh) 电子部件安装结构体及其制造方法
CN101601127B (zh) 导电性凸起及其制造方法以及电子部件安装结构体
KR100327491B1 (ko) 프린트배선판 및 그 제조방법
JP4227659B2 (ja) フリップチップ実装方法及びバンプ形成方法
US6221690B1 (en) Semiconductor package and production method thereof
US20060091525A1 (en) Wiring board with semiconductor component
US20100001411A1 (en) Method for mutually connecting substrates, flip chip mounting body, and mutual connection structure between substrates
KR100691708B1 (ko) 회로 소자의 제조 방법, 전자 소자의 제조 방법, 회로기판, 전자 기기, 및 전기 광학 장치
CN1195263A (zh) 包含焊剂掩模并布有珠状网络阵列的柔性薄膜
KR100304396B1 (ko) 반도체제조공정에서의평탄화를위한덴드라이트상호접속부재와그제조방법
JP2003174055A (ja) 微細パターン接続用回路部品およびその形成方法
CN100444358C (zh) 局部放电减少的绝缘功率半导体模块及制造方法
JP4848941B2 (ja) 電子部品実装構造体とその製造方法
JP4702271B2 (ja) 導電性バンプの形成方法
CN101510538A (zh) 元件搭载用基板及其制造方法、半导体组件及便携式设备
US6427323B2 (en) Method for producing conductor interconnect with dendrites
TWI245597B (en) Printed circuit boards and method for fabricating the same
CN101471208A (zh) 表面接着型薄膜保险丝结构及其制造方法
US7805836B2 (en) Manufacturing method of electronic board and multilayer wiring board
JP2009212160A (ja) 配線基板およびその製造方法
JPH10163261A (ja) 電子部品搭載用配線基板の製造方法
CN108010887A (zh) 一种多摄像头模组及其加工方法
JP2003133702A (ja) 配線基板およびその製造方法ならびに電子装置
JP2005191122A (ja) 配線基板およびその製造方法
JP2005191121A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111012

Termination date: 20171120

CF01 Termination of patent right due to non-payment of annual fee