CN102856218B - 将金属表面附着到载体的方法 - Google Patents

将金属表面附着到载体的方法 Download PDF

Info

Publication number
CN102856218B
CN102856218B CN201210216348.5A CN201210216348A CN102856218B CN 102856218 B CN102856218 B CN 102856218B CN 201210216348 A CN201210216348 A CN 201210216348A CN 102856218 B CN102856218 B CN 102856218B
Authority
CN
China
Prior art keywords
layer
polymer
polymeric layer
polymer layer
polymeric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210216348.5A
Other languages
English (en)
Other versions
CN102856218A (zh
Inventor
哈利勒·哈希尼
弗朗茨-彼得·卡尔茨
约阿希姆·马勒
曼弗雷德·门格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN102856218A publication Critical patent/CN102856218A/zh
Application granted granted Critical
Publication of CN102856218B publication Critical patent/CN102856218B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31536—Including interfacial reaction product of adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laminated Bodies (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了将金属表面附着到载体的方法、将芯片附着到芯片载体的方法、芯片封装模块以及封装模块，其中将金属表面附着到载体的方法包括：在金属表面上形成第一聚合物层；在载体的表面上形成第二聚合物层；使第一聚合物层与第二聚合物层物理接触，从而在第一聚合物层和第二聚合物层之间形成互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种。

Description

将金属表面附着到载体的方法
技术领域
各个实施方式总体上涉及将金属表面附着到载体的方法、将芯片附着到芯片载体的方法、芯片封装（packaging）模块以及封装模块。
背景技术
本发明总体上涉及在芯片和芯片载体之间产生可靠且稳定的连接并且维持与芯片包覆（encapsulation）层的稳定的连接。已知用于将芯片连接至芯片包覆层的多种不同方法，但是，很少知道用于可靠地将芯片连接至芯片载体的方法。迄今，已通过改变芯片载体的表面来进行改进芯片对于芯片载体的粘附的尝试。但是，特别是在使用粘合剂（例如浆糊或胶水）时，进行稳定的芯片连接仍然存在问题。
发明内容
实施方式是一种将金属表面附着到载体的方法，该方法包括：在金属表面上形成第一聚合物层；在载体的表面上形成第二聚合物层；并且使第一聚合物层与第二聚合物层物理接触，从而在第一聚合物层和第二聚合物层之间形成互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种。
附图说明
在附图中，在不同示图之间一般用相似的参考符号表示相同的部分。附图没有必要成比例、强调，而是总体上基于说明本发明的原理而设置。在以下说明中，本发明的各实施方式通过参考以下附图进行了描述，其中：
图1示出了根据实施方式的将表面（例如金属表面）附着到载体的方法。
图2A到图2G示出了根据实施方式的将表面（例如金属表面）附着到载体的方法。
图3示出了根据实施方式的将芯片附着到芯片载体的方法。
图4A到图4B示出了根据实施方式的封装模块。
图5A到图5B示出了根据实施方式的芯片封装模块。
图6示出了在芯片表面上的聚酰亚胺包覆层的超声波图像。
具体实施方式
下面的详细说明参考附图，以举例方式示出了可以实现本发明的具体细节和实施方式。
本文使用的词汇“示例性”意为“用作示例、实例或说明”。本文中描述为“示例性”的任何实施方式或设计不应理解为比其他实施方式和设计优选或者更好。
通过在芯片载体上和在芯片背侧涂布薄的聚合物层，使之能够进行稳定的芯片附着，以及包覆层与芯片载体的稳定连接。
本文中用于描述在一侧或表面“上”形成层的用语“上”，可以用于表示该层“直接”形成于所述侧或表面“之上”，例如与所述侧或表面直接接触。本文中用于描述在一侧或表面“上”形成层的用语“上”，也可以用于表示该层“间接”形成于所述侧或表面“之上”，其中一个或多个附加层配置于所述侧或表面与所形成的层之间。
图1示出了用于将金属表面附着到载体的方法100，该方法包括：在金属表面上形成第一聚合物层（110）；在载体的表面上形成第二聚合物层（120）；以及使第一聚合物层与第二聚合物层物理接触，从而在第一聚合物层和第二聚合物层之间形成互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种（130）；
图2A到图2G示出了根据各实施方式的将表面202（例如金属表面202）附着到载体206的方法。
图2A示出了图示200，根据方法100，其中方法100包括在表面202（例如金属表面202）上形成第一聚合物层204（如110中所示）。表面202（例如金属表面202）可以是结构212（例如芯片）的表面。图2B示出了图示202，根据方法100，其中方法100包括在载体206的表面222上形成第二聚合物层208（如120）。第一聚合物层204和第二聚合物层208可以分别在其各表面202、222上通过诸如旋转涂布、溅射、化学气相沉积的沉积技术而形成。可以通过旋转涂布获得至少1μm的聚合物层厚度。可以通过溅射沉积或化学气相沉积CVD获得100nm以上5μm以下的聚合物层厚度。
第一聚合物层204可以具有从约100nm到约100μm、例如从约500nm到约50μm、例如从约1μm到约10μm的厚度。第二聚合物层204可以具有从约100nm到约100μm、例如从约500nm到约50μm、例如从约1μm到约10μm的厚度。第一聚合物层204（或第二聚合物层208）可以具有小于第二聚合物层208（或第一聚合物层204）的厚度。第一聚合物层204（或第二聚合物层208）可以具有小于约10μm的厚度而第二聚合物层208（或第一聚合物层204）可以具有小于约100μm的厚度。
图2C示出了根据方法100的图示220，其中，方法100包括使第一聚合物层204和第二聚合物层208物理接触。至少一个压力处理和温度处理（例如加热）可以用于将表面（例如金属表面）202连接到载体206。通过施加压力，在表面202上形成的第一聚合物层和在载体上形成的第二聚合物层可以互相对向挤压。第一聚合物层204和第二聚合物层208可以向对方扩散从而形成粘结的稳定的互相连接。约0.1N/mm2到约10N/mm2之间、例如约0.5N/mm2到8N/mm2之间、例如约1N/mm2到5N/mm2之间的范围的压力值可以施加到表面202和载体206。第一聚合物层204和第二聚合物层208可以被加热至约100°C到约250°C、例如约120°C到约230°C、例如约150°C到约200°C的范围内的温度。
第一聚合物层204和第二聚合物层208之间的稳定连接依赖于形成互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种214。最高处理温度可以是约400°C。在各种实施方式中，最高处理温度可以小于等于250°C。因此，可以使用方法100实现比传统粘附处理（例如焊接）所用的温度更低的处理温度。通过互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种214，聚合物到聚合物的连接技术可以用于在结构212的表面和载体206的表面222之间形成稳定的连接。
第一聚合物层204可以根据结构212的性质来选择和优化，例如，选自聚酰亚胺、聚酰亚胺前体、其他热固性树脂如环氧树脂和丙烯酸酯和它们的前体、特定的热塑性树脂如聚醚酮、聚酰胺酰亚胺、聚醚酰亚胺、聚砜、聚苯硫醚、液晶聚合物以及这些聚合物的混合物的组。
第二聚合物层208可以根据载体206的性质来选择和优化，例如，选自聚酰亚胺、聚酰亚胺前体、其他热固性树脂如环氧树脂和丙烯酸酯和它们的前体、特定的热塑性树脂如聚醚酮、聚酰胺酰亚胺、聚醚酰亚胺、聚砜、聚苯硫醚、液晶聚合物以及这些聚合物的混合物的组。
如图2D的图示230所示，互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种214可以在第一聚合物层204和第二聚合物层208之间形成。互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种214可以包括第一聚合物层204和第二聚合物层208，其中，互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种214可以包括来自第一聚合物层204和第二聚合物层208的材料的物理混合。互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种214可以包括第一聚合物层204和第二聚合物层208的分子的物理混合。互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种214可以包括第一聚合物层204和第二聚合物层208的分子的非化学键合。互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种214可以包括第一聚合物层204和第二聚合物层208中的一个在第一聚合物层204和第二聚合物层208中的另一个中的物理网络。互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种214可以包括第一聚合物层204和第二聚合物层208中的一个在第一聚合物层204和第二聚合物层208中的另一个中靠近两个聚合物的表面区域的物理缠结（entanglement）。互相渗透和互相扩散中的至少一种的区域，即互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种214的厚度可以处于约2nm到约500nm、例如约5nm到约400nm、例如约10nm到约100nm的范围内。互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种214可以包括第一聚合物层204和第二聚合物层208。第一聚合物层204和第二聚合物层208可以各自包括下列材料的组中的至少一种：聚酰亚胺、聚酰亚胺前体、其他热固性树脂如环氧树脂和丙烯酸酯和它们的前体、特定的热塑性树脂如聚醚酮、聚酰胺酰亚胺、聚醚酰亚胺、聚砜、聚苯硫醚、液晶聚合物以及这些聚合物的混合物的组。第一聚合物层204和第二聚合物层208可以在高温例如升到约300°C时保持稳定，并可以在其各表面202、222上表现出非晶态特性。第一聚合物层204和第二聚合物层208可各自包括相同的材料。第一聚合物层204和第二聚合物层208可以由相同的材料形成。第一聚合物层204和第二聚合物层208也可以包括自由选择的不同的材料。
图2E示出了图示240，其中包覆层224可以在结构212（例如芯片）的至少一部分上形成，并且可以在载体206的至少一部分上形成。包覆层224可以在第二聚合物层208的至少一部分上形成，并且可以与第二聚合物层208互相扩散以形成与载体206的稳定连接。
根据实施方式，第一聚合物层204和第二聚合物层208中的至少一个可以包括非晶材料。
根据实施方式，第一聚合物层204和第二聚合物层208中的至少一个可以包括低结晶性材料。
根据实施方式，第一聚合物层204和第二聚合物层208中的至少一个可以包括低粘性材料。在各种实施方式中，低粘性材料可以包括具有从约500到0.5Pa·s的范围内的粘性、例如从约100到1Pa·s的范围内的粘性、例如从约50到2Pa·s的范围内的粘性的材料。在各种实施方式中，低粘性材料可以包括诸如5Pa·s的材料。
根据实施方式，第一聚合物层204和第二聚合物层208中的至少一个包括高粘性材料。在各种实施方式中，高粘性材料可以包括具有从约5000到约500Pa·s的范围内的粘性、例如从约2000到约1000Pa·s的范围内的粘性、例如从约1000到约500Pa·s的范围内的粘性的材料。在各种实施方式中，高粘性材料可以包括具有诸如约1000Pa·s、例如从约5000Pa·s到约500Pa·s、例如从约2000Pa·s到约1000Pa·s的范围内的粘性、例如从约1000Pa·s到约500Pa·s的范围内的粘性的材料。在各种实施方式中，高粘性材料可以包括诸如500Pa·s的材料。
根据实施方式，第一聚合物层204和第二聚合物层208中的至少一个可以包括导电聚合物。第一聚合物层204和第二聚合物层208中的至少一个可以包括金属。图2F示出了图示250，其中，第一聚合物层204和第二聚合物层208中的至少一个可以密集填充有金属（例如银）粒子。
图2G示出了图示260，其中聚合物对聚合物连接技术可以用于产生稳定的连接。该聚合物对聚合物连接，例如第一聚合物层204对第二聚合物层208的连接可以应用于结构212（例如芯片）和载体206（例如芯片载体）之间。第一聚合物层204可以涂布于表面202（例如金属表面202），其中表面202可以形成芯片背侧的至少一部分。根据实施方式，第一聚合物层204可以包括有机聚合物，例如固化环氧树脂成型化合物。第二聚合物层208可以包括聚酰亚胺。互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种214可以包括纠缠的界面，具有例如厚约1nm到约50nm、例如约10nm到约40nm、例如约20nm到约30nm的范围内的规模（厚度）。根据实施方式，第一聚合物层204（或第二聚合物层208）可以由比形成第二聚合物层208（或第一聚合物层204）的分子218更小的分子216形成。较小的分子216可以包括单体链228。较小的分子216可以包括低聚物链226。第一聚合物层204（或第二聚合物层208）的较小的分子216可以互相渗透和/或互相扩散至第二聚合物层208（或第一聚合物层204）中，例如，第一聚合物层204（或第二聚合物层208）的较小的分子216可以穿过第二聚合物层208（或第一聚合物层204）的较大的分子218之间的间隙，从而机械地将第一聚合物层204与第二聚合物层208相结合。互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种214可以形成在第一聚合物层204和第二聚合物层208之间的界面区域中。
根据图1和图2所述的特征的基本功能将在所有下面更详细描述的各种实施方式中参考和可应用。与图2A到图2G中所述的相同的特征使用相同的参考标号来表示。
根据实施方式，载体206可以包括芯片载体306。结构212可以包括芯片312，例如半导体芯片312。芯片载体306可以包括下列中的至少一个：印刷电路板、另一芯片（furtherchip）、半导体晶片和引线框架。图3描述了用于将芯片312附着到载体30的方法300。方法300可以包括：在芯片的表面上形成第一聚合物层（310）；在芯片载体的表面上形成第二聚合物层（320）；使第一聚合物层与第二聚合物层物理接触，从而在第一聚合物层和第二聚合物层之间形成互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种（330）。载体206的特征的基本功能适用于芯片载体306；结构212的特征的基本功能适用于半导体芯片312。载体306和芯片312的特征的基本功能以及根据图1和图2所述的特征，适用于方法300以及所有下面将要更详细描述的各种实施方式。
图4A示出了封装模块410的图示400，包括：金属表面202和载体206；在金属表面202上形成的第一聚合物层204；在载体206的表面上形成的第二聚合物层208；在第一聚合物层204和第二聚合物层208之间形成的互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种214。图4B示出了封装模块410的另一实施方式，封装模块430，其中，第一聚合物层204（或第二聚合物层208）可以由比形成第二聚合物层208（或第一聚合物层204）的分子218更小的分子216形成。在图4B的情况中，示出了第一聚合物层204由比形成第二聚合物层208的分子218更小的分子216形成。较小的分子216可以包括单体链228和低聚物链226中的至少一种。
图5示出了芯片封装模块510的图示500，包括：芯片312和芯片载体306；在芯片312的表面202上形成的第一聚合物层204；在芯片载体306的表面222上形成的第二聚合物层208；在第一聚合物层204和第二聚合物层208之间形成的互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种214。图5B示出了芯片封装模块510的另一实施方式，芯片封装模块530，其中，第一聚合物层204（或第二聚合物层208）可以由比形成第二聚合物层208（或第一聚合物层204）的分子218更小的分子216形成。在图5B的情况中，示出了第一聚合物层204由比形成第二聚合物层208的分子218更小的分子216形成。较小的分子216可以包括单体链228和低聚物链226中的至少一种。根据实施方式，互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种214可以包括用于芯片312的凸点下金属化层（underbumpmetallization）。芯片封装模块510可以包括倒装芯片（flipchip）封装模块。芯片可以包括倒装芯片。
图6示出了使用扫描声学显微镜拍摄的芯片上表面（diefront，小片前端）的聚酰亚胺包覆层的超声波图像。湿度敏感级别（moisturesensitivitylevelMSL）1/3×260°CIR-Reflow（红外回流）&1000TC（-65°C/+150°C）。方法100和方法300的至少一个可以用于在芯片和芯片载体之间以及包覆层和芯片载体之间形成没有分层的稳定的连接。这些超声波图像证明了在半导体封装中高压后互相渗透的网络的粘附性方面的高性能能力。
披露了一种用于将金属表面附着到载体的方法，该方法包括：在金属表面上形成第一聚合物层；在载体的表面上形成第二聚合物层；使第一聚合物层与第二聚合物层物理接触，从而在第一聚合物层和第二聚合物层之间产生互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种。
根据实施方式，在金属表面上形成第一聚合物层包括：形成具有从约100nm到约5μm的范围内的厚度的第一聚合物层。
根据实施方式，在载体的表面上形成第二聚合物层包括：形成具有从约100nm到约5μm的范围内的厚度的第二聚合物层。
根据实施方式，在金属表面上形成第一聚合物层和在载体的表面上形成第二聚合物层包括：形成具有比第二（或第一）聚合物层更厚的厚度的第一（或第二）聚合物层。
根据实施方式，在金属表面上形成第一聚合物层和在载体的表面上形成第二聚合物层包括：以比形成第二（或第一）聚合物层的分子更小的分子形成第一（或第二）聚合物层。
根据实施方式，以比形成第二（或第一）聚合物层的分子更小的分子形成第一（或第二）聚合物层包括：以包括单体链和低聚物链中的至少一种的更小的分子形成第一（或第二）聚合物层。
根据实施方式，使第一聚合物层与第二聚合物层物理接触从而在第一聚合物层和第二聚合物层之间形成互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种包括：使第一聚合物层与第二聚合物层物理接触，从而通过渗透第二（或第一）聚合物层的第一（或第二）聚合物层的较小的分子而在第一聚合物层和第二聚合物层之间形成互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种。
根据实施方式，使第一聚合物层与第二聚合物层物理接触从而在第一聚合物层和第二聚合物层之间形成互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种包括：使第一聚合物层与第二聚合物层物理接触，在第一聚合物层和第二聚合物层之间的界面区域中形成互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种。
根据实施方式，使第一聚合物层与第二聚合物层物理接触从而在第一聚合物层和第二聚合物层之间形成互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种包括：使第一聚合物层与第二聚合物层物理接触，从而在第一聚合物层和第二聚合物层之间形成包括第一聚合物层和第二聚合物层的互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种。
根据实施方式，在金属表面上形成第一聚合物层和在载体的表面上形成第二聚合物层包括：形成第一和第二聚合物层，它们各自包括下列材料的组中的至少一种：聚酰亚胺、聚酰亚胺前体、热固性树脂、环氧树脂和丙烯酸酯和它们的前体、热塑性树脂、聚醚酮、聚酰胺酰亚胺、聚醚酰亚胺、聚砜、聚苯硫醚、液晶聚合物。
根据实施方式，在金属表面上形成第一聚合物层和在载体的表面上形成第二聚合物层包括：形成第一和第二聚合物层，其中，第一聚合物层和第二聚合物层中的至少一个包括导电聚合物、金属、非晶材料和低结晶性材料中的至少一种。
披露了一种用于将芯片附着到芯片载体的方法，该方法包括：在芯片的表面上形成第一聚合物层；在芯片载体的表面上形成第二聚合物层；使第一聚合物层与第二聚合物层物理接触，从而在第一聚合物层和第二聚合物层之间形成互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种。
根据实施方式，在芯片的表面上形成第一聚合物层包括：形成具有从约100nm到约5μm的范围内的厚度的第一聚合物层。
根据实施方式，在芯片载体的表面上形成第二聚合物层包括：形成具有从约100nm到约5μm的范围内的厚度的第二聚合物层。
根据实施方式，在芯片的表面上形成第一聚合物层和在芯片载体的表面上形成第二聚合物层包括：形成具有比第二（或第一）聚合物层更厚的厚度的第一（或第二）聚合物层。
根据实施方式，在芯片的表面上形成第一聚合物层和在芯片载体的表面上形成第二聚合物层包括：以比形成第二（或第一）聚合物层的分子更小的分子形成第一（或第二）聚合物层。
根据实施方式，以比形成第二（或第一）聚合物层的分子更小的分子形成第一（或第二）聚合物层包括：以包括单体链和低聚物链中的至少一种的更小的分子形成第一（或第二）聚合物层。
根据实施方式，使第一聚合物层与第二聚合物层物理接触从而在第一聚合物层和第二聚合物层之间形成互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种包括：使第一聚合物层与第二聚合物层物理接触，从而通过渗透第二（或第一）聚合物层的第一（或第二）聚合物层的更小的分子而在第一聚合物层和第二聚合物层之间形成互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种。
根据实施方式，在芯片的表面上形成第一聚合物层和在芯片载体的表面上形成第二聚合物层包括：以比形成第二（或第一）聚合物层的分子更小的分子来形成第一（或第二）聚合物层，该更小的分子包括单体链和低聚物链中的至少一种。
根据实施方式，使第一聚合物层与第二聚合物层物理接触从而在第一聚合物层和第二聚合物层之间形成互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种包括：使第一聚合物层与第二聚合物层物理接触，从而通过渗透第二（或第一）聚合物层的第一（或第二）聚合物层的更小的分子而在第一聚合物层和第二聚合物层之间形成互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种。
根据实施方式，在芯片的表面上形成第一聚合物层和在芯片载体的表面上形成第二聚合物层包括：形成第一和第二聚合物层，第一和第二聚合物层中的至少一个包括下列材料的组中的至少一个：聚酰亚胺、热固性塑料如聚酰亚胺、聚酰亚胺前体、热固性树脂、环氧树脂和丙烯酸酯和它们的前体、热塑性树脂、聚醚酮、聚酰胺酰亚胺、聚醚酰亚胺、聚砜、聚苯硫醚、液晶聚合物。
根据实施方式，在芯片的表面上形成第一聚合物层和在芯片载体的表面上形成第二聚合物层包括：形成第一和第二聚合物层，其中第一聚合物层和第二聚合物层中的至少一个包括导电聚合物。
根据实施方式，在芯片的表面上形成第一聚合物层和在芯片载体的表面上形成第二聚合物层包括：形成第一和第二聚合物层，其中第一聚合物层和第二聚合物层中的至少一个包括金属，例如银。
根据实施方式，在芯片的表面上形成第一聚合物层和在芯片载体的表面上形成第二聚合物层包括：形成第一和第二聚合物层，其中第一聚合物层和第二聚合物层中的至少一个包括非晶材料。
根据实施方式，在芯片的表面上形成第一聚合物层和在芯片载体的表面上形成第二聚合物层包括：形成第一和第二聚合物层，其中第一聚合物层和第二聚合物层中的至少一个包括低结晶性材料。
根据实施方式，使第一聚合物层与第二聚合物层物理接触从而在第一聚合物层和第二聚合物层之间形成互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种包括：使第一聚合物层与第二聚合物层物理接触，从而在第一聚合物层和第二聚合物层之间形成包括第一聚合物层和第二聚合物层的互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种。
根据实施方式，使第一聚合物层与第二聚合物层物理接触从而在第一聚合物层和第二聚合物层之间形成互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种还包括：在同一处理中加热第一聚合物层和第二聚合物层。
根据实施方式，在芯片的表面上形成第一聚合物层和在芯片载体的表面上形成第二聚合物层包括：在芯片的表面上形成第一聚合物层和在包括印刷电路板的芯片载体的表面上形成第二聚合物层。
根据实施方式，在芯片的表面上形成第一聚合物层和在芯片载体的表面上形成第二聚合物层包括：在芯片的表面上形成第一聚合物层和在包括另一芯片的芯片载体的表面上形成第二聚合物层。
根据实施方式，在芯片的表面上形成第一聚合物层和在芯片载体的表面上形成第二聚合物层包括：在芯片的表面上形成第一聚合物层和在包括半导体晶片的芯片载体的表面上形成第二聚合物层。
根据实施方式，在芯片的表面上形成第一聚合物层和在芯片载体的表面上形成第二聚合物层包括：在芯片的表面上形成第一聚合物层和在包括引线框架的芯片载体的表面上形成第二聚合物层。
披露了一种封装模块，该封装模块包括：金属表面和载体；在金属表面上形成的第一聚合物层；在载体的表面上形成的第二聚合物层；在第一聚合物层和第二聚合物层之间形成的互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种；
根据实施方式，在芯片的表面上的第一聚合物层具有从约100nm到约5μm范围内的厚度。
根据实施方式，在芯片载体的表面的第二聚合物层具有从约100nm到约5μm范围内的厚度。
根据实施方式，第一（或第二）聚合物层具有小于第二（或第一）聚合物层的厚度。
根据实施方式，第一（或第二）聚合物层由比形成第二（或第一）聚合物层的分子更小的分子形成。
根据实施方式，该更小的分子包括单体链和低聚物链中的至少一种。
根据实施方式，互相渗透的聚合物结构包括渗透第二（或第一）聚合物层的第一（或）聚合物层的更小的分子。
根据实施方式，互相渗透的聚合物结构在第一聚合物层和第二聚合物层之间的界面区域中形成。
根据实施方式，第一聚合物层和第二聚合物层中的至少一个包括下列材料的组中的至少一种：聚酰亚胺、聚酰亚胺前体、热固性树脂、环氧树脂和丙烯酸酯和它们的前体、热塑性树脂、聚醚酮、聚酰胺酰亚胺、聚醚酰亚胺、聚砜、聚苯硫醚、液晶聚合物。
根据实施方式，第一聚合物层和第二聚合物层中的至少一个包括导电聚合物。
根据实施方式，第一聚合物层和第二聚合物层中的至少一个包括金属，例如银。
根据实施方式，第一聚合物层和第二聚合物层中的至少一个包括非晶材料。
根据实施方式，第一聚合物层和第二聚合物层中的至少一个包括低结晶性材料。
根据实施方式，互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种包括第一聚合物层和第二聚合物层。
根据实施方式，载体包括印刷电路板。
根据实施方式，载体包括另一芯片。
根据实施方式，载体包括半导体晶片。
根据实施方式，载体包括引线框架。
披露了一种芯片封装模块，芯片封装模块包括：芯片和芯片载体；在芯片的表面上形成的第一聚合物层；在芯片载体的表面上形成的第二聚合物层；在第一聚合物层和第二聚合物层之间形成的互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种；
根据实施方式，在芯片的表面上的第一聚合物层具有从约100nm到约5μm范围内的厚度。
根据实施方式，在芯片载体的表面的第二聚合物层具有从约100nm到约5μm范围内的厚度。
根据实施方式，第一（或第二）聚合物层具有小于第二（或第一）聚合物层的厚度。
根据实施方式，第一（或第二）聚合物层由比形成第二（或第一）聚合物层的分子更小的分子形成。
根据实施方式，该更小的分子包括单体链和低聚物链中的至少一种。
根据实施方式，互相渗透的聚合物结构包括渗透第二（或第一）聚合物层的第一（或第二）聚合物层的更小的分子。
根据实施方式，互相渗透的聚合物结构在第一聚合物层和第二聚合物层之间的界面区域中形成。
根据实施方式，第一聚合物层和第二聚合物层中的至少一个包括下列材料的组中的至少一种：聚酰亚胺、聚酰亚胺前体、热固性树脂、环氧树脂和丙烯酸酯和它们的前体、热塑性树脂、聚醚酮、聚酰胺酰亚胺、聚醚酰亚胺、聚砜、聚苯硫醚、液晶聚合物。
根据实施方式，第一聚合物层和第二聚合物层中的至少一个包括导电聚合物。
根据实施方式，第一聚合物层和第二聚合物层中的至少一个包括金属，例如银。
根据实施方式，第一聚合物层和第二聚合物层中的至少一个包括非晶材料。
根据实施方式，第一聚合物层和第二聚合物层中的至少一个包括低结晶性材料。
根据实施方式，互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种包括第一聚合物层和第二聚合物层。
根据实施方式，芯片载体包括印刷电路板。
根据实施方式，芯片载体包括另一芯片。
根据实施方式，芯片载体包括半导体晶片。
根据实施方式，芯片载体包括引线框架。
虽然已根据具体实施方式对本发明进行了特别的展示和说明，但本领域技术人员应当理解，可以在不背离所附权利要求所限定的本发明的要旨和范围的前提下进行形式和细节的各种变化。所以，本发明的范围由所附权利要求来表示，因此旨在包括处于权利要求的等同物的含义和范围内的所有变化。

Claims (24)

1.一种将金属表面附着到载体的方法，所述方法包括：
在所述金属表面上形成第一聚合物层；
在所述载体的表面上形成第二聚合物层；以及
使所述第一聚合物层与所述第二聚合物层物理接触，从而在所述第一聚合物层和所述第二聚合物层之间形成互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种，
其中，在所述金属表面上形成第一聚合物层和在所述载体的表面上形成第二聚合物层包括：以比形成第二聚合物层的分子更小的分子形成第一聚合物层，或者以比形成第一聚合物层的分子更小的分子形成第二聚合物层。
2.根据权利要求1所述的方法，其中，在所述金属表面上形成第一聚合物层包括：形成具有从100nm到5μm范围的厚度的第一聚合物层。
3.根据权利要求1所述的方法，其中，在所述载体的表面上形成第二聚合物层包括：形成具有从100nm到5μm范围的厚度的第二聚合物层。
4.根据权利要求1所述的方法，其中，在所述金属表面上形成第一聚合物层和在所述载体的表面上形成第二聚合物层包括：形成厚度比第二聚合物层更小的第一聚合物层，或者形成厚度比第一聚合物层更小的第二聚合物层。
5.根据权利要求1所述的方法，其中，以比形成第二聚合物层的分子更小的分子形成第一聚合物层或者以比形成第一聚合物层的分子更小的分子形成第二聚合物层包括：以包括单体链或低聚物链中的至少一种的更小的分子形成第一聚合物层或第二聚合物层。
6.根据权利要求1所述的方法，其中，使所述第一聚合物层与所述第二聚合物层物理接触从而在所述第一聚合物层和所述第二聚合物层之间产生互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种包括：使所述第一聚合物层与所述第二聚合物层物理接触，从而使得互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种由互相渗透和/或互相扩散至所述第二聚合物层的所述第一聚合物层的更小的分子形成，或者由互相渗透和/或互相扩散至所述第一聚合物层的所述第二聚合物层的更小的分子形成。
7.根据权利要求1所述的方法，其中，在所述金属表面上形成第一聚合物层和在所述载体的表面上形成第二聚合物层包括：形成第一聚合物层和第二聚合物层，其中，所述第一聚合物层和所述第二聚合物层中的至少一个包括导电聚合物、金属、非晶材料和低结晶性材料中的至少一种。
8.一种将芯片附着到芯片载体的方法，所述方法包括：
在所述芯片的表面上形成第一聚合物层；
在所述芯片载体的表面上形成第二聚合物层；以及
使所述第一聚合物层与所述第二聚合物层物理接触，从而在所述第一聚合物层和所述第二聚合物层之间形成互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种，
其中，在所述芯片的表面上形成第一聚合物层和在所述芯片载体的表面上形成第二聚合物层包括：以比形成第二聚合物层的分子更小的分子形成第一聚合物层或者以比形成第一聚合物层的分子更小的分子形成第二聚合物层。
9.根据权利要求8所述的方法，其中，在所述芯片的表面上形成第一聚合物层包括：形成具有从100nm到5μm范围的厚度的第一聚合物层。
10.根据权利要求8所述的方法，其中，所述更小的分子包括单体链和低聚物链中的至少一种。
11.根据权利要求8所述的方法，其中，使所述第一聚合物层与所述第二聚合物层物理接触从而在所述第一聚合物层和所述第二聚合物层之间形成互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种包括：使所述第一聚合物层与所述第二聚合物层物理接触，从而使得互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种由互相渗透和/或互相扩散至所述第二聚合物层的所述第一聚合物层的更小的分子形成，或者由互相渗透和/或互相扩散至所述第一聚合物层的所述第二聚合物层的更小的分子形成。
12.根据权利要求8所述的方法，其中，在所述芯片的表面上形成第一聚合物层和在所述芯片载体的表面上形成第二聚合物层包括：形成第一聚合物层和第二聚合物层，其中，所述第一聚合物层和所述第二聚合物层中的至少一个包括以下这组材料中的至少一种：聚酰亚胺及其前体、环氧树脂及其前体、丙烯酸酯及其前体、聚醚酮、聚酰胺酰亚胺、聚醚酰亚胺、聚砜、聚苯硫醚、聚醚砜、液晶聚合物。
13.根据权利要求8所述的方法，其中，使所述第一聚合物层与所述第二聚合物层物理接触从而在所述第一聚合物层和所述第二聚合物层之间形成互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种包括：使所述第一聚合物层与所述第二聚合物层物理接触，从而使得包括所述第一聚合物层和所述第二聚合物层的互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种形成在所述第一聚合物层和所述第二聚合物层之间。
14.根据权利要求8所述的方法，其中，使所述第一聚合物层与所述第二聚合物层物理接触从而在所述第一聚合物层和所述第二聚合物层之间形成互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种还包括：在同一处理中加热所述第一聚合物层和所述第二聚合物层。
15.根据权利要求8所述的方法，其中，在所述芯片的表面上形成第一聚合物层和在所述芯片载体的表面上形成第二聚合物层包括：在所述芯片的表面上形成第一聚合物层和在包括印刷电路板的所述芯片载体的表面上形成第二聚合物层。
16.根据权利要求8所述的方法，其中，在所述芯片的表面上形成第一聚合物层和在所述芯片载体的表面上形成第二聚合物层包括：在所述芯片的表面上形成第一聚合物层和在包括另一芯片的所述芯片载体的表面上形成所述第二聚合物层。
17.根据权利要求8所述的方法，其中，在所述芯片的表面上形成第一聚合物层和在所述芯片载体的表面上形成第二聚合物层包括：在所述芯片的表面上形成第一聚合物层和在包括半导体晶片的所述芯片载体的表面上形成所述第二聚合物层。
18.根据权利要求8所述的方法，其中，在所述芯片的表面上形成第一聚合物层和在所述芯片载体的表面上形成第二聚合物层包括：在所述芯片的表面上形成第一聚合物层和在包括引线框架的所述芯片载体的表面上形成所述第二聚合物层。
19.一种封装模块，包括：
金属表面和载体；
在所述金属表面上形成的第一聚合物层；
在所述载体的表面上形成的第二聚合物层；以及
在所述第一聚合物层和所述第二聚合物层之间形成的互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种，
其中，在所述金属表面上形成的第一聚合物层和在所述载体的表面上形成的第二聚合物层包括：以比形成第二聚合物层的分子更小的分子形成的第一聚合物层，或者以比形成第一聚合物层的分子更小的分子形成的第二聚合物层。
20.根据权利要求19所述的封装模块，其中，所述载体包括印刷电路板。
21.根据权利要求19所述的封装模块，其中，所述载体包括另一芯片。
22.一种芯片封装模块，包括：
芯片和芯片载体；
在所述芯片的表面上形成的第一聚合物层；
在所述芯片载体的表面上形成的第二聚合物层；以及
在所述第一聚合物层和所述第二聚合物层之间形成的互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种，
其中，在所述芯片的表面上形成的第一聚合物层和在所述芯片载体的表面上形成的第二聚合物层包括：以比形成第二聚合物层的分子更小的分子形成的第一聚合物层，或者以比形成第一聚合物层的分子更小的分子形成的第二聚合物层。
23.根据权利要求22所述的芯片封装模块，其中，所述互相渗透的聚合物结构和互相扩散的聚合物结构中的至少一种包括所述第一聚合物层和所述第二聚合物层。
24.根据权利要求22所述的芯片封装模块，其中，所述芯片载体包括引线框架。
CN201210216348.5A 2011-06-27 2012-06-26 将金属表面附着到载体的方法 Active CN102856218B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/169,219 2011-06-27
US13/169,219 US8912450B2 (en) 2011-06-27 2011-06-27 Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module

Publications (2)

Publication Number Publication Date
CN102856218A CN102856218A (zh) 2013-01-02
CN102856218B true CN102856218B (zh) 2016-04-27

Family

ID=47321507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210216348.5A Active CN102856218B (zh) 2011-06-27 2012-06-26 将金属表面附着到载体的方法

Country Status (3)

Country Link
US (1) US8912450B2 (zh)
CN (1) CN102856218B (zh)
DE (1) DE102012105599B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866274B2 (en) * 2012-03-27 2014-10-21 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US20160282212A1 (en) * 2015-03-25 2016-09-29 Infineon Technologies Ag Molded semiconductor package having enhanced local adhesion characteristics
US9373569B1 (en) * 2015-09-01 2016-06-21 Texas Instruments Incorporation Flat no-lead packages with electroplated edges
EP3930429A1 (en) 2020-06-22 2021-12-29 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with embedded component connected in cavity by anchored first and second polymers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436468A (en) * 1965-05-28 1969-04-01 Texas Instruments Inc Plastic bodies having regions of altered chemical structure and method of making same
CN101542705A (zh) * 2006-11-28 2009-09-23 松下电器产业株式会社 电子部件安装结构体及其制造方法
CN102097396A (zh) * 2009-10-06 2011-06-15 宇芯先进技术有限公司 防护装置部件的应力缓冲

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582825B2 (ja) 1977-11-17 1983-01-18 日本クラウンコルク株式会社 オレフイン樹脂−金属接着構造物及びその製造方法
AU92163S (en) 1984-08-30 1986-06-05 Dart Ind Inc Covered serving tray or the like
DE10335494A1 (de) 2002-08-16 2004-03-04 Forschungszentrum Karlsruhe Gmbh Verfahren zum Verbinden von Fügepartnern
DE102004032605B4 (de) 2004-07-05 2007-12-20 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip und elektrischen Verbindungselementen zu einer Leiterstruktur
DE102005025083B4 (de) * 2005-05-30 2007-05-24 Infineon Technologies Ag Thermoplast-Duroplast-Verbund und Verfahren zum Verbinden eines thermoplastischen Materials mit einem duroplastischen Material
US8866018B2 (en) 2009-01-12 2014-10-21 Oak-Mitsui Technologies Llc Passive electrical devices and methods of fabricating passive electrical devices
US8503186B2 (en) * 2009-07-30 2013-08-06 Megica Corporation System-in packages
JP5587116B2 (ja) * 2009-09-30 2014-09-10 京セラ株式会社 配線基板及び実装構造体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436468A (en) * 1965-05-28 1969-04-01 Texas Instruments Inc Plastic bodies having regions of altered chemical structure and method of making same
CN101542705A (zh) * 2006-11-28 2009-09-23 松下电器产业株式会社 电子部件安装结构体及其制造方法
CN102097396A (zh) * 2009-10-06 2011-06-15 宇芯先进技术有限公司 防护装置部件的应力缓冲

Also Published As

Publication number Publication date
US20120327614A1 (en) 2012-12-27
CN102856218A (zh) 2013-01-02
DE102012105599B4 (de) 2020-10-22
DE102012105599A1 (de) 2012-12-27
US8912450B2 (en) 2014-12-16

Similar Documents

Publication Publication Date Title
CN106328631B (zh) 半导体装置封装
CN103119484B (zh) 光波导模块、光波导模块的制造方法以及电子设备
CN102856218B (zh) 将金属表面附着到载体的方法
CN103247541B (zh) 半导体器件及其制造方法
US7936061B2 (en) Semiconductor device and method of manufacturing the same
JP2002134926A (ja) ポリマー／セラミック複合電子基板
KR100684169B1 (ko) 이원 필러 분포를 가지는 접착 필름 및 그 제조 방법, 이를이용한 칩 적층 패키지 및 그 제조 방법
TWI477209B (zh) 複合基板
CN103985695B (zh) 一种扇出型封装结构及其制作工艺
CN109640521A (zh) 制造具有嵌入式集群的部件承载件的方法以及部件承载件
CN107735909A (zh) 各向异性导电膜和连接结构体
US20200205300A1 (en) Component Carrier Comprising Pillars on a Coreless Substrate
CN109872986A (zh) 光学传感器的封装结构及光学传感器的封装方法
CN108807331A (zh) 电子封装件及其制法
KR100772113B1 (ko) 입체 인쇄회로 기판
TW201145466A (en) Electronic component for wiring and method of manufacturing the same
CN110467815A (zh) 低损耗绝缘树脂组合物及绝缘膜和产品
US9707706B2 (en) Flexible substrate embedded with wires and method for fabricating the same
US10192802B2 (en) Thin film based fan out and multi die package platform
JP5958558B2 (ja) 樹脂多層基板
Zhu et al. Additive preparation of conductive circuit based on template transfer process using a reusable photoresist
US10854566B2 (en) Pre-conductive array disposed on target circuit substrate and conductive structure array thereof
JP4675096B2 (ja) 三次元成形回路部品の製造方法およびこれにより製造された三次元成形回路部品
US10431561B2 (en) Pre-conductive array disposed on target circuit substrate and conductive structure array thereof
TWM450934U (zh) 軟性電路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant