KR100691708B1 - 회로 소자의 제조 방법, 전자 소자의 제조 방법, 회로기판, 전자 기기, 및 전기 광학 장치 - Google Patents

회로 소자의 제조 방법, 전자 소자의 제조 방법, 회로기판, 전자 기기, 및 전기 광학 장치 Download PDF

Info

Publication number
KR100691708B1
KR100691708B1 KR1020050039132A KR20050039132A KR100691708B1 KR 100691708 B1 KR100691708 B1 KR 100691708B1 KR 1020050039132 A KR1020050039132 A KR 1020050039132A KR 20050039132 A KR20050039132 A KR 20050039132A KR 100691708 B1 KR100691708 B1 KR 100691708B1
Authority
KR
South Korea
Prior art keywords
conductive material
nozzle
metal layer
layer
manufacturing
Prior art date
Application number
KR1020050039132A
Other languages
English (en)
Other versions
KR20060046039A (ko
Inventor
겐지 와다
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060046039A publication Critical patent/KR20060046039A/ko
Application granted granted Critical
Publication of KR100691708B1 publication Critical patent/KR100691708B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/22—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of impact or pressure on a printing material or impression-transfer material
    • B41J2/23—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of impact or pressure on a printing material or impression-transfer material using print wires
    • B41J2/235—Print head assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 불필요한 재료 소비를 억제한 실장 기술을 제공함을 과제로 한다.
본 발명의 회로 소자의 제조 방법은 반도체 소자의 금속 패드가 토출 장치의 헤드측을 향하도록, 상기 반도체 소자를 상기 토출 장치의 스테이지 위에 세트하는 스텝과, 상기 반도체 소자에 대한 상기 헤드의 상대 위치를 변화시키는 스텝과, 상기 헤드의 노즐이 상기 금속 패드에 대응하는 위치에 도달한 경우에, 상기 금속 패드에 도전성 재료가 도포되도록 상기 노즐로부터 액상의 상기 도전성 재료를 토출하는 스텝과, 상기 금속 패드 위에 UBM층이 얻어지도록, 상기 도포된 도전성 재료를 활성화 또는 건조하는 스텝을 포함한다.
재료 소비 억제, 실장 기술, 회로 소자.

Description

회로 소자의 제조 방법, 전자 소자의 제조 방법, 회로 기판, 전자 기기, 및 전기 광학 장치{METHOD FOR MANUFACTURING CIRCUIT ELEMENT, METHOD FOR MANUFACTURING ELECTRONIC ELEMENT, CIRCUIT SUBSTRATE, ELECTRONIC DEVICE, AND ELECTRO-OPTICAL APPARATUS}
도 1의 (a)는 반도체 칩의 평면도를 나타내는 모식도, (b)는 반도체 웨이퍼를 나타내는 모식도.
도 2는 본 실시 형태의 제조 장치의 모식도.
도 3은 토출 장치의 모식도.
도 4의 (a) 및 (b)는 토출 장치에 있어서의 헤드의 도면.
도 5의 (a) 내지 (c)는 UBM층을 마련하는 방법을 나타내는 도면.
도 6의 (a) 내지 (c)는 UBM층을 마련하는 방법을 나타내는 도면.
도 7의 (a) 및 (b)는 UBM층을 마련하는 방법을 나타내는 도면.
도 8의 (a) 내지 (d)는 땜납 범프를 형성하는 방법을 나타내는 도면.
도 9의 (a) 및 (b)는 반도체 칩을 배선 기판에 실장하는 방법을 나타내는 도면.
도 10은 본 실시 형태의 제조 방법에 의해 제조된 액정 표시 장치의 모식도.
도 11은 본 실시 형태의 제조 방법에 의해 제조된 액정 표시 장치의 모식도.
도 12는 본 실시 형태의 제조 방법에 의해 제조된 휴대전화기의 모식도.
도 13는 본 실시 형태의 제조 방법에 의해 제조된 퍼스날 컴퓨터의 모식도.
[도면의 주요 부분에 대한 부호의 설명]
1…제조 장치, 1A, 1B, 1C…토출 장치, 2A, 2B, 2C…오븐, 3…반송 장치, 5…베이스 기판, 10…반도체 칩, 12…금속 패드, 13…절연층, 14…반도체 웨이퍼, 21A… 제1 도전성 재료, 21… 제1 금속층, 22A… 제2 도전성 재료, 22… 제2 금속층, 23A… 제3 도전성 재료, 23… 제3 금속층, 25…UBM층, 26A, 26…레지스트층, 27A…땜납층, 27… 땜납 범프, 28…배선 기판, 29…랜드, 31…플렉시블 배선 기판, 32…액정 패널, 33…표시 콘트롤러, 34…액정 표시 장치, 40…휴대 전화기, 50…퍼스날 컴퓨터, SH…차광부, MK…포토 마스크.
본 발명은 회로 소자의 제조 방법, 전자 소자의 제조 방법, 회로 기판, 전자 기기, 및 전기 광학 장치에 관한 것이다.
LSI 등의 반도체 소자를 작은 실장(mounting) 면적에서 접속하는 기술로서, 플립 칩(flip chip) 접속이 이용된다. 그리고, 보다 안정한 플립 칩 접속을 실현하기 위해, 반도체 소자의 금속 패드와 땜납 범프의 사이에, UBM(언더 범프 메탈러지: Under Bump Metallurgy)층이 마련된다. 한편으로, 잉크젯법에 의한 금속의 도포 기술이 알려져 있다(예를 들면, 특허문헌 1).
[특허문헌1] 일본 특개2004-6578호 공보
UBM층은 스퍼터링법 또는 도금법으로 형성된다. 단, 스퍼터링법과 도금법의 어느 것도, 반도체 소자의 거의 전체 면에 금속 재료를 퇴적하는 공정과, UBM층이 불필요한 개소로부터 금속 재료를 제거하는 공정을 포함한다. 이 때문에 종래의 UBM층의 형성 방법에서는 금속 재료의 불필요한 소비가 많다.
다른 한편, 잉크젯법을 이용하여 UBM층을 형성하는 것은 알려져 있지 않다.
본 발명은 상기 과제를 감안하여 이루어진 것으로서, 그 목적의 하나는, 불필요한 재료 소비를 억제한 실장 기술을 제공하는 것이다.
본 발명의 회로 소자의 제조 방법은 스테이지와, 상기 스테이지에 대면(對面)하는 노즐을 갖는 헤드를 구비한 토출 장치를 사용한 제조 방법이다. 이 제조 방법은 반도체 소자의 금속 패드가 상기 헤드측을 향하도록, 상기 반도체 소자를 상기 스테이지 위에 세트하는 스텝 A와, 상기 반도체 소자에 대한 상기 헤드의 상대 위치를 변화시키는 스텝 B와, 상기 노즐이 상기 금속 패드에 대응하는 위치에 도달한 경우에, 상기 금속 패드에 도전성 재료가 부여되도록 상기 노즐로부터 액상의 상기 도전성 재료를 토출하는 스텝 C와, 상기 금속 패드 위에 UBM층이 얻어지도록, 상기 부여된 도전성 재료를 활성화 또는 건조하는 스텝 D를 포함한다.
상기 구성에 의해 얻어지는 효과의 하나는, UBM층을 형성하기 위해 필요하게 되는 도전성 재료의 소비가 적은 것이다. 금속 패드 위에 선택적으로 도전성 재료 를 부여할 수 있기 때문이다.
본 발명의 어떤 태양에서는 상기 스텝 C는 상기 금속 패드 위에 제1 도전성 재료가 부여되도록, 제1 노즐로부터 액상의 상기 제1 도전성 재료를 토출하는 스텝을 포함하며, 상기 스텝 D는 상기 금속 패드 위에 제1 금속층이 얻어지도록, 상기 부여된 제1 도전성 재료를 활성화 또는 건조하는 스텝을 포함한다.
상기 구성에 의해 얻어지는 효과의 하나는, UBM층을 형성하기 위해 필요하게 되는 제1 도전성 재료의 소비가 적은 것이다. 금속 패드 위에 선택적으로 제1 도전성 재료를 부여할 수 있기 때문이다.
본 발명의 다른 태양에서는 상기 스텝 C는 상기 제1 금속층 위에 제2 도전성 재료가 부여되도록, 제2 노즐로부터 액상의 상기 제2 도전성 재료를 토출하는 스텝을 더 포함하며, 상기 스텝 D는 상기 제1 금속층 위에 제2 금속층이 얻어지도록, 상기 부여된 제2 도전성 재료를 활성화 또는 건조하는 스텝을 더 포함한다.
상기 구성에 의해 얻어지는 효과의 하나는, 2개의 금속층을 포함하는 UBM층이 얻어지는 것이다.
본 발명의 다른 태양에서는 상기 스텝 C는 상기 제2 금속층 위에 제3 도전성 재료가 부여되도록, 제3 노즐로부터 액상의 상기 제3 도전성 재료를 토출하는 스텝을 더 포함하며, 상기 스텝 D는 상기 제2 금속층 위에 제3 금속층이 얻어지도록, 상기 부여된 제3 도전성 재료를 활성화 또는 건조하는 스텝을 더 포함한다.
상기 구성에 의해 얻어지는 효과의 하나는, 3개의 금속층을 포함하는 UBM층이 얻어지는 것이다.
바람직하게는 상기 제1 도전성 재료는 티탄 미립자를 함유하며, 상기 제2 도전성 재료는 니켈 미립자를 함유하며, 상기 제3 도전성 재료는 금 미립자를 함유한다.
상기 구성에 의해 얻어지는 효과의 하나는, 안정한 땜납 범프를 실현할 수 있는 UBM층이 얻어지는 것이다.
본 발명의 다른 태양에서는 상기 회로 기판의 제조 방법은 상기 UBM층 위에 땜납 범프를 형성하는 스텝 E와, 상기 땜납 범프를 리플로우(reflow)하는 스텝 F를 더 포함한다.
상기 구성에 의해 얻어지는 효과의 하나는, 안정한 플립 칩 접속을 실현할 수 있는 땜납 범프가 얻어지는 것이다.
본 발명의 어떤 태양에서는 회로 기판이 상기 회로 소자의 제조 방법으로 제조되어 있다. 본 발명의 다른 태양에서는 전자 기기가 상기 회로 소자의 제조 방법으로 제조되어 있다. 본 발명의 또다른 태양에서는 전기 광학 장치가 상기 회로 소자의 제조 방법으로 제조된다.
본 발명의 전자 소자의 제조 방법은 스테이지와, 상기 스테이지에 대면하는 노즐을 갖는 헤드를 구비한 토출 장치를 사용한 전자 소자의 제조 방법이다. 이 제조 방법은 기판의 도전(導電) 단자가 상기 헤드측을 향하도록, 상기 기판을 상기 스테이지 위에 세트하는 스텝 A와, 상기 기판에 대한 상기 헤드의 상대 위치를 변화시키는 스텝 B와, 상기 노즐이 상기 도전 단자에 대응하는 위치에 도달한 경우에, 상기 도전 단자에 도전성 재료가 부여되도록 상기 노즐로부터 액상의 상기 도 전성 재료를 토출하는 스텝 C와, 상기 도전 단자 위에 UBM층이 얻어지도록, 상기 부여된 도전성 재료를 활성화 또는 건조하는 스텝 D를 포함한다.
상기 구성에 의해 얻어지는 효과의 하나는, UBM층을 형성하기 위해 필요하게 되는 도전성 재료의 소비가 적은 것이다. 이는 도전 단자 위에 선택적으로 도전성 재료를 부여할 수 있기 때문이다.
발명을 실시하기 위한 최량의 형태
도 1의 (a)의 반도체 칩(10)은 플립 칩 기술에 의해 배선 기판이나 다른 반도체 칩에 실장되는 반도체 소자이다. 구체적으로는, 반도체 칩(10)에는 도면에 나타내지 않은 집적 회로가 형성되어 있다. 또한 반도체 칩(10)은 집적 회로에 전기적으로 접속된 복수의 금속 패드(12)를 갖고 있다. 이들 집적 회로와 복수의 금속 패드(12)는 반도체 칩(10)의 베이스 기판(5)(도 5)에 대하여 동일한 측에 마련되어 있다.
또, 도 1의 (a)의 반도체 칩(10)의 형상은 거의 사각형이다. 그리고, 반도체 칩(10)은 반도체 칩(10)의 외주를 따라 늘어선 12개의 금속 패드(12)를 갖고 있다. 또한 반도체 칩(10)의 표면은 절연층(13)으로 덮여 있다. 단, 절연층(13)은 금속 패드(12)의 표면만이 노출하도록 패터닝되어 있다.
복수의 금속 패드(12)의 각각의 위에는 후술하는 제조 장치에 의해 UBM(언더 범프 메탈러지: Under Bump Metallurgy)층이 마련되게 된다. 그리고, 마련된 UBM층 위에는 도금법, 볼 마운트법, 디핑법, 인쇄법 등에 의해 땜납 범프가 더 마련되게 된다. 본 명세서에서는 땜납 범프가 마련된 반도체 칩(10)을 「회로 소자」라 고도 표기한다.
땜납 범프가 마련된 반도체 칩(10)은 배선 기판에 실장되게 된다. 구체적으로는, 마련된 땜납 범프의 각각과, 후술하는 배선 기판에 실장된 대응하는 랜드가 접하도록, 배선 기판에 대하여 반도체 칩(10)이 위치 결정된다. 그리고, 땜납 범프를 용융함으로써 반도체 칩(10)이 배선 기판에 물리적 또한 전기적으로 연결된다. 즉, 반도체 칩(10)이 배선 기판에 실장된다. 본 명세서에서는 반도체 칩(10)이 실장된 배선 기판을 「회로 기판」이라고도 표기한다.
금속 패드(12)를 구성하는 금속은 주로 알루미늄이다. 일반적으로, 이러한 금속 패드(12)에 대하여, 땜납의 도포성(또는 젖음성)은 양호하지 않다. 따라서 금속 패드(12)에 땜납 범프가 물리적으로 접속하기 어렵다. 이 이유에서, 땜납 범프와의 친화성이 좋은 도전층을 금속 패드(12) 위에 마련함이 바람직하다. 본 실시 형태에서는 이러한 도전층이 UBM층이다.
본 실시 형태에서는 금속 패드(12)의 표면을 「피토출부」라고 표기하는 경우도 있고, 「타깃」이라고 표기하는 경우도 있다. 「피토출부」 또는 「타깃」이란, 후술하는 바와 같은 토출 장치로부터 토출된 액상의 재료가 착탄하여 퍼지는 부분을 의미한다. 또, 금속 패드(12) 위에 착탄한 액상의 도전성 재료가 바람직한 접촉각을 갖도록, 금속 패드(12)의 표면에 박막이 형성되는 경우도 있다. 본 실시 형태에서는 금속 패드(12)의 표면에 형성되는 이러한 박막도 포함하여 「금속 패드」라고 표기한다.
본 실시 형태에서는 반도체 칩(10)은 도 1의 (b)에 나타내는 바와 같은 반도 체 웨이퍼(14)의 형태로 제조된다. 본 실시 형태에서는 땜납 범프가 UBM층 위에 마련되기까지의 공정은 반도체 웨이퍼(14)에서의 복수의 반도체 칩(10)에 대하여 행해진다. 물론, 다이싱(dicing)에 의해 반도체 웨이퍼(14)로부터 분할된 형태의 반도체 칩(10)에 대하여, UBM층을 마련하는 공정이 행해져도 좋다.
이하에서는 반도체 칩(10)에서의 복수의 금속 패드(12)의 각각에, UBM층을 마련하는 제조 장치를 설명한다. 또, 이하에서 설명하는 제조 장치는 회로 기판을 제조하는 제조 장치의 일부이다.
(A. 제조 장치)
도 2의 제조 장치(1)는 3개의 토출 장치(1A, 1B, 1C)와, 3개의 오븐(건조 장치)(2A, 2B, 2C)과, 반송 장치(3)를 갖고 있다.
토출 장치(1A)는 반도체 칩(10)의 금속 패드(12) 위에, 제1 도전성 재료를 도포 또는 부여하는 장치이다. 여기서, 제1 도전성 재료는 티탄(Ti) 나노 입자와, 티탄 나노 입자의 표면을 덮기 위한 분산제와, 유기 용매를 함유한다. 오븐(2A)은 도포된 제1 도전성 재료를 가열하는 장치이다. 오븐(2A)에 의한 가열에 의해, 제1 도전성 재료에 함유되는 티탄이 소결하여, 제1 금속층이 얻어진다.
토출 장치(1B)는 제1 금속층 위에, 제2 도전성 재료를 도포 또는 부여하는 장치이다. 여기서, 제2 도전성 재료는 니켈(Ni) 나노 입자와, 니켈 나노 입자의 표면을 덮기 위한 분산제와, 유기 용매를 함유한다. 오븐(2B)은 도포된 제2 도전성 재료를 가열하는 장치이다. 오븐(2B)에 의한 가열에 의해, 제2 도전성 재료에 함유되는 니켈이 소결하여, 제2 금속층이 얻어진다.
토출 장치(1C)는 제2 금속층 위에, 제3 도전성 재료를 도포 또는 부여하는 장치이다. 여기서, 제3 도전성 재료는 금(Au) 나노 입자와, 금 나노 입자의 표면을 덮기 위한 분산제와, 유기 용매를 함유한다. 오븐(2C)은 도포된 제3 도전성 재료를 가열하는 장치이다. 오븐(2C)에 의한 가열에 의해, 제3 도전성 재료에 함유되는 금이 소결하여, 제3 금속층이 얻어진다.
반송 장치(3)는 자주(自走: self-propelling) 장치와, 반도체 웨이퍼(14)를 지지하는 2개의 포크(fork)를 구비한 리프트 기구를 구비하고 있다. 그리고, 반송 장치(3)는 반도체 칩(10)(반도체 웨이퍼(14))을, 토출 장치(1A), 오븐(2A), 토출 장치(1B), 오븐(2B), 토출 장치(1C), 오븐(2C)에, 이 순서대로 공급한다.
이하에서는 토출 장치(1A, 1B, 1C)에 대해서, 구성과 기능을 더 상세하게 설명한다. 단, 토출 장치(1B, 1C)의 각각의 구성·기능은 토출 장치(1A)의 구성·기능과 기본적으로 같다. 이 때문에, 중복을 피하는 목적에서, 토출 장치(1A)를 대표로 하여 설명한다. 또, 본 명세서에서는 토출 장치(1B, 1C)에서의 구성 요소 중, 토출 장치(1A)의 구성 요소와 같은 것에는 토출 장치(1A)의 구성 요소와 같은 참조 부호가 붙어 있다.
(B. 토출 장치)
도 3에 나타내는 토출 장치(1A)는 잉크젯 장치이다. 구체적으로는, 토출 장치(1A)는 액상의 제1 도전성 재료(21A)를 보유하는 탱크(101A)와, 튜브(110A)와, 튜브(110A)를 통해 탱크(101A)로부터 액상의 제1 도전성 재료(21A)가 공급되는 토출 주사부(102)를 구비하고 있다. 여기서, 토출 주사부(102)는 그라운드 스테이지 (GS)와, 토출 헤드부(103)와, 스테이지(106)와, 제1 위치 제어 장치(104)와, 제2 위치 제어 장치(108)와, 제어부(112)와, 지지부(104a)를 구비하고 있다.
토출 헤드부(103)는 스테이지(106)측에 액상의 제1 도전성 재료(21A)를 토출하는 헤드(114)(도 4)를 보유하고 있다. 이 헤드(114)는 제어부(112)로부터의 신호에 따라, 액상의 제1 도전성 재료(21A)의 액적을 토출한다. 또, 토출 헤드부(103)에서의 헤드(114)는, 튜브(110A)에 의해 탱크(101A)에 연결되어 있어, 이 때문에, 탱크(101A)로부터 헤드(114)로 액상의 제1 도전성 재료(21A)가 공급된다.
여기서, 액상의 제1 도전성 재료(21A)는 「액상 재료」의 일종이다. 「액상 재료」란, 헤드(114)의 노즐(후술)로부터 액적으로서 토출될 수 있는 점도를 갖는 재료를 말한다. 이 경우, 재료가 수성이냐 유성이냐는 관계 없다. 노즐로부터 토출가능한 유동성(점도)을 구비하고 있으면 충분해서, 고체 물질이 혼입해 있어도 전체로서 유동체이면 된다. 본 실시 형태에서는 액상의 제1 도전성 재료(21A)는 평균 입경이 10 nm 정도의 티탄 입자와, 분산제와, 유기 용매를 함유한다. 액상의 제1 도전성 재료(21A) 중에서, 티탄 입자는 분산제로 덮여 있다. 분산제로 덮인 티탄 입자는 유기 용매 중에 안정하게 분산되어 있다. 여기서, 분산제는 티탄 원자에 배위 가능한 화합물이다.
이러한 분산제로서, 아민, 알코올, 티올 등이 알려져 있다. 더 구체적으로는, 분산제로서, 2-메틸아미노에탄올, 디에탄올아민, 디에틸메틸아민, 2-디메틸아미노에탄올, 메틸디에탄올아민 등의 아민 화합물, 알킬아민류, 에틸렌디아민, 알킬알코올류, 에틸렌글리콜, 프로필렌글리콜, 알킬티올류, 에탄디티올을 사용할 수 있 다.
또, 평균 입경이 1 nm 정도로부터 수 100 nm까지의 입자는 「나노 입자」라고도 표기된다. 이 표기에 의하면, 액상의 제1 도전성 재료(21A)는 티탄 나노 입자를 함유한다.
스테이지(106)는 반도체 웨이퍼(14)를 탑재하기 위한 평면을 제공하고 있다. 또한 스테이지(106)는 흡인력을 이용하여 반도체 웨이퍼(14)의 위치를 고정하는 기능도 갖는다.
제1 위치 제어 장치(104)는 지지부(104a)에 의해, 그라운드 스테이지(GS)로부터 소정의 높이의 위치에 고정되어 있다. 이 제1 위치 제어 장치(104)는 제어부(112)로부터의 신호에 따라, 토출 헤드부(103)를 X축 방향과, X축 방향에 직교하는 Z축 방향을 따라 이동시키는 기능을 갖는다. 또한, 제1 위치 제어 장치(104)는 Z축에 평행한 축의 둘레로 토출 헤드부(103)를 회전시키는 기능도 갖는다. 여기서, 본 실시 형태에서는 Z축 방향은 연직 방향(즉 중력가속도의 방향)에 평행한 방향이다.
제2 위치 제어 장치(108)는 제어부(112)로부터의 신호에 따라, 스테이지(106)를 그라운드 스테이지(GS) 위에서 Y축 방향으로 이동시킨다. 여기서, Y축 방향은 X축 방향 및 Z축 방향의 쌍방과 직교하는 방향이다.
상기와 같은 기능을 갖는 제1 위치 제어 장치(104)의 구성과 제2 위치 제어 장치(108)의 구성은 리니어 모터 및 써보 모터를 이용한 공지의 XY 로봇을 사용하여 실현되므로, 여기서는 그것들의 상세한 구성의 설명을 생략한다.
제1 위치 제어 장치(104)에 의해, 토출 헤드부(103)는 X축 방향으로 이동한다. 그리고, 제2 위치 제어 장치(108)에 의해, 반도체 웨이퍼(14)는 스테이지(106)와 함께 Y축 방향으로 이동한다. 이들의 결과, 반도체 칩(10)(반도체 웨이퍼(14))에 대한 헤드(114)의 상대 위치가 변한다. 더 구체적으로는, 이들의 동작에 의해, 토출 헤드부(103), 헤드(114), 또는 노즐(118)(도 4)은 반도체 칩(10)에 대하여, Z축 방향으로 소정의 거리를 유지하면서, X축 방향 및 Y축 방향으로 상대적으로 이동, 즉 상대적으로 주사한다. 「상대 이동」 또는 「상대 주사」란, 액상의 제1 도전성 재료(21A)를 토출하는 쪽과, 그곳으로부터의 토출물이 착탄하는 쪽(피토출부)의 적어도 한 쪽을 다른 쪽에 대하여 상대 이동하는 것을 의미한다.
제어부(112)는 액상의 제1 도전성 재료(21A)의 액적을 토출할 상대 위치를 나타내는 토출 데이타(예를 들면, 비트 맵 데이타)를 외부 정보 처리 장치로부터 받도록 구성되어 있다. 제어부(112)는 받은 토출 데이타를 내부의 기억 장치에 저장함과 함께, 저장된 토출 데이타에 따라, 제1 위치 제어 장치(104)와, 제2 위치 제어 장치(108)와, 헤드(114)를 제어한다.
(C. 헤드)
도 4의 (a) 및 (b)에 나타내는 바와 같이, 토출 장치(1A)에 있어서의 헤드(114)는 잉크젯 헤드이다. 구체적으로는, 헤드(114)는 진동판(126)과, 노즐 플레이트(128)를 구비하고 있다. 진동판(126)과, 노즐 플레이트(128)의 사이에는 액 저장소(129)가 위치하고 있으며, 이 액 저장소(129)에는 도면에 나타내지 않은 외부 탱크로부터 구멍(131)을 통해 공급되는 액상의 제1 도전성 재료(21A)가 항상 충 전된다.
또한 진동판(126)과, 노즐 플레이트(128)의 사이에는 복수의 격벽(122)이 위치하고 있다. 그리고, 진동판(126)과, 노즐 플레이트(128)와, 한 쌍의 격벽(122)에 의해 둘러싸인 부분이 캐비티(120)이다. 캐비티(120)는 노즐(118)에 대응하여 마련되어 있기 때문에, 캐비티(120)의 수와 노즐(118)의 수는 같다. 캐비티(120)에는 한 쌍의 격벽(122) 사이에 위치하는 공급구(供給口)(130)를 통해, 액 저장소(129)로부터 액상의 제1 도전성 재료(21A)가 공급된다. 또, 본 실시 형태에서는 노즐(118)의 지름은 약 27 μm이다.
여기서, 토출 장치(1A)의 헤드(114)에 있어서의 노즐(118)은 본 발명의 「제1 노즐」에 대응한다. 마찬가지로, 토출 장치(1B)의 헤드(114)에 있어서의 노즐(118)은 본 발명의 「제2 노즐」에 대응하고, 토출 장치(1C)의 헤드(114)에 있어서의 노즐(118)은 본 발명의 「제3 노즐」에 대응한다.
또, 후술하는 바와 같이, 「제1 노즐」, 「제2 노즐」, 및 「제3 노즐」은 1개의 토출 장치에 있어서의 3개의 다른 노즐(118)이라도 좋다. 또는 「제1 노즐」, 「제2 노즐」, 및 「제3 노즐」은 1개의 토출 장치에 있어서의 1개의 같은 노즐(118)이라도 좋다.
그런데, 진동판(126) 위에는 각각의 캐비티(120)에 대응하여, 각각의 진동자(124)가 위치한다. 진동자(124)의 각각은 피에조 소자(124C)와, 피에조 소자(124C)를 사이에 둔 한 쌍의 전극(124A, 124B)을 포함한다. 제어부(112)가 이 한 쌍의 전극(124A, 124B)의 사이에 구동 전압을 줌으로써 대응하는 노즐(118)로부터 액상의 제1 도전성 재료(21A)가 토출된다. 여기서, 노즐(118)로부터 토출되는 제1 도전성 재료(21A)의 체적은 0 pl 이상 42 pl(피코 liter) 이하의 사이에서 가변이다. 또, 노즐(118)로부터 Z축 방향으로 액상의 제1 도전성 재료(21A)가 토출되도록, 노즐(118)의 형상이 조정되어 있다.
본 명세서에서는 1개의 노즐(118)과, 노즐(118)에 대응하는 캐비티(120)와, 캐비티(120)에 대응하는 진동자(124)를 포함한 부분을 「토출부(127)」라고 표기하기도 한다. 이 표기에 의하면, 1개의 헤드(114)는 노즐(118)의 수와 같은 수의 토출부(127)를 갖는다. 토출부(127)는 피에조 소자 대신에 전기 열변환 소자를 가져도 좋다. 즉, 토출부(127)는 전기 열변환 소자에 의한 재료의 열팽창을 이용하여 재료를 토출하는 구성을 갖고 있어도 좋다.
(D. 제조 방법)
이하에서는 회로 소자의 제조 방법을 설명한다. 이 제조 방법은 반도체 칩(10)의 복수의 금속 패드(12)의 각각에 UBM층을 마련하는 공정과, UBM층 위에 땜납 범프를 마련하는 공정과, 반도체 칩(10)을 배선 기판에 실장하는 공정을 포함한다.
(D1. 금속 패드의 형성 공정)
우선, 공지의 재료 도포 기술과 공지의 패터닝 기술을 이용하여, 반도체 웨이퍼(14)에 있어서의 복수의 반도체 칩(10)의 각각에, 도 5의 (a)에 나타낸 복수의 금속 패드(12)를 마련한다. 본 실시 형태에서는 복수의 금속 패드(12)의 각각은 약 0.5 μm 두께의 알루미늄으로 이루어진다. 또한 복수의 금속 패드(12)의 각각은 반도체 칩(10)에 있어서의 집적 회로에 전기적으로 접속되어 있다. 또, 도 5의 (a)에 있어서는 반도체 칩(10)의 최하층에 위치하는 베이스 기판(5) 위에 복수의 금속 패드(12)가 형성되어 있다.
다음에, 금속 패드(12)와, 반도체 칩(10)의 표면을 덮도록 절연 재료를 도포한다. 그리고, 금속 패드(12)만이 노출하도록 절연 재료를 패터닝하여 절연층(13)(도 5의 (a))을 얻는다. 본 실시 형태에서는, 얻어지는 절연층(13)은 약 1 μm 두께의 SiO2막이다. 물론, 절연층(13)으로서, SiN막, Si3N4막, 폴리이미드 수지막 등이 사용되어도 좋다.
(D2. UBM층의 형성 공정)
절연층(13)이 패터닝된 후에, 금속 패드(12)에 UBM층을 마련하는 공정을 행한다. 이 공정은 도포 공정과 가열 공정을 포함한다. 본 실시 형태에서는 도포 공정과 가열 공정은 되풀이하여 행해진다.
구체적으로는, 우선, 반도체 칩(10)의 금속 패드(12)가 헤드(114)측을 향하도록, 반송 장치(3)는 반도체 칩(10)(반도체 웨이퍼(14))을 토출 장치(1A)의 스테이지(106) 위에 세트한다. 그러면, 토출 장치(1A)는 반도체 칩(10)에 대한 노즐(118)의 상대 위치를 변화시킨다. 그리고, 도 5의 (b)에 나타내는 바와 같이, 노즐(118)이 금속 패드(12)에 대응하는 상대 위치에 도달한 경우에, 토출 장치(1A)는 노즐(118)로부터 액상의 제1 도전성 재료(21A)를 토출한다. 이렇게 하여, 토출 장치(1A)는 금속 패드(12) 위에만 제1 도전성 재료(21A)를 도포, 즉 부여한다.
금속 패드(12)의 전부에 제1 도전성 재료(21A)가 도포된 후에, 제1 도전성 재료(21A)를 활성화한다. 이 목적에서, 반송 장치(3)는 반도체 칩(10)을 오븐(2A)의 내부에 위치시킨다. 그리고, 오븐(2A)이 소정의 시간만큼 반도체 칩(10)을 가열하면, 제1 도전성 재료(21A)에 있어서의 티탄 나노 입자가 융착 또는 소결한다. 티탄 나노 입자가 융착 또는 소결하면, 도 5의 (c)에 나타내는 바와 같이, 금속 패드(12)를 덮는 제1 금속층(21)이 얻어진다. 본 실시 형태에서 얻어지는 제1 금속층(21)(Ti층)의 두께는 약 0.1 μm이다.
제1 금속층(21)이 얻어진 후에, 제1 금속층(21)이 헤드(114)측을 향하도록, 반송 장치(3)는 반도체 칩(10)을 토출 장치(1B)의 스테이지(106) 위에 세트한다. 그러면, 토출 장치(1B)는 반도체 칩(10)에 대한 노즐(118)의 상대 위치를 변화시킨다. 그리고, 도 6의 (a)에 나타내는 바와 같이, 노즐(118)이 금속 패드(12)에 대응하는 상대 위치에 도달한 경우에, 토출 장치(1B)는 노즐(118)로부터 액상의 제2 도전성 재료(22A)를 토출한다. 이렇게 하여, 토출 장치(1B)는 제1 금속층(21) 위에만 제2 도전성 재료(22A)를 도포, 즉 부여한다.
제1 금속층(21)의 전부에 제2 도전성 재료(22A)가 도포된 후에, 제2 도전성 재료(22A)를 활성화한다. 이 목적에서, 반송 장치(3)는 반도체 칩(10)을 오븐(2B)의 내부에 위치시킨다. 그리고, 오븐(2B)이 소정의 시간만큼 반도체 칩(10)을 가열하면, 제2 도전성 재료(22A)에 있어서의 니켈 나노 입자가 융착 또는 소결한다. 니켈 나노 입자가 융착 또는 소결하면, 도 6의 (b)에 나타내는 바와 같이, 제1 금속층(21)을 덮는 제2 금속층(22)이 얻어진다. 본 실시 형태에서 얻어지는 제2 금속층(22)(Ni층)의 두께는 약 6 μm이다.
제2 금속층(22)이 얻어진 후에, 제2 금속층(22)이 헤드(114)측을 향하도록, 반송 장치(3)는 반도체 칩(10)을 토출 장치(1C)의 스테이지(106) 위에 세트한다. 그러면, 토출 장치(1C)는 반도체 칩(10)에 대한 노즐(118)의 상대 위치를 변화시킨다. 그리고, 도 6의 (c)에 나타내는 바와 같이, 노즐(118)이 금속 패드(12)에 대응하는 상대 위치에 도달한 경우에, 토출 장치(1C)는 노즐(118)로부터 액상의 제3 도전성 재료(23A)를 토출한다. 이렇게 하여, 토출 장치(1C)는 제2 금속층(22) 위에만 제3 도전성 재료(23A)를 도포, 즉 부여한다.
제2 금속층(22)의 전부에 제3 도전성 재료(23A)가 도포된 후에, 제3 도전성 재료(23A)를 활성화한다. 이 목적에서, 반송 장치(3)는 반도체 칩(10)을 오븐(2C)의 내부에 위치시킨다. 그리고, 오븐(2C)이 소정의 시간만큼 반도체 칩(10)을 가열하면, 제3 도전성 재료(23A)에 있어서의 금 나노 입자가 융착 또는 소결한다. 금 나노 입자가 융착 또는 소결하면, 도 7의 (a)에 나타내는 바와 같이, 제2 금속층(22)을 덮는 제3 금속층(23)이 얻어진다. 본 실시 형태에서 얻어지는 제3 금속층(23)(Au층)의 두께는 약 10 μm이다.
이상과 같은 도포 공정과 가열 공정의 반복에 의해, 도 7의 (b)에 나타내는 바와 같이, 복수의 금속 패드(12)의 각각의 위에, UBM층(25)이 형성된다. 여기서, UBM층(25)은 제1 금속층(21)(티탄층)과, 제2 금속층(22)(니켈층)과, 제3 금속층(23)(금층)으로 이루어진다.
이렇게 본 실시 형태에 의하면, 토출 장치(1A, 1B, 1C)가, 원하는 부분에만 선택적으로 도전성 재료(21A, 22A, 23A)를 각각 도포한다. 이 때문에, UBM층(25) 을 제조할 때의 도전성 재료의 불필요한 소비를 억제할 수 있다.
그런데, 제1 금속층(21)이 티탄으로 이루어지므로, 후술하는 땜납층을 리플로우할 때에, 제1 금속층(21)은 확산 배리어층으로서 기능한다. 또한, 제1 금속층(21)이 티탄으로 이루어지므로, 알루미늄으로 이루어지는 금속 패드(12)에 대한 밀착성이 좋다. 알루미늄과의 밀착성이 좋은 금속으로서, 티탄 이외에, 크롬(Cr), 티탄/텅스텐(Ti/W), Ni가 있으므로, 제1 금속층(21)이 크롬, 티탄/텅스텐, 또는 니켈로 이루어져도 좋다. 여기서, 크롬, 티탄/텅스텐, 또는 니켈로 이루어지는 제1 금속층(21)을 얻기 위해서는 티탄 미립자 대신에, 대응하는 금속 미립자를 함유한 액상의 도전성 재료를 토출하면 된다. 또, 제1 금속층(21)의 두께는 0.01∼1 μmm의 범위 내이면 좋다.
제2 금속층(22)이 니켈로 이루어지므로, 후술하는 땜납 범프에 대한 납땜성이 좋다. 납땜성이 좋은 금속은 니켈 이외에 구리가 있다. 이 때문에, 제2 금속층(22)이 구리로 이루어져도 좋다. 여기서, 구리로 이루어지는 제2 금속층(22)을 얻기 위해서는 니켈 미립자 대신에, 구리 미립자를 함유하는 액상의 도전성 재료를 토출하면 된다. 또, 제2 금속층의 두께는 1∼10 μm의 범위 내이면 좋다.
제3 금속층(Au층)(23)은 하지(下地)의 제1 금속층(21), 제2 금속층(22), 제3 금속층(23)의 산화를 방지하는 기능을 한다. 또한 금으로 이루어지는 제3 금속층(23)은 땜납의 도포성을 향상시키는 기능도 갖는다. 또한, 제3 금속층(23)이 금으로 이루어지므로, 납땜 대신에, Au-Sn 접합이나, 와이어 본딩(wire bonding) 기술 등의 Au-Au 접합이나, 이방성 도전 필름(ACF)에 의한 접합이나, 이방성 도전 페이 스트(ACP)에 의한 접합이나, 비도전성 필름(NCF)에 의한 접합이나, 또는 비도전성 페이스트(NCP)에 의한 접합, 등을 적용한 접속에도 대응할 수 있다.
또한, 제3 금속층(23)이 금으로 이루어져 있으면, 제3 금속층을 약 20 μm까지 두텁게 할 수 있으므로, UBM층의 높이의 설계에 있어서 보다 자유도가 생긴다. 이 결과, UBM층이 마련된 회로 소자를 배선 기판에 실장할 때의 자유도가 증가한다. 또, 본 실시 형태의 제3 금속층(23)은 땜납층이 리플로우되어 땜납 범프가 형성되는 때에 소멸한다. 제3 금속층(23)이 소멸하는 이유는 제3 금속층(23)에 있어서의 Au 원자가 리플로우할 때 확산하기 때문이다.
또, 본 실시 형태에서는 제1 금속층(21), 제2 금속층(22), 제3 금속층(23)과 같이 적층된 복수의 층을 합하여 「금속 스택층」이라고도 표기한다.
(D3. 땜납 범프의 형성 공정)
금속 패드(12) 위에 UBM층(25)이 마련된 후에, UBM층(25) 위에 땜납 범프를 마련하는 공정을 실시한다.
우선, 절연층(13)과, UBM층(25)을 덮는 레지스트층(26)(도 8의 (a))이 얻어지도록, 스핀 코팅법을 이용하여 네거티브형의 포토레지스트를 도포한다. 구체적으로는, 반도체 칩(10)의 UBM층(25)측의 전체 면이 레지스트층(26)으로 덮이도록 포토레지스트를 도포한다. 본 실시 형태에서 얻어지는 레지스트층(26)의 두께는 10∼30 μm 정도이다.
다음에, UBM층(25)이 노출하도록 레지스트층(26)을 패터닝한다. 구체적으로는, 도 8의 (b)에 나타내는 바와 같이, UBM층(25)에 대응하는 부분에 차광부(SH)가 마련된 포토 마스크(MK)를 통해, 레지스트층(26)에 자외선을 조사한다. 그리고, 소정의 용액을 사용하여 현상함으로써 UBM층(25)을 노출하는 개구부를 갖는 레지스트층(26A)을 얻는다.
그리고, 인쇄법을 이용하여, UBM층(25) 위에 Sn/Ag/Cu계의 땜납을 도포한다. 이 결과, 도 8의 (c)에 나타내는 바와 같이, UBM층(25) 위에 땜납층(27A)이 형성된다. 그 후에 도 8의 (d)에 나타내는 바와 같이, 레지스트층(26A)을 박리한다.
또한 그 후에 도 9의 (a)에 나타내는 바와 같이, 땜납층(27A)을 리플로우함으로써 UBM층(25) 위에 땜납 범프(27)를 형성한다. 또, 상술한 바와 같이, 땜납 범프(27)가 마련된 반도체 칩(10)을 「회로 소자」라고도 표기한다.
여기서, 땜납층(27A)을 리플로우할 때에, Au 원자가 땜납 범프(27)측 또는 하지 금속층측으로 확산하므로, 제3 금속층(23)은 실질적으로 소멸한다. 또한 제2 금속층(Ni층)(22)은 땜납층(27A)에 함유되는 Sn, Cu와 반응함으로써 중간 금속층(22’)으로 된다. 이하에서는 땜납층(27A)을 리플로우한 후의 UBM층(25)을, 「UBM층(25’)」이라고 표기한다. 도 9의 (a)에 나타내는 바와 같이, 본 실시 형태의 UBM층(25’)은 제1 금속층(21)과, 중간 금속층(22’)을 포함한다.
(D4. 반도체 칩의 실장 공정)
UBM층(25’) 위에 땜납 범프(27)가 마련된 후에, 반도체 칩(10)을 배선 기판에 실장하는 공정을 실시한다.
우선, 반도체 웨이퍼(14)가 소정의 두께로 될 때까지, 반도체 웨이퍼(14)의 이면을 깎는다. 그리고, 반도체 웨이퍼(14)를 다이싱함으로써, 반도체 웨이퍼(14) 로부터 복수의 반도체 칩(10)을 분리한다. 그리고, 각각의 반도체 칩(10)을, 각각의 배선 기판(28) 위에 실장한다. 구체적으로는, 도 9의 (b)에 나타내는 바와 같이, 땜납 범프(27)의 각각이 배선 기판(28) 위의 각각의 랜드(29)에 대면하도록, 반도체 칩(10)을 배선 기판(28)에 대하여 위치 결정한다. 여기서, 배선 기판(28) 위의 랜드(29)는 구리 배선의 일부이다.
그리고, 땜납 범프(27)를 다시 용융시키면, 반도체 칩(10)의 금속 패드(12)와, 배선 기판(28)의 랜드(29)는 UBM층(25’)과 땜납 범프(27)를 통해, 물리적 또한 전기적으로 연결된다. 이 결과, 반도체 칩(10)은 배선 기판(28)에 실장된다. 그리고, 필요에 따라, 반도체 칩(10)과 배선 기판(28) 사이의 간극을, 에폭시 수지 등의 밀봉 수지로 밀봉한다. 또, 본 명세서에서는 반도체 칩(10)이 실장된 배선 기판(28)을 「회로 기판」이라고도 표기한다.
반도체 칩(10)의 일례는 도 10 및 도 11에 나타내는 바와 같은 표시 콘트롤러(33)이다. 여기서, 표시 콘트롤러(33)는 액정 패널(32)을 구동하는 반도체 소자이다. 표시 콘트롤러(33)는 본 실시 형태의 제조 방법에 의해 제조된다.
구체적으로는, 표시 콘트롤러(33)의 금속 패드 위에, 본 실시 형태의 제조 방법에 의해 UBM층을 마련한다. 그리고, UBM층에 땜납 범프가 마련된 후에, 표시 콘트롤러(33)를 플렉시블 배선 기판(31)에 실장한다. 구체적으로는, 땜납 범프와, 플렉시블 배선 기판(31) 위의 대응하는 랜드(35A)가 접하도록, 표시 콘트롤러(33)를 플렉시블 배선 기판(31)에 위치 결정한 다음, 땜납 범프를 용융시킨다.
또한, 표시 콘트롤러(33)가 실장된 플렉시블 배선 기판(31)을, 액정 패널 (32)에 실장한다. 구체적으로는, 액정 패널(32) 위의 전극(도면에 나타내지 않음)과, 플렉시블 배선 기판(31) 위의 배선(35)을, 이방성 도전 접착제를 통해 접속한다. 그러면, 액정 표시 장치(34)가 얻어진다. 이렇게, 본 실시 형태의 제조 방법은 액정 표시 장치(34)의 제조에 적용할 수 있다.
또한, 본 실시 형태의 제조 방법은 액정 표시 장치(34)의 제조뿐만 아니라, 각종 전기 광학 장치의 제조에도 적용될 수 있다. 여기서 말하는 「전기 광학 장치」란, 복굴절성의 변화나, 선광성(旋光性)의 변화나, 광산란성의 변화 등의 광학적 특성의 변화(소위 전기 광학 효과)를 이용하는 장치에 한정되지 않고, 신호 전압의 인가에 따라 광을 사출, 투과, 또는 반사하는 장치 전반을 의미한다.
구체적으로는, 전기 광학 장치는 액정 표시 장치, 일렉트로루미네선스 표시 장치, 플라즈마 표시 장치, 표면 전도형 전자 방출 소자를 이용한 디스플레이(SED: Surface-Conduction Electron-Emitter Display), 전계 방출 디스플레이(FED: Field Emission Display) 등을 포함하는 용어이다.
또한, 본 실시 형태의 제조 방법은 각종 전자 기기의 제조 방법에 적용될 수 있다. 예를 들면, 도 12에 나타내는 휴대 전화기(40)의 제조 방법이나, 도 13에 나타내는 퍼스날 컴퓨터(50)의 제조 방법에도, 본 실시 형태의 제조 방법이 적용된다.
(변형예 1)
상기 실시 형태에 의하면, 땜납층(27A)이 리플로우되기 전의 UBM층(25)은 3개의 금속층으로 이루어진다. 그러나, 하지의 금속 패드(12)와, 땜납 범프(27)를 서로 물리적 또한 전기적으로 연결할 수 있는 것이라면, UBM층(25)은 1개의 금속층으로 이루어져도 좋고, 4개 이상의 금속층으로 이루어져도 좋다. 구체적으로는, UBM층(25)이 니켈층만으로 이루어져도 납땜성을 향상시킬 수 있으므로, 그러한 UBM층(25)을 갖는 회로 소자에 납땜에 의한 실장 기술을 적용할 수 있다.
또 본 실시 형태에서 설명한 금속 이외의 금속을 함유하는 도전성 재료가, UBM층을 형성하기 위해 사용되어도 좋다. 또한, 액상의 도전성 재료가, 금속 미립자 대신에, 유기 금속 화합물을 함유하고 있어도 좋다. 여기서 말하는 유기 금속 화합물은 가열에 의한 분해에 의해 금속이 석출하는 것 같은 화합물이다.
(변형예 2)
상기 실시 형태에 의하면, 3개의 다른 토출 장치(1A, 1B, 1C)가, 각각 다른 도전성 재료를 토출한다. 이러한 구성 대신에, 1개의 토출 장치(예를 들면, 토출 장치(1A))가 상기 제1 도전성 재료(21A), 제2 도전성 재료(22A), 및 제3 도전성 재료(23A)를 토출해도 좋다. 이 경우, 이들 도전성 재료(21A, 22A, 23A)는 토출 장치(1A)에 있어서의 각각 별개의 노즐(118)로부터 토출되어도 좋고, 토출 장치(1A)에 있어서의 1개의 노즐(118)로부터 토출되어도 좋다. 1개의 노즐(118)로부터 이들 3개의 도전성 재료(21A, 22A, 23A)가 토출될 경우에는 도전성 재료를 교체할 때에, 탱크(101A)로부터 노즐(118)까지의 경로를 세정하는 공정을 추가하면 좋다.
여기서, 1개의 노즐로부터 이들 3개의 도전성 재료(21A, 22A, 23A)가 토출될 경우에는 본 발명의 「제1 노즐」과 「제2 노즐」과 「제3 노즐」은 1개의 같은 노즐(118)에 대응한다.
(변형예 3)
상기 실시 형태의 UBM층(25)의 구성에 의하면, 제1 금속층은 티탄(Ti)층이며, 제2 금속층은 니켈(Ni)층이며, 제3 금속층은 금(Au)층이다. 이러한 구성 대신에, UBM층은 다음과 같은 3개의 금속층으로 이루어져도 좋다. 예를 들면, UBM층에 있어서, 제1 금속층이 티탄층(Ti)층이며, 제2 금속층이 티탄(Ti)과 구리(Cu)의 혼합층이며, 제3 금속층이 구리(Cu)층이라도 좋다. 또한 UBM층에 있어서, 제1 금속층이 크롬(Cr)층이며, 제2 금속층이 구리(Cu)층이며, 제3 금속층이 금(Au)층이라도 좋다.
이상과 같은 구성의 UBM층이라도, 대응하는 금속 미립자를 함유하는 각각의 액상의 도전성 재료를 준비하면, 상기 실시 형태에서 설명한 제조 방법으로 제조할 수 있다.
(변형예 4)
상기 실시 형태에 의하면, 오븐에 의한 가열에 의해 제1 도전성 재료(21A), 제2 도전성 재료(22A), 제3 도전성 재료(23A)를 최종적으로 활성화시킨다. 단, 가열하는 것 대신에, 자외역·가시광선역의 파장의 광이나, 마이크로웨이브 등의 전자파를 조사함으로써 이들 도전성 재료를 활성화해도 좋다. 또한 이러한 활성화 대신에, 도전성 재료를 단지 건조시켜도 좋다. 부여된 도전성 재료를 방치하는 것만으로도 도전층이 발생하기 때문이다. 단, 도전성 재료를 단지 건조시키는 경우보다도, 어떠한 활성화를 행하는 경우 쪽이, 도전층의 생성 시간이 짧다. 이 때문에, 도전성 재료를 활성화하는 것이 보다 바람직하다.
(변형예 5)
상기 실시 형태에 의하면, 반도체 소자의 금속 패드에 UBM층이 마련된다. 그러나, 상기 실시 형태의 UBM층의 형성 방법은 반도체 소자의 금속 패드뿐만 아니라, 반도체 패키지의 기판에 실장된 리드 단자에 UBM층을 마련하는 경우에 적용되어도 좋다. 여기서, 이러한 반도체 패키지가 본 발명의 「전자 소자」에 대응하고, 리드 단자가 본 발명의 「도전 단자」에 대응한다. 또한 반도체 패키지의 일례는 볼 그리드 어레이(BGA: ball grid array) 패키지이다. 또한 반도체 패키지의 기판의 일례는 상기 배선 기판이나 회로 기판이다. 이러한 반도체 패키지의 제조에 있어서 상기 실시 형태의 UBM층의 형성 방법을 이용할 수 있으면, 기판에 실장된 리드 단자를 구성하는 재질로서, 구리 이외의 금속을 사용할 수 있게 된다.
본 발명의 회로 소자의 제조 방법에 의하면, 금속 패드 위에 선택적으로 도전성 재료를 부여할 수 있기 때문에, UBM층을 형성하기 위해 필요하게 되는 도전성 재료의 소비가 적다.
또한, 본 발명의 전자 소자의 제조 방법에 의하면, 도전 단자 위에 선택적으로 도전성 재료를 부여할 수 있으므로, UBM층을 형성하기 위해 필요하게 되는 도전성 재료의 소비가 적다.
또한, 본 발명에 의하면, 안정한 땜납 범프를 실현할 수 있는 UBM층이 얻어지고, 안정한 플립 칩 접속을 실현할 수 있는 땜납 범프가 얻어진다.

Claims (10)

  1. 스테이지와,
    상기 스테이지에 대면하는 노즐을 갖는 헤드,
    를 구비한 토출 장치를 사용한 회로 소자의 제조 방법으로서,
    반도체 소자의 금속 패드가 상기 헤드측을 향하도록, 상기 반도체 소자를 상기 스테이지 위에 세트하는 스텝 A와,
    상기 반도체 소자에 대한 상기 헤드의 상대 위치를 변화시키는 스텝 B와,
    상기 노즐이 상기 금속 패드에 대응하는 위치에 도달한 경우에, 상기 금속 패드에 도전성 재료가 부여되도록 상기 노즐로부터 액상의 상기 도전성 재료를 토출하는 스텝 C와,
    상기 금속 패드 위에 UBM층이 얻어지도록, 상기 부여된 도전성 재료를 활성화 또는 건조하는 스텝 D를 포함하며,
    상기 스텝 C는 상기 금속 패드 위에 제1 도전성 재료가 부여되도록, 제1 노즐로부터 액상의 상기 제1 도전성 재료를 토출하는 스텝을 포함하며,
    상기 스텝 D는 상기 금속 패드 위에 제1 금속층이 얻어지도록, 상기 부여된 제1 도전성 재료를 활성화 또는 건조하는 스텝을 포함하고,
    상기 스텝 C는 상기 제1 금속층 위에 제2 도전성 재료가 부여되도록, 제2 노즐로부터 액상의 상기 제2 도전성 재료를 토출하는 스텝을 더 포함하며,
    상기 스텝 D는 상기 제1 금속층 위에 제2 금속층이 얻어지도록, 상기 부여된 제2 도전성 재료를 활성화 또는 건조하는 스텝을 더 포함하고,
    상기 스텝 C는 상기 제2 금속층 위에 제3 도전성 재료가 부여되도록, 제3 노즐로부터 액상의 상기 제3 도전성 재료를 토출하는 스텝을 더 포함하며,
    상기 스텝 D는 상기 제2 금속층 위에 제3 금속층이 얻어지도록, 상기 부여된 제3 도전성 재료를 활성화 또는 건조하는 스텝을 더 포함하고,
    상기 제1 도전성 재료는 티탄 미립자를 함유하며,
    상기 제2 도전성 재료는 니켈 미립자를 함유하며,
    상기 제3 도전성 재료는 금 미립자를 함유하는
    회로 소자의 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 UBM층 위에 땜납 범프를 형성하는 스텝 E와,
    상기 땜납 범프를 리플로우하는 스텝 F,
    를 더 포함하는 회로 소자의 제조 방법.
  7. 제1항 기재의 회로 소자의 제조 방법으로 제조된 회로 기판.
  8. 제1항 기재의 회로 소자의 제조 방법으로 제조된 전자 기기.
  9. 제1항 기재의 회로 소자의 제조 방법으로 제조된 전기 광학 장치.
  10. 스테이지와,
    상기 스테이지에 대면하는 노즐을 갖는 헤드,
    를 구비한 토출 장치를 사용한 전자 소자의 제조 방법으로서,
    기판의 도전 단자가 상기 헤드측을 향하도록, 상기 기판을 상기 스테이지 위에 세트하는 스텝 A와,
    상기 기판에 대한 상기 헤드의 상대 위치를 변화시키는 스텝 B와,
    상기 노즐이 상기 도전 단자에 대응하는 위치에 도달한 경우에, 상기 도전 단자에 도전성 재료가 부여되도록 상기 노즐로부터 액상의 상기 도전성 재료를 토출하는 스텝 C와,
    상기 도전 단자 위에 UBM층이 얻어지도록, 상기 부여된 도전성 재료를 활성화 또는 건조하는 스텝 D를 포함하고,
    상기 스텝 C는 상기 도전 단자 위에 제1 도전성 재료가 부여되도록, 제1 노즐로부터 액상의 상기 제1 도전성 재료를 토출하는 스텝을 포함하며,
    상기 스텝 D는 상기 도전 단자 위에 제1 금속층이 얻어지도록, 상기 부여된 제1 도전성 재료를 활성화 또는 건조하는 스텝을 포함하고,
    상기 스텝 C는 상기 제1 금속층 위에 제2 도전성 재료가 부여되도록, 제2 노즐로부터 액상의 상기 제2 도전성 재료를 토출하는 스텝을 더 포함하며,
    상기 스텝 D는 상기 제1 금속층 위에 제2 금속층이 얻어지도록, 상기 부여된 제2 도전성 재료를 활성화 또는 건조하는 스텝을 더 포함하고,
    상기 스텝 C는 상기 제2 금속층 위에 제3 도전성 재료가 부여되도록, 제3 노즐로부터 액상의 상기 제3 도전성 재료를 토출하는 스텝을 더 포함하며,
    상기 스텝 D는 상기 제2 금속층 위에 제3 금속층이 얻어지도록, 상기 부여된 제3 도전성 재료를 활성화 또는 건조하는 스텝을 더 포함하고,
    상기 제1 도전성 재료는 티탄 미립자를 함유하며,
    상기 제2 도전성 재료는 니켈 미립자를 함유하며,
    상기 제3 도전성 재료는 금 미립자를 함유하는
    전자 소자의 제조 방법.
KR1020050039132A 2004-06-08 2005-05-11 회로 소자의 제조 방법, 전자 소자의 제조 방법, 회로기판, 전자 기기, 및 전기 광학 장치 KR100691708B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004170101A JP2005353682A (ja) 2004-06-08 2004-06-08 回路素子の製造方法、電子素子の製造方法、回路基板、電子機器、および電気光学装置
JPJP-P-2004-00170101 2004-06-08

Publications (2)

Publication Number Publication Date
KR20060046039A KR20060046039A (ko) 2006-05-17
KR100691708B1 true KR100691708B1 (ko) 2007-03-09

Family

ID=35449540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050039132A KR100691708B1 (ko) 2004-06-08 2005-05-11 회로 소자의 제조 방법, 전자 소자의 제조 방법, 회로기판, 전자 기기, 및 전기 광학 장치

Country Status (5)

Country Link
US (1) US20050272244A1 (ko)
JP (1) JP2005353682A (ko)
KR (1) KR100691708B1 (ko)
CN (1) CN1706641A (ko)
TW (1) TWI283557B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9953259B2 (en) 2004-10-08 2018-04-24 Thin Film Electronics, Asa RF and/or RF identification tag/device having an integrated interposer, and methods for making and using the same
US20070148951A1 (en) * 2005-12-27 2007-06-28 Mengzhi Pang System and method for flip chip substrate pad
CN100559173C (zh) * 2005-12-27 2009-11-11 中芯国际集成电路制造(上海)有限公司 集成电路制造中用于俄歇电子能谱的样品的处理方法
JP2007250849A (ja) * 2006-03-16 2007-09-27 Casio Comput Co Ltd 半導体装置の製造方法
JP5305148B2 (ja) * 2006-04-24 2013-10-02 株式会社村田製作所 電子部品、それを用いた電子部品装置およびその製造方法
DE102006024286B4 (de) * 2006-05-24 2015-06-03 Robert Bosch Gmbh Mikrofluidische Vorrichtung, insbesondere zur Dosierung einer Flüssigkeit oder zur dosierten Abgabe einer Flüssigkeit, und Verfahren zur Herstellung einer mikrofluidischen Vorrichtung
US7709307B2 (en) 2006-08-24 2010-05-04 Kovio, Inc. Printed non-volatile memory
KR101596537B1 (ko) 2008-11-25 2016-02-22 씬 필름 일렉트로닉스 에이에스에이 인쇄형 안테나, 안테나 인쇄 방법, 및 인쇄형 안테나를 포함하는 디바이스
DE102012216546B4 (de) * 2012-09-17 2023-01-19 Infineon Technologies Ag Verfahren zum verlöten eines halbleiterchips mit einem träger
WO2016063676A1 (ja) * 2014-10-23 2016-04-28 株式会社村田製作所 電子部品の試験装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274671A (ja) * 1998-03-25 1999-10-08 Seiko Epson Corp 電気回路、その製造方法および電気回路製造装置
WO2002086924A1 (fr) 2001-04-20 2002-10-31 Matsushita Electric Industrial Co., Ltd. Procede de production de pieces electroniques, et element de production associe
WO2003079430A1 (en) * 2002-03-19 2003-09-25 Seiko Epson Corporation Semiconductor device and its manufacturing method, circuit board and electronic apparatus
JP2004039956A (ja) 2002-07-05 2004-02-05 Sumitomo Bakelite Co Ltd プリント回路板の製造方法
JP2004118003A (ja) 2002-09-27 2004-04-15 Seiko Epson Corp 光導波路およびその製造方法、回路基板、光モジュール、光伝達装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6442033B1 (en) * 1999-09-24 2002-08-27 Virginia Tech Intellectual Properties, Inc. Low-cost 3D flip-chip packaging technology for integrated power electronics modules
JP4239560B2 (ja) * 2002-08-02 2009-03-18 セイコーエプソン株式会社 組成物とこれを用いた有機導電性膜の製造方法
US7018007B2 (en) * 2003-04-16 2006-03-28 Osram Opto Semiconductors Gmbh Ink-jet pocket printing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274671A (ja) * 1998-03-25 1999-10-08 Seiko Epson Corp 電気回路、その製造方法および電気回路製造装置
WO2002086924A1 (fr) 2001-04-20 2002-10-31 Matsushita Electric Industrial Co., Ltd. Procede de production de pieces electroniques, et element de production associe
WO2003079430A1 (en) * 2002-03-19 2003-09-25 Seiko Epson Corporation Semiconductor device and its manufacturing method, circuit board and electronic apparatus
JP2004039956A (ja) 2002-07-05 2004-02-05 Sumitomo Bakelite Co Ltd プリント回路板の製造方法
JP2004118003A (ja) 2002-09-27 2004-04-15 Seiko Epson Corp 光導波路およびその製造方法、回路基板、光モジュール、光伝達装置

Also Published As

Publication number Publication date
JP2005353682A (ja) 2005-12-22
KR20060046039A (ko) 2006-05-17
TW200607418A (en) 2006-02-16
US20050272244A1 (en) 2005-12-08
TWI283557B (en) 2007-07-01
CN1706641A (zh) 2005-12-14

Similar Documents

Publication Publication Date Title
KR100691708B1 (ko) 회로 소자의 제조 방법, 전자 소자의 제조 방법, 회로기판, 전자 기기, 및 전기 광학 장치
KR100425391B1 (ko) 반도체 장치 및 그 제조 방법, 회로기판 및 전자기기
US6586322B1 (en) Method of making a bump on a substrate using multiple photoresist layers
US5746868A (en) Method of manufacturing multilayer circuit substrate
JP4227659B2 (ja) フリップチップ実装方法及びバンプ形成方法
CN101601127B (zh) 导电性凸起及其制造方法以及电子部件安装结构体
US8674514B2 (en) Wiring board, manufacturing method of the wiring board, and semiconductor package
US6696356B2 (en) Method of making a bump on a substrate without ribbon residue
US20100264552A1 (en) Circuit device, method of manufacturing the circuit device, device mounting board and semiconductor module
JP2002270718A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2005109496A (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
US7793411B2 (en) Method for manufacturing electronic substrate
US7216424B2 (en) Method for fabricating electrical connections of circuit board
US20170221829A1 (en) Electronic component integrated substrate
JP2007184381A (ja) フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法
JP2008118075A (ja) 電子部品の実装方法、電子基板、及び電子機器
JP2005005568A (ja) バンプ構造体およびその製造方法、ならびにｉｃチップと配線基板との実装構造
CN114303231A (zh) 防止焊接点之间的桥接
JP2004228375A (ja) バンプの形成方法、デバイス、及び電子機器
US20180286834A1 (en) System on package architecture including structures on die back side
US20070126110A1 (en) Circuit film with bump, film package using the same, and related fabrication methods
US6620722B2 (en) Bumping process
CN112447657A (zh) 半导体装置以及半导体装置的制造方法
US20080171450A1 (en) Wafer Bump Manufacturing Using Conductive Ink
JP2003197812A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100223

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee