TWI283557B - Method of manufacturing circuit device, method of manufacturing electronic device, and circuit board, electronic apparatus, and photoelectric device - Google Patents

Method of manufacturing circuit device, method of manufacturing electronic device, and circuit board, electronic apparatus, and photoelectric device Download PDF

Info

Publication number
TWI283557B
TWI283557B TW094118604A TW94118604A TWI283557B TW I283557 B TWI283557 B TW I283557B TW 094118604 A TW094118604 A TW 094118604A TW 94118604 A TW94118604 A TW 94118604A TW I283557 B TWI283557 B TW I283557B
Authority
TW
Taiwan
Prior art keywords
conductive material
nozzle
layer
manufacturing
metal
Prior art date
Application number
TW094118604A
Other languages
English (en)
Other versions
TW200607418A (en
Inventor
Kenji Wada
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW200607418A publication Critical patent/TW200607418A/zh
Application granted granted Critical
Publication of TWI283557B publication Critical patent/TWI283557B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/22—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of impact or pressure on a printing material or impression-transfer material
    • B41J2/23—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of impact or pressure on a printing material or impression-transfer material using print wires
    • B41J2/235—Print head assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

(1) 1283557 ' 九、發明說明 【發明所屬之技術領域】 本發明係關於電路元件之製造方法、電子元件之製造 方法、電路基板、電子機器及光電裝置。 【先前技術】 作爲以小的實裝面積接續LSI等半導體元件的技術， 0 使用倒裝晶片（flip-chip)接續。接著，爲了實現更安定的 倒裝晶片接續，在半導體元件的金屬墊與焊錫凸塊之間， 設有UBM (凸塊下冶金：Under Bump Metallurgy)層。另 一方面，有藉由噴墨法塗佈金屬的技術係屬已知（例如專 利文獻1 )。 [專利文獻1]日本特開2004-6578號公報 【發明內容】 φ 發明所欲解決之課題 UBM層係以濺鍍法或電鍍法形成。但是無論是濺鍍法 或電鍍法，均包含幾乎於半導體元件的全面堆積金屬材料 的工程，與從UBM層去除不要的地方之金屬材料的工程。 因此在從前的UBM層之形成方法，金屬材料的多餘消耗很 多。 此外，另一方面使用噴墨法形成UB Μ層則尙未出現。 本發明係有鑑於上述課題，目的在於提供可以抑制多 於材料耗費的實裝技術。 _ 4 - (2) 1283557 供解決課題之手段 本發明之電路元件之製造方法，係使用具備··載台， 及具有對面於前述載台之噴嘴的噴頭之吐出裝置的電路元 件之製造方法。此製造方法包含：以半導體元件的金屬墊 朝向前述噴頭側的方式，將前述半導體元件設定於前述載 台上之步驟A，使前述噴頭對前述半導體元件的相對位置 改變的步驟B，在前述噴嘴到達對應於前述金屬墊的位置 φ 的場合，以對前述金屬墊供應導電性材料的方式由前述噴 嘴吐出液狀的前述導電性材料的步驟C，及以在前述金屬 墊上可得UMB層的方式使前述被供應的導電性材料活化或 者乾燥的步驟D。 藉由上述構成可得到的效果之一，係減少形成UBM層 所必要的導電性材料的消耗。因爲可以在金屬墊上選擇性 賦予導電性材料。 在本發明之某一樣態，前述步驟C，包含以在前述金 • 屬墊上供應第1導電性材料的方式由第1噴嘴吐出液狀的前 述第1導電性材料的步驟，前述步驟D，包含以在前述金 屬墊上可得第1金屬層的方式使前述被供應的第1導電性材 料活化或者乾燥的步驟。 藉由上述構成可得到的效果之一，係減少形成UBΜ層 所必要的第1導電性材料的消耗。因爲可以在金屬墊上選 擇性賦予第1導電性材料。 在本發明之其他樣態，前述步驟C，進而包含以在前 述第1金屬層上供應第2導電性材料的方式由第2噴嘴吐出 -5- (3) 1283557 液狀的前述第2導電性材料的步驟，前述步驟D，進而包 含以在前述第1金屬層上可得第2金屬層的方式使前述被供 應的第2導電性材料活化或者乾燥的步驟。 藉由上述構成可得到的效果之一，係可得包含2個金 屬層之UBM層。 在本發明之其他樣態，前述步驟C，進而包含以在前 述第2金屬層上供應第3導電性材料的方式由第3噴嘴吐出 φ 液狀的前述第3導電性材料的步驟，前述步驟D，進而包 含以在前述第2金屬層上可得第3金屬層的方式使前述被供 應的第3導電性材料活化或者乾燥的步驟。 藉由上述構成可得到的效果之一，係可得包含3個金 屬層之UBM層。 較佳者爲前述第1導電性材料包含鈦微粒子，前述第2 導電性材料包含鎳微粒子，前述第3導電性材料包含金微 粒子。 φ 藉由上述構成可得之效果之一，係可得可以實現安定 的焊錫凸塊之UBM層。 在本發明之其他樣態，上述電路元件之製造方法，進 而包含：於前述UBM層上形成焊錫凸塊（bump)的步驟E， 回流（reflow)前述焊錫凸塊的步驟F。 藉由上述構成可得之效果之一，係可得可以實現安定 的倒裝晶片接續之焊錫凸塊。 在本發明之某一樣態，電路基板係以上述電路兀件之 製造方法所製造。在本發明之其他樣態’電子機器係利用 -6- (4) 1283557 上述之電路元件之製造方法所製造。此外在本發明之其他 樣態，光電裝置係利用上述之電路元件之製造方法所製造 〇 本發明之電子元件之製造方法，係使用具備··載台， 及具有對面於前述載台之噴嘴的噴頭之吐出裝置的電子元 件之製造方法。此製造方法包含：以基板的導電端子朝向 前述噴頭側的方式，將前述基板設定於前述載台上之步驟 φ A，使前述噴頭對前述基板的相對位置改變的步驟B，在 前述噴嘴到達對應於前述導電端子的位置的場合，以對前 述導電端子供應導電性材料的方式由前述噴嘴吐出液狀的 前述導電性材料的步驟C，及以在前述導電端子上可得 UBM層的方式使前述被供應的導電性材料活化或者乾燥的 步驟D。 藉由上述構成可得之效果之一，係形成UB Μ層所必要 的導電性材料的消耗很少。這是因爲可以在導電端子上選 φ 擇性的賦予導電性材料。 【實施方式】 供實施發明之最佳型態 圖1(a)之半導體晶片1〇，係藉由倒裝晶片技術實裝於 配線基板或其他半導體晶片的半導體元件。具體而言，於 半導體晶片10，被形成未圖示的積體電路。進而，半導體 晶片1 〇，具有被導電接續於積體電路的複數金屬墊1 2。這 些積體電路與複數金屬墊12係對半導體晶片1〇的基底基板 (5) 1283557 5 (圖5 )設於相同側。 又，圖1(a)之半導體晶片10的形狀幾乎爲方形。接著 半導體晶片1 0，具有沿著半導體晶片1 〇的外周排列的1 2個 金屬墊12。此外，半導體晶片10的表面以絕緣層13覆蓋。 其中，絕緣層13以僅露出金屬墊12的表面的方式被圖案化 〇 各複數金屬墊12之上，藉由後述之製造裝置設有UBM ·(凸塊下冶金：Under Bump Metallurgy)層。接著進而在 被設置的UBM層上，藉由電鍍法、焊錫球裝載法（ball-mount)、浸漬法（dipping)、印刷法等設置焊錫凸塊。在本 說明書，亦將設有焊錫凸塊的半導體晶片1 0稱爲「電路元 件」。 被設有焊錫凸塊的半導體晶片1 〇，被實裝於配線基板 。具體而言，已分別被設置的焊錫凸塊與被設於後述的配 線基板之對應的陸（land)相接的方式，使半導體晶片1〇對 • 配線基板定位。接著，藉由熔融焊錫凸塊使半導體晶片1 0 物理地且導電地連接於配線基板。總之，半導體晶片1 〇被 實裝於配線基板。在本說明書，亦將被實裝半導體晶片1 〇 的配線基板稱爲「電路基板」。 構成金屬墊12的金屬主要爲鋁。一般而言，對這樣的 金屬墊1 2焊錫的塗佈性（或者濕潤性）並不好。亦即，於 金屬墊1 2焊錫在物理上不易連接。由此理由，以將與焊錫 之親和性很好的導電層設於金屬墊1 2上較佳。在本實施型 態，這樣的導電層係UBM層。 (6) 1283557 在本實施型態，亦將金屬墊1 2的表面標示爲「被吐出 部」’亦有標不爲「標的」的場合。所謂「被吐出部」或 「標的」，意味著由後述之吐出裝置所吐出的液狀材料附 著而塗佈擴開的部分。又，亦有以使附著於金屬墊1 2上之 液狀的導電性材料呈現所要的接觸角的方式，在金屬墊1 2 的表面形成薄膜的場合。在本實施型態，也將被形成於金 屬墊12的表面之這樣的薄膜包含在內標記爲「金屬墊」。 φ 在本實施型態，半導體晶片10，係以圖1(b)所示的半 導體晶圓1 4的型態被製造。在本實施型態，直到將焊錫凸 塊設於UBM層上爲止的工程，係對半導體晶圓14之複數半 導體晶片〗〇進行的。當然，對於藉由切割而由半導體晶圓 14分割的行態之半導體晶片10進行設置UBM層的工程亦可 〇 以下，說明分別對半導體晶片1 〇之複數金屬墊1 2設 UB Μ層的製造裝置。又，以下所說明的製造裝置，係製造 φ 電路基板的製造裝置的一部份。 (Α·製造裝置） 圖2之製造裝置1，具有3個吐出裝置ΙΑ、IB、1C與三 個烤箱（乾燥裝置）2Α、2Β、2C與搬送裝置3。 吐出裝置1Α，係在半導體晶片1〇的金屬墊12上’塗 佈或者賦予第1導電性材料的裝置。在此’第1導電性材料 ，包含鈦之奈米粒子，與供覆蓋鈦的奈米粒子的表面之用 的分散劑與有機溶媒。烤箱2Α係加熱被塗佈的第〗導電性 (7) 1283557 材料的裝置。藉由根據烤箱2A的加熱，燒結第1導電性材 料所含之鈦而得第1金屬層。 吐出裝置1B，係在第1金屬層上，塗佈或者賦予第2導 • 電性材料的裝置。在此，第2導電性材料，包含鎳之奈米 . 粒子’與供覆蓋鎳的奈米粒子的表面之用的分散劑與有機 • 溶媒。烤箱2B係加熱被塗佈的第2導電性材料的裝置。藉 - 由根據烤箱2B的加熱，燒結第2導電性材料所含之鎳而得 籲 第2金屬層。 吐出裝置1C，係在第2金屬層上，塗佈或者賦予第3導 電性材料的裝置。在此，第3導電性材料，包含金之奈米 粒子’與供覆蓋金的奈米粒子的表面之用的分散劑與有機 溶媒。烤箱2 C係加熱被塗佈的第3導電性材料的裝置。藉 由根據烤箱2C的加熱，燒結第3導電性材料所含之金而得 第3金屬層。 搬送裝置3具備··自走裝置、具備支撐半導體晶圓14 #的2根叉子之舉起機構。接著，搬送裝置3，依序供給半導 • 體晶片10 (半導體晶圓14)至吐出裝置ία、烤箱2A、吐 出裝置1B、烤箱2B、吐出裝置ic、烤箱2c。 • 以下，針對吐出裝置1 A、1 B、1 C，進而詳細說明構 、 成與機能。其中，吐出裝置1 B、1 C之分別的構成/機能， 與吐出裝置1A之構成/機能基本上相同。因此爲避免重複 ，以吐出裝置1A爲代表加以說明。又，在本說明書，吐 出裝置IB、1C之構成要素之中，與吐出裝置ία之構成要 素相同者，被賦予與吐出裝置A的構成要素相同的參考符 -10- (8) 1283557 號。 (B ·吐出裝置） 圖3所示之吐出裝置1A，係噴墨裝置。具體而言，吐 出裝置1A具備：保持液狀之第1導電性材料21 A之槽101 A 、管1 10A、透過管1 10A由槽101 A供給液狀的第1導電性材 料21 A之吐出掃描部102。此處，吐出掃描部102，具備： _ 地面台（ground stage) GS、吐出頭部 103、台（stage)106 、第1位置控制裝置1 04、第2位置控制裝置1 0 8、控制部 1 12、與支撐部l〇4a。 吐出頭部103，保持著對台106側吐出液狀的第1導電 性材料2 1 A之噴頭1 1 4 (圖4 )。此噴頭1 1 4，因應於來自 控制部1 12的訊號，吐出液狀的第1導電性材料21 A的液滴 。又，吐出頭部103之噴頭114，藉由管110A與槽101A連 接，因此，由槽1 0 1 A對噴頭1 1 4供給液狀的第1導電性材 籲料2 1 A。 此處，液狀的第導電性材料2 1 A係「液狀材料」的一 種。「液狀材料」係指具有可以從噴頭1 1 4的噴嘴（後述 )以液滴吐出的黏度的材料。在此場合，不管材料是水性 或油性。只要具備可從噴嘴吐出的流動性（黏度）即爲已 足’即使混入固體物質只要全體是流動體即可。在本實施 型態，液狀之第1導電性材料2 1 A，包含平均粒徑爲1 〇nm 程度的鈦粒子、分散劑、有機溶媒。在液狀的第1導電性 材料2 1 A中，鈦粒子以分散劑包覆。被分散劑所包覆的鈦 -11 - (9) 1283557 粒子安定地分散於有機溶媒中。此處，分散劑係可配位於 鈦原子的化合物。 作爲這樣的分散劑，已知有胺、醇、硫醇（t h i ο 1)。更 具體而言，作爲分散劑，使用：2-甲基氨基醇，二乙醇胺 、二乙基甲基胺、2 -二甲基氨基乙醇、甲基二乙基胺等胺 類化合物，烷基胺類、乙烯基二胺、烷基醇類、乙烯基乙 二醇、丙烯基乙二醇、烷基硫醇類、二硫代乙烷等。 φ 又，平均粒徑從lnm程度到數百nm爲止的粒子也被標 記爲「奈米粒子」。根據此標記，液狀的第1導電性材料 21A，包含鈦之奈米粒子。 台106提供載置半導體晶圓14之用的平面。進而，台 106也具有使用吸附力固定半導體晶圓14的位置的功能。 第1位置控制裝置104藉由支撐部104a而被固定於由地 面台（ground stage ) GS起特定高度的位置。此第1位置控 制裝置1 04，具有因應於來自控制部1 1 2的訊號，使吐出頭 # 部103沿著X軸方向，及與X軸方向直交的Z軸方向移動的 機能。進而，第1位置控制裝置104，也具有在平行於Z軸 的軸的周圍使吐出頭部1 〇3回轉的功能。此處，在本實施 型態，Z軸方向係平行於鉛直方向（亦即重力加速度方向 )的方向。 第2位置控制裝置108，因應於來自控制部1 12的訊號 ，使台106在地面台GS上移動於Y軸方向。此處’ Y軸方向 係指直交於X軸方向及Z軸方向雙方之方向。 具有如上述的功能的第〗位置控制裝置I 之構成與第 -12- (10) 1283557 2位置控制裝置1 08的構成，可以使用利用線性馬達以及伺 服馬達之習知的XY機械手臂來實現，所以在此省略這些 之詳細構成的說明。 藉由第1位置控制裝置104，吐出頭部103移動於X軸 方向。接著，藉由第2位置控制裝置108，半導體晶圓14與 台1 06共同移動於Y軸方向。這些動作的結果，改變半導 體晶片1 〇 (半導體晶圓1 4 )對頭1 1 4之相對位置。更具體 φ 而言，藉由這些動作，吐出頭部103、頭114或者噴嘴118 (圖4)對半導體晶片10在Z軸方向保持特定的距離同時在 X軸方向及Y軸方向上相對移動，亦即相對掃描。「相對 移動」或「相對掃描」意味著使液狀的第1導電性材料 2 1 A吐出之側，與來自該處的吐出物附著之側（被吐出部 )之至少一方對另一方相對移動。 控制部1 1 2，被構成爲由外部資訊處理裝置接受表示 應將液狀的第1導電性材料2 1 A之液滴吐出的相對位置之 # 吐出資料（例如位元圖資料）。控制部1 1 2將接受到的吐 出資料容納於內部之記憶裝置，同時因應於被收容的吐出 資料，控制第1位置控制裝置104、第2位置控制裝置108與 頭 1 1 4。 (C·頭） 如圖4(a)及（b)所示，吐出裝置1 A之頭1 14，係噴墨頭 。具體而言，頭1 14具備振動板126與噴嘴片128。振動板 126與噴嘴片128之間有液體團129位於其間，於此液體團 -13- (11) 1283557 1 2 9總是被充塡著由未圖示的外部槽透過孔1 3 1供給的液狀 之第1導電性材料2 1 A。 此外，振動板126與噴嘴片128之間，有複數之間隔壁 122位於其間。接著，藉由振動板126、噴嘴片128、一對 之間隔壁122所包圍的部分係空腔120。空腔120係對應於 噴嘴118而設置的，所以空腔120的數目與噴嘴118的數目 相同。於空腔120，透過位於一對間隔壁122間的供給口 φ 130，由液體團129供給液狀的第1導電性材料21A。又， 在本實施型態，噴嘴1 18的直徑約爲27μπι。 此處，吐出裝置1Α之頭114的噴嘴118，對應於本發 明之「第1噴嘴」。同樣的吐出裝置1 Β之頭1 1 4的噴嘴1 1 8 ，對應於本發明之「第2噴嘴」，吐出裝置1C之頭114的噴 嘴1 1 8，對應於本發明之「第3噴嘴」。 又，如後述般，「第1噴嘴」、「第2噴嘴」、以及「 第3噴嘴」亦可爲1個吐出裝置之3個不同的噴嘴118。或者 # ，「第1噴嘴」、「第2噴嘴」、以及「第3噴嘴」亦可爲1 個吐出裝置之1個相同的噴嘴118。 接著，於振動板126上，對應於分別的空腔120，分別 有振動子124。各振動子124，包含壓電元件124C、與夾住 壓電元件124C的一對電極124Α、124Β。控制部1 12藉由對 此一對電極124Α、124Β之間提供驅動電壓，使液狀的第1 導電性材料2 1 Α由對應的噴嘴1 1 8吐出。此處，由噴嘴1 1 8 吐出的第1導電性材料21 A的體積，可以在Op 1至42pl ( pi co-1 iter)以下之間改變。又，以由噴嘴Π8往Z軸方向 -14- (12) 1283557 吐出液狀的第1導電性材料2 1 A的方式調整噴嘴1 1 8的形狀 〇 在本說明書，亦會將包含1個噴嘴1 1 8、對應於噴嘴 118的空腔120、與對應於空腔120的振動子124等之部分標 示爲「吐出部127」。根據此標示，1個頭114，具有與噴 嘴1 1 8的數目相同的吐出部1 2 7。吐出部1 2 7亦可替代壓電 元件而使用電熱變換元件。總之，吐出部1 2 7，亦可具有 φ 利用根據電熱變換元件之材料的熱膨脹而使材料吐出的構 成。 (D.製造方法） 以下，說明電路元件之製造方法。此製造方法，包含 分別對半導體晶片1〇的複數金屬墊12設UBM的工程，及在 U B Μ層上設焊錫凸塊的工程，及將半導體晶片1 〇實裝於配 線基板的工程。 (D1·金屬墊之形成工程） 首先，使用習知的材料塗佈技術與習知的圖案化技術 ，分別對半導體晶圓1 4之複數的半導體晶片1 〇，設置圖 5 (a)所示之複數金屬墊12。在本實施型態，複數分別之金 屬墊1 2，係由約0 · 5 μηι厚的鋁所構成。此外，複數之分別 的金屬墊12，被導電接續於半導體晶片10之積體電路。又 ，於圖5 ( a )，於半導體晶片1 0之最下層的基底基板5上 被形成複數金屬墊12。 -15- (13) 1283557 #次’以覆蓋金屬墊1 2、半導體晶片1 0的表面的方式 塗佈絕緣材料。接著，以僅露出金屬墊1 2的方式圖案化絕 緣材料而得絕緣層13(圖5(a))。在本實施型態，所得到的 絕緣膜1 3 ’係約〗μηι厚的二氧化矽膜。當然，作爲絕緣層 13亦可使用SiN膜、si3N4膜、聚醯亞胺樹脂膜等。 (D2.UBM層之形成工程） • 絕緣層13被圖案化後，進行於金屬墊12設置UBM層的 工程。此工程，包含塗佈工程與加熱工程。在本實施型態 ’塗佈工程與加熱工程係反覆進行的。 具體而言，首先以使半導體晶片10的金屬墊12朝向頭 1 14側的方式由搬送裝置3將半導體晶片10 (半導體晶圓14 )設定於吐出裝置1A之台106上。如此一來，吐出裝置1A 改變噴嘴1 1 8對半導體晶片1 0之相對位置。接著，如圖 5(b)所示，噴嘴118到達對應於金屬墊12的相對位置時， Φ 吐出裝置1A由噴嘴118吐出液狀的第1導電性材料21A。如 此進行，吐出裝置1 A僅在金屬墊12上塗佈，亦即賦予第1 導電性材料2 1 A。 在對所有的金屬墊1 2塗佈第1導電性材料2 1 A後，活 化第1導電性材料2 1 A。爲此目的，搬送裝置3將晶片1 〇搬 送至烤箱2 A的內部。接著’烤箱2 A加熱晶片1 0經過特定 的時間後，第1導電性材料2 1 A之鈦之奈米粒子融接或者 燒結。鈦之奈米粒子融接或燒結後’如圖5 (c)所示’得到 覆蓋金屬墊1 2的第1金屬層2 1 °在本實施型態所得到的第1 -16- (14) 1283557 金屬層21 (Ti層）的厚度約有0.1 μπι。 在得到第1金屬層2 1後，以第1金屬層2 1朝向頭1 1 4側 的方式，搬送裝置3將半導體晶片10設定於吐出裝置1Β之 台1 0 6上。如此一來，吐出裝置1 Β改變噴嘴1 1 8對半導體晶 片10的相對位置。接著，如圖6(a)所示，噴嘴1 18到達對 應於金屬墊1 2的相對位置的場合，吐出裝置1 Β由噴嘴1 1 8 吐出液狀之第2導電性材料22 Α。如此進行，吐出裝置1 Β φ 僅對第1金屬層21上塗佈亦即賦予第2導電性材料22A。 對第1金屬層21全部塗佈第2導電性材料22A之後，活 化第2導電性材料22A。爲此目的，搬送裝置3將晶片10搬 送至烤箱2B的內部。接著，烤箱2B加熱晶片10經過特定 的時間後，第2導電性材料22A之鎳之奈米粒子融接或者 燒結。鎳之奈米粒子融接或燒結後，如圖6(c)所示，得到 覆蓋第1金屬層21的第2金屬層22。在本實施型態所得到的 第2金屬層22 ( Ni層）的厚度約有6μιη。 • 在得到第2金屬層22後，以第2金屬層22朝向頭1 14側 的方式，搬送裝置3將半導體晶片10設定於吐出裝置1C之 台106上。如此一來，吐出裝置1C改變噴嘴1 18對半導體晶 片10的相對位置。接著，如圖6(c)所示，噴嘴118到達對 應於金屬墊1 2的相對位置的場合，吐出裝置1 C由噴嘴1 1 8 吐出液狀之第3導電性材料23 Α。如此進行，吐出裝置1 C 僅對第2金屬層22上塗佈亦即賦予第3導電性材料23 A。 對第2金屬層22全部塗佈第3導電性材料23A之後，活 化第3導電性材料23A。爲此目的，搬送裝置3將晶片10搬 -17- (15) 1283557 送至烤箱2C的內部。接著，烤箱2C加熱晶片10經過特定 的時間後，第3導電性材料23 A之金之奈米粒子融接或者 燒結。金之奈米粒子融接或燒結後，如圖7(a)所示，得到 覆蓋第2金屬層22的第3金屬層23。在本實施型態所得到的 第3金屬層23 (Au層）的厚度約有10 μηι。 藉由反覆進行如上述之塗佈工程與加工程，如圖7(b) 所示，分別於複數之金屬墊12上形成UBM層25。此處， φ UBM層25，係由第1金屬層21(鈦層）、第2金屬層22(鎳 層）、第3金屬層23(金層）所構成。 如此般根據本實施型態，吐出裝置1 A、1 Β、1 C僅在 目的部分分別選擇性地塗佈導電性材料21 A、22A、23A。 因此可以抑制製造UBM層25時之導電性材料的多餘浪費。 接著，因第1金屬層2 1係由鈦所構成，在使後述之焊 錫層回流（reflow)時，第1金屬層21作爲擴散障壁層而發揮 功能。進而，因第1金屬層2 1由鈦所構成，所以對鋁所構 Φ 成的金屬墊1 2之密接性很好。作爲與鋁之密接性很好的金 屬，除了鈦以外，還有鉻、鈦/鎢、鎳等，因此第1金屬層 2 1亦可由鉻、鈦/鎢、或者鎳所構成。此處，爲了得到由 鉻、鈦/鎢、或者鎳所構成之第1金屬層2 1，替代鈦之微粒 子，而吐出含有對應的金屬微粒子的液狀之導電性材料即 可。又，第1金屬層21的厚度，只要在Ο.ΟΙμηι至Ιμπι的範 圍內即可。 第2金屬層22由鎳所構成的緣故，對後述之焊錫凸塊 之焊錫附著性很好。焊錫附著性很好的金屬除了鎳以外還 -18- (16) 1283557 有銅。因此’第2金屬層22亦可由銅所構成。此處，爲了 得到由銅所構成之第2金屬層2 2，替代鎳之微粒子，而吐 出含有銅的微粒子的液狀之導電性材料即可。又，第2金 屬層22的厚度，只要在“⑺至ι〇μη^9範圍內即可。 第3金屬層（Αιι層）23具有防止下底之第1金屬層21 、第2金屬層22、第3金屬層23氧化的功能。此外，由金所 構成之第3金屬層2 3，具有提高焊錫的塗佈性之功能。接 φ 著，第3金屬層23由金所構成，所以替代焊錫賦予，也可 以對應於適用Au-Sn接合、或金屬線接合技術等之Au-Au 接合、或利用向異性導電膜（ACF )之接合、或利用向異 性導電糊（ACP )之接合、或利用非導電性膜（NCF )之 接合或者非導電性糊（NCP)之接合等的接續。 進而，如果第3金屬層23由金所構成的話，因第3金屬 層約可厚至20 μιη爲止，所以UBM層的高度之設計可以有 更高的自由度。結果，將設有UBM層之電路元件實裝於配 φ 線基板時之自由度增加。又，本實施型態之第3金屬層23 在焊錫層被回流（reflow)而被形成焊錫凸塊時會消滅。第3 金屬層23消滅的理由’係第3金屬層23之金原子在回流時 會擴散所致。 又，在本實施型態，亦將如第1金屬層21、第2金屬層 22、第3金屬層23這樣被層積的複數層一起標記爲「金屬 堆疊層」。 (D3.焊錫凸塊之形成工程） -19- (17) (17)1283557 在金屬墊12上設置UBM層25後，進行在UBM層25上設 置焊錫凸塊的工程。 首先，以可得到覆蓋絕緣層1 3、UBM層2 5的光阻劑層 26 (圖8(a))的方式使用旋轉塗佈法塗佈負型光阻劑。具 體而言，半導體晶片10的UBM層25側之全面以光阻劑層26 覆蓋的方式塗佈光阻劑。在本實施型態所得到的光阻劑層 26的厚度係由ΙΟμηι至30μιη程度。 其次，以露出UBM層25的方式圖案化光阻劑層26。具 體而言，如圖8 ( b )所示，透過對應於UBM層25的部分被 設置遮光部SH的光罩MK，對光阻劑層26照射紫外線。接 著，使用特定的溶液顯影，得到具有露出UBΜ層25的開口 部的光阻劑層26Α。 接著，使用印刷法，在UBM層25上塗佈Su/Ag/Cu系之 焊錫。結果，如圖8(c)所示，在UBM層25上形成焊錫層 27A。其後，如圖8(d)所示，剝離光阻劑層26 A。 進而於其後，如圖9(a)所示，回流焊錫層27A，使在 UB Μ層25上形成焊錫凸塊27。又，如上所述，亦將被設置 焊錫凸塊27的半導體晶片10標示爲「電路元件」。 此處，將焊錫層2 7 Α回流時，金原子擴散至焊錫凸塊 2 7側或者下底金屬層側，所以第3金屬層2 3實質消滅。此 外，第2金屬層（鎳層）22與焊錫層27A所包含的Su，Cu反 應的緣故，成爲中間金屬層2 2，。以下將使焊錫層2 7 A回流 後之UBM層25標示爲「UBM層25,」。如圖9(a)所示’本 實施型態之UBM層25，，包含第I金屬層21與中間金屬層 -20- (18) 1283557 22, ° (D4.半導體晶片之實裝工程） 於UBM層25’上設置焊錫凸塊27後，進行將半導體晶 片1 〇實裝於配線基板的工程。 首先，將半導體晶圓1 4由內面削除直到半導體晶圓1 4 成爲特定的厚度。接著，藉由切割半導體晶圓14，由半導 φ 體晶圓1 4分離出複數之半導體晶片1 〇。接著，將分別的半 導體晶片1 〇，實裝於分別的配線基板28上。具體而言，如 圖9(b)所示，以焊錫凸塊27分別與配線基板28上之陸 (land)29相對面的方式，使半導體晶片10對配線基板28定 位。此處，配線基板28上之陸29，係銅配線之一部分。 接著，使焊錫凸塊27再次被熔融時，半導體晶片10的 金屬墊12與配線基板28之陸29，透過UBM層25’、與焊錫 凸塊27，被物理地且導電地連接。結果，半導體晶片10被 • 實裝於配線基板28。接著應需要，以環氧樹脂等密封樹脂 密封半導體晶片1 〇與配線基板28之間的間隙。又，在本說 明書，亦將半導體晶片10被實裝的配線基板28稱爲「電路 基板」。 半導體晶片10之一例，係如圖10及圖1 1所示之顯示控 制器3 3。此處，顯示控制器3 3，係驅動液晶面板3 2的半導 體元件。顯示控制器33係藉由本實施型態之製造方法所製 造。 具體而言，在顯示控制器33之金屬墊上，藉由本實施 -21 - (19) 1283557 型態之製造方法設置U B Μ層。接著，於U B Μ層設置焊錫凸 塊後’使顯示控制器33實裝於可撓配線基板3 1。具體而言 ’以使焊錫凸塊與可撓配線基板3 1上之對應的陸3 5 Α相接 的方式’使顯示控制器3 3定位於可撓配線基板3 1之後，使 焊錫凸塊熔融。 進而’將顯示控制器3 3被實裝之可撓配線基板3 1，實 裝於液晶面板3 2。具體而言，使液晶面板3 2上之電極（不 φ 圖示）與可撓配線基板3 1上之配線3 5透過向異性導電黏著 劑接續。如此一來，可得液晶顯示裝置3 4。如此般，本實 施型態之製造方法，可以適用於液晶顯示裝置34的製造。 進而’本實施型態之製造方法，不僅適用於液晶顯示 裝置34的製造，也可以適用於種種光電裝置的製造。此處 所謂「光電裝置」並不限定於利用複折射性的變化或旋光 性的變化、或光散射性的變化等光學特性的變化（所謂的 光電效果）之裝置，而是意味著所有因應於訊號電壓的施 φ 加而射出、透過或者反射光的所有裝置。 具體而言’光電裝置係包括液晶顯示裝置、電激發光 顯示裝置、電漿顯示裝置、使用表面傳導型電子放出元件 之顯不窃（SED : Surface-Conduction Electron-Emitter Display )、電場放出顯不器（FED: Field Emission Display )等之用語。 進而，本實施型態之製造方法，可以適用於種種電子 機器之製造方法。例如，在圖1 2所示之行動電話機4 〇的製 造方法，或圖1 3所示之個人電腦5 0之製造方法，也可以適 -22- (20) 1283557 用本實施型態之製造方法。 .(變形例1 ) 根據上述實施型態，焊錫層27A被回流前之UBM層25 ，係由3層金屬層所構成。然而，如果下底的金屬墊12與 焊錫凸塊27相互可以物理且導電地連接的話，UBM層25亦 可由1層金屬層所構成，亦可由4層以上之金屬層構成。具 φ 體而言，UBM層25僅由鎳層形成也可以提高焊錫附著性， 所以對具有那樣的UBM層25之電路元件可以適用根據焊錫 附著之實裝技術。 此外，包含本實施型態所說明過的金屬以外之其他的 金屬導電材料，亦可使用於供形成UBM層之用。進而，液 狀之導電性材料，替代金屬微粒子，亦可含有有機金屬化 合物。此處所爲的有機金屬化合物，係指可以藉由加熱導 致之分解而西出金屬的化合物。 (變形例2 ) 根據上述實施型態，3個不同的吐出裝置1 A、1 B、1 C ，分別吐出不同的導電性材料。替代這樣的構成，使1個 吐出裝置（例如吐出裝置1 A )吐出上述之第1導電性材料 21 A、第2導電性材料22A、以及第3導電性材料23A亦可。 在此場合，這些導電性材料21A、22A、23A亦可由吐出裝 置1 A之分別的噴嘴1 1 8吐出亦可，亦可由吐出裝置1 A之1 個噴嘴1 1 8來吐出。由1個噴嘴1 1 8吐出這些四種導電性材 -23· (21) 1283557 料21 A、22A、23A的場合，切換導電性材料時，只要追加 將槽101 A至噴嘴1 18爲止的路徑予以洗淨的工程即可。 此處，再由1個噴嘴吐出這3種導電性材料21 a、22a 、23A的場合，本發明之「第1噴嘴」、「第2噴嘴」、「 第3噴嘴」係對應於1個相同的噴嘴11 8。 (變形例3 ) φ 根據上述實施型態之UBM層25的構成，第1金屬層係 鈦（Ti )層，第2金屬層係鎳（Ni)層、第3金屬層係金（Au) 層。替代這樣的構成而使UBM層由下述之3個金屬層來構 成亦可。例如，UB Μ層亦可爲第1金屬層爲鈦層、第2金屬 層爲鈦與銅之混合層，第3金屬層爲銅層。此外，於UBM 層第1金屬層爲鉻、第2金屬層爲銅、第3金屬層爲金層亦 可 〇 即使是如上述構成的UB Μ層，只要準備包含準備的對 # 應之金屬微粒子之分別的液狀導電性材料，即可以在上述 實施型態所說明之製造方法來製造。 (變形例5 ) 根據上述實施型態，藉由根據烤箱之加熱最終活化第 1導電性材料2 1 A、第2導電性材料2 2 A、第3導電性材料 23A。其中，替代加熱而藉由照射紫外線/可見光域的波長 的光、微波等電磁波，而活化這些導電性材料亦可。此外 ’替代這樣的活化，僅使導電性材料乾燥亦可。這是因爲 -24- (22) 1283557 僅靜置被賦予的導電性材料也可以產生導電層。其中，比 起僅使導電性材料乾燥的場合，進行某種活化的場合產生 導電性的時間較短。因此，使導電性材料活化更佳。 (變形例6 ) 根據上述實行型態，在半導體元件之金屬墊設置UBM 層。然而，上述實施型態之UB Μ層之形成方法，不僅適用 φ 在半導體元件的金屬墊，亦可適用於在設於半導體封裝的 基板上之導線端子上設置UB Μ層的場合。此處，這樣的半 導體封裝對應於本發明之「電子元件」，導線端子對應於 本發明之「導電端子」。此外，半導體封裝之一例係球柵 格陣列（BGA)封裝。進而此外，半導體封裝之基板之一例 ，係上述之配線基板或電路基板。於這樣的半導體封裝的 製造只要使用上述實施型態的UBM層之形成方法，作爲構 成設於基板的導線端子的材質，可以使用銅以外的金屬。 【圖式簡單說明】 圖1(a)係顯示半導體晶片之平面圖，（b)係半導體晶圓 之模式圖。 圖2係本實施型態之製造裝置之模式圖。 圖3係吐出裝置之模式圖。 圖4(a)及（b)係吐出裝置之噴頭之圖。 圖5(a)至（c)係顯示設UBM層之方法。 圖6(a)至（c)係顯示設UBM層之方法。 -25- (23) 1283557 圖7(a)及（b)係顯示設UBM層之方法。 匱1 8(a)至（d)係顯示形成焊錫凸塊之方法。 匱· 9(a)及（b)係顯示將半導體晶片實裝於配線基板之方 法。 圖1 〇係藉由本實施型態之製造方法所製造之液晶顯示 裝置之模式圖。 圖11係藉由本實施型態之製造方法所製造之液晶顯示 Φ 裝置之模式圖。 圖1 2係藉由本實施型態之製造方法所製造之行動電話 之模式圖。 圖13係藉由本實施型態之製造方法所製造之個人電腦 之模式圖。 【主要元件符號說明】 1 :製造裝置 _ 1 A，1B，1C :吐出裝置 2A，2B，2C :烤箱 3 :搬送裝置 5 :基底基板 1 〇 :半導體晶片 12 :金屬墊 13 :絕緣層 1 4 :半導體晶圓 2 1 :第1金屬層 -26- (24) (24)1283557 2 1 A :第1導電性材料 22 :第2金屬層 2 2 A :第2導電性材料 23 :第3金屬層 2 3 A :第3導電性材料 25 : UBM層 26 :光阻劑層 26A :光阻劑層 2 7 :焊錫凸塊 27A :焊錫層 2 8 :配線基板 29 :陸（land) 3 1 :可撓電路板 3 2 :液晶面板 3 3 :顯示控制器 34 :液晶顯示裝置 40 :行動電話機 5 0 :個人電腦 106:台（stage) 1 1 4 :噴頭 1 1 8 :噴嘴 S Η :遮光部 ΜΚ :光罩 -27-

Claims (1)

  1. Ϊ283557 (1) 十、申請專利範圍 1· 一種電路元件之製造方法，係使用具備：載台，及 具有對面於前述載台之噴嘴的噴頭之吐出裝置的電路元件 之製造方法’其特徵爲包含： 以半導體元件的金屬墊朝向前述噴頭側的方式，將前 述半導體兀件設定於前述載台上之步驟A， 使前述噴頭對前述半導體元件的相對位置改變的步驟 B > 在前述噴嘴到達對應於前述金屬墊的位置的場合，以 對前述金屬墊供應導電性材料的方式由前述噴嘴吐出液狀 的前述導電性材料的步驟C，及 以在前述金屬墊上可得UBM層的方式使前述被供應的 導電性材料活化或者乾燥的步驟D。 2 ·如申請專利範圍第1項之電路元件之製造方法，其 中 前述步驟C，包含以在前述金屬墊上供應第1導電性材 料的方式由第1噴嘴吐出液狀的前述第1導電性材料的步驟 前述步驟D，包含以在前述金屬墊上可得第1金屬層 的方式使前述被供應的第1導電性材料活化或者乾燥的步 驟。 3 .如申請專利範圍第2項之電路元件之製造方法，其 中 前述步驟C，進而包含以在前述第1金屬層上供應第2 -28- (2) (2)1283557 導電性材料的方式由第2噴嘴吐出液狀的前述第2導電性# 料的步驟， 前述步驟D，進而包含以在前述第1金屬層上可得第2 金屬層的方式使前述被供應的第2導電性材料活化或# ^ 燥的步驟。 4 ·如申請專利範圍第3項之電路元件之製造方法，_ 中 前述步驟C，進而包含以在前述第2金屬層上供應第3 導電性材料的方式由第3噴嘴吐出液狀的前述第3導電性材 料的步驟， 前述步驟D，進而包含以在前述第2金屬層上可得第3 金屬層的方式使前述被供應的第3導電性材料活化或者乾 燥的步驟。 5·如申請專利範圔第4項之電路元件之製造方法，其 中 前述第1導電性材料包含鈦微粒子， 前述第2導電性材料包含鎳微粒子， 前述第3導電性材料包含金微粒子。 6 ·如申請專利範圍第1、2、3、4或5項之電路元件之 製造方法，其中進而包含： 於前述UB Μ層上形成焊錫凸塊（bump)的步驟E， 回流（reflow)前述焊錫凸塊的步驟F。 7· 一種電路基板，其特徵係利用申請專利範圍第！、2 ' 3、4、5或6項之電路元件之製造方法所製造之電路基板 -29- (3) 1283557 8 · —種電子機器，其特徵係利用申請專利範圍第1、2 、3、4、5或6項之電路元件之製造方法所製造之電子機器 〇 9 · 一種光電裝置，其特徵係利用申請專利範圍第1、2 、3、4、5或6項之電路元件之製造方法所製造之光電裝置 〇 φ 10·—種電子元件之製造方法，係使用具備：載台， 及具有對面於前述載台之噴嘴的噴頭之吐出裝置的電子元 件之製造方法，其特徵爲包含： 以基板的導電端子朝向前述噴頭側的方式，將前述基 板設定於前述載台上之步驟A， 使前述噴頭對前述基板的相對位置改變的步驟B， 在前述噴嘴到達對應於前述導電端子的位置的場合， 以對前述導電端子供應導電性材料的方式由前述噴嘴吐出 φ 液狀的前述導電性材料的步驟C，及 以在前述導電端子上可得UBM層的方式使前述被供 應的導電性材料活化或者乾燥的步驟D ° -30-
TW094118604A 2004-06-08 2005-06-06 Method of manufacturing circuit device, method of manufacturing electronic device, and circuit board, electronic apparatus, and photoelectric device TWI283557B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004170101A JP2005353682A (ja) 2004-06-08 2004-06-08 回路素子の製造方法、電子素子の製造方法、回路基板、電子機器、および電気光学装置

Publications (2)

Publication Number Publication Date
TW200607418A TW200607418A (en) 2006-02-16
TWI283557B true TWI283557B (en) 2007-07-01

Family

ID=35449540

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094118604A TWI283557B (en) 2004-06-08 2005-06-06 Method of manufacturing circuit device, method of manufacturing electronic device, and circuit board, electronic apparatus, and photoelectric device

Country Status (5)

Country Link
US (1) US20050272244A1 (zh)
JP (1) JP2005353682A (zh)
KR (1) KR100691708B1 (zh)
CN (1) CN1706641A (zh)
TW (1) TWI283557B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9953259B2 (en) 2004-10-08 2018-04-24 Thin Film Electronics, Asa RF and/or RF identification tag/device having an integrated interposer, and methods for making and using the same
US20070148951A1 (en) * 2005-12-27 2007-06-28 Mengzhi Pang System and method for flip chip substrate pad
CN100559173C (zh) * 2005-12-27 2009-11-11 中芯国际集成电路制造(上海)有限公司 集成电路制造中用于俄歇电子能谱的样品的处理方法
JP2007250849A (ja) * 2006-03-16 2007-09-27 Casio Comput Co Ltd 半導体装置の製造方法
JP5305148B2 (ja) * 2006-04-24 2013-10-02 株式会社村田製作所 電子部品、それを用いた電子部品装置およびその製造方法
DE102006024286B4 (de) * 2006-05-24 2015-06-03 Robert Bosch Gmbh Mikrofluidische Vorrichtung, insbesondere zur Dosierung einer Flüssigkeit oder zur dosierten Abgabe einer Flüssigkeit, und Verfahren zur Herstellung einer mikrofluidischen Vorrichtung
US7709307B2 (en) * 2006-08-24 2010-05-04 Kovio, Inc. Printed non-volatile memory
EP2366271B1 (en) 2008-11-25 2019-03-20 Thin Film Electronics ASA Printed antennas, methods of printing an antenna, and devices including the printed antenna
DE102012216546B4 (de) * 2012-09-17 2023-01-19 Infineon Technologies Ag Verfahren zum verlöten eines halbleiterchips mit einem träger
WO2016063676A1 (ja) * 2014-10-23 2016-04-28 株式会社村田製作所 電子部品の試験装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4741045B2 (ja) * 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
US6442033B1 (en) * 1999-09-24 2002-08-27 Virginia Tech Intellectual Properties, Inc. Low-cost 3D flip-chip packaging technology for integrated power electronics modules
JP4300801B2 (ja) 2001-04-20 2009-07-22 パナソニック株式会社 下地材、インキ及びそれを用いた電子部品の製造方法
CN1279605C (zh) * 2002-03-19 2006-10-11 精工爱普生株式会社 半导体装置及其制造方法、电路基板以及电子仪器
JP2004039956A (ja) 2002-07-05 2004-02-05 Sumitomo Bakelite Co Ltd プリント回路板の製造方法
JP4239560B2 (ja) * 2002-08-02 2009-03-18 セイコーエプソン株式会社 組成物とこれを用いた有機導電性膜の製造方法
JP3987404B2 (ja) 2002-09-27 2007-10-10 セイコーエプソン株式会社 光導波路およびその製造方法、回路基板、光モジュール、光伝達装置
US7018007B2 (en) * 2003-04-16 2006-03-28 Osram Opto Semiconductors Gmbh Ink-jet pocket printing

Also Published As

Publication number Publication date
KR100691708B1 (ko) 2007-03-09
KR20060046039A (ko) 2006-05-17
JP2005353682A (ja) 2005-12-22
US20050272244A1 (en) 2005-12-08
TW200607418A (en) 2006-02-16
CN1706641A (zh) 2005-12-14

Similar Documents

Publication Publication Date Title
TWI283557B (en) Method of manufacturing circuit device, method of manufacturing electronic device, and circuit board, electronic apparatus, and photoelectric device
CN106356340B (zh) 半导体器件及其制造方法
KR100425391B1 (ko) 반도체 장치 및 그 제조 방법, 회로기판 및 전자기기
KR100687126B1 (ko) 반도체 장치 및 그 제조 방법
US8541291B2 (en) Thermo-compression bonded electrical interconnect structure and method
JP2002270718A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP4227659B2 (ja) フリップチップ実装方法及びバンプ形成方法
US20110095431A1 (en) Thermo-compression bonded electrical interconnect structure
JP2012109297A (ja) 半導体パッケージ及びその製造方法
US11456269B2 (en) Prevention of bridging between solder joints
JP2008118075A (ja) 電子部品の実装方法、電子基板、及び電子機器
US20120273936A1 (en) Micro Bump And Method For Forming The Same
US7350686B2 (en) Method for supplying solder
TWI736072B (zh) 封裝結構與其形成方法
TW202412120A (zh) 三維封裝結構及其製備方法
US20180286834A1 (en) System on package architecture including structures on die back side
JP3405259B2 (ja) 突起電極の形成方法及び突起電極を備えたフィルム基板の製造方法並びに突起電極を備えた半導体装置の製造方法
TWI611485B (zh) 覆晶底部填充
JP5151584B2 (ja) 半導体装置及び半導体装置の製造方法
CN112447657A (zh) 半导体装置以及半导体装置的制造方法
JP2005072202A (ja) 端子電極、配線基板、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体モジュールの製造方法
JP3675435B2 (ja) 半導体モジュールの製造方法および半導体モジュール製造用トレイ
JPH11135552A (ja) 半導体装置製造方法
JP2004303885A (ja) 実装基板および電子デバイス
JP2000216199A (ja) 異方性導電ペ―ストを用いた電子部品の接続方法およびそのためのコレット