JP3675435B2 - 半導体モジュールの製造方法および半導体モジュール製造用トレイ - Google Patents
半導体モジュールの製造方法および半導体モジュール製造用トレイ Download PDFInfo
- Publication number
- JP3675435B2 JP3675435B2 JP2002305655A JP2002305655A JP3675435B2 JP 3675435 B2 JP3675435 B2 JP 3675435B2 JP 2002305655 A JP2002305655 A JP 2002305655A JP 2002305655 A JP2002305655 A JP 2002305655A JP 3675435 B2 JP3675435 B2 JP 3675435B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- semiconductor chip
- bumps
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体モジュールの製造方法および半導体モジュール製造用トレイに関する。
【０００２】
【従来の技術】
従来、半導体チップを基板に実装した構成を有する半導体モジュールの製造方法としては、半導体チップに凸形状の導電部材からなるバンプを設け、そのバンプを基板に接合することで半導体チップを基板に接合する方法がある（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開２０００−１２４２４５号公報
【０００４】
ここで、半導体チップは、例えばシリコンなどの半導体ウェハをダイジングにより分割して形成される。そして、各半導体チップは、真空吸引口を持つフェースダウンボンダのヘッドなどに吸着されて保持されハンドリングされて、ステージ上に固定された基板にボンディングされる。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のフェースダウンボンダなどの半導体モジュール製造装置では、半導体チップを吸着するヘッドの真空吸引口の直径が０．３ｍｍ程度あることなどから、例えば縦横０．５ｍｍ程度よりも小さい微小半導体チップをピックアップしてハンドリングすることができないという問題点があった。また、従来の半導体モジュール製造装置では、半導体チップをピックアップしたときに、ヘッドの被吸着面と半導体チップの吸着面との間に隙間が生じて、その半導体チップをヘッドから落としてしまうなどの吸着エラーが生じるという問題点もあった。
【０００６】
本発明は、上記事情に鑑みてなされたもので、微小半導体チップを基板に実装することが容易にできる半導体モジュールの製造方法および半導体モジュール製造用トレイの提供を目的とする。
【０００８】
【課題を解決するための手段】
上記した目的を達成するために本発明の半導体モジュールの製造方法は、複数の半導体チップについて該半導体チップ毎に高さの異なるバンプを設け、複数の前記半導体チップをチップトレイに搭載し、前記半導体チップが実装される基板を保持機構に保持させ、少なくとも、前記基板の所望位置に前記チップトレイを接近させる動作を繰り返し行うことにより、前記バンプの高さの順に、該バンプを前記基板の所望位置に接合することで、複数の前記半導体チップを順々に該基板に接合させる際に、前記チップトレイは、複数の分離可能なセパレート部材が板状に組み合わされてなり、前記半導体チップは、前記バンプを上に向けた状態で、前記セパレート部材の上面側に着脱自在に搭載せられ、前記基板は、該基板の実装面を下に向けた状態で前記保持機構に保持されることを特徴とする。
本発明によれば、高さの異なるバンプがそれぞれ設けられた複数の半導体チップをチップトレイに搭載し、例えば、保持機構に保持された基板をチップトレイの上方から水平状態のままで下降させると、複数の半導体チップの各バンプのうちで１番高い高さを持つもののみを基板に接触させることができる。そこで、本発明によれば、各半導体チップをチップトレイにおいて特に所望位置に配置することなく、チップトレイの任意の位置に搭載した状態で、所望の半導体チップ（１番高いバンプをもつもの）を選択して基板の所望位置に接触させて接合することができる。その後、上記と同様にして２番目に高いバンプを基板の所望位置に接合してそのバンプをもつ半導体チップを基板に接合することができ、３番目以降のバンプについても同様にして基板に接合することができる。そこで、本発明によれば、微小なためにハンドリングすることが困難な微小半導体チップについても、簡便に、基板の所望位置に接合することができる。
【０００９】
これに加えて、上記半導体モジュールの製造方法においては、前記チップトレイが、複数の分離可能なセパレート部材が板状に組み合わされてなり、前記半導体チップは、前記バンプを上に向けた状態で、前記セパレート部材の上面側に着脱自在に搭載せられ、前記基板は、該基板の実装面を下に向けた状態で前記保持機構に保持される。
ゆえに、１番高いバンプを基板に接合して１つの半導体チップ（第１半導体チップ）を基板に実装した後、２番目に高いバンプをもつ第２半導体チップを基板に接合しようとするとき、第１半導体チップ及びチップトレイが邪魔となり、第２半導体チップの接合ができないという事態を回避することができる。すなわち、第１半導体チップを基板に実装した後、その第１半導体チップを搭載していたチップトレイのセパレート部材をそのチップトレイから分離除去する。こうすることで、第１半導体チップが第２半導体チップの接合の邪魔になることを回避することができる。なお、３番目以降の高さのバンプをもつ半導体チップについても同様である。
【００１０】
また、本発明の半導体モジュールの製造方法は、複数の前記半導体チップを搭載した前記チップトレイを、前記基板の下側に配置し、前記接合をするときに、前記チップトレイを上昇させる動作と、前記基板を保持した保持機構を下降させる動作とのうちの少なくとも一方を行わせることで、複数の前記半導体チップにそれぞれ設けられたバンプのうちで１番高いバンプを該基板の実装面に押し付けることが好ましい。
本発明によれば、半導体チップを１個づつハンドリングすることなく、チップトレイ又は基板の位置を制御するだけで、基板の所望位置に各半導体チップを接合することができる。
【００１１】
また、本発明の半導体モジュールの製造方法は、前記バンプを基板に接合した後に、該バンプを有する半導体チップを搭載している前記セパレート部材を前記チップトレイから分離して除去することが好ましい。
本発明によれば、１番高いバンプを基板に接合して１つの半導体チップ（第１半導体チップ）を基板に実装した後、その第１半導体チップと該第１半導体チップを搭載しているセパレート部材が、次の半導体チップ接合の邪魔になることを回避することができる。
【００１２】
また、本発明の半導体モジュールの製造方法は、前記基板へのバンプの接合が、該基板の所望位置に該バンプを押し付け加圧しながら該バンプを加熱する処理を用いて行われることが好ましい。
本発明によれば、バンプを基板に確実に接合することができる。また、本発明によれば、バンプを基板に押し付け加圧しながら接合するので、そのバンプの高さを低くすることができ、他の半導体チップのバンプを接合するときに、既に接合した半導体チップが邪魔になることを低減することができる。
【００１３】
また、本発明の半導体モジュールの製造方法は、前記基板へのバンプの接合が、該基板の所望位置に該バンプを押し付け加圧しながら該バンプを加熱するとともに、該基板と該バンプを有する半導体チップとのうちの少なくとも一方を超音波の振動数で振動させる処理を用いて行われることが好ましい。
本発明によれば、超音波振動を加えながら加圧及び加熱してバンプの接合をするので、そのバンプを容易に押し潰して基板に接合することができる。したがって、本発明によれば、既に接合した半導体チップが他の半導体チップを接合するときに邪魔になることを、さらに低減することができる。
【００１４】
上述した半導体モジュールの製造方法において用いられる半導体モジュールは、少なくとも１つの基板と、前記基板に実装された複数の半導体チップと、前記半導体チップ毎に異なる高さで設けられた凸状のものであって、該半導体チップと前記基板とを接続するバンプとを有することが好ましい。かかる構成によれば、例えば、複数の半導体チップについて、バンプの高さが高いものから順に基板に接合して、半導体モジュールとして構成することができる。ゆえに、本発明は、微小な各半導体チップをハンドリングすることなく基板の所望位置に接合させることができるので、微小な半導体チップが基板に実装された半導体モジュールの低コスト化に寄与する。
【００１５】
また、上記の半導体モジュールは、前記バンプが、前記半導体チップと基板とを電気的及び機械的に接続するものであることが好ましい。
【００１６】
また、本発明の半導体モジュール製造用トレイは、基板に複数の半導体チップを接合するときに用いられる半導体モジュール製造用トレイであって、複数の前記半導体チップを搭載する部分を複数に分離可能に接合するセパレート機構を有し、前記セパレート機構は、複数の前記半導体チップを搭載する部分を複数に分離可能に接合するとともに、該分離可能な部分を突出させる機構と該分離可能な部分を凹ます機構とのうちの少なくとも一方を有することを特徴とする。
本発明によれば、ある半導体チップ（第１半導体チップ）を基板に接合した後に、トレイにおける第１半導体チップを搭載して部分をそのトレイからセパレート機構によって分離することができる。そこで、本発明によれば、第１半導体チップを基板に接合した後に、第２半導体チップを基板に接合しようとするとき、第１半導体チップが邪魔になることを回避できる。
これに加えて、前記セパレート機構が、複数の前記半導体チップを搭載する部分を複数に分離可能に接合するとともに、該分離可能な部分を突出させる機構と該分離可能な部分を凹ます機構とのうちの少なくとも一方を有するので、各半導体チップに設けられたバンプの高さが同一であっても、所望の半導体チップをトレイ面から突出させる、又は他の半導体チップをトレイ面から埋没させることなどで、トレイに搭載した各半導体チップを一つづつ基板に接合することができる。
【００１７】
また、本発明の半導体モジュール製造用トレイは、前記半導体チップを搭載する部分が、各半導体チップが搭載される複数の凹部が平面に設けられた形状を有することが好ましい。
本発明によれば、各半導体チップをトレイの凹部に搭載するので、その半導体チップがトレイ状で移動することを防止することができ、各半導体チップを基板の所望位置に正確に実装することができる。
【００１８】
また、本発明の半導体モジュール製造用トレイは、前記複数の凹部が複数の深さをもつことが好ましい。
本発明によれば、各半導体チップに設けられたバンプの高さが同一であっても、トレイの凹部に各半導体チップが搭載された状態では半導体チップ毎にバンプの高さがことなる状態となる。そこで、本発明によれば、トレイに各半導体チップを搭載して各半導体チップを基板の所望位置に接合することができる。
【００２０】
上述した半導体モジュールの製造方法において用いられる半導体モジュール製造装置は、半導体チップが実装される基板の保持機構となるものであって、該基板を吸着するヘッド部と、前記ヘッド部の底面に設けられた面であって、前記基板の実装面の反対側面が接触する面である吸着面とを有することが好ましい。
かかる構成によれば、基板の実装面を下に向けた状態でその基板をヘッド部が保持することができる。そこで、ヘッド部の位置を制御する、又は半導体チップの搭載位置を制御ことで、各半導体チップを１つづつハンドリングすることなく、各半導体チップを基板の所望位置に持っていくことができ、その位置で接合することができる。
【００２１】
また、上述した半導体モジュールの製造方法によって作製された半導体モジュールを備えることにより、微小な半導体チップが実装された基板を構成部品とする電子機器を安価に提供することができる。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体モジュールの製造方法について、図面を参照して説明する。
【００２３】
＜第１工程＞
図１は本発明の実施形態に係る半導体モジュールの製造方法における第１工程を示す模式断面図である。第１工程では、基板１０を半導体モジュール製造装置のヘッド部１に吸着させる。また、第１工程では、複数の微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄを半導体モジュール製造装置のチップトレイ３に搭載する。
【００２４】
ヘッド部１は、これから微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄが実装される基板１０の保持機構となるものである。そして、ヘッド部１は、板形状をしており、その板形状の略中央部に真空吸引口２をなす貫通穴が設けられている。真空吸引口２が減圧されることで、ヘッド部１の底面（吸着面）に配置された基板１０の上面がその吸着面の吸引される。これにより、基板１０は、ヘッド部１の底面に保持される。
【００２５】
微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄは、シリコンなどの半導体ウェハをダイジングなどにより分割して形成されたものである。微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄの大きさは、例えば縦横０．５ｍｍ程度よりも小さいものとする。また、微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄには、各種半導体素子又は電子回路などが形成されている。
【００２６】
さらに、各微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄには、それぞれ少なくとも一方面に凸形状の導電部材からなるバンプ１２ａ，１２ｂ，１２ｃ，１２ｄが設けられている。なお、図１においてバンプ１２ａ，１２ｂ，１２ｃ，１２ｄは、各微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄに２個づつ設けられているが、各バンプは１個づつでも３個以上づつ設けてもよい。
【００２７】
ここで、微小半導体チップ１１ａに設けられているバンプ１２ａは高さｈａである。微小半導体チップ１１ｂに設けられているバンプ１２ｂは高さｈｂである。微小半導体チップ１１ｃに設けられているバンプ１２ｃは高さｈｃである。微小半導体チップ１１ｄに設けられているバンプ１２ｄは高さｈｄである。そして、各バンプ１２ａ，１２ｂ，１２ｃ，１２ｄの高さは、ｈｄ＜ｈｃ＜ｈｂ＜ｈａ
というように、それぞれ異なっている。
【００２８】
チップトレイ３は、複数の分離可能なセパレート部材３ａ，３ｂ，３ｃ，３ｄが組み合わされた構成となっている。すなわちチップトレイ３は、４つのセパレート部材３ａ，３ｂ，３ｃ，３ｄに分解することができる。そして、各セパレート部材３ａ，３ｂ，３ｃ，３ｄの側面などに、各セパレート部材同士を着脱自在に接着するセパレート機構（図示せず）を設ける。
【００２９】
また例えば、図１に示すように、微小半導体チップ１１ａはセパレート部材３ａの上面に搭載する。微小半導体チップ１１ｂはセパレート部材３ｂの上面に搭載する。微小半導体チップ１１ｃはセパレート部材３ｃの上面に搭載する。微小半導体チップ１１ｄはセパレート部材３ｄの上面に搭載する。なお、これらの各セパレート部材３ａ，３ｂ，３ｃ，３ｄへの各微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄの搭載は、図１に示す順序に限定されるものではない。しかし、バンプ１２ａ，１２ｂ，１２ｃ，１２ｄの高さが低いものから高いものに順番に並ぶように、各半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄを各セパレート部材３ａ，３ｂ，３ｃ，３ｄに配置することが好ましい。
【００３０】
各セパレート部材３ａ，３ｂ，３ｃ，３ｄへの各微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄの搭載は、例えばピンセット形状の部材で各微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄを把持することで行ってもよい。
また、例えば各微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄを所定の板状部材に載せ、その板状部材を傾斜させながら振動を加える。これにより、板状部材上において各微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄを移動させる。そして、各微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄの移動先にセパレート部材３ａ，３ｂ，３ｃ，３ｄを配置することなどで、ハンドリングを行わずに上記搭載を行ってもよい。
【００３１】
＜第２工程＞
次に、本発明の実施形態に係る半導体モジュールの製造方法における第２工程について図２を参照して説明する。図２は本発明の実施形態に係る半導体モジュールの製造方法における第２工程を示す模式断面図である。第２工程では、微小半導体チップ１１ａを基板１０の所望位置に接合する。
【００３２】
具体的には、先ず、図１に示す状態において、微小半導体チップ１１ａのバンプ１２ａが基板１０の接合位置（所望位置）の真下にくるように、チップトレイ３又はヘッド部１を水平方向に移動させる。次いで、チップトレイ３をその水平状態を維持しつつ上げるか又はヘッド部１をその水平状態を維持しつつ下げる。これらにより、バンプ１２ａ，１２ｂ，１２ｃ，１２ｄのうちで１番高いバンプ１２ａのみが基板１０の実装面に接触する。
【００３３】
次いで、さらにチップトレイ３を上げるか又はヘッド部１を下げる力を作用させることにより、バンプ１２ａを基板１０に押し付け加圧しながらそのバンプ１２ａを加熱する。これにより、バンプ１２ａは基板１０に電気的及び機械的に接合される。
【００３４】
この接合において、バンプ１２ａを基板１０に押し付け加圧しながらそのバンプ１２ａを加熱するとともに、ヘッド１又はチップトレイ３に超音波振動を加えることで、かかる接合部に超音波振動を加えることが好ましい。その超音波振動の振幅は、例えば３μｍ〜５μｍとする。そして、各バンプ１２ａ，１２ｂ，１２ｃ，１２ｄの各高さｈａ，ｈｂ，ｈｃ，ｈｄの差が大きいときほど、超音波振動の振幅を大きくすることが好ましい。このようにすることで、各バンプ１２ａ，１２ｂ，１２ｃ，１２ｄを所定の高さに押し潰しながら、かかる接合をすることができる。
なお、基板１０の係る接合部はアルミニウムなどからなる金属電極面が設けられていることが好ましい。
【００３５】
次いで、微小半導体チップ１１ａが搭載されているセパレート部材３ａを、その微小半導体チップ１１ａから分離するとともに、チップトレイ３からも分離して除去する。すると、図２に示す状態となる。このセパレート部材３ａの分離除去は、例えばセパレート部材３ａにピンセット状部材を引っかけることで行ってもよい。また、ノズルなどからセパレート部材３ａにのみ圧縮空気を吹き付けることで、セパレート部材３ａの分離除去を行ってもよい。
【００３６】
＜第３工程＞
次に、本発明の実施形態に係る半導体モジュールの製造方法における第３工程について図３を参照して説明する。図３は本発明の実施形態に係る半導体モジュールの製造方法における第３工程を示す模式断面図である。第３工程では、第２工程と同様にして、微小半導体チップ１１ｂを基板１０の所望位置に接合する。
【００３７】
具体的には、先ず、図２に示す状態において、微小半導体チップ１１ｂのバンプ１２ｂが基板１０の接合位置（所望位置）の真下にくるように、チップトレイ３又はヘッド部１を水平方向に移動させる。次いで、チップトレイ３をその水平状態を維持しつつ上げるか又はヘッド部１をその水平状態を維持しつつ下げる。これらにより、バンプ１２ｂ，１２ｃ，１２ｄのうちで１番高いバンプ１２ｂのみが基板１０の実装面に接触する。
【００３８】
次いで、さらにチップトレイ３を上げるか又はヘッド部１を下げる力を作用させることにより、バンプ１２ｂを基板１０に押し付け加圧しながらそのバンプ１２ｂを加熱する。これにより、バンプ１２ｂは基板１０に電気的及び機械的に接合される。
この接合においては上記第２工程の説明で述べたように、超音波振動を加えてもよい。
【００３９】
次いで、微小半導体チップ１１ｂが搭載されているセパレート部材３ｂを、その微小半導体チップ１１ｂから分離するとともに、チップトレイ３からも分離して除去する。すると、図３に示す状態となる。このセパレート部材３ｂの分離除去は、上記第２工程で述べたように、ピンセット状部材又は圧縮空気などを用いて行うことができる。
【００４０】
＜第４工程＞
次に、本発明の実施形態に係る半導体モジュールの製造方法における第４工程について図４を参照して説明する。図４は本発明の実施形態に係る半導体モジュールの製造方法における第４工程を示す模式断面図である。第４工程では、第２工程及び第３工程と同様にして、微小半導体チップ１１ｃを基板１０の所望位置に接合する。
【００４１】
具体的には、先ず、図３に示す状態において、微小半導体チップ１１ｃのバンプ１２ｃが基板１０の接合位置（所望位置）の真下にくるように、チップトレイ３又はヘッド部１を水平方向に移動させる。次いで、チップトレイ３をその水平状態を維持しつつ上げるか又はヘッド部１をその水平状態を維持しつつ下げる。これらにより、バンプ１２ｃ，１２ｄのうちで１番高いバンプ１２ｃのみが基板１０の実装面に接触する。
【００４２】
次いで、さらにチップトレイ３を上げるか又はヘッド部１を下げる力を作用させることにより、バンプ１２ｃを基板１０に押し付け加圧しながらそのバンプ１２ｃを加熱する。これにより、バンプ１２ｃは基板１０に電気的及び機械的に接合される。
この接合においては上記第２工程の説明で述べたように、超音波振動を加えてもよい。
【００４３】
次いで、微小半導体チップ１１ｃが搭載されているセパレート部材３ｃを、その微小半導体チップ１１ｃから分離するとともに、チップトレイ３からも分離して除去する。すると、図４に示す状態となる。このセパレート部材３ｃの分離除去は、上記第２工程で述べたように、ピンセット状部材又は圧縮空気などを用いて行うことができる。
【００４４】
＜第５工程＞
次に、本発明の実施形態に係る半導体モジュールの製造方法における第５工程について図５を参照して説明する。図５は本発明の実施形態に係る半導体モジュールの製造方法における第５工程を示す模式断面図である。第５工程では、第２〜第４工程と同様にして、微小半導体チップ１１ｄを基板１０の所望位置に接合する。
【００４５】
具体的には、先ず、図４に示す状態において、微小半導体チップ１１ｄのバンプ１２ｄが基板１０の接合位置（所望位置）の真下にくるように、チップトレイ３又はヘッド部１を水平方向に移動させる。次いで、チップトレイ３をその水平状態を維持しつつ上げるか又はヘッド部１をその水平状態を維持しつつ下げる。これらにより、バンプ１２ｄが基板１０の実装面に接触する。
【００４６】
次いで、さらにチップトレイ３を上げるか又はヘッド部１を下げる力を作用させることにより、バンプ１２ｄを基板１０に押し付け加圧しながらそのバンプ１２ｄを加熱する。これにより、バンプ１２ｄは基板１０に電気的及び機械的に接合される。
この接合においては上記第２工程の説明で述べたように、超音波振動を加えてもよい。
【００４７】
次いで、微小半導体チップ１１ｄが搭載されているセパレート部材３ｄを、その微小半導体チップ１１ｄから分離するとともに、チップトレイ３からも分離して除去する。このセパレート部材３ｄの分離除去は、上記第２工程で述べたように、ピンセット状部材又は圧縮空気などを用いて行うことができる。すると、図５に示す状態となり、基板１０への各微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄの実装が完了する。
【００４８】
これらにより、本実施形態の製造方法によれば、従来の半導体チップよりも小さい微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄを基板１０の所望位置に簡易に実装することができる。
【００４９】
上記実施形態において、各セパレート部材３ａ，３ｂ，３ｃ，３ｄの上面には、微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄを安定に搭載するための凹部が設けられていることが好ましい。
【００５０】
この凹部は、各セパレート部材３ａ，３ｂ，３ｃ，３ｄ毎に異なる深さを持つものであってもよい。また、各セパレート部材３ａ，３ｂ，３ｃ，３ｄは、それぞれ、他のセパレート部材に対して突出させる機構又は凹ます機構が設けられていることが好ましい。このような構成にすることにより、微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄの各バンプ１２ａ，１２ｂ，１２ｃ，１２ｄを同一の高さにしても、上記実施形態の作用効果を奏することができ、従来の半導体チップよりも小さい微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄを基板１０の所望位置に簡易に実装することができる。
【００５１】
（バンプの形状）
次に、本実施形態の製造方法で用いられるバンプ１２ａ，１２ｂ，１２ｃ，１２ｄの形状例について図６から図９を参照して説明する。図６は、本実施形態の製造方法で用いられるバンプの一例を示す模式側面図である。
【００５２】
微小半導体チップ１１の上面に設けられたバンプ１２ｅは、上記実施形態のバンプ１２ａ，１２ｂ，１２ｃ，１２ｄに相当するものである。微小半導体チップ１１の上面においてバンプ１２ｅが設けられる部分は、アルミニウムパッドなどが形成されていることが好ましい。そして、例えば微小半導体チップ１１のアルミニウムパッドの上面にメッキバンプとしてバンプ１２ｅを形成する。バンプ１２ｅの高さは、２０μｍ以上あることが好ましい。
【００５３】
図７は、本実施形態の製造方法で用いられるバンプの他の例を示す模式側面図である。微小半導体チップ１１の上面に設けられたバンプ１２ｆは、上記実施形態のバンプ１２ａ，１２ｂ，１２ｃ，１２ｄに相当するものである。バンプ１２ｆは、例えば微小半導体チップ１１の金属電極上においてＡｕ（金）ポールバンプ（スタッドバンプ）として設けられる。
【００５４】
図８は、本実施形態の製造方法で用いられるバンプの他の例を示す模式側面図である。微小半導体チップ１１の上面に設けられたバンプ１２ｇは、図７に示すバンプ１２ｆを２段重ねしたものである。これにより、バンプ１２ｇの高さは、バンプ１２ｆの高さの約２倍となる。また、バンプ１２ｇとしては、図７に示すバンプ１２ｆを３段以上重ねたものとしてもよい。これにより、バンプ１２ｇの高さをバンプ１２ｆの高さの３倍以上にすることができる。
【００５５】
図９は、本実施形態の製造方法で用いられるバンプの他の例を示す模式側面図である。微小半導体チップ１１の上面に設けられたバンプ１２ｈは、図６に示すバンプ１２ｅの上に図７に示すバンプ１２ｆを重ねた構造となっている。すなわち、バンプ１２ｈは、半導体チップ１１のアルミニウムパッド１３の上面にメッキバンプ（バンプ１２ｅ）を設け、そのメッキバンプの上にＡｕポールバンプを設けたものである。
【００５６】
（バンプの製造方法）
次に、本実施形態の半導体モジュールの製造方法で用いられるバンプの製造方法の一例について、図１０から図１４を参照して説明する。
【００５７】
先ず、図１０（ａ）に示すように、上記実施形態の微小半導体チップ１１に相当する半導体チップ１１０を容易する。半導体チップ１１０の表面には複数のパッド１１２が設けられている。パッド１１２は、半導体チップ１１０の内部に形成された集積回路の電極となる。パッド１１２は、半導体チップ１１０の端部に並んでいても、半導体チップ１１０の中央部に並んでいてもよい。また、パッド１１２は、半導体チップ１１０が矩形をなすときに平行な２辺の端部に沿って並んでいても、４辺の端部に並んでいてもよい。パッド１１２は、半導体チップ１１０における集積回路が形成された領域に形成されてもよい。パッド１１２は、マトリクス状で複数行複数列に並んで形成されてもよい。各パッド１１２は、半導体チップ１１０に薄く平らに形成されていることが多いが、側面又は縦断面の形状は限定されず、半導体チップ１１０の面と面一になっていてもよい。また、パッド１１２の平面形状も特に限定されれず、円形であっても矩形であってもよい。パッド１１２はアルミニウム（Ａｌ）又は銅（Ｃｕ）等によって形成される。各パッド１１２間のピッチは、設計に応じて自由に決めることができる。
【００５８】
次に、図１０（ｂ）に示すように、半導体チップ１１０におけるパッド１１２が形成された面には絶縁層であるパシベーション層（被覆層、第１の被覆層）１１４が形成される。パシベーション層１１４は各パッド１１２を覆って形成される。本実施形態では、パシベーション層１１４は単一層から形成されているが、複数層から形成されていてもよい。また、パシベーション層１１４の厚さは必要に応じて自由に決めることができる。パシベーション層１１４は、例えば、ＳｉＯ２、ＳｉＮ又はポリイミド樹脂などで形成することができる。
【００５９】
次いで、図１０（ｃ）に示すように、半導体チップ１１０の表面にはパシベーション層１１４を介してレジスト層（被覆層、第２の被覆層）１２０が形成される。すなわち、第１の被覆層としてのパシベーション層１１４の上層に第２の被覆層としてのレジスト層１２０が形成される。このレジスト層１２０は、例えばスピンコート法によって設けてもよいし、印刷法やインクジェット法によって設けてもよい。
【００６０】
次に、図１１（ａ）に示すように、レジスト層１２０に開口部（第１の開口部）１２２Ｂが形成される。開口部１２２Ｂはパッド１１２に対応した位置に形成される。開口部１２２Ｂはフォトリソグラフィ法によって形成される。つまり、マスクを介して感光性のレジスト層１２０にエネルギービームを照射して露光処理した後、現像処理することにより開口部１２２Ｂが形成される。このとき、レジスト層１２０はポジ型であってもネガ型であっても構わない。現像処理後には、プラスマ・アッシングなどによりフォトレジストの残さを除去することが好ましい。
なお、開口部１２２Ｂはフォトリソグラフィ法によらずにエッチングによって形成されてもよい。
また、図１０（ｃ）及び図１１（ａ）に示したように、レジスト層１２０をパシベーション層１１４の上層全面に塗布後、フォトリソグラフィ法（あるいはエッチング）によって開口部１２２Ｂを形成する構成の他に、スクリーン印刷法あるいはインクジェット法を用いてパシベーション膜１１４上面に開口部１２２Ｂを有するレジスト層１２０が形成されてもよい。
【００６１】
次に、図１１（ｂ）に示すように、レジスト層１２０をマスクとして、開口部１２２Ｂ内のパシベーション層（被覆層）１１４を除去して、パッド１１２の少なくとも一部を露出する開口部（第１の開口部）１２２Ａが形成される。開口部１２２Ａはエッチングによって形成することができる。エッチングの手段は、化学的、物理的又はこれらの性質を組み合わせて利用したものであっても構わない。また、エッチングの特性は、等方性又は異方性のいずれであってもよい。
【００６２】
第１の開口部１２２Ａの壁面と第２の開口部１２２Ｂの壁面とは段差が無く面一で連続している。なお、開口部１２２の平面視形状は、例えば円形であっても矩形であってもよく限定されない。
【００６３】
次に、図１１（ｃ）に示すように、開口部１２２より露出するパッド１１２と接続する第１の金属層１３０が形成される。第１の金属層１３０はニッケル（Ｎｉ）、銅（Ｃｕ）又は金（Ａｕ）、錫（Ｓｎ）などで形成される。
【００６４】
第１の金属層１３０は、開口部１２２の高さを越えないで、すなわち開口部１２２の内側に形成される。具体的には、レジスト層１２０上面と第１の金属層１３０上面との差Ｈが、半田ペースト材（金属ペースト材）に含まれる半田粒子の最大粒径より大きくなるように（半田粒径以上になるように）、第１の金属層１３０の上面高さ及びレジスト層１２０の上面高さのうち少なくともいずれか一方が設定される。
【００６５】
第１の金属層１３０は無電解メッキ処理によって形成される。無電解メッキによって第１の金属層１３０を形成する際、第１の金属層１３０の形状は開口部１２２の形状に基づく。開口部１２２が、半導体チップ１１０の面に対して垂直に立ち上がる壁面を有する場合には、垂直に立ち上がる第１の金属層１３０が形成される。ここでは、パシベーション層１１４に開口部１２２Ａを形成するためのレジスト層１２０が、第１の金属層１３０の形成に用いられたことになる。
【００６６】
図１１では、各パッド１１２の少なくとも一部をパシベーション層１１４から露出する工程と、パッド１１２上に第１の金属層１３０を形成する工程とを、同一のレジスト層１２０を用いて行う構成である。この方法を用いると、第１の金属層１３０を設けるためのレジストを別に設ける必要がないため、工程を簡略化できるという効果を奏する。また、各パッド１１２の少なくとも一部をパシベーション層１１４から露出する工程と、パッド１１２上に第１の金属層１３０を形成する工程とを、異なるレジスト層１２０及び１２０Ａを用いて行うこともできる。この方法を用いると、第１の金属層１３０は、パシベーション層１１４から露出した電極の形状に制限されずに形成することができる。
【００６７】
次に、図１２（ａ）に示すように、開口部１２２の大きさが変更されて開口部１２４が形成される。具体的には、開口部１２２のうち半導体チップ１１０表面と平行な方向（すなわち水平方向（横方向））における大きさが変更されて開口部１２４が形成される。本実施形態において、変更後の開口部１２４における水平方向の大きさＬ１は、第１の金属層１３０の外周の大きさＬ２を越えるように（Ｌ２以上になるように）形成される。
【００６８】
開口部１２４は、例えば、フォトリソグラフィ法を用いて、開口部１２２を拡げるようにして形成される。すなわち、図１１（ｃ）に示されているレジスト層１２０の開口部１２２の壁面に対してエネルギービームを照射して露光処理した後、現像処理することにより、開口部１２２を拡げるように形成する。
あるいは、図１１（ｃ）に示されているレジスト層１２０を除去した後、新たなレジスト層を設け、この新たなレジスト層に対してフォトリソグラフィ法を用いて開口部１２４を形成してもよい。あるいは、図１１（ｃ）に示されているレジスト層１２０を除去した後、スクリーン印刷法やインクジェット法を用いて開口部１２４を有するレジスト層を新たに設けてもよい。
【００６９】
開口部１２４が形成されたら、図１２（ｂ）に示すように、この開口部１２４に対して第２の金属層を形成するための金属ペースト材１３４が充填される。金属ペースト材１３４は半田ペースト材であって、印刷法によって開口部１２４に充填される。半田ペースト材１３４は、微細な半田粒子とフラックスとを混練したものであって、半田粒子の粒径は５〜５０μｍ程度である。半田ペースト材１３４のうち半田粒子の含有率は約５０％に設定されている。フラックスは、松脂、活性剤および有機溶剤などを含んでいる。半田粒子は、Ｓｎ、あるいは、ＳｎにＡｇ、Ｃｕ、Ｂｉ、Ｚｎ、Ｉｎ、Ｐｂ、Ｓｂのうち少なくとも１つを含んだものである。
【００７０】
半田ペースト材１３４は、レジスト層１２０の開口部１２４と第１の金属層１３０とパシベーション層１１４の一部とで形成される空間に対して充填される。ここで、第１の金属層１３０の上面はレジスト層１２０の上面より一段低く形成されているため、半田ペースト材１３４は開口部１２４に対して充填可能である。そして、具体的には、レジスト層１２０の上面と第１の金属層１３０の上面との差Ｈが、半田ペースト材（金属ペースト材）１３４に含まれる半田粒子（金属粒子）の最大粒径より大きくなるように（最大粒径以上になるように）設定されているため、半田ペースト材１３４は前記空間に対して安定して充填可能となっている。ここで、半田ペースト材１３４の上面がレジスト層１２０の上面とほぼ同じになるように、すなわち開口部１２４から溢れ出ないように半田ベースト材１３４が充填される。
【００７１】
開口部１２４に半田ペースト材１３４が充填されたら、この半田ペースト材１３４を含む半導体チップ１１０に対して所定の処理である熱処理が施される。熱処理としては、リフロー炉で加熱溶融する方法などがある。熱処理された半田ペースト材１３４は溶融し、その表面張力によって、図１２（ｃ）に示すように、半ボール状（球冠状）となる。加熱溶融されることにより半田ペースト材１３４からフラックスが除去され、半田粒子からなる第２の金属層としての半球状体（球状体）１３６が形成される。こうして、第１の金属層１３０と第２の金属層１３６とからなるバンプ１４０が形成される。
【００７２】
ここで、本実施形態において、第２の金属層１３６は第１の金属層１３０に対して外方に膨らむように形成される。したがって、バンプ１４０のうち、半導体チップ１１０の表面に沿う方向における最大の大きさ（すなわち最大径）を有する部分は、第２の金属層１３６に存在する。
【００７３】
半田ペースト材１３４は半田粒子の含有率を約５０％に設定されているので、熱処理することによって開口部１２４に充填した半田ペースト材１３４からフラックスを除去することにより、形成される半球状体である第２の金属層１３６の体積は、充填した半田ペースト材１３４の体積より小さくなる。そして、開口部１２４のうち半導体チップ１１０の面に沿う方向における大きさＬ１は、第１の金属層１３０のうち半導体チップ１１０の表面に沿う方向における最大値部分の大きさＬ２、及び第２の金属層１３６のうち半導体チップ１１０の表面に沿う方向における最大値部分の大きさＬ３より大きくなるように（Ｌ３以上になるように）設定されている。つまり、開口部１２４は、第１の金属層１３０及び第１の金属層１３０上に形成された第２の金属層１３６の外周を越えるように形成されている。換言すれば、開口部１２４は、バンプ１４０の最大径より大きい内径を有するように設定されている。したがって、熱処理後、開口部１２４の内壁面と第２の金属層１３６とは離間している。
【００７４】
なお、半田粒子からなる第２の金属層１３６と第１の金属層１３０との密着性を高めるために、半田ペースト材１３４を充填する前に、第１の金属層１３０の上面に、密着性を向上させるための中間層を設けてもよい。中間層としては、金などを用いることができる。
【００７５】
熱処理によって半球状体である第２の金属層１３６を形成したら、半導体チップ１１０を洗浄処理し、第２の金属層１３６の周囲などに残存するフラックスを除去することが好ましい。この洗浄処理に用いられる洗浄液としては、例えばベンジルアルコール、イソプロピルアルコール又はエチレングリコール系アルコールなどが挙げられる。
【００７６】
こうして、半球状体である第２の金属層１３６が形成されたら、図１３に示すようにレジスト層１２０が除去される。レジスト層１２０は機械的又は化学的に剥離されることによって除去される。レジスト層１２０を剥離する際、レジスト層１２０に形成されている開口部１２４と、バンプ１４０のうち最大径を有する部分である第２の金属層１３６とは離間しているため、レジスト層１２０とバンプ１４０（第２の金属層１３６）とは干渉したりせず、レジスト層１２０は容易に剥離される。
レジスト層１２０を剥離した後、半導体チップ１１０に残存するレジスト残さはプラズマ・アッシングにより除去される。
【００７７】
ここで、開口部１２４の大きさＬ１を求める手順について図１４を参照しながら説明する。図１４は図１２（ｃ）の拡大図である。
なお、図１２（ｃ）や図１４では、第２の金属層１３６は第１の金属層１３０上面のみに配置されている（濡れている）が、第２の金属層１３６は第１の金属層１３０の側面にも配置されて（濡れていて）もよい。
第１の金属層１３０上に形成される第２の金属層１３６の形状は、第１の金属層１３０の上面の面積や形状あるいは材質、半田粒子あるいは半田ペースト材の量（体積）あるいは半田粒子の種類など、種々のパラメータによって変化する。すなわち、開口部１２４に半田ペースト材１３４を充填し、熱処理を施すことによって形成される第２の金属層１３６の最大径Ｌ３や高さＬ４は前記パラメータによって変化する。また、前記パラメータによって、第２の金属層１３６は第１の金属層１３０に対して外方に膨らむような形状を有したり、内方へ傾斜するような形状を有したりするようになる。
【００７８】
本実施形態では、レジスト層１２０の剥離動作において、開口部１２４の内壁とバンプ１４０とが干渉しないように、熱処理によって形成される第２の金属層１３６が開口部１２４の内壁に対して接触しないように設定する。そこで、本実施形態では、パンプ１４０の第２の金属層１３６を形成するに際し、熱処理によって第１の金属層１３０上に形成される第２の金属層１３６の形状を予め実験的あるいは理論的（数値計算に基づく）に求め、この求めた結果に基づいて、開口部１２４の径Ｌ１を設定してから開口部１２４を形成し、この開口部１２４に対して半田ペースト材１３４を充填するようにする。
【００７９】
そして、実験的あるいは理論的に求めた結果により、第２の金属層１３６が、図１４に示すように、第１の金属層１３０に対して外方に膨らむような場合、つまり、第２の金属層１３６の表面と第１の金属層１３０の上面とが接する位置における第２の金属層１３６と第１の金属層１３０とのなす角度θが９０度以上である場合、バンプ１４０のうち最大径を有する部分は第２の金属層１３６であってその大きさはＬ３であるため、開口部１２４の径Ｌ１は、第１の金属層１３０の最大径Ｌ２及び第２の金属層１３６の最大径Ｌ３より大きくなるように（Ｌ３以上になるように）設定される。言い換えれば、開口部１２４は、第１の金属層１３０及び第２の金属層１３６の外周を越えるように形成される。
【００８０】
以上説明したように、半田ペースト材１３４をレジスト層１２０に形成された開口部１２４に充填する際、レジスト層１２０上面と第１の金属層１３０上面との高さの差を、半田粒子の最大粒径より大きくなるように設定してからスキージ等により印刷し半田ペースト材１３４を充填するので、適切な量の半田ペースト材１３４を安定して充填できる。
【００８１】
開口部１２４を形成する際、第１の金属層１３０上に形成される半球状体である第２の金属層１３６の形状を予め求めておき、この求めておいた結果に基づいて開口部１２４の大きさＬ１を設定することにより、第２の金属層１３６と開口部１２４の内壁との干渉が防止されるので、形成される第２の金属層１３６は所望の形状を維持できるとともに、レジスト層１２０の剥離動作も容易に行うことができる。
【００８２】
上述した、第１の金属層１３０と第２の金属層１３６とを有するバンプ１４０を備えた半導体チップ１１０は、フリップチップとして、上記半導体モジュールの製造方法を用いて、基板に実装することができる。その場合、基板に形成された配線パターン（ランド）と、バンプ１４０とを電気的に接続する。電気的接続には、金属層１３６により半田付けし、バンプ１４０と配線パターンとを接続してもよい。
【００８３】
（電子機器）
上記実施形態の製造方法を用いて製造された半導体モジュール（以下、単に半導体モジュールという。）を備えた電子機器の例について説明する。
図１５は、携帯電話の一例を示した斜視図である。図１５において、符号１０００は半導体モジュールを備える携帯電話本体を示し、符号１００１は半導体モジュールを備える表示部を示している。
【００８４】
図１６は、腕時計型電子機器の一例を示した斜視図である。図１６において、符号１１００は半導体モジュールを備える時計本体を示し、符号１１０１は半導体モジュールを備える表示部を示している。
【００８５】
図１７は、電子手帳、ＰＤＡ、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１７において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は半導体モジュールを備える情報処理装置本体、符号１２０６は半導体モジュールを備える表示部を示している。
【００８６】
図１５から図１７に示す電子機器は、上記実施形態の製造方法を用いて製造された半導体モジュールを備えているので、従来よりも微小な半導体チップが実装された基板を構成部品とすることができ、機器全体の形状をコンパクト化することができ、低コストで製造することができる。
【００８７】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず適宜変更が可能である。
【図面の簡単な説明】
【図１】 本発明の実施形態の第１工程を示す模式断面図である。
【図２】 同上の第２工程を示す模式断面図である。
【図３】 同上の第３工程を示す模式断面図である。
【図４】 同上の第４工程を示す模式断面図である。
【図５】 同上の第５工程を示す模式断面図である。
【図６】 バンプの形状の一例を示す模式側面図である。
【図７】 バンプの形状の一例を示す模式側面図である。
【図８】 バンプの形状の一例を示す模式側面図である。
【図９】 バンプの形状の一例を示す模式側面図である。
【図１０】 バンプ形成方法の一例を示す図である。
【図１１】 バンプ形成方法の一例を示す図である。
【図１２】 バンプ形成方法の一例を示す図である。
【図１３】 同上のバンプ形成方法で形成されたバンプを示す図である。
【図１４】 バンプ形成方法の一例を示す図である。
【図１５】 本実施形態の構造を備えた電子機器の一例を示す図である。
【図１６】 本実施形態の構造を備えた電子機器の一例を示す図である。
【図１７】 本実施形態の構造を備えた電子機器の一例を示す図である。
【符号の説明】
１…ヘッド部、２…真空吸引口、３…チップトレイ、３ａ，３ｂ，３ｃ，３ｄ…セパレート部材、１０…基板、１１，１１ａ，１１ｂ，１１ｃ，１１ｄ…微小半導体チップ、１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆ，１２ｇ，１２ｈ…バンプ、ｈａ，ｈｂ，ｈｃ，ｈｄ…バンプの高さ。
【発明の属する技術分野】
本発明は、半導体モジュールの製造方法および半導体モジュール製造用トレイに関する。
【０００２】
【従来の技術】
従来、半導体チップを基板に実装した構成を有する半導体モジュールの製造方法としては、半導体チップに凸形状の導電部材からなるバンプを設け、そのバンプを基板に接合することで半導体チップを基板に接合する方法がある（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開２０００−１２４２４５号公報
【０００４】
ここで、半導体チップは、例えばシリコンなどの半導体ウェハをダイジングにより分割して形成される。そして、各半導体チップは、真空吸引口を持つフェースダウンボンダのヘッドなどに吸着されて保持されハンドリングされて、ステージ上に固定された基板にボンディングされる。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のフェースダウンボンダなどの半導体モジュール製造装置では、半導体チップを吸着するヘッドの真空吸引口の直径が０．３ｍｍ程度あることなどから、例えば縦横０．５ｍｍ程度よりも小さい微小半導体チップをピックアップしてハンドリングすることができないという問題点があった。また、従来の半導体モジュール製造装置では、半導体チップをピックアップしたときに、ヘッドの被吸着面と半導体チップの吸着面との間に隙間が生じて、その半導体チップをヘッドから落としてしまうなどの吸着エラーが生じるという問題点もあった。
【０００６】
本発明は、上記事情に鑑みてなされたもので、微小半導体チップを基板に実装することが容易にできる半導体モジュールの製造方法および半導体モジュール製造用トレイの提供を目的とする。
【０００８】
【課題を解決するための手段】
上記した目的を達成するために本発明の半導体モジュールの製造方法は、複数の半導体チップについて該半導体チップ毎に高さの異なるバンプを設け、複数の前記半導体チップをチップトレイに搭載し、前記半導体チップが実装される基板を保持機構に保持させ、少なくとも、前記基板の所望位置に前記チップトレイを接近させる動作を繰り返し行うことにより、前記バンプの高さの順に、該バンプを前記基板の所望位置に接合することで、複数の前記半導体チップを順々に該基板に接合させる際に、前記チップトレイは、複数の分離可能なセパレート部材が板状に組み合わされてなり、前記半導体チップは、前記バンプを上に向けた状態で、前記セパレート部材の上面側に着脱自在に搭載せられ、前記基板は、該基板の実装面を下に向けた状態で前記保持機構に保持されることを特徴とする。
本発明によれば、高さの異なるバンプがそれぞれ設けられた複数の半導体チップをチップトレイに搭載し、例えば、保持機構に保持された基板をチップトレイの上方から水平状態のままで下降させると、複数の半導体チップの各バンプのうちで１番高い高さを持つもののみを基板に接触させることができる。そこで、本発明によれば、各半導体チップをチップトレイにおいて特に所望位置に配置することなく、チップトレイの任意の位置に搭載した状態で、所望の半導体チップ（１番高いバンプをもつもの）を選択して基板の所望位置に接触させて接合することができる。その後、上記と同様にして２番目に高いバンプを基板の所望位置に接合してそのバンプをもつ半導体チップを基板に接合することができ、３番目以降のバンプについても同様にして基板に接合することができる。そこで、本発明によれば、微小なためにハンドリングすることが困難な微小半導体チップについても、簡便に、基板の所望位置に接合することができる。
【０００９】
これに加えて、上記半導体モジュールの製造方法においては、前記チップトレイが、複数の分離可能なセパレート部材が板状に組み合わされてなり、前記半導体チップは、前記バンプを上に向けた状態で、前記セパレート部材の上面側に着脱自在に搭載せられ、前記基板は、該基板の実装面を下に向けた状態で前記保持機構に保持される。
ゆえに、１番高いバンプを基板に接合して１つの半導体チップ（第１半導体チップ）を基板に実装した後、２番目に高いバンプをもつ第２半導体チップを基板に接合しようとするとき、第１半導体チップ及びチップトレイが邪魔となり、第２半導体チップの接合ができないという事態を回避することができる。すなわち、第１半導体チップを基板に実装した後、その第１半導体チップを搭載していたチップトレイのセパレート部材をそのチップトレイから分離除去する。こうすることで、第１半導体チップが第２半導体チップの接合の邪魔になることを回避することができる。なお、３番目以降の高さのバンプをもつ半導体チップについても同様である。
【００１０】
また、本発明の半導体モジュールの製造方法は、複数の前記半導体チップを搭載した前記チップトレイを、前記基板の下側に配置し、前記接合をするときに、前記チップトレイを上昇させる動作と、前記基板を保持した保持機構を下降させる動作とのうちの少なくとも一方を行わせることで、複数の前記半導体チップにそれぞれ設けられたバンプのうちで１番高いバンプを該基板の実装面に押し付けることが好ましい。
本発明によれば、半導体チップを１個づつハンドリングすることなく、チップトレイ又は基板の位置を制御するだけで、基板の所望位置に各半導体チップを接合することができる。
【００１１】
また、本発明の半導体モジュールの製造方法は、前記バンプを基板に接合した後に、該バンプを有する半導体チップを搭載している前記セパレート部材を前記チップトレイから分離して除去することが好ましい。
本発明によれば、１番高いバンプを基板に接合して１つの半導体チップ（第１半導体チップ）を基板に実装した後、その第１半導体チップと該第１半導体チップを搭載しているセパレート部材が、次の半導体チップ接合の邪魔になることを回避することができる。
【００１２】
また、本発明の半導体モジュールの製造方法は、前記基板へのバンプの接合が、該基板の所望位置に該バンプを押し付け加圧しながら該バンプを加熱する処理を用いて行われることが好ましい。
本発明によれば、バンプを基板に確実に接合することができる。また、本発明によれば、バンプを基板に押し付け加圧しながら接合するので、そのバンプの高さを低くすることができ、他の半導体チップのバンプを接合するときに、既に接合した半導体チップが邪魔になることを低減することができる。
【００１３】
また、本発明の半導体モジュールの製造方法は、前記基板へのバンプの接合が、該基板の所望位置に該バンプを押し付け加圧しながら該バンプを加熱するとともに、該基板と該バンプを有する半導体チップとのうちの少なくとも一方を超音波の振動数で振動させる処理を用いて行われることが好ましい。
本発明によれば、超音波振動を加えながら加圧及び加熱してバンプの接合をするので、そのバンプを容易に押し潰して基板に接合することができる。したがって、本発明によれば、既に接合した半導体チップが他の半導体チップを接合するときに邪魔になることを、さらに低減することができる。
【００１４】
上述した半導体モジュールの製造方法において用いられる半導体モジュールは、少なくとも１つの基板と、前記基板に実装された複数の半導体チップと、前記半導体チップ毎に異なる高さで設けられた凸状のものであって、該半導体チップと前記基板とを接続するバンプとを有することが好ましい。かかる構成によれば、例えば、複数の半導体チップについて、バンプの高さが高いものから順に基板に接合して、半導体モジュールとして構成することができる。ゆえに、本発明は、微小な各半導体チップをハンドリングすることなく基板の所望位置に接合させることができるので、微小な半導体チップが基板に実装された半導体モジュールの低コスト化に寄与する。
【００１５】
また、上記の半導体モジュールは、前記バンプが、前記半導体チップと基板とを電気的及び機械的に接続するものであることが好ましい。
【００１６】
また、本発明の半導体モジュール製造用トレイは、基板に複数の半導体チップを接合するときに用いられる半導体モジュール製造用トレイであって、複数の前記半導体チップを搭載する部分を複数に分離可能に接合するセパレート機構を有し、前記セパレート機構は、複数の前記半導体チップを搭載する部分を複数に分離可能に接合するとともに、該分離可能な部分を突出させる機構と該分離可能な部分を凹ます機構とのうちの少なくとも一方を有することを特徴とする。
本発明によれば、ある半導体チップ（第１半導体チップ）を基板に接合した後に、トレイにおける第１半導体チップを搭載して部分をそのトレイからセパレート機構によって分離することができる。そこで、本発明によれば、第１半導体チップを基板に接合した後に、第２半導体チップを基板に接合しようとするとき、第１半導体チップが邪魔になることを回避できる。
これに加えて、前記セパレート機構が、複数の前記半導体チップを搭載する部分を複数に分離可能に接合するとともに、該分離可能な部分を突出させる機構と該分離可能な部分を凹ます機構とのうちの少なくとも一方を有するので、各半導体チップに設けられたバンプの高さが同一であっても、所望の半導体チップをトレイ面から突出させる、又は他の半導体チップをトレイ面から埋没させることなどで、トレイに搭載した各半導体チップを一つづつ基板に接合することができる。
【００１７】
また、本発明の半導体モジュール製造用トレイは、前記半導体チップを搭載する部分が、各半導体チップが搭載される複数の凹部が平面に設けられた形状を有することが好ましい。
本発明によれば、各半導体チップをトレイの凹部に搭載するので、その半導体チップがトレイ状で移動することを防止することができ、各半導体チップを基板の所望位置に正確に実装することができる。
【００１８】
また、本発明の半導体モジュール製造用トレイは、前記複数の凹部が複数の深さをもつことが好ましい。
本発明によれば、各半導体チップに設けられたバンプの高さが同一であっても、トレイの凹部に各半導体チップが搭載された状態では半導体チップ毎にバンプの高さがことなる状態となる。そこで、本発明によれば、トレイに各半導体チップを搭載して各半導体チップを基板の所望位置に接合することができる。
【００２０】
上述した半導体モジュールの製造方法において用いられる半導体モジュール製造装置は、半導体チップが実装される基板の保持機構となるものであって、該基板を吸着するヘッド部と、前記ヘッド部の底面に設けられた面であって、前記基板の実装面の反対側面が接触する面である吸着面とを有することが好ましい。
かかる構成によれば、基板の実装面を下に向けた状態でその基板をヘッド部が保持することができる。そこで、ヘッド部の位置を制御する、又は半導体チップの搭載位置を制御ことで、各半導体チップを１つづつハンドリングすることなく、各半導体チップを基板の所望位置に持っていくことができ、その位置で接合することができる。
【００２１】
また、上述した半導体モジュールの製造方法によって作製された半導体モジュールを備えることにより、微小な半導体チップが実装された基板を構成部品とする電子機器を安価に提供することができる。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体モジュールの製造方法について、図面を参照して説明する。
【００２３】
＜第１工程＞
図１は本発明の実施形態に係る半導体モジュールの製造方法における第１工程を示す模式断面図である。第１工程では、基板１０を半導体モジュール製造装置のヘッド部１に吸着させる。また、第１工程では、複数の微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄを半導体モジュール製造装置のチップトレイ３に搭載する。
【００２４】
ヘッド部１は、これから微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄが実装される基板１０の保持機構となるものである。そして、ヘッド部１は、板形状をしており、その板形状の略中央部に真空吸引口２をなす貫通穴が設けられている。真空吸引口２が減圧されることで、ヘッド部１の底面（吸着面）に配置された基板１０の上面がその吸着面の吸引される。これにより、基板１０は、ヘッド部１の底面に保持される。
【００２５】
微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄは、シリコンなどの半導体ウェハをダイジングなどにより分割して形成されたものである。微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄの大きさは、例えば縦横０．５ｍｍ程度よりも小さいものとする。また、微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄには、各種半導体素子又は電子回路などが形成されている。
【００２６】
さらに、各微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄには、それぞれ少なくとも一方面に凸形状の導電部材からなるバンプ１２ａ，１２ｂ，１２ｃ，１２ｄが設けられている。なお、図１においてバンプ１２ａ，１２ｂ，１２ｃ，１２ｄは、各微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄに２個づつ設けられているが、各バンプは１個づつでも３個以上づつ設けてもよい。
【００２７】
ここで、微小半導体チップ１１ａに設けられているバンプ１２ａは高さｈａである。微小半導体チップ１１ｂに設けられているバンプ１２ｂは高さｈｂである。微小半導体チップ１１ｃに設けられているバンプ１２ｃは高さｈｃである。微小半導体チップ１１ｄに設けられているバンプ１２ｄは高さｈｄである。そして、各バンプ１２ａ，１２ｂ，１２ｃ，１２ｄの高さは、ｈｄ＜ｈｃ＜ｈｂ＜ｈａ
というように、それぞれ異なっている。
【００２８】
チップトレイ３は、複数の分離可能なセパレート部材３ａ，３ｂ，３ｃ，３ｄが組み合わされた構成となっている。すなわちチップトレイ３は、４つのセパレート部材３ａ，３ｂ，３ｃ，３ｄに分解することができる。そして、各セパレート部材３ａ，３ｂ，３ｃ，３ｄの側面などに、各セパレート部材同士を着脱自在に接着するセパレート機構（図示せず）を設ける。
【００２９】
また例えば、図１に示すように、微小半導体チップ１１ａはセパレート部材３ａの上面に搭載する。微小半導体チップ１１ｂはセパレート部材３ｂの上面に搭載する。微小半導体チップ１１ｃはセパレート部材３ｃの上面に搭載する。微小半導体チップ１１ｄはセパレート部材３ｄの上面に搭載する。なお、これらの各セパレート部材３ａ，３ｂ，３ｃ，３ｄへの各微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄの搭載は、図１に示す順序に限定されるものではない。しかし、バンプ１２ａ，１２ｂ，１２ｃ，１２ｄの高さが低いものから高いものに順番に並ぶように、各半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄを各セパレート部材３ａ，３ｂ，３ｃ，３ｄに配置することが好ましい。
【００３０】
各セパレート部材３ａ，３ｂ，３ｃ，３ｄへの各微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄの搭載は、例えばピンセット形状の部材で各微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄを把持することで行ってもよい。
また、例えば各微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄを所定の板状部材に載せ、その板状部材を傾斜させながら振動を加える。これにより、板状部材上において各微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄを移動させる。そして、各微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄの移動先にセパレート部材３ａ，３ｂ，３ｃ，３ｄを配置することなどで、ハンドリングを行わずに上記搭載を行ってもよい。
【００３１】
＜第２工程＞
次に、本発明の実施形態に係る半導体モジュールの製造方法における第２工程について図２を参照して説明する。図２は本発明の実施形態に係る半導体モジュールの製造方法における第２工程を示す模式断面図である。第２工程では、微小半導体チップ１１ａを基板１０の所望位置に接合する。
【００３２】
具体的には、先ず、図１に示す状態において、微小半導体チップ１１ａのバンプ１２ａが基板１０の接合位置（所望位置）の真下にくるように、チップトレイ３又はヘッド部１を水平方向に移動させる。次いで、チップトレイ３をその水平状態を維持しつつ上げるか又はヘッド部１をその水平状態を維持しつつ下げる。これらにより、バンプ１２ａ，１２ｂ，１２ｃ，１２ｄのうちで１番高いバンプ１２ａのみが基板１０の実装面に接触する。
【００３３】
次いで、さらにチップトレイ３を上げるか又はヘッド部１を下げる力を作用させることにより、バンプ１２ａを基板１０に押し付け加圧しながらそのバンプ１２ａを加熱する。これにより、バンプ１２ａは基板１０に電気的及び機械的に接合される。
【００３４】
この接合において、バンプ１２ａを基板１０に押し付け加圧しながらそのバンプ１２ａを加熱するとともに、ヘッド１又はチップトレイ３に超音波振動を加えることで、かかる接合部に超音波振動を加えることが好ましい。その超音波振動の振幅は、例えば３μｍ〜５μｍとする。そして、各バンプ１２ａ，１２ｂ，１２ｃ，１２ｄの各高さｈａ，ｈｂ，ｈｃ，ｈｄの差が大きいときほど、超音波振動の振幅を大きくすることが好ましい。このようにすることで、各バンプ１２ａ，１２ｂ，１２ｃ，１２ｄを所定の高さに押し潰しながら、かかる接合をすることができる。
なお、基板１０の係る接合部はアルミニウムなどからなる金属電極面が設けられていることが好ましい。
【００３５】
次いで、微小半導体チップ１１ａが搭載されているセパレート部材３ａを、その微小半導体チップ１１ａから分離するとともに、チップトレイ３からも分離して除去する。すると、図２に示す状態となる。このセパレート部材３ａの分離除去は、例えばセパレート部材３ａにピンセット状部材を引っかけることで行ってもよい。また、ノズルなどからセパレート部材３ａにのみ圧縮空気を吹き付けることで、セパレート部材３ａの分離除去を行ってもよい。
【００３６】
＜第３工程＞
次に、本発明の実施形態に係る半導体モジュールの製造方法における第３工程について図３を参照して説明する。図３は本発明の実施形態に係る半導体モジュールの製造方法における第３工程を示す模式断面図である。第３工程では、第２工程と同様にして、微小半導体チップ１１ｂを基板１０の所望位置に接合する。
【００３７】
具体的には、先ず、図２に示す状態において、微小半導体チップ１１ｂのバンプ１２ｂが基板１０の接合位置（所望位置）の真下にくるように、チップトレイ３又はヘッド部１を水平方向に移動させる。次いで、チップトレイ３をその水平状態を維持しつつ上げるか又はヘッド部１をその水平状態を維持しつつ下げる。これらにより、バンプ１２ｂ，１２ｃ，１２ｄのうちで１番高いバンプ１２ｂのみが基板１０の実装面に接触する。
【００３８】
次いで、さらにチップトレイ３を上げるか又はヘッド部１を下げる力を作用させることにより、バンプ１２ｂを基板１０に押し付け加圧しながらそのバンプ１２ｂを加熱する。これにより、バンプ１２ｂは基板１０に電気的及び機械的に接合される。
この接合においては上記第２工程の説明で述べたように、超音波振動を加えてもよい。
【００３９】
次いで、微小半導体チップ１１ｂが搭載されているセパレート部材３ｂを、その微小半導体チップ１１ｂから分離するとともに、チップトレイ３からも分離して除去する。すると、図３に示す状態となる。このセパレート部材３ｂの分離除去は、上記第２工程で述べたように、ピンセット状部材又は圧縮空気などを用いて行うことができる。
【００４０】
＜第４工程＞
次に、本発明の実施形態に係る半導体モジュールの製造方法における第４工程について図４を参照して説明する。図４は本発明の実施形態に係る半導体モジュールの製造方法における第４工程を示す模式断面図である。第４工程では、第２工程及び第３工程と同様にして、微小半導体チップ１１ｃを基板１０の所望位置に接合する。
【００４１】
具体的には、先ず、図３に示す状態において、微小半導体チップ１１ｃのバンプ１２ｃが基板１０の接合位置（所望位置）の真下にくるように、チップトレイ３又はヘッド部１を水平方向に移動させる。次いで、チップトレイ３をその水平状態を維持しつつ上げるか又はヘッド部１をその水平状態を維持しつつ下げる。これらにより、バンプ１２ｃ，１２ｄのうちで１番高いバンプ１２ｃのみが基板１０の実装面に接触する。
【００４２】
次いで、さらにチップトレイ３を上げるか又はヘッド部１を下げる力を作用させることにより、バンプ１２ｃを基板１０に押し付け加圧しながらそのバンプ１２ｃを加熱する。これにより、バンプ１２ｃは基板１０に電気的及び機械的に接合される。
この接合においては上記第２工程の説明で述べたように、超音波振動を加えてもよい。
【００４３】
次いで、微小半導体チップ１１ｃが搭載されているセパレート部材３ｃを、その微小半導体チップ１１ｃから分離するとともに、チップトレイ３からも分離して除去する。すると、図４に示す状態となる。このセパレート部材３ｃの分離除去は、上記第２工程で述べたように、ピンセット状部材又は圧縮空気などを用いて行うことができる。
【００４４】
＜第５工程＞
次に、本発明の実施形態に係る半導体モジュールの製造方法における第５工程について図５を参照して説明する。図５は本発明の実施形態に係る半導体モジュールの製造方法における第５工程を示す模式断面図である。第５工程では、第２〜第４工程と同様にして、微小半導体チップ１１ｄを基板１０の所望位置に接合する。
【００４５】
具体的には、先ず、図４に示す状態において、微小半導体チップ１１ｄのバンプ１２ｄが基板１０の接合位置（所望位置）の真下にくるように、チップトレイ３又はヘッド部１を水平方向に移動させる。次いで、チップトレイ３をその水平状態を維持しつつ上げるか又はヘッド部１をその水平状態を維持しつつ下げる。これらにより、バンプ１２ｄが基板１０の実装面に接触する。
【００４６】
次いで、さらにチップトレイ３を上げるか又はヘッド部１を下げる力を作用させることにより、バンプ１２ｄを基板１０に押し付け加圧しながらそのバンプ１２ｄを加熱する。これにより、バンプ１２ｄは基板１０に電気的及び機械的に接合される。
この接合においては上記第２工程の説明で述べたように、超音波振動を加えてもよい。
【００４７】
次いで、微小半導体チップ１１ｄが搭載されているセパレート部材３ｄを、その微小半導体チップ１１ｄから分離するとともに、チップトレイ３からも分離して除去する。このセパレート部材３ｄの分離除去は、上記第２工程で述べたように、ピンセット状部材又は圧縮空気などを用いて行うことができる。すると、図５に示す状態となり、基板１０への各微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄの実装が完了する。
【００４８】
これらにより、本実施形態の製造方法によれば、従来の半導体チップよりも小さい微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄを基板１０の所望位置に簡易に実装することができる。
【００４９】
上記実施形態において、各セパレート部材３ａ，３ｂ，３ｃ，３ｄの上面には、微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄを安定に搭載するための凹部が設けられていることが好ましい。
【００５０】
この凹部は、各セパレート部材３ａ，３ｂ，３ｃ，３ｄ毎に異なる深さを持つものであってもよい。また、各セパレート部材３ａ，３ｂ，３ｃ，３ｄは、それぞれ、他のセパレート部材に対して突出させる機構又は凹ます機構が設けられていることが好ましい。このような構成にすることにより、微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄの各バンプ１２ａ，１２ｂ，１２ｃ，１２ｄを同一の高さにしても、上記実施形態の作用効果を奏することができ、従来の半導体チップよりも小さい微小半導体チップ１１ａ，１１ｂ，１１ｃ，１１ｄを基板１０の所望位置に簡易に実装することができる。
【００５１】
（バンプの形状）
次に、本実施形態の製造方法で用いられるバンプ１２ａ，１２ｂ，１２ｃ，１２ｄの形状例について図６から図９を参照して説明する。図６は、本実施形態の製造方法で用いられるバンプの一例を示す模式側面図である。
【００５２】
微小半導体チップ１１の上面に設けられたバンプ１２ｅは、上記実施形態のバンプ１２ａ，１２ｂ，１２ｃ，１２ｄに相当するものである。微小半導体チップ１１の上面においてバンプ１２ｅが設けられる部分は、アルミニウムパッドなどが形成されていることが好ましい。そして、例えば微小半導体チップ１１のアルミニウムパッドの上面にメッキバンプとしてバンプ１２ｅを形成する。バンプ１２ｅの高さは、２０μｍ以上あることが好ましい。
【００５３】
図７は、本実施形態の製造方法で用いられるバンプの他の例を示す模式側面図である。微小半導体チップ１１の上面に設けられたバンプ１２ｆは、上記実施形態のバンプ１２ａ，１２ｂ，１２ｃ，１２ｄに相当するものである。バンプ１２ｆは、例えば微小半導体チップ１１の金属電極上においてＡｕ（金）ポールバンプ（スタッドバンプ）として設けられる。
【００５４】
図８は、本実施形態の製造方法で用いられるバンプの他の例を示す模式側面図である。微小半導体チップ１１の上面に設けられたバンプ１２ｇは、図７に示すバンプ１２ｆを２段重ねしたものである。これにより、バンプ１２ｇの高さは、バンプ１２ｆの高さの約２倍となる。また、バンプ１２ｇとしては、図７に示すバンプ１２ｆを３段以上重ねたものとしてもよい。これにより、バンプ１２ｇの高さをバンプ１２ｆの高さの３倍以上にすることができる。
【００５５】
図９は、本実施形態の製造方法で用いられるバンプの他の例を示す模式側面図である。微小半導体チップ１１の上面に設けられたバンプ１２ｈは、図６に示すバンプ１２ｅの上に図７に示すバンプ１２ｆを重ねた構造となっている。すなわち、バンプ１２ｈは、半導体チップ１１のアルミニウムパッド１３の上面にメッキバンプ（バンプ１２ｅ）を設け、そのメッキバンプの上にＡｕポールバンプを設けたものである。
【００５６】
（バンプの製造方法）
次に、本実施形態の半導体モジュールの製造方法で用いられるバンプの製造方法の一例について、図１０から図１４を参照して説明する。
【００５７】
先ず、図１０（ａ）に示すように、上記実施形態の微小半導体チップ１１に相当する半導体チップ１１０を容易する。半導体チップ１１０の表面には複数のパッド１１２が設けられている。パッド１１２は、半導体チップ１１０の内部に形成された集積回路の電極となる。パッド１１２は、半導体チップ１１０の端部に並んでいても、半導体チップ１１０の中央部に並んでいてもよい。また、パッド１１２は、半導体チップ１１０が矩形をなすときに平行な２辺の端部に沿って並んでいても、４辺の端部に並んでいてもよい。パッド１１２は、半導体チップ１１０における集積回路が形成された領域に形成されてもよい。パッド１１２は、マトリクス状で複数行複数列に並んで形成されてもよい。各パッド１１２は、半導体チップ１１０に薄く平らに形成されていることが多いが、側面又は縦断面の形状は限定されず、半導体チップ１１０の面と面一になっていてもよい。また、パッド１１２の平面形状も特に限定されれず、円形であっても矩形であってもよい。パッド１１２はアルミニウム（Ａｌ）又は銅（Ｃｕ）等によって形成される。各パッド１１２間のピッチは、設計に応じて自由に決めることができる。
【００５８】
次に、図１０（ｂ）に示すように、半導体チップ１１０におけるパッド１１２が形成された面には絶縁層であるパシベーション層（被覆層、第１の被覆層）１１４が形成される。パシベーション層１１４は各パッド１１２を覆って形成される。本実施形態では、パシベーション層１１４は単一層から形成されているが、複数層から形成されていてもよい。また、パシベーション層１１４の厚さは必要に応じて自由に決めることができる。パシベーション層１１４は、例えば、ＳｉＯ２、ＳｉＮ又はポリイミド樹脂などで形成することができる。
【００５９】
次いで、図１０（ｃ）に示すように、半導体チップ１１０の表面にはパシベーション層１１４を介してレジスト層（被覆層、第２の被覆層）１２０が形成される。すなわち、第１の被覆層としてのパシベーション層１１４の上層に第２の被覆層としてのレジスト層１２０が形成される。このレジスト層１２０は、例えばスピンコート法によって設けてもよいし、印刷法やインクジェット法によって設けてもよい。
【００６０】
次に、図１１（ａ）に示すように、レジスト層１２０に開口部（第１の開口部）１２２Ｂが形成される。開口部１２２Ｂはパッド１１２に対応した位置に形成される。開口部１２２Ｂはフォトリソグラフィ法によって形成される。つまり、マスクを介して感光性のレジスト層１２０にエネルギービームを照射して露光処理した後、現像処理することにより開口部１２２Ｂが形成される。このとき、レジスト層１２０はポジ型であってもネガ型であっても構わない。現像処理後には、プラスマ・アッシングなどによりフォトレジストの残さを除去することが好ましい。
なお、開口部１２２Ｂはフォトリソグラフィ法によらずにエッチングによって形成されてもよい。
また、図１０（ｃ）及び図１１（ａ）に示したように、レジスト層１２０をパシベーション層１１４の上層全面に塗布後、フォトリソグラフィ法（あるいはエッチング）によって開口部１２２Ｂを形成する構成の他に、スクリーン印刷法あるいはインクジェット法を用いてパシベーション膜１１４上面に開口部１２２Ｂを有するレジスト層１２０が形成されてもよい。
【００６１】
次に、図１１（ｂ）に示すように、レジスト層１２０をマスクとして、開口部１２２Ｂ内のパシベーション層（被覆層）１１４を除去して、パッド１１２の少なくとも一部を露出する開口部（第１の開口部）１２２Ａが形成される。開口部１２２Ａはエッチングによって形成することができる。エッチングの手段は、化学的、物理的又はこれらの性質を組み合わせて利用したものであっても構わない。また、エッチングの特性は、等方性又は異方性のいずれであってもよい。
【００６２】
第１の開口部１２２Ａの壁面と第２の開口部１２２Ｂの壁面とは段差が無く面一で連続している。なお、開口部１２２の平面視形状は、例えば円形であっても矩形であってもよく限定されない。
【００６３】
次に、図１１（ｃ）に示すように、開口部１２２より露出するパッド１１２と接続する第１の金属層１３０が形成される。第１の金属層１３０はニッケル（Ｎｉ）、銅（Ｃｕ）又は金（Ａｕ）、錫（Ｓｎ）などで形成される。
【００６４】
第１の金属層１３０は、開口部１２２の高さを越えないで、すなわち開口部１２２の内側に形成される。具体的には、レジスト層１２０上面と第１の金属層１３０上面との差Ｈが、半田ペースト材（金属ペースト材）に含まれる半田粒子の最大粒径より大きくなるように（半田粒径以上になるように）、第１の金属層１３０の上面高さ及びレジスト層１２０の上面高さのうち少なくともいずれか一方が設定される。
【００６５】
第１の金属層１３０は無電解メッキ処理によって形成される。無電解メッキによって第１の金属層１３０を形成する際、第１の金属層１３０の形状は開口部１２２の形状に基づく。開口部１２２が、半導体チップ１１０の面に対して垂直に立ち上がる壁面を有する場合には、垂直に立ち上がる第１の金属層１３０が形成される。ここでは、パシベーション層１１４に開口部１２２Ａを形成するためのレジスト層１２０が、第１の金属層１３０の形成に用いられたことになる。
【００６６】
図１１では、各パッド１１２の少なくとも一部をパシベーション層１１４から露出する工程と、パッド１１２上に第１の金属層１３０を形成する工程とを、同一のレジスト層１２０を用いて行う構成である。この方法を用いると、第１の金属層１３０を設けるためのレジストを別に設ける必要がないため、工程を簡略化できるという効果を奏する。また、各パッド１１２の少なくとも一部をパシベーション層１１４から露出する工程と、パッド１１２上に第１の金属層１３０を形成する工程とを、異なるレジスト層１２０及び１２０Ａを用いて行うこともできる。この方法を用いると、第１の金属層１３０は、パシベーション層１１４から露出した電極の形状に制限されずに形成することができる。
【００６７】
次に、図１２（ａ）に示すように、開口部１２２の大きさが変更されて開口部１２４が形成される。具体的には、開口部１２２のうち半導体チップ１１０表面と平行な方向（すなわち水平方向（横方向））における大きさが変更されて開口部１２４が形成される。本実施形態において、変更後の開口部１２４における水平方向の大きさＬ１は、第１の金属層１３０の外周の大きさＬ２を越えるように（Ｌ２以上になるように）形成される。
【００６８】
開口部１２４は、例えば、フォトリソグラフィ法を用いて、開口部１２２を拡げるようにして形成される。すなわち、図１１（ｃ）に示されているレジスト層１２０の開口部１２２の壁面に対してエネルギービームを照射して露光処理した後、現像処理することにより、開口部１２２を拡げるように形成する。
あるいは、図１１（ｃ）に示されているレジスト層１２０を除去した後、新たなレジスト層を設け、この新たなレジスト層に対してフォトリソグラフィ法を用いて開口部１２４を形成してもよい。あるいは、図１１（ｃ）に示されているレジスト層１２０を除去した後、スクリーン印刷法やインクジェット法を用いて開口部１２４を有するレジスト層を新たに設けてもよい。
【００６９】
開口部１２４が形成されたら、図１２（ｂ）に示すように、この開口部１２４に対して第２の金属層を形成するための金属ペースト材１３４が充填される。金属ペースト材１３４は半田ペースト材であって、印刷法によって開口部１２４に充填される。半田ペースト材１３４は、微細な半田粒子とフラックスとを混練したものであって、半田粒子の粒径は５〜５０μｍ程度である。半田ペースト材１３４のうち半田粒子の含有率は約５０％に設定されている。フラックスは、松脂、活性剤および有機溶剤などを含んでいる。半田粒子は、Ｓｎ、あるいは、ＳｎにＡｇ、Ｃｕ、Ｂｉ、Ｚｎ、Ｉｎ、Ｐｂ、Ｓｂのうち少なくとも１つを含んだものである。
【００７０】
半田ペースト材１３４は、レジスト層１２０の開口部１２４と第１の金属層１３０とパシベーション層１１４の一部とで形成される空間に対して充填される。ここで、第１の金属層１３０の上面はレジスト層１２０の上面より一段低く形成されているため、半田ペースト材１３４は開口部１２４に対して充填可能である。そして、具体的には、レジスト層１２０の上面と第１の金属層１３０の上面との差Ｈが、半田ペースト材（金属ペースト材）１３４に含まれる半田粒子（金属粒子）の最大粒径より大きくなるように（最大粒径以上になるように）設定されているため、半田ペースト材１３４は前記空間に対して安定して充填可能となっている。ここで、半田ペースト材１３４の上面がレジスト層１２０の上面とほぼ同じになるように、すなわち開口部１２４から溢れ出ないように半田ベースト材１３４が充填される。
【００７１】
開口部１２４に半田ペースト材１３４が充填されたら、この半田ペースト材１３４を含む半導体チップ１１０に対して所定の処理である熱処理が施される。熱処理としては、リフロー炉で加熱溶融する方法などがある。熱処理された半田ペースト材１３４は溶融し、その表面張力によって、図１２（ｃ）に示すように、半ボール状（球冠状）となる。加熱溶融されることにより半田ペースト材１３４からフラックスが除去され、半田粒子からなる第２の金属層としての半球状体（球状体）１３６が形成される。こうして、第１の金属層１３０と第２の金属層１３６とからなるバンプ１４０が形成される。
【００７２】
ここで、本実施形態において、第２の金属層１３６は第１の金属層１３０に対して外方に膨らむように形成される。したがって、バンプ１４０のうち、半導体チップ１１０の表面に沿う方向における最大の大きさ（すなわち最大径）を有する部分は、第２の金属層１３６に存在する。
【００７３】
半田ペースト材１３４は半田粒子の含有率を約５０％に設定されているので、熱処理することによって開口部１２４に充填した半田ペースト材１３４からフラックスを除去することにより、形成される半球状体である第２の金属層１３６の体積は、充填した半田ペースト材１３４の体積より小さくなる。そして、開口部１２４のうち半導体チップ１１０の面に沿う方向における大きさＬ１は、第１の金属層１３０のうち半導体チップ１１０の表面に沿う方向における最大値部分の大きさＬ２、及び第２の金属層１３６のうち半導体チップ１１０の表面に沿う方向における最大値部分の大きさＬ３より大きくなるように（Ｌ３以上になるように）設定されている。つまり、開口部１２４は、第１の金属層１３０及び第１の金属層１３０上に形成された第２の金属層１３６の外周を越えるように形成されている。換言すれば、開口部１２４は、バンプ１４０の最大径より大きい内径を有するように設定されている。したがって、熱処理後、開口部１２４の内壁面と第２の金属層１３６とは離間している。
【００７４】
なお、半田粒子からなる第２の金属層１３６と第１の金属層１３０との密着性を高めるために、半田ペースト材１３４を充填する前に、第１の金属層１３０の上面に、密着性を向上させるための中間層を設けてもよい。中間層としては、金などを用いることができる。
【００７５】
熱処理によって半球状体である第２の金属層１３６を形成したら、半導体チップ１１０を洗浄処理し、第２の金属層１３６の周囲などに残存するフラックスを除去することが好ましい。この洗浄処理に用いられる洗浄液としては、例えばベンジルアルコール、イソプロピルアルコール又はエチレングリコール系アルコールなどが挙げられる。
【００７６】
こうして、半球状体である第２の金属層１３６が形成されたら、図１３に示すようにレジスト層１２０が除去される。レジスト層１２０は機械的又は化学的に剥離されることによって除去される。レジスト層１２０を剥離する際、レジスト層１２０に形成されている開口部１２４と、バンプ１４０のうち最大径を有する部分である第２の金属層１３６とは離間しているため、レジスト層１２０とバンプ１４０（第２の金属層１３６）とは干渉したりせず、レジスト層１２０は容易に剥離される。
レジスト層１２０を剥離した後、半導体チップ１１０に残存するレジスト残さはプラズマ・アッシングにより除去される。
【００７７】
ここで、開口部１２４の大きさＬ１を求める手順について図１４を参照しながら説明する。図１４は図１２（ｃ）の拡大図である。
なお、図１２（ｃ）や図１４では、第２の金属層１３６は第１の金属層１３０上面のみに配置されている（濡れている）が、第２の金属層１３６は第１の金属層１３０の側面にも配置されて（濡れていて）もよい。
第１の金属層１３０上に形成される第２の金属層１３６の形状は、第１の金属層１３０の上面の面積や形状あるいは材質、半田粒子あるいは半田ペースト材の量（体積）あるいは半田粒子の種類など、種々のパラメータによって変化する。すなわち、開口部１２４に半田ペースト材１３４を充填し、熱処理を施すことによって形成される第２の金属層１３６の最大径Ｌ３や高さＬ４は前記パラメータによって変化する。また、前記パラメータによって、第２の金属層１３６は第１の金属層１３０に対して外方に膨らむような形状を有したり、内方へ傾斜するような形状を有したりするようになる。
【００７８】
本実施形態では、レジスト層１２０の剥離動作において、開口部１２４の内壁とバンプ１４０とが干渉しないように、熱処理によって形成される第２の金属層１３６が開口部１２４の内壁に対して接触しないように設定する。そこで、本実施形態では、パンプ１４０の第２の金属層１３６を形成するに際し、熱処理によって第１の金属層１３０上に形成される第２の金属層１３６の形状を予め実験的あるいは理論的（数値計算に基づく）に求め、この求めた結果に基づいて、開口部１２４の径Ｌ１を設定してから開口部１２４を形成し、この開口部１２４に対して半田ペースト材１３４を充填するようにする。
【００７９】
そして、実験的あるいは理論的に求めた結果により、第２の金属層１３６が、図１４に示すように、第１の金属層１３０に対して外方に膨らむような場合、つまり、第２の金属層１３６の表面と第１の金属層１３０の上面とが接する位置における第２の金属層１３６と第１の金属層１３０とのなす角度θが９０度以上である場合、バンプ１４０のうち最大径を有する部分は第２の金属層１３６であってその大きさはＬ３であるため、開口部１２４の径Ｌ１は、第１の金属層１３０の最大径Ｌ２及び第２の金属層１３６の最大径Ｌ３より大きくなるように（Ｌ３以上になるように）設定される。言い換えれば、開口部１２４は、第１の金属層１３０及び第２の金属層１３６の外周を越えるように形成される。
【００８０】
以上説明したように、半田ペースト材１３４をレジスト層１２０に形成された開口部１２４に充填する際、レジスト層１２０上面と第１の金属層１３０上面との高さの差を、半田粒子の最大粒径より大きくなるように設定してからスキージ等により印刷し半田ペースト材１３４を充填するので、適切な量の半田ペースト材１３４を安定して充填できる。
【００８１】
開口部１２４を形成する際、第１の金属層１３０上に形成される半球状体である第２の金属層１３６の形状を予め求めておき、この求めておいた結果に基づいて開口部１２４の大きさＬ１を設定することにより、第２の金属層１３６と開口部１２４の内壁との干渉が防止されるので、形成される第２の金属層１３６は所望の形状を維持できるとともに、レジスト層１２０の剥離動作も容易に行うことができる。
【００８２】
上述した、第１の金属層１３０と第２の金属層１３６とを有するバンプ１４０を備えた半導体チップ１１０は、フリップチップとして、上記半導体モジュールの製造方法を用いて、基板に実装することができる。その場合、基板に形成された配線パターン（ランド）と、バンプ１４０とを電気的に接続する。電気的接続には、金属層１３６により半田付けし、バンプ１４０と配線パターンとを接続してもよい。
【００８３】
（電子機器）
上記実施形態の製造方法を用いて製造された半導体モジュール（以下、単に半導体モジュールという。）を備えた電子機器の例について説明する。
図１５は、携帯電話の一例を示した斜視図である。図１５において、符号１０００は半導体モジュールを備える携帯電話本体を示し、符号１００１は半導体モジュールを備える表示部を示している。
【００８４】
図１６は、腕時計型電子機器の一例を示した斜視図である。図１６において、符号１１００は半導体モジュールを備える時計本体を示し、符号１１０１は半導体モジュールを備える表示部を示している。
【００８５】
図１７は、電子手帳、ＰＤＡ、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１７において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は半導体モジュールを備える情報処理装置本体、符号１２０６は半導体モジュールを備える表示部を示している。
【００８６】
図１５から図１７に示す電子機器は、上記実施形態の製造方法を用いて製造された半導体モジュールを備えているので、従来よりも微小な半導体チップが実装された基板を構成部品とすることができ、機器全体の形状をコンパクト化することができ、低コストで製造することができる。
【００８７】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず適宜変更が可能である。
【図面の簡単な説明】
【図１】 本発明の実施形態の第１工程を示す模式断面図である。
【図２】 同上の第２工程を示す模式断面図である。
【図３】 同上の第３工程を示す模式断面図である。
【図４】 同上の第４工程を示す模式断面図である。
【図５】 同上の第５工程を示す模式断面図である。
【図６】 バンプの形状の一例を示す模式側面図である。
【図７】 バンプの形状の一例を示す模式側面図である。
【図８】 バンプの形状の一例を示す模式側面図である。
【図９】 バンプの形状の一例を示す模式側面図である。
【図１０】 バンプ形成方法の一例を示す図である。
【図１１】 バンプ形成方法の一例を示す図である。
【図１２】 バンプ形成方法の一例を示す図である。
【図１３】 同上のバンプ形成方法で形成されたバンプを示す図である。
【図１４】 バンプ形成方法の一例を示す図である。
【図１５】 本実施形態の構造を備えた電子機器の一例を示す図である。
【図１６】 本実施形態の構造を備えた電子機器の一例を示す図である。
【図１７】 本実施形態の構造を備えた電子機器の一例を示す図である。
【符号の説明】
１…ヘッド部、２…真空吸引口、３…チップトレイ、３ａ，３ｂ，３ｃ，３ｄ…セパレート部材、１０…基板、１１，１１ａ，１１ｂ，１１ｃ，１１ｄ…微小半導体チップ、１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆ，１２ｇ，１２ｈ…バンプ、ｈａ，ｈｂ，ｈｃ，ｈｄ…バンプの高さ。
Claims (8)
- 複数の半導体チップについて、該半導体チップ毎に高さの異なるバンプを設け、
複数の前記半導体チップをチップトレイに搭載し、
前記半導体チップが実装される基板を保持機構に保持させ、
少なくとも、前記基板の所望位置に前記チップトレイを接近させる動作を繰り返し行うことにより、前記バンプの高さの順に、該バンプを前記基板の所望位置に接合することで、複数の前記半導体チップを順々に該基板に接合させる際に、
前記チップトレイは、複数の分離可能なセパレート部材が板状に組み合わされてなり、
前記半導体チップは、前記バンプを上に向けた状態で、前記セパレート部材の上面側に着脱自在に搭載せられ、
前記基板は、該基板の実装面を下に向けた状態で前記保持機構に保持されることを特徴とする半導体モジュールの製造方法。 - 複数の前記半導体チップを搭載した前記チップトレイを、前記基板の下側に配置し、
前記接合をするときに、前記チップトレイを上昇させる動作と、前記基板を保持した保持機構を下降させる動作とのうちの少なくとも一方を行わせることで、複数の前記半導体チップにそれぞれ設けられたバンプのうちで１番高いバンプを該基板の実装面に押し付けることを特徴とする請求項１記載の半導体モジュールの製造方法。 - 前記バンプを基板に接合した後に、該バンプを有する半導体チップを搭載している前記セパレート部材を前記チップトレイから分離して除去することを特徴とする請求項２記載の半導体モジュールの製造方法。
- 前記基板へのバンプの接合は、該基板の所望位置に該バンプを押し付け加圧しながら該バンプを加熱する処理を用いて行うことを特徴とする請求項１乃至３のいずれか一項に記載の半導体モジュールの製造方法。
- 前記基板へのバンプの接合は、該基板の所望位置に該バンプを押し付け加圧しながら該バンプを加熱するとともに、該基板と該バンプを有する半導体チップとのうちの少なくとも一方を超音波の振動数で振動させる処理を用いて行うことを特徴とする請求項１乃至３のいずれか一項に記載の半導体モジュールの製造方法。
- 基板に複数の半導体チップを接合するときに用いられる半導体モジュール製造用トレイであって、
複数の前記半導体チップを搭載する部分を複数に分離可能に接合するセパレート機構を有し、
前記セパレート機構は、複数の前記半導体チップを搭載する部分を複数に分離可能に接合するとともに、該分離可能な部分を突出させる機構と該分離可能な部分を凹ます機構とのうちの少なくとも一方を有することを特徴とする半導体モジュール製造用トレイ。 - 前記半導体チップを搭載する部分は、各半導体チップが搭載される複数の凹部が平面に設けられた形状を有することを特徴とする請求項６記載の半導体モジュール製造用トレイ。
- 前記複数の凹部は、複数の深さをもつことを特徴とする請求項７記載の半導体モジュール製造用トレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002305655A JP3675435B2 (ja) | 2002-10-21 | 2002-10-21 | 半導体モジュールの製造方法および半導体モジュール製造用トレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002305655A JP3675435B2 (ja) | 2002-10-21 | 2002-10-21 | 半導体モジュールの製造方法および半導体モジュール製造用トレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004140287A JP2004140287A (ja) | 2004-05-13 |
| JP3675435B2 true JP3675435B2 (ja) | 2005-07-27 |
Family
ID=32452697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002305655A Expired - Fee Related JP3675435B2 (ja) | 2002-10-21 | 2002-10-21 | 半導体モジュールの製造方法および半導体モジュール製造用トレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3675435B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018146880A1 (ja) * | 2017-02-09 | 2018-08-16 | ボンドテック株式会社 | 部品実装システム、樹脂成形装置、部品実装方法および樹脂成形方法 |
-
2002
- 2002-10-21 JP JP2002305655A patent/JP3675435B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004140287A (ja) | 2004-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5636265B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP4219951B2 (ja) | はんだボール搭載方法及びはんだボール搭載基板の製造方法 | |
| JP3778256B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US7408257B2 (en) | Packaging chip and packaging method thereof | |
| JP5645592B2 (ja) | 半導体装置の製造方法 | |
| TW200425238A (en) | Semiconductor device, circuit substrate and electronic instrument | |
| JP2010153822A (ja) | 電子装置、電子装置の製造方法、電子機器 | |
| KR101803746B1 (ko) | 반도체 칩, 적층형 반도체 패키지 및 그 제조방법 | |
| TW200836320A (en) | Semiconductor device package with die receiving through-hole and connecting through hole and method of the same | |
| JP2010114140A (ja) | 半導体装置及びその製造方法 | |
| JP5180137B2 (ja) | 半導体装置の製造方法 | |
| JP3675435B2 (ja) | 半導体モジュールの製造方法および半導体モジュール製造用トレイ | |
| JP4206779B2 (ja) | 半導体装置の製造方法 | |
| JP3940891B2 (ja) | バンプの形成方法及びフリップチップの製造方法 | |
| JP2008147367A (ja) | 半導体装置及びその製造方法 | |
| JP2002231765A (ja) | 半導体装置 | |
| JP2004221351A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002222901A (ja) | 半導体デバイスの実装方法及びその実装構造、半導体装置の製造方法及び半導体装置 | |
| JP2005079379A (ja) | 端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体モジュールの製造方法 | |
| JP2005072202A (ja) | 端子電極、配線基板、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体モジュールの製造方法 | |
| JP2003197812A (ja) | 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2003297977A (ja) | 電子部品の製造方法 | |
| JP2004327182A (ja) | スパイラルコンタクタおよびその製造方法 | |
| KR100485590B1 (ko) | 솔더 페이스트 프린트를 이용한 웨이퍼 범핑 방법 | |
| JP2005072203A (ja) | 端子電極、半導体装置、半導体モジュール、電子機器および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050425 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |