KR20090069337A - 전자 부품 실장 구조체와 그 제조 방법 - Google Patents

전자 부품 실장 구조체와 그 제조 방법 Download PDF

Info

Publication number
KR20090069337A
KR20090069337A KR1020097010117A KR20097010117A KR20090069337A KR 20090069337 A KR20090069337 A KR 20090069337A KR 1020097010117 A KR1020097010117 A KR 1020097010117A KR 20097010117 A KR20097010117 A KR 20097010117A KR 20090069337 A KR20090069337 A KR 20090069337A
Authority
KR
South Korea
Prior art keywords
electrode
electronic component
photosensitive resin
resin
terminal
Prior art date
Application number
KR1020097010117A
Other languages
English (en)
Other versions
KR101079946B1 (ko
Inventor
다이스케 사쿠라이
요시히코 야기
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006319838A external-priority patent/JP4848941B2/ja
Priority claimed from JP2006323380A external-priority patent/JP4702271B2/ja
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20090069337A publication Critical patent/KR20090069337A/ko
Application granted granted Critical
Publication of KR101079946B1 publication Critical patent/KR101079946B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1155—Selective modification
    • H01L2224/11552—Selective modification using a laser or a focussed ion beam [FIB]
    • H01L2224/11554—Stereolithography, i.e. solidification of a pattern defined by a laser trace in a photosensitive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

복수의 전극 단자(10a)를 설치한 전자 부품(10)과, 전극 단자(10a)에 대향하는 위치에 접속 단자(12a)를 설치한 실장 기판(12)과, 전극 단자(10a) 상 또는 접속 단자(12a) 상에 설치한 돌기 전극(13)을 개재하여 전극 단자(10a)와 접속 단자(12a)를 접속하는 전자 부품 실장 구조체(1)로서, 돌기 전극(13)은, 적어도 도전성 필러(13a)와 감광성 수지(13b)를 포함하고, 감광성 수지(13b)의 수지 성분 가교 밀도가 돌기 전극(13)의 높이 방향으로 상이한 것을 특징으로 한다.

Description

전자 부품 실장 구조체와 그 제조 방법{ELECTRONIC COMPONENT MOUNTING STRUCTURE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 전자 부품과 실장 기판의 전자 부품 실장 구조체와 그 제조 방법에 관한 것이다.
최근 모바일 기기의 고기능, 경박(輕薄) 단소화에 수반해, 전자 회로 장치에는, 또한 대용량화나 고기능화, 콤팩트화가 요구되고 있다. 그 때문에, 반도체 소자의 배선 룰의 한층 더한 미세화, 협(狹) 피치화에 의한 고밀도 실장에의 요구가 강해지고 있다.
종래, 각종 배선 기판 상에, 예를 들면 반도체 소자 등의 전자 부품을 고밀도 실장하는 기술로서, 플립 칩 실장 기술이 있다.
통상의 플립 칩 실장은, 예를 들면 LSI 등의 반도체 소자에 형성된 전극 단자 상에, 예를 들면 100μm 직경의 땜납 범프를 미리 형성한다. 그 후, 반도체 소자를 압접(壓接)·가열하고 실장 기판의 접속 단자와 페이스다운 본딩으로 범프 접속해 실장한다.
그러나, 땜납 범프 등을 이용해 실장하는 기술에 있어서는, 실장 단계의 압접시에 높은 가압력이 필요하며 반도체 소자에 큰 부하가 걸린다. 그 때문에, 최근 의 박형화(薄型化)나 Low－K의 유전체층을 갖는 반도체 소자에서는, 취약한 유전체층의 파괴, 소자 분열이나 반도체의 소자 특성이 변동한다고 하는 문제가 있다.
상기 과제를 개선하는 기술로서, 반도체 소자의 전극 단자와 배선 기판의 접속 단자의 사이에 도전 부재를 표면에 갖는 고분자구로 이루어지는 응력 흡수구를 배치하고, 도전 부재를 전극 단자 및 접속 단자와 확산 접합하여 접속하는 반도체 장치가 개시되어 있다(예를 들면, 특허 문헌 1 참조). 이것에 의해, 압접·가열 단계에서 발생하는 응력을 응력 흡수구가 흡수하기 때문에 접속 불량을 저감함과 더불어, 확산 접합에 의해 전기 저항을 낮출 수 있도록 하고 있다.
한편, 땜납 입자를 감광성 수지에 함유한 땜납 입자 감광성 수지를 도포한 반도체 소자의 소정의 개소를 노광, 현상함으로써, 땜납 범프를 형성하는 방법이 개시되어 있다(예를 들면, 특허 문헌 2). 이것에 의해, 땜납 입자가 수지 내에 분산한 구조의 땜납 범프를 생산성 좋게 형성할 수 있고, 또, 반도체 소자를 클램프에 의해 배선 기판에 가압해 땜납 범프로 접속할 수 있도록 하고 있다.
그렇지만, 상기 특허 문헌 1의 반도체 장치에서는, 도전 부재를 표면에 갖는 응력 흡수구는 그 크기가 미소 직경이 되는 만큼 제조 비용이 높아진다고 하는 과제가 있다. 또, 미소 형상의 응력 흡수구를 전극 단자 상에 배치해 범프 전극을 형성하는 방법이므로, 미세화 대응하여 배치하는 것이 어렵기 때문에, 고밀도 실장을 곤란하게 하고 있다.
또, 상기 특허 문헌 2의 땜납 범프의 형성 방법에서는, 땜납 입자가 수지 내에 분산하여 땜납 입자가 접촉한 상태의 땜납 범프를 가압해 접촉 접속하는 실장 구조이므로, 전기 저항이 크고, 접속의 신뢰성이 저하한다고 하는 과제가 있었다.
[특허 문헌 1 : 일본국 특허공개 평 5－21519호 공보]
[특허 문헌 2 : 일본국 특허공개 평 5－326524호 공보]
본 발명의 전자 부품 실장 구조체는, 복수의 전극 단자를 설치한 전자 부품과, 전극 단자와 대향하는 위치에 접속 단자를 설치한 실장 기판과, 전극 단자 상 또는 접속 단자 상에 설치한 돌기 전극을 개재해 전극 단자와 접속 단자를 접속하는 전자 부품 실장 구조체로서, 돌기 전극은, 적어도 도전성 필러와 감광성 수지를 포함하고, 감광성 수지의 수지 성분 가교 밀도가 돌기 전극의 높이 방향으로 상이한 구조를 가진다.
이것에 의해, 돌기 전극을 구성하는 감광성 수지의 수지 성분 가교 밀도가 낮은 부분에서, 낮은 가압력으로의 실장을 가능하게 하고, 가압시의 응력을 흡수하여, 접속 신뢰성을 향상시킴과 더불어 전자 부품의 파손 등을 효율적으로 방지할 수 있다. 또, 접속시, 감광성 수지의 수지 성분 가교 밀도가 낮은 부분의 도전성 필러는 서로 융착해 메탈라이즈화하고, 수지 성분 가교 밀도가 높은 부분의 도전성 필러는 서로 접촉하고 있으므로, 접속 저항을 작게 할 수 있다. 또한, 수지 성분 가교 밀도가 높은 부분에 의해, 실장 기판 또는 반도체 소자의 접속 강도가 커지고, 박리 강도가 높은 전자 부품 실장 구조체를 실현할 수 있다. 또, 감광성 수지에 의해 미세한 돌기 전극을 형성할 수 있기 때문에, 또한 협 피치화에 대응한 전자 부품 실장 구조체를 제작할 수 있다.
또, 본 발명의 전자 부품 실장 구조체의 제조 방법은, 전자 부품의 전극 단자 상 또는 실장 기판의 접속 단자 상에 돌기 전극을 형성하는 돌기 전극 형성 단계와, 전극 단자와 접속 단자를 돌기 전극을 개재하여 접속하는 접속 단계를 포함하는 전자 부품 실장 구조체의 제조 방법으로서, 돌기 전극 형성 단계는, 도전성 필러를 포함하는 감광성 수지를 전자 부품 또는 실장 기판의 표면에 공급하는 단계와, 전극 단자 또는 접속 단자에 대응하는 위치의 감광성 수지를 노광해, 감광성 수지의 중합도를 돌기 전극의 높이 방향으로 상이하게 형성하는 단계와, 감광성 수지의 미노광부를 제거하는 단계와, 감광성 수지의 적어도 중합도가 낮은 부분을 다공성화(Porous화)하는 단계를 포함하고, 접속 단계는, 돌기 전극을 형성한 전자 부품 또는 실장 기판을, 돌기 전극을 개재하여 전극 단자와 접속 단자를 위치 맞춤하는 단계와, 전자 부품 및 실장 기판의 적어도 한쪽을 압접 가열하여, 전극 단자와 접속 단자를 접속하는 단계를 포함한다.
이것에 의해, 수지 성분 가교 밀도가 낮은 부분의 다공성화에 의해, 압접 단계에서 응력을 흡수함과 함께, 접속시에 낮은 가압력에서의 실장을 가능하게 하며, 반도체 소자의 파손이나 특성 변화 등의 발생을 용이하게 방지할 수 있다. 또, 감광성 수지의 수지 성분 가교 밀도가 낮은 부분의 도전성 필러는 융착시키고(메탈라이즈화), 수지 성분 가교 밀도가 높은 부분의 도전성 필러는 접촉시키기 때문에, 낮은 접속 저항에서의 접속을 실현할 수 있다. 또, 감광성 수지에 의해 미세한 돌기 전극을 형성할 수 있기 때문에, 또한 협 피치화에 대응한 전자 부품 실장 구조체를 저비용으로 제작할 수 있다.
또, 본 발명의 전자 부품 실장 구조체의 제조 방법은, 투명 기재 표면 상에 형성된 투명 도전성 박막으로 이루어지는 접속 단자를 포함하는 실장 기판과, 접속 단자와 대응하는 위치에 전극 단자를 설치한 전자 부품을 소정의 간격으로 배치하고, 전자 부품과 실장 기판의 사이에 도전성 필러를 포함하는 감광성 수지를 공급하는 단계와, 실장 기판의 전자 부품에 대향하는 면과는 반대측의 면으로부터 포토마스크의 개구부를 통해 광강도를 연속적으로 변화시키면서 광을 조사하여, 접속 단자와 전극 단자간의 감광성 수지의 중합도가 높이 방향으로 상이한 돌기 전극을 형성하는 단계와, 감광성 수지의 미노광부를 제거하는 단계와, 감광성 수지의 적어도 중합도가 낮은 부분을 다공성화하는 단계와, 전자 부품 및 실장 기판의 적어도 한쪽을 압접 가열하여, 전극 단자와 접속 단자를 접속하는 접속 단계를 포함한다.
이것에 의해, 투명한 실장 기판의 투명한 접속 단자와 전자 부품의 전극 단자의 소정의 간격에, 감광성 수지의 수지 성분 가교 밀도가 높이 방향으로 상이한 돌기 전극을 일괄해서 형성할 수 있다. 그 때문에, 전자 부품과 실장 기판의 접속을 돌기 전극 형성과 동시에 일괄해서 형성할 수 있으므로, 저비용으로 효율 좋게 전자 부품 실장 구조체를 제작할 수 있다.
도 1은, 본 발명의 제1 실시 형태에 있어서의 전자 부품 실장 구조체의 구성을 나타내는 단면 개념도이다.
도 2(a)는, 본 발명의 제1 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법을 나타내는 단면 개념도이다.
도 2(b)는, 본 발명의 제1 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법을 나타내는 단면 개념도이다.
도 2(c)는, 본 발명의 제1 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법을 나타내는 단면 개념도이다.
도 2(d)는, 본 발명의 제1 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법을 나타내는 단면 개념도이다
도 2(e)는, 본 발명의 제1 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법을 나타내는 단면 개념도이다
도 3은, 본 발명의 제2 실시 형태에 있어서의 전자 부품 실장 구조체의 구성을 나타내는 단면 개념도이다.
도 4(a)는, 본 발명의 제2 실시 형태에 있어서의 전자 부품 실장 구조체의 전자 부품의 전극 단자의 배치를 설명하는 도면이다.
도 4(b)는, 본 발명의 제2 실시 형태에 있어서의 전자 부품 실장 구조체의 전자 부품의 전극 단자의 배치를 설명하는 도면이다.
도 5(a)는, 본 발명의 제2 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법을 나타내는 단면 개념도이다.
도 5(b)는, 본 발명의 제2 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법을 나타내는 단면 개념도이다.
도 5(c)는, 본 발명의 제2 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법을 나타내는 단면 개념도이다.
도 6(a)는, 본 발명의 제2 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법의 다른 예를 나타내는 단면 개념도이다.
도 6(b)는, 본 발명의 제2 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법의 다른 예를 나타내는 단면 개념도이다.
도 7(a)는, 본 발명의 제3 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법을 나타내는 단면 개념도이다.
도 7(b)는, 본 발명의 제3 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법을 나타내는 단면 개념도이다.
도 7(c)는, 본 발명의 제3 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법을 나타내는 단면 개념도이다.
도 8(a)는, 본 발명의 제4 실시 형태에 있어서의 전자 부품 실장 구조체의 구성과 그 제조 방법을 나타내는 단면 개념도이다.
도 8(b)는, 본 발명의 제4 실시 형태에 있어서의 전자 부품 실장 구조체의 구성과 그 제조 방법을 나타내는 단면 개념도이다.
도 9(a)는, 본 발명의 제5 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법을 나타내는 단면 개념도이다.
도 9(b)는, 본 발명의 제5 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법을 나타내는 단면 개념도이다.
도 10(a)는, 본 발명의 제6 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법을 나타내는 단면 개념도이다.
도 10(b)는, 본 발명의 제6 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법을 나타내는 단면 개념도이다.
도 10(c)는, 본 발명의 제6 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법을 나타내는 단면 개념도이다.
도 11은, 본 발명의 제7 실시 형태에 있어서의 도전성 범프의 구조를 설명하는 단면도이다.
도 12(a)는, 본 발명의 제7 실시 형태에 있어서의 도전성 범프의 구조의 다른 예를 나타내는 단면도이다.
도 12(b)는, 본 발명의 제7 실시 형태에 있어서의 도전성 범프의 구조의 구조의 다른 예를 나타내는 단면도이다.
도 12(c)는, 본 발명의 제7 실시 형태에 있어서의 도전성 범프의 구조의 다른 예를 나타내는 단면도이다.
도 13(a)는, 본 발명의 제7 실시 형태에 있어서의 도전성 범프의 형성 방법을 모식적으로 설명하는 단면도이다.
도 13(b)는, 본 발명의 제7 실시 형태에 있어서의 도전성 범프의 형성 방법을 모식적으로 설명하는 단면도이다.
도 13(c)는, 본 발명의 제7 실시 형태에 있어서의 도전성 범프의 형성 방법을 모식적으로 설명하는 단면도이다.
도 13(d)는, 본 발명의 제7 실시 형태에 있어서의 도전성 범프의 형성 방법을 모식적으로 설명하는 단면도이다.
도 14(a)는, 본 발명의 제7 실시 형태에 있어서의 도전 포스트의 형성 방법을 설명하는 단면도이다.
도 14(b)는, 본 발명의 제7 실시 형태에 있어서의 도전 포스트의 형성 방법을 설명하는 단면도이다.
도 15(a)는, 본 발명의 제7 실시 형태에 있어서의 도전 금속층의 형성 방법을 설명하는 단면도이다.
도 15(b)는, 본 발명의 제7 실시 형태에 있어서의 도전 금속층의 형성 방법을 설명하는 단면도이다.
도 15(c)는, 본 발명의 제7 실시 형태에 있어서의 도전 금속층의 형성 방법을 설명하는 단면도이다.
도 16(a)는, 본 발명의 제7 실시 형태에 있어서의 드라이아이스 세정법을 모식적으로 설명하는 단면도이다.
도 16(b)는, 본 발명의 제7 실시 형태에 있어서의 드라이아이스 세정법을 모식적으로 설명하는 단면도이다.
도 16(c)는, 본 발명의 제7 실시 형태에 있어서의 드라이아이스 세정법을 모식적으로 설명하는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
1, 2, 3, 4, 5：전자 부품 실장 구조체
10 : 전자 부품 10a, 101a, 102, 103 : 전극 단자
10b : 절연 보호막 12, 112, 201 : 실장 기판
12a, 112a, 202 : 접속 단자 12b : 절연성 수지층
13, 43, 63, 83, 93, 113, 203 : 돌기 전극
13a, 206, 222 : 도전성 필러
13b, 43b, 63b, 83b, 113b, 207, 221 : 감광성 수지
30 : 돌기 전극 전구체
30a, 931a, 1031a : 중합도가 높은 감광성 수지부
30b, 931b, 1031b : 중합도가 낮은 감광성 수지부
31, 51, 61, 71, 231 : 용기 31a, 51a, 61a : 저면
33 : 감광성 수지액 33c : 미노광부
34, 54, 64, 74 : 포토마스크
34a, 94a, 104a, 226, 226a, 226b : 개구부
34b, 640b : 액정층 34c, 640c : 투명 기판
54a, 64a, 74a : 제1 개구부 54b, 64b, 74b : 제2 개구부
104 : 더미 범프
131a, 831a, 1131a : 수지 성분 가교 밀도가 높은 부분
131b, 831b, 1131b : 수지 성분 가교 밀도가 낮은 부분
204 : 도전 포스트 204a, 204b : 경화부
205 : 도전 금속층 223 : 대류 발생제
223a : 가스
224 : 감광성 도전 수지 조성물(도전성 페이스트)
225 : 액정 마스크 227 : 자외광
228, 261 : 드라이아이스 229 : 보호층
231a : 외주벽 231b : 저부
262 : 마이크로 크랙 263 : 팽창
331a, 336a : 중합도가 높은 제1 층 332b, 337b : 중합도가 낮은 제2 층
431a, 631a : 제1 층 432b, 632b : 제2 층
830 : 돌기 전극부
이하, 본 발명의 실시 형태에 대해, 도면을 참조하면서 설명한다. 또한, 이하의 실시 형태에 있어서, 동일 부품 및 동일 부분에는 동일한 부호를 부여해 설명한다.
(제1 실시 형태)
도 1은, 본 발명의 제1 실시 형태에 있어서의 전자 부품 실장 구조체의 구성을 나타내는 단면 개념도이다.
도 1에 나타내는 바와 같이, 전자 부품 실장 구조체(1)는, 복수의 전극 단자(10a)를 갖는 전자 부품(10)과, 전극 단자(10a)와 대향하는 위치에 접속 단자(12a)를 구비한 실장 기판(12)을 돌기 전극(13)으로 접속한 구성을 가진다. 이 때, 전극 단자(10a)와 접속 단자(12a)는, 돌기 전극(13)을 개재하여 융착 혹은 접촉에 의해 접속되어 있다.
또, 돌기 전극(13)은, 적어도 도전성 필러(13a)와 감광성 수지(13b)를 포함 해 형성되어 있다. 또한, 돌기 전극(13)은, 감광성 수지(13b)의 수지 성분 가교 밀도가 돌기 전극(13)의 높이 방향으로 상이한 구조를 가지고 있다. 또한, 본 실시 형태에서는, 수지 성분 가교 밀도가 낮은 부분(131b)에서는 도전성 필러(13a)끼리 융착하고, 수지 성분 가교 밀도가 높은 부분(131a)에서는 도전성 필러(13a)끼리가 접촉하는 구성으로 이루어지는 돌기 전극(13)에 의해, 전자 부품(10)의 전극 단자(10a)와 실장 기판(12)의 접속 단자(12a)가 접속되어 있다.
본 실시 형태에 있어서, 돌기 전극(13)을 전자 부품(10)의 전극 단자(10a) 상에 설치하고, 감광성 수지(13b)의 수지 성분 가교 밀도가, 돌기 전극(13)의 높이 방향에 걸쳐 전극 단자(10a) 근방의 수지 성분 가교 밀도가 높은 부분(131a)부터 수지 성분 가교 밀도가 낮은 부분(131b)으로 연속적으로 상이한 구성으로 나타내고 있다.
이것에 의해, 돌기 전극(13)의 수지 성분 가교 밀도가 낮은 부분(131b)은 다공성이며 유연성을 갖는 구조에 의해 쿠션성을 가지므로, 실장시의 압접 단계에서 발생하는 가압력에 의한 응력을 완화할 수 있다. 또, 낮은 가압력으로 돌기 전극(13)이 용이하게 변형될 수 있기 때문에, 확실한 접속과 함께, 전자 부품 등의 가압에 의한 파손 등을 방지할 수 있다.
또, 본 실시 형태에 있어서는, 또한, 전자 부품(10)과 실장 기판(12)의 사이에 절연성 수지층(12b)을 설치하고 있다. 이것에 의해, 돌기 전극(13)에 의한 접속 부분의 주위가 절연성 수지층(12b)으로 보호되어 고착되므로, 내습성 등의 신뢰성을 향상시킬 수 있다. 또, 전자 부품(10)과 실장 기판(12)의 접착 강도의 향상에 의해, 내충격성이나 내낙하성 등의 신뢰성을 큰폭으로 높일 수 있다.
또한, 도시하지 않지만, 절연성 수지층(12b) 대신에 이방 도전성 수지층을 설치해도 된다. 이것에 의해, 절연성 수지층(12b)과 동일한 효과가 얻어짐과 더불어, 돌기 전극(13)의 형성 주위의 접속 단자(12a)와 전극 단자(10a)간을 접속할 수 있기 때문에, 접속 면적의 확대 효과에 의해 접속 저항을, 더 저감할 수 있다.
여기서, 전자 부품(10)은, 예를 들면 LSI 칩 등의 고밀도 집적회로의 반도체 소자나 대용량 기억 소자를 포함하는 기능 소자이다. 또한, 전자 부품(10)의 전극 단자(10a)는, 절연 보호막(1Ob) 하에, 예를 들면 에리어 범프 배치가 가능하게 패턴 형성된 배선(도시하지 않음)의 일부를 노출시킨 개구부이며, 예를 들면 Al 전극 상에 Ni 배리어층(도시하지 않음)을 형성해 설치된다. 이 때, 전극 단자 재료로서 Au, Cu 등의 땜납과의 젖음성이 높은 금속, 배리어층의 금속으로서 Ti, Cr, W 등을 적절 이용할 수도 있다.
또, 실장 기판(12)의 접속 단자(12a)는, 예를 들면 아라미드, 유리 에폭시 등의 다층 기판 상에, Au, Ni, Cu 등의 금속으로 형성한 배선(도시하지 않음)의 일부에 설치되어 있다.
여기서, 실장 기판(12)의 기재로서, 수지 기재 외에 세라믹 기재나 단결정 실리콘 기재 등을 이용해도 된다. 또, 투명 기재 표면 상에 형성된 투명 도전성 박막으로 이루어지는 접속 단자를 포함하는 투명 기판을 이용해도 된다.
또, 돌기 전극(13)은, 예를 들면 Sn－Ag－In계 땜납 합금 등의 저융점의 땜납 입자로 이루어지는 도전성 필러(13a)를 포함한, 예를 들면 감광성 에폭시계 수 지 등의 감광성 수지(13b)로 구성되어 있다. 그리고, 감광성 수지(13b)는, 수지 성분 가교 밀도가 돌기 전극(13)의 높이 (접속되는) 방향으로 상이하고, 수지 성분 가교 밀도가 낮은 부분(131b)에서는, 도전성 필러(13a)끼리가 실장 단계시에 서로 융착해 메탈라이즈화하고 있다. 또한, 서로 융착해 메탈라이즈화된 도전성 필러(13a)는 접속 단자(12a)의 계면과 땜납 접합에 의해 전기적으로 접속하고 있다. 또, 수지 성분 가교 밀도가 높은 부분(131a)에서는, 도전성 필러(13a)끼리는 적어도 접촉하여 전극 단자(10a)와 전기적으로 접속됨과 더불어, 전극 단자(10a)의 계면과 높은 수지 성분 가교 밀도에 의해, 높은 부착 강도로 접착 고정되어 있다.
이들에 의해, 돌기 전극(13)은 높이 (접속하는) 방향으로 수지 성분 가교 밀도가 상이하기 때문에, 후술하는 전자 부품 실장 구조체의 제조 방법에 있어서, 낮은 가압력으로의 압접이 가능해진다. 그 결과, 전자 부품(10)과 실장 기판(12)의 접속시의 응력을 저감하고, 또는 흡수함으로써, 전자 부품(10)의 파손이나 특성 변화 등이 적은, 신뢰성이 뛰어난 전자 부품 실장 구조체(1)를 실현할 수 있다.
여기서, 도전성 필러(13a)로서, Sn－Ag－In계 합금, Sn－Pb계 합금, Sn－Ag계 합금, Sn－Ag－Bi계 합금, Sn－Ag－Bi－Cu계 합금, Sn－Ag－In－Bi계 합금, Zn－In계 합금, Ag－Sn－Cu계 합금, Sn－Zn－Bi계 합금, In－Sn계 합금, In－Bi－Sn계 합금 및 Sn－Bi계 합금으로부터 선택된 적어도 1종의 땜납 합금을 포함하는 것을 이용해도 된다.
이것에 의해, 도전성 필러(13a)가 저융점의 땜납 합금 입자이므로, 접속시의 가열에 의한 감광성 수지(13b)의 열화를 방지할 수 있다.
또, 감광성 수지(13b)로서, 감광성 에폭시계 수지 외에 감광성 폴리이미드계 수지 및 감광성 아크릴계 수지, 티올·엔계 수지 중의 1종을 포함하는 감광성 수지를 이용해도 된다. 이것에 의해, 예를 들면 광조형법을 이용해, 임의의 형상으로, 미세한 돌기 전극(13)을 효율 좋게 형성할 수 있다. 또한, 도시하지 않지만, 감광성 수지(13b)는, 그 중에 에어 캡슐을 함유하고 있어도 된다. 이 때, 에어 캡슐은 가열에 의해서, 감광성 수지(13b) 중으로부터 빠져 나갈 때에, 공동(空洞) 등을 형성하여, 또한 다공성이며 유연한 구조를 갖는 돌기 전극(13)이 얻어진다. 이것에 의해, 또한, 실장시의 응력을 흡수하고, 전자 부품(10) 등의 손상을 저감할 수 있다.
또, 도시하지 않지만, 감광성 수지(13b)는 수지 중에, 그 평균 입경이 바람직하게는 10.0μm 이하의 Au(금), Cu(동), Pt(백금) 또는 Ag(은) 입자나 1.0μm 이하의 금속 입자를 포함하고 있어도 된다. 이 경우, 고유 저항률이 작은 금속이나 미세한 금속 입자에 의한 접촉 면적의 확대에 의해, 감광성 수지 중의, 특히 수지 성분 가교 밀도가 높은 부분(131a)의 도전성 필러끼리의 접촉 저항 또는 고유 저항을 더 낮출 수 있다.
또한, 본 실시 형태에서는, 수지 성분 가교 밀도가 높은 부분에서 도전성 필러끼리가 접촉해 도통 접속하고 있는 것으로서 설명했지만, 이것에 한정되지 않는다. 예를 들면, 수지 성분 가교 밀도가 높은 부분에 있어서도, 적어도 일부의 도전성 필러끼리가 융착하고 있어도 된다. 이것에 의해, 또한, 접속 저항을 낮출 수 있다.
또, 본 실시 형태에서는, 돌기 전극(13)을 전자 부품(10)의 전극 단자(10a) 상에 설치한 예로 설명했지만, 이것에 한정되지 않는다. 예를 들면, 돌기 전극(13)을 실장 기판(12)의 접속 단자(12a) 상에 설치해도 되며, 동일한 효과를 얻을 수 있다.
또, 본 실시 형태에서는, 돌기 전극(13)이 도전성 필러(13a)와 감광성 수지(13b)로 이루어지는 구성된 예로 설명했지만, 이것으로 한정되지 않는다. 예를 들면, 돌기 전극(13)의 표면에, 도금법 등을 이용해, 예를 들면 금도금이나 금속 나노 페이스트 등의 도전성 피막을 설치해도 된다. 이것에 의해, 돌기 전극(13)의 전기 저항을 더 작게 할 수 있다.
이하에, 본 발명의 제1 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법에 대해, 도 2(a) ~ 도 2(e)를 이용해 상세하게 설명한다.
도 2(a) ~ 도 2(e)는, 본 발명의 제1 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법을 나타내는 단면 개념도이다. 도 1과 동일한 구성 요소에는, 동일 부호를 부여해 설명한다.
또한, 본 발명의 전자 부품 실장 구조체의 제조 방법은, 적어도 전자 부품의 전극 단자 상 또는 실장 기판의 접속 단자 상에 돌기 전극을 형성하는 돌기 전극 형성 단계와, 전극 단자와 접속 단자를 돌기 전극을 개재하여 접속하는 접속 단계로 이루어진다.
따라서, 이하에서는, 전자 부품의 전극 단자 상에 돌기 전극을 형성하는 경우를 예로 설명한다. 우선, 돌기 전극 형성 단계에 대해 상세하게 설명한다.
도 2(a)에 나타내는 바와 같이, 용기(31) 중에, 예를 들면 90%의 중량부의 Sn－3.0Ag－0.5Cu계는 땜납 합금 입자(융점은, 220℃) 등의 도전성 필러(도시하지 않음)를 포함하는, 예를 들면 감광성 에폭시계 수지 등으로 이루어지는 감광성 수지액(33)을 충전(充塡)한다. 그리고, 그 중에 스테이지(도시하지 않음)에 설치한 전자 부품(10)의 전극 단자(10a)를 용기(31)의 저면(31a)과 소정의 간격 H로 대향시켜, 감광성 수지액(33) 중에 침지한다. 이 경우, 용기(31)의 저면(31a)은, 예를 들면 자외광이나 가시광이 투과하는, 예를 들면 석영 등의 무기 재료나 폴리에틸렌 테레프탈레이트, 아크릴 등의 유기 재료로 구성되어 있다. 또한, 이형성을 향상시키기 위해, 실리콘 오일, 실리콘계, 불소계 등의 이형제를 코팅해도 된다.
또한, 상기에서는 땜납 합금 입자로 이루어지는 도전성 필러의 함유율은, 약 90%로서 설명했지만 이것으로 한정되지 않는다. 예를 들면 50% ~ 95%의 중량부의 범위이면 바람직하지만, 50%중량부보다 작으면 범프의 저항이 높아지고, 95%중량부보다 크면 1회에 적층할 수 있는 두께가 얇아져 적층 회수가 증가한다. 또, 감광성 수지액(33)은, 반응성 희석제나 광 개시제, 올리고머, 모노머, 분산제, 용매 등이 배합되어 있다. 또, 감광성 수지액(33)은 에어 캡슐을 배합해 이용해도 되고, 이것에 의해 수지의 경화시에 감광성 수지는 다공성화하기 쉬워진다. 또, 반응성 희석제나 용제를 늘림으로써, 미가교 성분을 증가시키면, 다공성화하기 쉬워진다. 또, 카본 나노 튜브나 실리콘 나노 튜브 등의 고무형상 유기 필러를 배합해 이용해도 되며, 이것에 의해 수지 경화 후에도 탄력성을 향상시킬 수 있다.
상기 상태에서, 전자 부품(10)의 전극 단자(10a)에 대응하는 소정의 영역의 감광성 수지액(33)을, 예를 들면 액정 셀이 2차원적으로 배열된 투과식의, 액정층(34b)을 투명 기판(34c)으로 사이에 끼워 구성된 액정 패널 등을 포토마스크(34)로서 이용해 노광한다. 또한, 도면 중에 있어서는, 액정 패널을 구성하는 적어도 2개의 편평광이나 집광 렌즈나 전극 등은 도시하지 않는다.
그리고, 노광은, 액정 패널의 소정의 액정 셀에 구동 신호 전압을 인가해 소정의 형상으로 소정의 위치에 개구한 개구부(34a)를 통해, 감광성 수지액을 경화할 수 있는, 예를 들면 자외광 혹은 가시광 등의 소정의 파장을 가지는 광을, 그 에너지를 일정 또는 연속적으로 증감시키면서 조사한다. 이 때, 감광성 수지액 중의 전자 부품 또는 실장 기판을, 이동시키면서 광을 조사한다. 예를 들면, 일정한 광에너지로 노광하는 경우는, 순차적으로 이동 속도를 빨리하면서 행하고, 일정 속도로 이동하는 경우에는, 광에너지를 순차적으로 저감시키면서 행하는 것이 바람직하다. 예를 들면, 조도 3mW/mm2를 30초간 조사시키면서 1μm/s로 끌어올린 결과, 50μm×50μm, 높이 50μm의 돌기 전극을 형성할 수 있었다.
상기 노광 방법에 의해, 돌기 전극의 높이 방향으로 연속적으로 감광성 수지액(33)의 중합도가 상이한 돌기 전극이 형성된다. 예를 들면, 도 2(a)에 있어서, 전자 부품(10)의 전극 단자(10a)의 표면 근방의 감광성 수지액(33)을 약 70%의 중합도가 높은 감광성 수지부(30a)로부터, 전극 단자(10a) 표면으로부터 높이(도면 중에 하방) 방향으로 멀어짐에 따라 중합도가 연속적으로 저하하여 용기(31)의 저면(31a) 근방에서는 감광성 수지액(33)이 약 30%의 중합도가 낮은 감광성 수지 부(30b)로서 형성된다. 이것에 의해, 높이 방향에 대해서, 감광성 수지의 중합도가 연속적으로 상이한 돌기 전극 전구체(3O)가 형성된다.
상기 단계에서는, 액정 패널을 포토마스크로서 이용함으로써, 전극 단자의 형상이나 위치, 개수가 상이한 전자 부품에 대해서도, 포토마스크를 교환하지 않고, 개구부를 임의로 자유 자재로 변경할 수 있다. 또, 마스크의 개구부를 액정의 표시 계조(예를 들면, 256 계조)를 활용해 주변부 부근을 희게 뽑음이 아니라 회색 색조를 이용함으로써, 산란광에 의한 잉여 경화를 줄일 수 있고, 돌기 전극의 단변을 샤프하게 할 수 있다.
또, 감광성 수지액(33)은, 전자 부품(10)과 용기(31)의 저면(31a)에 끼워 넣어진 상태로 광경화하기 때문에, 공기에 노출되지 않고, 산소 저해의 영향을 받기 쉬운 래디컬 경화계의 감광성 수지를 이용할 수 있다.
다음으로, 도 2(b)에 나타내는 바와 같이, 전자 부품(10)에 잔존하는 감광성 수지액(33)의 미노광부(33c)를 현상 제거한다.
다음으로, 도 2(c)에 나타내는 바와 같이, 도전성 필러(13a)를 포함하고 중합도가 높이 방향으로 상이한 감광성 수지부로 이루어지는 돌기 전극 전구체(30)를 약 200℃로 가열하고, 그 내부의 반응성 희석제나 용매 등의 휘발 성분을 휘발시킨다. 이 때, 중합도의 차이에 따라 중합도가 높은 감광성 수지부(30a), 중합도가 낮은 감광성 수지부(30b)는, 그 수지 성분이나 휘발 성분의 휘발량이 상이하다. 그 결과, 돌기 전극 전구체(30)를 구성하는 감광성 수지부의 수지 성분 가교 밀도가, 그 높이 방향으로 연속적으로 상이한 수지 성분 가교 밀도가 낮은 부분(131b)부터 수지 성분 가교 밀도가 높은 부분(131a)이 형성된다. 그리고, 적어도 수지 성분 가교 밀도가 낮은 부분(131b)의 근방에서는, 감광성 수지 성분 등의 휘발에 의해 도전성 필러간 등에 공극이 형성되어 다공성의 상태가 된다.
상기 단계에 의해, 전자 부품(10)의 전극 단자(10a) 상에, 도전성 필러(13a)를 포함하고, 감광성 수지의 수지 성분 가교 밀도가 연속적으로 상이한, 수지 성분 가교 밀도가 높은 부분(131a)부터 수지 성분 가교 밀도가 낮은 부분(131b)을 갖는, 예를 들면 원통 형상의 돌기 전극(13)이 형성된다. 또한, 본 실시 형태의 경우에서는, 전극 단자(1Oa)측의 근방이 수지 성분 가교 밀도가 높은 부분에서, 돌기 전극(13)의 선단 부분이 수지 성분 가교 밀도가 낮은 부분에서, 다공성화하게 된다. 이 경우, 다공성화하는 영역은 명확하지 않으며, 연속적으로 다공성화하는 상태가 변화하는 것이다.
이하에, 접속 단계에 대해 상세하게 설명한다.
우선, 도 2(d)에 나타내는 바와 같이, 돌기 전극(13)을 형성한 전자 부품(10)과 실장 기판(12)의 접속 단자(12a)를 대향시켜, 돌기 전극(13)을 개재해 전극 단자(10a)와 접속 단자(12a)를 위치 맞춤한다. 이 때, 바람직하게는, 위치 맞춤 단계 전에, 접속 단자(12a)가 형성된 실장 기판(12)의 면 상에 절연성 수지를 도포해 절연성 수지층(12b)을 형성한다. 또, 이방 도전성 수지층이나 이방 도전성 수지 시트 등이어도 된다.
다음으로, 도 2(e)에 나타내는 바와 같이, 돌기 전극(13)을 형성한 전자 부품(10) 및 실장 기판(12)의 적어도 한쪽을 압접하고, 도전성 필러(13a)인 땜납의 용융 온도(예를 들면, 약 220℃) 이상의 240℃로 60초간 가열한다. 또한, 땜납 표면의 산화 피막을 제거하기 위해 질소나 수소 분위기 중에서 행해도 된다. 이 압접시에 있어서, 돌기 전극(13)의 다공성이며 수지 성분 가교 밀도가 낮은 부분(131b)의 변형에 의해, 양 기판 방향으로부터의 압접 응력을 흡수 또는 완화하고, 낮은 가압력으로의 압접을 실현한다. 또, 가열에 의해, 돌기 전극(13)의 적어도 다공성이며 수지 성분 가교 밀도가 낮은 부분(131b)에서는, 도전성 필러(13a)의 밀도가 높기 때문에 융착하여 메탈라이즈화한다. 그리고, 메탈라이즈화한 도전성 필러(13a)는, 실장 기판(12)의 접속 단자(12a)의 계면과 땜납 접합한다.
또, 돌기 전극(13)의 감광성 수지(13b)의 수지 성분 가교 밀도가 높은 부분(131a)은 도전성 필러(13a)끼리가 접촉 또는 부분적으로 융착함과 동시에, 수지 성분 밀도가 높기 때문에 전자 부품(10)의 전극 단자(10a)와 큰 부착 강도로 접속된다.
상기에 의해, 높이 방향으로 감광성 수지의 수지 성분 가교 밀도가 연속적으로 상이한 돌기 전극(13)을 개재하여, 전자 부품(10)의 전극 단자(10a)와 실장 기판(12)의 접속 단자(12a)를, 낮은 가압력으로 접속할 수 있다.
그리고, 접속 단계 후에, 전자 부품(10)과 실장 기판(12) 사이에 개재하는 절연성 수지층(12b)을, 예를 들면 120℃, 30분으로 열경화시켜, 전자 부품(10)과 실장 기판(12)을 접착 고정한다. 예를 들면, 전자 부품에 있어서의 돌기 전극의 수가 100개인 경우, 가압력 500g중량의 가압에 의해, 1 돌기 전극당 접속 저항값 20mΩ 이하를 확보할 수 있었다. 또, 실장 구조체를 －40℃ 30분/85℃ 30분을 반복하 는 열충격 시험에 걸친 결과, 1000 사이클 후에도 접속 저항값 20mΩ 이하를 확보할 수 있었다.
이것에 의해, 전자 부품과 실장 기판의 틈새에 절연성 수지를 형성하므로, 돌기 전극의 접속 부분의 주위를 보호함과 함께, 박리 강도를 더 높이고, 내충격성이나 내낙하성 등의 접속 신뢰성을 큰폭으로 향상할 수 있다.
본 실시 형태에 의하면, 돌기 전극을 구성하는 감광성 수지의 수지 성분 가교 밀도가 낮은 부분에서, 낮은 가압력으로의 실장을 가능하게 함과 더불어, 가압시의 응력을 다공성의 구조에 의해 흡수하여, 접속 신뢰성의 향상과 함께 전자 부품의 파손 등을 효율적으로 방지할 수 있다. 또, 접속시, 감광성 수지의 수지 성분 가교 밀도가 낮은 부분의 도전성 필러는 서로 융착해 메탈라이즈화하고, 수지 성분 가교 밀도가 높은 부분의 도전성 필러는 서로 접촉하고 있으므로, 접속 저항을 작게 할 수 있다. 또한, 수지 성분 가교 밀도가 높은 부분에 의해, 실장 기판 또는 전자 부품과의 부착 강도가 커지고, 박리 강도가 높은 전자 부품 실장 구조체를 실현할 수 있다. 또, 광조형법에 의해, 감광성 수지로 미세한 돌기 전극을 형성할 수 있기 때문에, 또한 협 피치화에 대응한 전자 부품 실장 구조체를 생산성 좋게, 저비용으로 실현할 수 있다.
또한, 본 실시 형태에서는, 돌기 전극을 원통 형상으로 형성한 예로 설명했지만, 이것에 한정되지 않는다. 예를 들면, 원기둥 형상, 각기둥 형상, 원뿔 형상, 각뿔 형상, 원뿔대 형상, 각뿔대 형상 또는 통상 형상이어도 된다.
또, 본 실시 형태에서는, 위치 맞춤 단계 전에, 전극 단자를 갖는 전자 부품 의 면 상 또는 접속 단자를 갖는 실장 기판의 면 상에 절연성 수지를 도포 형성하고, 접속 단계 후에 절연성 수지를 경화시켜 전자 부품과 실정 기판을 접착 고정하는 예로 설명했지만, 이것에 한정되지 않는다. 예를 들면, 접속 단계 후에, 전자 부품과 실장 기판의 사이에 절연성 수지를 충전해 경화시키고 전자 부품과 실장 기판을 접착 고정해도 되며, 동일한 결과가 얻어진다.
또, 본 실시 형태에서는, 전자 부품과 실장 기판의 사이에 절연성 수지를 형성하는 것으로서 설명했지만, 이것에 한정되지 않는다. 예를 들면, 위치 맞춤 단계 전에, 전극 단자를 갖는 전자 부품의 면 상 또는 접속 단자를 갖는 실장 기판의 면 상에, 이방 도전성 수지 시트를 설치하고, 접속 단계에서, 이방 도전성 수지 시트를 압접하면서 경화시켜, 전자 부품과 실장 기판을 접착 고정해도 된다. 이것에 의해, 절연성 수지층과 동일 효과가 얻어짐과 더블어, 이방 도전성 수지 시트 중의 도전 입자가, 기판의 휘어짐을 흡수할 수 있다.
또, 본 실시 형태에서는, 전자 부품의 전극 단자 상에 돌기 전극을 형성하는 것으로서 설명했지만, 실장 기판의 접속 단자 상에 형성해도 되며, 동일 효과가 얻어지는 것이다.
(제2 실시 형태)
도 3은, 본 발명의 제2 실시 형태에 있어서의 전자 부품 실장 구조체의 구성을 나타내는 단면 개념도이다. 또한, 도 1과 동일한 구성 요소에는, 동일 부호를 부여해 설명한다.
즉, 도 3에 있어서, 돌기 전극이 감광성 수지의 수지 성분 가교 밀도가 높이 방향으로 상이한 복수의 층으로 구성되어 있는 점에서, 도 1과는 다른 것이다. 또, 이후에서는, 돌기 전극을 구성하는 복수의 층 내, 적어도 전극 단자와 접하는 제1 층의 두께(높이)가 전극 단자의 배치 위치에 따라 상이한 예로 설명하지만, 동일해도 된다.
도 3에 나타내는 바와 같이, 본 발명의 제2 실시 형태에 있어서의 전자 부품 실장 구조체(2)는, 복수의 전극 단자(10a, 101a)를 갖는 전자 부품(10)과, 전극 단자(10a, 101a)와 대향하는 위치에 접속 단자(12a)를 구비한 실장 기판(12)을 돌기 전극(43)을 개재하여 접속한 구성을 가진다. 그리고, 돌기 전극(43)은, 적어도 도전성 필러(13a)와 감광성 수지(43b)를 포함하는 수지 성분 가교 밀도가 돌기 전극(43)의 높이 (접속하는) 방향으로 상이한 복수의 층으로 구성되어 있다. 예를 들면, 도 3에 나타내는 바와 같이, 감광성 수지(43b)의 수지 성분 가교 밀도가 높은 층인 제1 층(431a)과 수지 성분 가교 밀도가 낮은 층인 제2 층(432b)의 2층으로 돌기 전극(43)이 형성된다. 또한, 이하에서는 2층 구성의 돌기 전극으로 설명하지만, 이것에 한정되지 않고, 3층 이상의 복수의 층이어도 된다.
또, 전자 부품(10)의 전극 단자(10a)의 위치에 따라, 전극 단자(101a)의 높이(h2)가 다른 전극 단자(10a)의 높이(h1)와 상이한 경우, 적어도 돌기 전극(43)을 구성하는 전극 단자(101a)와 접하는 제1 층(431a)의 두께를, 예를 들면 얇게 형성하고, 제1 층(431a)과 전극 단자(101a)의 높이를 같은 높이로 한다. 그리고, 제2 층(432b)이 제1 층(431a) 상에 형성된다. 즉, 상이한 높이 h1, h2를 가지는 전극 단자(10a, 101a)에 있어서도, 복수의 층으로 이루어지는 돌기 전극(43)의 높이를 조정함으로써 같은 높이로 설치할 수 있다. 그리고, 제1 실시 형태와 동일한 형성 방법에 의해, 적어도 돌기 전극(43)의 제2 층(432b)이 다공성화되어 형성된다.
이것에 의해, 전극 단자의 높이(두께)가 상이한 경우에서도 균일한 높이를 가지는 돌기 전극을 용이하게 형성할 수 있다. 또, 적어도 다공성이며 수지 성분 가교 밀도가 낮은 제2 층(432b)을 갖는 돌기 전극(43)은, 압접 가열시의 응력을 흡수하며, 낮은 가압력으로의 접속을 가능하게 한다.
또한, 본 실시 형태에서는, 제1 층을 수지 성분 가교 밀도가 높은 층으로 하고, 제2 층을 수지 성분 가교 밀도가 낮은 층으로 하여 층 형상으로 설치한 예로 설명했지만, 이것에 한정되지 않는다. 예를 들면, 제1 층을 수지 성분 가교 밀도가 낮은 층으로 하고, 제2 층을 수지 성분 가교 밀도가 높은 층으로 하는 등 층 형상으로 임의의 수지 성분 가교 밀도를 갖는 구성이라고 해도 된다. 이것에 의해, 동일한 효과가 얻어진다. 또, 3층 구성의 경우는, 제1 층, 제3 층을 가교 밀도가 낮은 층으로 하며, 제2 층을 가교 밀도가 높은 층으로 함으로써, 동일 효과가 얻어진다.
또, 도 4(a)에 나타내는 바와 같이, 에리어 범프 구성의 ISI 칩 등의 전자 부품(10)에 있어서는, 돌기 전극의 제1 층의 두께를, 예를 들면 외주의 전극 단자(102)와 내부의 전극 단자(103)로 바꾸고, 외주의 전극 단자(102)에서는 다공성이며 수지 성분 가교 밀도가 낮은 층의 두께를 두껍게 하여 설치해도 된다. 또한, 도 4(b)에 나타내는 바와 같이, 예를 들면 전자 부품(10)의 4개의 구석 근방에, 면적이 상이하고, 수지 성분 가교 밀도가 낮은 층의 더미 범프(104)를 설치해도 된 다,
이것에 의해, 대면적을 가지는 전자 부품을 압접하는 경우에 생기기 쉬운, 중앙 부근과 주변의 응력차를, 제1 층을 두껍게 한 돌기 전극이나 면적이 상이한 돌기 전극으로 밸런스 좋게 균일하게 흡수할 수 있기 때문에, 전자 부품의 파손의 방지나 접속의 신뢰성을 더 향상시킬 수 있다.
또, 본 실시 형태에서는, 전자 부품을 1개 이용한 예로 설명했지만, 이것에 한정되지 않는다. 예를 들면, 서로 높이가 상이한 전극 단자를 갖는 전자 부품이나 두께가 상이한 전자 부품에, 전체의 두께가 동일해지도록 층 형상으로 돌기 전극의 높이를 조정해 형성하고, 이들을 복수개 적층 혹은 병치(竝置)해 배치하여 1개의 실장 기판에 실장해 설치해도 된다. 이것에 의해, 전극 단자의 높이나 두께가 상이한 전자 부품을 일괄로, 또한 응력을 완화시켜 실장할 수 있다.
또, 본 실시 형태에서는, 전극 단자의 높이가 동일한 기판을 이용한 예로 설명했지만, 전극 단자의 높이가 상이한 단차가 있는 기판에는, 돌기 전극을 기판의 높이에 맞추어 형성함으로써, 응력을 완화시켜 실장할 수 있다.
이하에, 본 발명의 제2 실시 형태에 있어서의 전자 부품 실장 구조체(2)의 제조 방법에 대해 상세하게 설명한다.
도 5(a) ~ 도 5(c)는, 본 발명의 제2 실시 형태에 있어서의 전자 부품 실장 구조체(2)의 제조 방법을 나타내는 단면 개념도이다. 도 2(a) ~ 도 2(e)와 동일한 구성 요소에는, 동일 부호를 부여해 설명한다.
도 5(a) ~ 도 5(c)는, 돌기 전극 형성 단계가, 감광성 수지의 수지 성분 가 교 밀도가 높이 방향으로 층 형상으로 상이하며 복수의 층으로 형성하는 단계를 포함하는 점, 또한, 전자 부품의 전극 단자의 높이가 배치 위치에 따라 일부 다른 점에서 도 1의 전자 부품(10)과는 상이한 것이다. 우선, 돌기 전극 형성 단계에 대해 상세하게 설명한다.
도 5(a)에 나타내는 바와 같이, 용기(51) 중에, 예를 들면 80%의 중량부의 Sn－Ag－Cu계 땜납 합금 입자 등의 도전성 필러(도시하지 않음)를 포함하는, 예를 들면 감광성 에폭시계 수지액 등으로 이루어지는 감광성 수지액(33)을 충전한다. 그리고, 그 중에 스테이지(도시하지 않음)에 설치한 전자 부품(10)의 전극 단자(10a)를 용기(51)의 저면(51a)과 소정의 간격 T1로 대향시켜, 감광성 수지액(33) 중에 침지한다. 이 경우, 용기(51)의 저면(51a)은, 예를 들면 자외광이나 가시광이 투과하는, 예를 들면 석영 등의 무기 재료 또는 폴리에스테르 테레프탈레이트 등의 유기 재료로 구성되어 있다.
상기 상태에서, 용기(51)의 저면(51a)으로부터 포토마스크(54)의 액정 패널에 형성한 제1 개구부(54a)를 통해 강한 광(감광성 수지액이 70%부터 100% 경화에 상당하는 에너지를 가진다)을 조사해 노광하고, 복수의 전극 단자(10a, 1Ola) 상에 일괄해서 감광성 수지의 중합도가 높은 제1 층(331a)을 형성한다. 이 때, 돌기 전극을 구성하는 중합도가 높은 제1 층(331a)의 두께는, 상이한 높이(두께)의 전극 단자(10a, 101a) 상에서, 동일한 평면 형상이 되는 높이에 각각 형성된다.
다음으로, 도 5(b)에 나타내는 바와 같이, 감광성 수지액(33) 중에서, 중합도가 높은 제1 층(331a)을 형성한 전자 부품(10)을 저면(51a)으로부터 소정 거리 T2 만큼 스테이지를 통해 끌어올린다. 그리고, 동일한 액정 패널인 포토마스크(54)에 설치한 제2 개구부(54b)를 통해, 약한 광(감광성 수지액이 30%부터 70% 경화하는 데 상당하는 에너지를 가진다)을 조사하여 중합도가 높은 제1 층(331a) 상의 감광성 수지액(33)을 노광한다.
이것에 의해, 감광성 수지의 중합도가 높은 제1 층(331a) 상에, 일괄해서 감광성 수지의 중합도가 낮은 제2 층(332b)이 형성된다.
다음으로, 도시하지 않지만, 도전성 필러를 포함하는 감광성 수지액(33)의 미노광부를 현상 제거한다.
다음으로, 도 5(c)에 나타내는 바와 같이, 도전성 필러(13a)를 포함하고 중합도가 높이 방향으로 상이한 복수의 층의 감광성 수지를 약 100℃로 가열하고, 그 내부의 반응성 희석제나 용매 등의 휘발 성분을 휘발시킨다. 이 때, 중합도의 차이에 따라 감광성 수지의 중합도가 높은 제1 층(331a)과 중합도가 낮은 제2 층(332b)은, 그 수지 성분이나 휘발 성분의 휘발량이 상이하다. 그 결과, 감광성 수지의 수지 성분 가교 밀도가 높은 제1 층(431a)과 수지 성분 가교 밀도가 낮은 제2 층(432b)으로 이루어지는 돌기 전극(43)이 전극 단자(10a)에 형성된다. 그리고, 적어도 감광성 수지의 중합도가 낮은 제2 층(332b)은, 휘발에 의해 도전성 필러간 등에 공극이 형성되어 다공성화한 상태로 수지 성분 가교 밀도가 낮은 제2 층(432b)이 된다.
상기 단계에 의해, 전자 부품(10)의 전극 단자(10a) 상에, 도전성 필러(13a)를 포함하고, 감광성 수지의 수지 성분 가교 밀도가 높은 제1 층(431a)과 수지 성 분 가교 밀도가 낮은 제2 층(432b)을 갖는 돌기 전극이 형성된다.
그 후, 제1 실시 형태와 같은 접속 단계에 따라, 돌기 전극(43)을 개재시켜 높이가 상이한 전극 단자(10a, 101a)와 접속 단자(12a)를 접속하여 전자 부품 실장 구조체(2)가 제작된다.
또한, 상기에서는, 돌기 전극을 2층 구성으로 설명했지만, 이것에 한정되지 않는다. 3층 이상의 층으로 구성해도 된다.
또, 상기에서는, 광에너지의 강도를 각 층에서 바꾸어 형성한 예로 설명했지만, 이것에 한정되지 않는다. 예를 들면, 일정한 광에너지의 조사 시간이나 초점 위치, 피크 파장을 바꾸어서, 노광해도 된다.
본 실시 형태에 의하면, 감광성 수지의 수지 성분 가교 밀도가 높이 방향으로 상이한 복수의 층으로 돌기 전극을 형성할 수 있다. 그리고, 수지 성분 가교 밀도가 낮으며, 다공성의 구조로 함으로써, 낮은 가압력으로의 실장을 가능하게 함과 더불어, 가압시의 응력을 완화할 수 있다. 그 결과, 접속 신뢰성의 향상과 함께 전자 부품의 파손 등을 효율적으로 방지할 수 있다.
또, 전극 단자의 높이(두께)가 상이해도, 균일한 높이의 돌기 전극을 용이하게 형성할 수 있다.
또한, 전자 부품측의 전극 단자의 높이로 설명했지만, 기판측의 전극 높이가 상이한 경우(예를 들면 단차가 있는 경우)도 돌기 전극의 높이를 바꿈으로써 대응할 수 있다.
이하에, 본 발명의 제2 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법의 다른 예에 대해, 도 6(a)와 도 6(b)를 이용해 설명한다.
도 6(a)와 도 6(b)는, 본 발명의 제2 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법의 다른 예를 나타내는 단면 개념도이다. 또한, 도 5(a) ~ 도 5(c)와 동일한 구성 요소에는, 동일 부호를 부여해 설명한다.
즉, 도 6(a)와 도 6(b)는, 돌기 전극을 형성하는 감광성 수지를 수용하는 용기의 저면을 액정 패널로 형성한 포토마스크로서 이용하는 점에서, 도 5(a) ~ 도(c)와는 상이한 것이며, 다른 구성은 마찬가지이다.
도 6(a)에 나타내는 바와 같이, 감광성 수지액(33)을 공급하는 용기(61)의 저면(61a)에 액정 패널을 설치하고, 그 액정 패널을 포토마스크(64)로서 이용해, 전자 부품의 전극 단자 상에 돌기 전극을 형성하는 것이다. 그리고, 저면(61a)에 설치한 포토마스크(64)는, 적어도 액정층(640b)을 2개의 투명 기판(640c)으로 사이에 끼운 액정 셀이 2차원적으로 배치된 투과식의 액정 패널이며, 광이 투과하는 제1 개구부(64a)의 형상이나 위치를 액정 패널에 인가하는 구동 신호 전압에 의해서 전기적으로 제어하는 것이다. 액정 패널에는, 2차원 화상 정보를 퍼스널 컴퓨터를 통해 표시시키는 것이다.
그리고, 도 5(a)로 설명한 돌기 전극 형성 단계와 마찬가지로 하여, 용기(61) 내에 도전성 필러를 포함하는 감광성 수지액(33)을 공급한다. 그리고, 그 중에 스테이지(도시하지 않음)에 설치한 전자 부품(10)의 전극 단자(10a)를 용기(61)의 저면(61a)과 소정의 간격 T1로 대향시켜, 감광성 수지액(33) 중에 침지한다.
상기 상태에서, 용기(61)의 저면(61a)인 포토마스크(64)의 액정 패널로 형성한 제1 개구부(64a)를 통해 강한 광(감광성 수지액이 70%부터 100% 경화에 상당하는 에너지를 가진다)을 조사하여 노광한다. 이것에 의해, 복수의 전극 단자(10a, 101a) 상에 일괄해서 감광성 수지의 중합도가 높은 제1 층(331a)이 형성된다. 이 때, 돌기 전극을 구성하는 중합도가 높은 제1 층(331a)의 두께는, 상이한 높이(두께)의 전극 단자(10a, 101a) 상에서, 동일한 평면 형상이 되는 높이에 각각 형성된다.
다음으로, 도 6(b)에 나타내는 바와 같이, 감광성 수지액(33) 중에서, 중합도가 높은 제1 층(331a)을 형성한 전자 부품(10)을 저면(61a)인 포토마스크(64)로부터 소정 거리 T2 만큼 스테이지를 통해 끌어올린다. 그리고, 포토마스크(64)의 제2 개구부(64b)에 의해 약한 광(감광성 수지액이 30%부터 70% 경화하는 데 상당하는 에너지를 가진다)을 조사해 중합도가 높은 제1 층(331a) 상의 감광성 수지액(33)을 노광한다.
이것에 의해, 감광성 수지의 중합도가 높은 제1 층(331a) 상에, 일괄해서 감광성 수지의 중합도가 낮은 제2 층(332b)이 형성된다.
다음으로, 도시하지 않지만, 도전성 필러를 포함하는 감광성 수지액(33)의 미노광부를 현상 제거한다.
그리고, 도시하지 않지만, 도 5(c)의 단계와 마찬가지로 하여, 돌기 전극 중에서 중합되지 않았던 감광성 수지나 휘발 성분(용매, 반응성 희석제)을 가열 기화시키고, 수지 성분 가교 밀도가 높은 제1 층(431a)과 수지 성분 가교 밀도가 낮은 제2 층(432b)을 형성한다. 이 때, 적어도 수지 성분 가교 밀도가 낮은 제2 층(432b)은 가열에 의해 다공성화한다.
상기 단계에 의해, 전자 부품(10)의 전극 단자(10a) 상에, 도전성 필러(13a)를 포함하며, 감광성 수지의 수지 성분 가교 밀도가 상이한 제1 층(431a)과 제2 층(432b)을 갖는 돌기 전극(43)이 형성된다.
그 후, 제1 실시 형태와 같은 접속 단계에 따라, 돌기 전극(43)을 개재시켜 높이가 상이한 전극 단자(10a, 101a)와 접속 단자(12a)를 접속하여 전자 부품 실장 구조체(2)가 제작된다.
본 실시 형태의 다른 예에 의하면, 용기의 저면을 액정 패널로 이루어지는 포토마스크로 겸용하기 때문에, 석영 등의 고가의 투명 부재를 필요로 하지 않는다. 또, 직접 포토마스크의 개구부와 전자 부품의 전극 단자를 위치 맞춤할 수 있으므로 위치 맞춤 정밀도가 높고, 또한 투명 부재 등에 의한 산란을 저감할 수 있기 때문에, 보다 미세하고 협 피치화로의 대응이 용이해진다.
(제3 실시 형태)
도 7(a) ~ 도 7(c)는, 본 발명의 제3 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법을 나타내는 단면 개념도이다. 제2 실시 형태와 동일한 구성 요소에는, 동일 부호를 부여해 설명한다.
즉, 제3 실시 형태에서는, 돌기 전극을 감광성 수지액에 전자 부품을 침강시키면서 형성하는 점에서, 제2 실시 형태와는 상이한 것이다.
우선, 도 7(a)에 나타내는 바와 같이, 용기(71) 중에, 예를 들면 90%의 중량 부의 Sn－Ag－In계 땜납 합금 입자 등의 도전성 필러(도시하지 않음)를 포함하는, 예를 들면 감광성 에폭시계 수지액 등으로 이루어지는 감광성 수지액(33)을 공급한다. 그리고, 그 중에 스테이지(도시하지 않음)에 설치한 전자 부품(10)의 전극 단자(10a)를 감광성 수지액(33)의 액표면으로부터 소정의 간격 t1의 위치까지 감광성 수지액(33) 중에 침지한다.
상기 상태에서, 용기(71) 중에 감광성 수지액(33)의 액표면측으로부터 포토마스크(74)인 액정 패널에 형성한 제1 개구부(74a)를 통해 강한 광(감광성 수지액이 70%부터 100% 경화에 상당하는 에너지를 가진다)을 조사해 노광하고, 복수의 전극 단자(10a) 상에 일괄해서 감광성 수지의 중합도가 높은 제1 층(336a)을 형성한다.
다음으로, 도 7(b)에 나타내는 바와 같이, 감광성 수지액(33) 중에서, 중합도가 높은 제1 층(336a)을 형성한 전자 부품(10)을 소정의 거리 t2만큼 스테이지를 개재하여 감광성 수지액(33) 중에 침강시킨다. 그리고, 포토마스크(74)의 제2 개구부(74b)로부터, 약한 광(감광성 수지액이 30%부터 70% 경화하는 데 상당하는 에너지를 가진다)를 조사하여 중합도가 높은 제1 층(336a) 상의 감광성 수지액(33)을 노광한다.
이것에 의해, 중합도가 높은 제1 층(336a) 상에, 일괄해서 중합도가 낮은 제2층(337b)이 형성된다.
다음으로, 도시하지 않지만, 도전성 필러를 포함하는 감광성 수지액(33)의 미노광부를 현상 제거한다.
다음으로, 도시하지 않지만, 도 5(c)의 단계와 마찬가지로, 도전성 필러(13a)를 포함하며 중합도가 높이 방향으로 상이한 복수의 층의 감광성 수지를 약 100℃로 가열하고, 그 내부의 반응성 희석제나 용매 등의 휘발 성분을 휘발시킨다. 이 때, 중합도의 차이에 따라 감광성 수지의 중합도가 높은 제1 층(336a)과 중합도가 낮은 제2 층(337b)은, 그 수지 성분이나 휘발 성분의 휘발량이 상이하다. 그 결과, 감광성 수지(63b)의 수지 성분 가교 밀도가 높은 제1 층(631a)과 수지 성분 가교 밀도가 낮은 제2 층(632b)을 구비하는 돌기 전극(63)이 전극 단자(10a)에 형성된다. 그리고, 적어도 감광성 수지의 중합도가 낮은 제2 층(337b)은, 휘발에 의해 도전성 필러간 등에 공극이 형성되어 다공성화한 상태로 제2 층(632b)이 된다.
다음으로, 도 7(c)에 나타내는 바와 같이, 제2 실시 형태와 같은 접속 단계에 따라, 돌기 전극(63)을 개재시켜 전극 단자(10a)와 접속 단자(12a)를 접속하여 전자 부품 실장 구조체(3)가 제작된다.
본 실시 형태에 의하면, 제2 실시 형태와 동일한 효과가 얻어짐과 함께, 용기에 투명 부재를 필요로 하지 않으며, 또, 저면에 포토마스크를 형성할 필요가 없기 때문에, 염가의 제조 설비에 의해, 저비용으로 돌기 전극이나 전자 부품 실장 구조체를 제작할 수 있다.
또한, 상기 제2 및 제3 실시 형태에 있어서는, 2층 구성의 감광성 수지로 이루어지는 돌기 전극을 예로 설명했지만, 이것에 한정되지 않는다. 예를 들면, 돌기 전극 형성 단계로서, 인상 단계와 노광 단계를 복수회 반복해 중합도가 상이한 복수의 층을 형성해도 된다. 이것에 의해, 임의로 수지 성분 가교 밀도가 상이한 층 을 복수 형성할 수 있으므로, 필요한 가압력에 대응하여, 응력의 흡수를 자유롭게 조정할 수 있는 돌기 전극을 형성할 수 있다. 그 결과, 전자 부품의 파손이나 특성 변화 등의 발생을 더 효율 좋게 방지할 수 있다.
또, 상기 제2와 제3 실시 형태에서는, 포토마스크의 제1 개구부와 제2 개구부의 형상(크기)이 상이한 예로 설명했지만, 이것에 한정되지 않는다. 예를 들면, 포토마스크의 제1 개구부와 제2 개구부의 형상은 동일해도, 상기 실시 형태와는, 역의 관계여도 되며 임의이다. 이것에 의해, 접속 면적을 확대해 접속 저항이 낮고, 박리 강도가 높은 전자 부품 실장 구조체를 실현할 수 있다.
(제4 실시 형태)
도 8(a)와 도 8(b)는，본 발명의 제4 실시 형태에 있어서의 전자 부품 실장 구조체의 구성과 그 제조 방법을 나타내는 단면 개념도이다. 또한, 도 1과 동일한 구성 요소에는, 동일 부호를 부여해 설명한다.
즉, 도 8(a)와 도 8(b)는, 돌기 전극이 복수의 돌기 전극부로 구성되어 있는 점에서, 도 1과는 상이한 것이다.
도 8(a)에 나타내는 바와 같이, 돌기 전극(83)은, 예를 들면 전자 부품(10)의 전극 단자(10a) 상에, 복수의 돌기 전극부(830)로 구성되어 있다. 그리고, 각 돌기 전극부(830)는, 적어도 도전성 필러(13a)와 감광성 수지(83b)를 가지며, 예를 들면 높이 (접속되는) 방향으로, 수지 성분 가교 밀도가 높은 부분(831a)부터 수지 성분 가교 밀도가 낮은 부분(831b)이 연속적으로 상이한 감광성 수지(83b)로 형성되어 있다. 그리고, 적어도 수지 성분 가교 밀도가 낮은 부분(831b)에서는 도전성 필러(13a) 사이에 틈새를 가지도록 다공성의 구조를 구비하고 있다.
이 구성에 의해, 다공성이며 유연한 복수의 돌기 전극부에서 접속할 수 있기 때문에, 접속 불량이 생기기 어려우며 신뢰성이 높은 접속이 가능해진다. 또한, 복수의 돌기 전극부에 의해, 압접시의 가압력에 따라 용이하게 변형할 수 있고, 낮은 가압력으로 압접함으로써, 또한 전자 부품의 파손이나 특성 변화가 발생하기 어려운 신뢰성이 뛰어난 전자 부품 실장 구조체가 얻어진다.
이하에, 본 발명의 제4 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법에 대해 도 8(a)와 도 8(b)를 이용해 설명한다. 우선, 도 8(a)를 이용하여, 돌기 전극 형성 단계에 대해 설명한다.
도 8(a)에 나타내는 바와 같이, 전자 부품(10)의 전극 단자(10a) 상에서, 전자 부품(10)의 1개의 전극 단자(10a)의 영역의 범위 내에, 돌기 전극부(830)를 적어도 2개 이상, 예를 들면 도면 중에 나타내는 바와 같이 4개를 배치해 돌기 전극(83)을 형성한다. 또한, 형성 방법은 제1 실시 형태 등과 같으며 설명은 생략한다. 여기서, 돌기 전극부(830)는, 적어도 도전성 필러(13a)와 감광성 수지(83b)로 이루어지고, 감광성 수지(83b)가, 수지 성분 가교 밀도가 높은 부분(831a)부터 다공성이며 수지 성분 가교 밀도가 낮은 부분(831b)으로 연속적으로 변화시켜 형성되어 있다.
그리고, 복수의 돌기 전극부(830)로 이루어지는 돌기 전극(83)을 개재하여, 전자 부품(10)의 전극 단자(10a)와 실장 기판(12)의 접속 단자(12a)를 대향시켜 위치 맞춤한다.
다음으로, 도 8(b)에 나타내는 바와 같이, 제1 실시 형태의 접속 단계와 마찬가지로, 돌기 전극(83)을 전극 단자(10a) 상에 형성한 전자 부품(10) 및 실장 기판(12)의 적어도 한쪽을 압접해 가열한다. 이것에 의해, 돌기 전극(83)을 개재하여 전극 단자(10a)와 접속 단자(12a)를 접속한 전자 부품 실장 구조체(4)가 제작된다.
본 실시 형태에 의하면, 다공성이며 유연한 구조를 갖는 복수의 돌기 전극부에 의해, 또한 낮은 가압력으로의 접속을 실현할 수 있다.
(제5 실시 형태)
도 9(a)와 도 9(b)는, 본 발명의 제5 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법을 나타내는 단면 개념도이다. 또한, 도 7(a) ~ 도 7(c)와 동일한 구성 요소에는, 동일 부호를 부여해 설명한다.
즉, 도 9(a)와 도 9(b)는, 돌기 전극 형성 단계에 있어서, 돌기 전극의 높이 방향에 대해서, 감광성 수지에, 포토마스크의 개구부를 통해 초점 위치에 집광시켜 조사하여, 감광성 수지의 중합도를 돌기 전극의 높이 방향으로 상이하게 형성하는 점에서, 도 7(a) ~ 도 7(c)와는 다른 것이다.
우선, 도 9(a)에 나타내는 바와 같이, 용기(71) 중에, 예를 들면 90%의 중량부의 Sn－Ag－In계 땜납 합금 입자 등의 도전성 필러(도시하지 않음)를 포함하는, 예를 들면 감광성 에폭시계 수지액 등으로 이루어지는 감광성 수지액(33)을 공급한다. 그리고, 그 중에 스테이지(도시하지 않음)에 설치한 전자 부품(10)의 전극 단자(10a)를 감광성 수지액(33)의 액표면으로부터, 돌기 전극의 높이에 상당하는 소정의 간격 t3의 위치까지 감광성 수지액(33) 중에 침지한다.
상기 실시 형태에서, 도 9(b)에 나타내는 바와 같이, 용기(71) 중에 감광성 수지액(33)의 액표면측으로부터 포토마스크(34)인 액정 패널로 형성한 개구부(94a)를 통해서, 예를 들면, 가시광을, 전자 부품의 두께의 중앙부 근방에 초점을 연결하도록 광학계로 집광한다. 이것은, 예를 들면 축소 노광 등의 방법으로 초점 위치를 옮겨놓음으로써 행할 수 있다. 그리고, 일정한 광에너지(감광성 수지액이 70%부터 100% 경화에 상당하는 에너지를 가진다)의 가시광을 조사해 노광함으로써, 복수의 전극 단자(10a) 상에 일괄해서 감광성 수지의 중합도가 높이(두께) 방향으로 상이한 돌기 전극을 형성한다. 이 때, 돌기 전극을 구성하는, 초점 근방의 감광성 수지는, 광에너지의 밀도가 높기 때문에 중합도가 크며, 초점으로부터 멀어짐에 따라 순차적으로 중합도가 작아진다.
이것에 의해, 예를 들면 전자 부품(10)의 전극 단자(10a)에서는, 중합도가 높은 감광성 수지부(931a)로부터, 순차적으로 중합도가 낮은 감광성 수지부(931b)를 갖는 돌기 전극(93)의 형상으로 형성된다.
다음으로, 도시하지 않지만, 제1 실시 형태와 동일한 방법으로, 감광성 수지의 수지 성분 가교 밀도가, 높이 방향으로 연속적으로 상이한 돌기 전극(93)이 전극 단자(10a)에 형성된다. 이 때, 적어도 중합도가 낮은 감광성 수지부(931b) 근방에서는, 휘발에 의해 도전성 필러간 등에 공극이 형성되어 다공성화한 상태가 된다.
그리고, 제1 실시 형태와 동일한 접속 단계에 따라, 돌기 전극(93)을 개재시켜 전극 단자(10a)와 접속 단자(12a)를 접속하여 전자 부품 실장 구조체가 제작된 다.
본 실시 형태에 의하면, 전자 부품의 위치를 고정한 상태에서 감광성 수지의 수지 성분 가교 밀도를 돌기 전극의 높이 방향으로 연속해서 형성할 수 있다. 그 때문에, 제조 설비를 간략화할 수 있으며, 저비용으로 전자 부품 실장 구조체를 제작할 수 있다.
(제6 실시 형태)
도 10(a) ~ 도 10(c)는, 본 발명의 제6 실시 형태에 있어서의 전자 부품 실장 구조체의 제조 방법을 나타내는 단면 개념도이다. 도 7(a) ~ 도 7(c)와 동일한 구성 요소에는, 동일 부호를 부여해 설명한다.
즉, 도 10(a) ~ 도 10(c)는, 투명 기재 표면 상에 형성된 투명 도전성 박막으로 이루어지는 접속 단자를 포함하는 실장 기판과, 접속 단자에 대응하는 위치에 전극 단자를 설치한 전자 부품을 소정의 간격으로 배치하여, 전자 부품과 실장 기판의 사이에 도전성 필러를 포함하는 감광성 수지를 공급하고, 실장 기판의 전자 부품에 대향하는 면과는 반대측의 면으로부터 포토마스크의 개구부를 통해, 광강도를 변화시키면서 광을 조사하여, 접속 단자와 전극 단자간의 감광성 수지를 중합도가 높이 방향으로 상이한 돌기 전극을 형성하는 점에서, 상기 각 실시 형태와는 다른 것이다. 또한, 이후의 접속 단계 등은, 상기 각 실시 형태와 같으며, 설명은 생략한다.
우선, 도 10(a)에 나타내는 바와 같이, 실장 기판으로서, 예를 들면 유리 기판 등의 투명 기재와 그 표면 상에 형성된, 예를 들면 ITO 등의 투명 도전성 박막 으로 이루어지는 접속 단자(112a)를 포함하는 투명한 실장 기판(112)을 이용한다.
그리고, 실장 기판(112)의 접속 단자(112a)와, 그에 대응하는 위치에 설치한 전자 부품(10)의 전극 단자(10a)를, 스테이지(도시하지 않음)를 개재해 소정의 간격 t4로 배치하고, 적어도 전자 부품(10)과 실장 기판(112)의 사이에 도전성 필러를 포함하는 감광성 수지액(33) 중에 침지한다.
또한, 투명한 실장 기판(112)의 전자 부품(10)과 대향하는 면과는 반대측의 면으로부터 액정 패널로 이루어지는 포토마스크(34)의 개구부(104a)를 통해 광강도를 순차적으로 바꾸면서, 예를 들면 가시광을 조사하여, 감광성 수지액(33)을 노광한다. 이 때, 접속 단자(112a)와 전극 단자(10a) 사이의 감광성 수지액(33) 내, 접속 단자(112a) 상의 감광성 수지액(33)이 중합되고, 순차적으로 높이 방향으로 중합되는 영역이 성장한다. 그러나 감광성 수지액은 도전성 필러를 함유하기 때문에, 일정한 광에너지인 경우, 중합되는 높이 방향의 영역의 성장이 늦어진다. 예를 들면, 접속 단자(112a)와 전극 단자(10a)의 간격이 넓은 경우, 돌기 전극이 형성되지 않으며 접속할 수 없는 경우가 발생한다.
따라서, 도 10(b)에 나타내는 바와 같이, 포토마스크(34)의 개구부(104a)를 통해 광강도를 순차적으로 증가시켜 노광 조사하고, 감광성 수지액(33)을 높이 방향으로 전극 단자(1Oa) 계면까지 감광성 수지액의 중합을 행해, 돌기 전극을 형성한다. 이 때, 제1 실시 형태와 마찬가지로, 실장 기판의 접속 단자로부터 전자 부품의 전극 단자에 걸쳐, 감광성 수지의 중합도가 상이한 돌기 전극의 형상으로 형성된다.
다음으로, 도시하지 없지만, 도전성 필러를 포함하는 감광성 수지액(33)의 미노광부를 현상 제거한다.
다음으로, 도시하지 않지만, 도 5(c)의 단계와 마찬가지로, 도전성 필러(13a)를 포함하며 중합도가 높이 방향으로 상이한 감광성 수지(113b)를 약 100℃로 가열하고, 그 내부의 반응성 희석제나 용매 등의 휘발 성분을 휘발시킨다. 이 때, 중합도의 차이에 따라, 중합도가 높은 감광성 수지부(1031a)와 중합도가 낮은 감광성 수지부(1031b)에서는, 그 수지 성분이나 휘발 성분의 휘발량이 상이하다. 그 결과, 감광성 수지(113b)의 수지 성분 가교 밀도가 높은 부분(1131a)과 수지 성분 가교 밀도가 낮은 부분(1131b)으로 이루어지는 돌기 전극(113)이 전극 단자(10a)와 접속 단자(112a) 사이에 형성된다. 그리고, 적어도 수지 성분 가교 밀도가 낮은 부분(1131b) 근방은, 휘발에 의해 도전성 필러간 등에 공극이 형성되어 다공성화한 상태가 된다.
다음으로, 도 10(c)에 나타내는 바와 같이, 제2 실시 형태와 동일한 접속 단계에 따라, 돌기 전극(113)을 개재해 전극 단자(10a)와 접속 단자(112a)를 접속하여 전자 부품 실장 구조체(5)가 제작된다. 이 때, 돌기 전극(113)의 다공성이며 수지 성분 가교 밀도가 낮은 부분(1131b)에서는 도전성 필러를 융착해 전극 단자(10a)의 계면과 땜납 융착한다. 한편, 접속 단자(112a)의 수지 성분 가교 밀도가 높은 부분(1131a)에서는, 도전성 필러(13a)는 접촉 또는 일부 융착하여 돌기 전극(113)과 접속한다.
본 실시 형태에 의하면, 실장 기판과 전자 부품의 접속이, 돌기 전극의 형성 과 동시에 행할 수 있기 때문에, 생산성이 뛰어나다. 또, 돌기 전극의 높이 불균일이 발생하지 않기 때문에, 압접시의 가압력을 더 저감하여 접속할 수 있다.
또한, 상기 각 실시 형태에 있어서, 액정 패널로 이루어지는 포토마스크를 이용한 예로 설명했지만, 이것에 한정되지 않는다. 예를 들면, 고정한 개구부를 갖는 포토마스크나 상이한 개구부의 형상을 가지는 포토마스크를 교환해 제조해도 된다. 이 때, 포토마스크 교환 등 여분의 단계가 필요하게 되지만, 간이한 방법으로 동일한 노광을 할 수 있는 것이다.
또, 상기 각 실시 형태에 있어서, 포토마스크를 이용해 광조사하는 예로 설명했지만, 이것에 한정되지 않는다. 예를 들면, 포토마스크를 이용하지 않고, 레이저 주사에 의해 소정의 영역을 조사해도 된다.
(제7 실시 형태)
이하, 도 11을 이용해, 본 발명의 제7 실시 형태에 있어서의 돌기 전극의 구조에 대해 설명한다. 또, 본 실시 형태에 있어서의 돌기 전극은, 상기 제1 실시 형태부터 제6 실시 형태의 전자 부품 실장 구조체에 있어서, 마찬가지로 이용할 수 있다. 그 때문에, 이하에서는, 특히 회로 기판 등의 실장 기판의 접속 단자에 설치한 돌기 전극의 구조에 대해 설명하지만, 반도체 소자 등의 전자 부품의 전극 단자의 경우도 마찬가지이다. 또, 본 실시 형태의 돌기 전극을 개재하여 접속하는 이외의 전자 부품 실장 구조체의 다른 구성 요소에 대해서는, 동일하므로 설명을 생략한다.
도 11은, 본 발명의 제7 실시 형태에 있어서의 돌기 전극의 구조를 설명하는 단면도이다.
도 11에 나타내는 바와 같이, 돌기 전극(203)은, 예를 들면 유리 에폭시 기판 등의 실장 기판(201)의 표면에 설치된 접속 단자(202) 상에 형성되어 있다. 이 때, 접속 단자(202)는, 예를 들면 Cu 등의 표면에 0.1μm ~ 0.3μm의 Au이 피막된 구성이나 Cu의 표면에 땜납을 프리코트한 구성을 가진다.
그리고, 돌기 전극(203)은 적어도, 예를 들면 땜납 입자 등의 도전성 필러(206)와 감광성 수지(207)를 포함하는 유연성을 갖는 도전 포스트(204)와, 도전 포스트(204) 및 접속 단자(202)의 표면을 도전성 필러(206)가 용융해 피복된 도전성 피막인 도전 금속층(205)에 의해 구성된다.
여기서, 도전 포스트(204)는, 도전성 필러(206)와 감광성 수지(207)로 구성되어 있기 때문에, 땜납 범프나 금 범프 등과 비교해 탄성률이 작고 유연성을 구비하고 있다. 예를 들면, 금 범프인 경우의 다이나믹 경도가 60 ~ 90에 대해, 본 실시 형태의 돌기 전극의 다이나믹 경도는 5 ~ 30 정도이다. 그리고, 돌기 전극의 다이나믹 경도는, 도전성 필러(206)와 감광성 수지(207)의 재료 구성, 배합비나 경화 광량, 시간 등에 의해 임의로 설정할 수 있다. 또, 돌기 전극(203)을 피복하는 도전 금속층(205)에 의해, 높은 도전성을 얻을 수 있다. 또한, 도전 금속층(205)의 두께는 임의이지만, 도전 포스트(204)의 유연성을 확보할 수 있는, 예를 들면 0.1μm ~ 5μm 정도의 두께로 형성하는 것이 바람직하다.
또한, 도 11에서는, 반구 형상의 단면을 갖는 돌기 전극(203)을 예로 설명했지만, 이하의 형성 방법으로 상세하게 말하는 바와 같이, 도전 포스트(204)는 광조 형법으로 형성할 수 있기 때문에, 임의의 형상으로 형성할 수 있다. 예를 들면, 도 12(a) ~ 도 12(c)에 나타내는 바와 같이, 높은 어스펙트를 가지는 형상, 나선상의 형상, コ의 자형으로 쌓아 올린 형상 등으로 형성할 수 있다.
따라서, 본 실시 형태에 있어서의 돌기 전극(203)을 구비한 실장 기판(201)에 반도체 소자(도시하지 않음)를 실장해 전자 부품 실장 구조체를 형성하는 경우, 도전 포스트(204) 및 도전 금속층(205)의 유연성에 의해, 실장시의 가압력을 흡수하여, 낮은 가압력으로의 실장이 가능해진다. 그 결과, 실장 기판(201)이나 반도체 소자의 파손을 미연에 방지하고 효율 좋게 실장할 수 있다. 또한, 실장 기판(201)의 휘어짐이나 변형 등에 의한 돌기 전극(203)의 높이의 차이를, 돌기 전극(203)의 변형에 의해 흡수할 수 있기 때문에, 높은 접속 신뢰성을 확보할 수 있다.
이하에, 본 실시 형태에 있어서의 돌기 전극의 형성 방법에 대해, 도 13(a)~ 도 16(c)를 이용해 설명한다.
우선, 도 13(a) ~ 도 13(d)를 이용해 돌기 전극의 형성 방법의 개략을 설명하고, 도 14(a)와 도 14(b)로 도전 포스트의 형성 방법, 도 15(a) ~ 도 15(c)로 도전 금속층의 형성 방법 및 도 16(a) ~ 도 16(c)로 잔존하는 도전성 페이스트의 제거 방법에 대해, 상세하게 설명한다.
도 13(a) ~ 도 13(d)는, 돌기 전극(203)의 형성 방법을 모식적으로 설명하는 단면도이다.
도 13(a)에 나타내는 바와 같이, 복수의 접속 단자(202)가 설치된 실장 기판(201)의 상면에 바인더가 되는 감광성 수지(221)와, 예를 들면 땜납 입자로 이루 어지는 도전성 필러(222)를 주성분으로 하며, 또한 대류 발생제(223)를 함유하는 감광성 도전 수지 조성물(이하, 「도전성 페이스트」라고 기재한다)(224)을 재치한다.
다음으로, 도 13(b)에 나타내는 바와 같이, 후술하는 광조형법을 이용해, 도전 포스트(204)를 형성한다. 즉, 도전성 페이스트(224)와 대향해, 액정 마스크(225)를 배치하고, 액정 마스크(225)의 개구부(226)를, 실장 기판(201)의 접속 단자(202)와 대응하는 위치에 맞춘다. 그리고, 액정 마스크(225)의 개구부(226)를 통해, 예를 들면 자외광(227)을 도면 중의 화살표로 가리키는 바와 같이 도전성 페이스트(224)에 조사하고, 도전성 페이스트(224) 중의 감광성 수지(221)를 접속 단자(202) 상에서 순차적으로 경화시켜, 도전 포스트(204)를 형성한다. 이 때, 일반적으로 도전 포스트(204)의 외표면에는, 도전성 필러(222)가 노출 또는 감광성 수지(221)의 얇은 막으로 피막된 상태로 형성된다.
다음으로, 도 13(c)에 나타내는 바와 같이, 도전성 필러(222)가 용융하는, 예를 들면, 150℃ 정도의 온도로 실장 기판(201)을 가열한다. 이 때, 도전성 페이스트(224) 중에 첨가된 대류 발생제(223)가 비등 또는 분해하여 가스(223a)를 발생시킨다.
그리고, 온도 상승에 수반해, 도전성 페이스트(224)의 점도가 내림과 동시에, 대류 발생제(223)가 비등 또는 분해한 가스(223a)에 의해, 도전성 페이스트(224) 내에서 도면 중의 화살표로 나타내는 것과 같은 대류가 발생한다. 이 때, 대류에 의한 운동 에너지로 도전성 페이스트(224)의 유동이 촉진되고, 용융한 도전 성 필러(222)는 접속 단자(202) 상에 형성된 도전 포스트(204)의 주변에 도전성 필러(206)를 개재하여 자기 집합한다. 이것에 의해, 도전 포스트(204)의 표면에 노출한 도전성 필러(206)와 젖어 접합하면서, 땜납으로 이루어지는 도전 금속층(205)이 형성되어 성장한다. 그 결과, 도전 포스트(204)의 적어도 외표면에 도전 금속층(205)을 갖는 돌기 전극(203)이 형성된다. 또한, 도전 포스트(204)의 외표면에 한정되지 않고, 예를 들면 도전 포스트(204) 중에 유입된 대류 발생제(223)가 가열에 의해 도전 포스트(204)에 가스의 배출 구멍 등을 형성하고, 그 배출 구멍에도 도전 금속층이 형성되는 경우도 있다.
이 때, 도전 금속층의 형성에 관여하지 않는 도전성 필러는, 실장 기판의 전극 단자 이외의 영역에서는, 예를 들면 전극 단자 이외의 회로 기판을 피복하는 레지스터 등과의 젖음성이 작기 때문에, 도전성 필러끼리가 표면 장력에 의해 합체하고, 어느 정도의 크기로 도전성 페이스트 중에 잔존하는 경우가 있다.
따라서, 도 13(d)에 나타내는 바와 같이, 도전 금속층(205)을, 예를 들면 1μm 정도의 필요한 두께로 성장시킨 후, 돌기 전극(203) 이외의 실장 기판(201) 상에 잔존하는 도전성 페이스트(224)를, 예를 들면 드라이아이스(드라이아이스 코퍼레이션의 등록상표) 세정법을 이용해 제거한다. 또한, 드라이아이스 세정법은, 도 16(a) ~ 도 16(c)를 이용해 상세하게 설명하지만, 예를 들면 분말 형상의 드라이아이스(228)를 도전성 페이스트(224)에 충돌시켜 제거하는 것이다.
이상의 단계에 의해, 도 11에 나타내는 도전 포스트(204)와 도전 금속층(205)으로 구성된 돌기 전극(203)이 실장 기판(201) 상의 접속 단자(202) 상에 형성된다.
여기서, 도전성 필러(206, 222)로서는, 실시 형태 1에서 나타낸 재료가 이용된다. 또, 대류 발생제(223)는, 왁스, 이소프로필 알코올, 부틸카비톨, 부틸카비톨 아세테이트, α-테르피네올, 에틸렌 글리콜 등을 이용할 수 있다. 또한, 가열시에 분해해 기체를 발생하는 분해형 가스 발생제로서, 도소나이트, 메타붕산 암모늄, 탄산수소나트륨, 붕산 등을 이용할 수 있다.
이하에, 본 발명의 제7 실시 형태의 돌기 전극(203)을 구성하는 도전 포스트(2O4)의 형성 방법에 대해, 도 14(a)와 도 14(b)를 참조하면서 상세하게 설명한다. 또한, 도 14(a)와 도 14(b)에 있어서, 도 13(a) ~ 도 13(d)와 동일 부분에는 동일 부호를 붙여 설명한다.
도 14(a)에 나타내는 바와 같이, 예를 들면 외주벽(231a)과 저부(231b)로 이루어지는 용기(231)에 도전성 페이스트(224)를, 적어도 실장 기판(201)의 접속 단자(202)의 표면이 침지되는 정도 이상의 높이까지 넣는다. 또한, 용기(231)의 저부(231b)는, 도전성 페이스트(224)를 경화하는 자외광(227)을 투과할 수 있는, 예를 들면 석영 등의 투명 부재로 구성된다.
다음으로, 실장 기판(201)의 접속 단자(202)와 대응해 개구시킨 개구부(226)를 갖는 액정 마스크(225)를, 용기(231)의 저부(231b)의 하방에 배치한다. 이 상태에서, 액정 마스크(225)의 개구부(226)를 통해 자외광(227)을 저부(231b)로부터 접속 단자(202) 상의 도전성 페이스트(224)에 조사한다.
그리고, 조사 개시시에 개구부(226a)를 통과한 자외광(227)에 의해, 접속 단 자(202)와 저부(231b)의 사이에 있는 도전성 페이스트(224)가 경화한다. 이 때, 실장 기판(201)을 장착한 스테이지(도시하지 않음)를 상방으로 끌어올리면서, 액정 마스크(225)의 개구부(226)를, 예를 들면 연속적으로 좁힘으로써, 단면 형상이 사다리꼴 형상인 경화부(204a)가 형성된다.
다음으로, 도 14(b)에 나타내는 바와 같이, 자외광(227)의 조사중에 실장 기판(201)을 상방으로 끌어올리면서, 액정 마스크(225)의 개구부를 개구부(226b)와 같이 연속적으로 좁힌다. 그리고, 단면 형상이 사다리꼴 형상인 경화부(204b)를 쌓아올려 경화시킴으로써, 도 11에 나타내는 것과 같은, 예를 들면 반구 형상의 도전 포스트(204)가 형성된다.
또한, 도전 포스트(204)의 형상은, 예를 들면 실장 기판(201)의 인상 속도 및 개구부(226)의 면적 등의 형상 제어에 의해, 도 12(a) ~ 도 12(c)에 나타내는 바와 같이 도전 포스트(204)의 어스펙트비나 형상을 임의로 조정할 수 있다. 이것에 의해, 예를 들면 도전 포스트(204)의 형상을 원기둥 형상, 원뿔 형상 또는 각기둥 형상 등 임의의 형상으로 형성하는 것이 가능하게 된다. 이 때, 개구부(226)의 형상 및 면적은, 매트릭스 형상으로 형성된 복수의 액정 셀로 이루어지는 액정 마스크에 인가하는 전압에 의해 전기적으로 제어할 수 있다.
또, 액정 마스크의 개구부에 있어서, 액정의 표시 계조(예를 들면, 256 계조)를 활용하면, 산란광에 의한 잉여 경화를 줄여 도전 포스트의 단변을 샤프하게 할 수 있다.
또, 본 실시 형태에서는, 실장 기판(201)의 접속 단자(202)를 제외한 면에, 예를 들면 레지스터 등으로 보호층(229)을 형성하고 있지만, 형성하고 있지 않는 경우에서도 도전 포스트(204)의 형성을 동일하게 행할 수 있다.
이하에, 광조형법에 의해 형성한 도전 포스트(204)의 표면에 도전 금속층(205)을 형성하는 형성 방법에 대해, 도 15(a) ~ 도 15(c)를 이용해 상세하게 설명한다.
우선, 도 15(a)는, 도 14(c)에 나타낸 도전 포스트(204)를 형성한 후, 도전성 페이스트(224)가 들어간 용기(231)로부터 실장 기판(201)을 취출한 상태를 나타내고 있다. 이 때, 도전 포스트(204)는, 자외광의 조사에 의해 경화한 감광성 수지(207) 중에, 예를 들면 땜납 입자 등의 도전성 필러(206)가 밀집하고, 서로 부분적으로 접촉한 상태로 고화(固化)함과 더불어, 도전 포스트(204)의 표면에, 도전성 필러(206)의 일부가 노출되어 있다. 그리고, 실장 기판(201) 상 및 도전 포스트(204)의 외표면 상에는 도전성 페이스트(224)가 액체 형상으로 부착되어 있다.
다음으로, 도 15(b)에 나타내는 바와 같이, 실장 기판(201)을 가열해, 도전성 필러(206)인 땜납 입자의 용융 온도까지 상승시킨다. 이것에 의해, 도전 포스트(204) 이외의 영역의 도전성 필러(222)의 점도가 저하하고, 도전성 페이스트(224) 중을 도전성 필러(206)가 유동한다. 또한, 도전성 페이스트(224) 중의 대류 발생제(223)가 비등 또는 분해에 의해 가스(223a)를 발생시킨다. 이것에 의해, 도면 중의 화살표로 나타내는 것과 같은 대류가 생기고, 도전성 페이스트(224)가 교반한다. 그리고, 교반이나 열 등에 의해, 유동하고 있는 용융한 도전성 필러(222)의 도전 포스트(204)의 외표면으로의 자기 집합이, 촉진된다. 이 때, 실장 기판(201) 상의 도전 포스트(204)는, 광조사에 의해, 모두 고화한 상태로 형성되어 있다. 그 때문에, 용융한 도전성 필러(222)의 유동이 도전 포스트(204)의 주변에서 억제된다. 그 결과, 도전 포스트(204)의 표면에 노출되어 있는 도전성 필러(206)는, 용융한 도전성 필러(222)를 포착하면서 젖고 접합한다. 그리고, 땜납으로 이루어지는 도전 금속층(205)이 도전 포스트(204)의 표면에 형성된다. 이 때, 대류 발생제(223)가 비등이나 기화하는 온도 또는 분해하여 가스를 발생하는 온도는, 땜납 입자 등 도전성 필러의 융점 이상인 것이 바람직하다.
또한, 발생한 가스(223a)는, 도전성 페이스트(224)를 유동시킨 후, 도전성 페이스트(224)로부터 외부에 배출된다. 그 때문에, 도전 포스트(204) 내에 유입되어 있던 가스(223a)에 의해, 도전 포스트(204)에 가스(223a)의 배출로가 형성되는 경우가 있다.
다음으로, 도 15(c)에 나타내는 바와 같이, 가열 단계의 종료와 함께, 실장 기판(201)의 접속 단자(202)의 면에는, 도전 포스트(204)의 주위가 도전 금속층(205)으로 피복된 돌기 전극(203)이 형성된다. 이 때, 돌기 전극(203) 이외의 실장 기판(201) 상에는, 도전성 필러(222)의 일부가 잔존한 도전성 페이스트(224)가 경화 또는 반경화한 상태로 남아 있다.
그리고, 실장 기판(201) 상에 잔존하는 도전성 페이스트(224)는, 이하에서 설명하는 드라이아이스 세정법에 의해, 제거된다.
이하에, 도 16(a) ~ 도 16(c)를 이용해, 잔존하는 도전성 페이스트(224)의 제거 방법의 일례인, 드라이아이스 세정법에 대해 설명한다.
도 16(a) ~ 도 16(c)는, 드라이아이스 세정법을 모식적으로 설명하는 단면도이다.
우선, 도 16(a)에 나타내는 바와 같이, 실장 기판(201)의 접속 단자(202) 상에 형성된 돌기 전극(203) 이외의 잔존하는 도전성 페이스트를 제거하기 위해 드라이아이스(261)를 실장 기판(201)의 표면에 분사한다. 이 때, 드라이아이스(261)는, 노즐(도시하지 않음)로부터 알갱이 형상 또는 펠릿 형상으로 압축 공기에 의해 분사되고, 도전성 페이스트(224)와 충돌한다. 이것에 의해, 도전성 페이스트(224)에 마이크로 크랙(262)이 발생하고, 도전성 페이스트(224)와 실장 기판(201)의 계면에 드라이아이스(261)가 침입한다. 여기서, 돌기 전극(203) 중에는 드라이아이스(261)가 침입하지 않도록, 분사 에너지 등이 조정됨과 동시에, 도전 금속층(205)에 의해, 그 침입이 저지된다.
다음으로, 도 16(b)에 나타내는 바와 같이, 실장 기판(201)의 면에 도달한 드라이아이스(261)는, 기화해 급격하게 팽창한다. 그리고, 그 팽창(263)에 의해 도전성 페이스트(224)를 구성하는 감광성 수지(221)의 성분이나 땜납 입자로 이루어지는 도전성 필러(222)를 실장 기판(201)으로부터 박리, 비산시킨다.
그리고, 도 16(c)에 나타내는 바와 같이, 돌기 전극(203) 이외의 영역에 도전성 페이스트 등이 잔존하지 않는 실장 기판(201)을 제작할 수 있다.
이 방법에 의해, 종래의 용제 등을 이용한 습식 세정법이나 플라즈마 등을 이용한 물리적인 세정법으로는 곤란한 미세 피치의 돌기 전극간의 세정이 가능해진다. 그 결과, 잔존물에 기인하는 절연 저항의 저하나 경시적인 변화를 효과적으로 방지한 돌기 전극(203)을 구비한 실장 기판(201)을 제작할 수 있다.
또, 종래의 습식 세정법에 있어서의 건조 단계를 필요로 하지 않기 때문에, 단계를 간략화할 수 있음과 더불어, 반도체 소자 상에 돌기 전극을 형성하는 경우에서도 반도체 소자로의 손상을 작게 하는 것이 가능해진다.
또한, 드라이아이스의 분사에는 압축 공기 외에, 질소 가스, 탄산 가스 등을 이용할 수 있다.
또한, 본 실시 형태에서는, 자외광의 조사에 의한 도전성 페이스트의 경화 반응이 밀폐되어 산소가 개재하지 않는 조건하에서 행할 수 있기 때문에, 산소의 개재에 의해서 담금질(Quenching)을 일으키기 쉬운 감광성 수지를 사용할 수 있다.
또한, 본 실시 형태에서는, 실장 기판(201) 상의 접속 단자(202) 상에 도전 포스트(204)를 형성하는 경우에 대해 설명했지만, 이것에 한정되지 않는다. 예를 들면, 실장 기판(201) 대신에 반도체 소자를 이용해도 된다. 이 경우, 복수의 반도체 소자가 실리콘 기판 상에 형성된 반도체 웨이퍼의 상태로 형성해도 되며, 생산성을 큰폭으로 향상시킬 수 있다.
본 발명의 전자 부품 실장 구조체와 그 제조 방법에 의하면, 낮은 가압력으로의 압접 접속을 가능하게 하고, 또, 미세하며 협 피치로 돌기 전극을 형성할 수 있다고 하는 큰 효과를 가진다. 그 결과, 휴대 전화, 휴대형 디지털 기기나 디지털 가전 기기 등의 박형(薄型)이나 소형화가 요망되는 전자 부품 등의 실장 분야에 있어서 유용하다.

Claims (19)

  1. 복수의 전극 단자를 설치한 전자 부품과,
    상기 전극 단자와 대향하는 위치에 접속 단자를 설치한 실장 기판과,
    상기 전극 단자 상 또는 상기 접속 단자 상에 설치한 돌기 전극을 개재하여 상기 전극 단자와 상기 접속 단자를 접속하는 전자 부품 실장 구조체로서,
    상기 돌기 전극은, 적어도 도전성 필러와 감광성 수지를 포함하고, 상기 감광성 수지의 수지 성분 가교 밀도가 상기 돌기 전극의 높이 방향으로 상이한 것을 특징으로 하는 전자 부품 실장 구조체.
  2. 청구항 1에 있어서,
    상기 수지 성분 가교 밀도가 낮은 부분에서는 상기 도전성 필러가 융착하고, 상기 수지 성분 가교 밀도가 높은 부분에서는 상기 도전성 필러를 접촉시켜, 상기 전극 단자와 상기 접속 단자를 접속하고 있는 것을 특징으로 하는 전자 부품 실장 구조체.
  3. 청구항 1에 있어서,
    상기 수지 성분 가교 밀도가, 상기 돌기 전극의 높이 방향으로 연속적으로 상이한 것을 특징으로 하는 전자 부품 실장 구조체.
  4. 청구항 1에 있어서,
    상기 돌기 전극은, 상기 감광성 수지의 상기 수지 성분 가교 밀도가 상이한 복수의 층으로 이루어지는 것을 특징으로 하는 전자 부품 실장 구조체.
  5. 청구항 4에 있어서,
    상기 복수의 층에 있어서, 적어도 상기 전극 단자와 접하는 제1 층째의 두께가 상기 전극 단자의 배치 위치에 따라 상이한 것을 특징으로 하는 전자 부품 실장 구조체.
  6. 청구항 1에 있어서,
    상기 돌기 전극은, 복수의 돌기 전극부로 이루어지는 것을 특징으로 하는 전자 부품 실장 구조체.
  7. 청구항 1에 있어서,
    상기 돌기 전극은, 그 표면에 도전성 피막이 설치되어 있는 것을 특징으로 하는 전자 부품 실장 구조체.
  8. 전자 부품의 전극 단자 상 또는 실장 기판의 접속 단자 상에 돌기 전극을 형성하는 돌기 전극 형성 단계와, 상기 전극 단자와 상기 접속 단자를 상기 돌기 전극을 개재하여 접속하는 접속 단계를 포함하는 전자 부품 실장 구조체의 제조 방법 으로서,
    상기 돌기 전극 형성 단계는,
    도전성 필러를 포함하는 감광성 수지를 상기 전자 부품 또는 상기 실장 기판의 표면에 공급하는 단계와,
    상기 전극 단자 또는 상기 접속 단자에 대응하는 위치의 상기 감광성 수지를 노광해, 상기 감광성 수지의 중합도를 상기 돌기 전극의 높이 방향으로 상이하게 형성하는 단계와,
    상기 감광성 수지의 미노광부를 제거하는 단계와,
    상기 감광성 수지의 적어도 상기 중합도가 낮은 부분을 다공성(porous)화하는 단계를 포함하고,
    상기 접속 단계는,
    상기 돌기 전극을 형성한 상기 전자 부품 또는 상기 실장 기판을, 상기 돌기 전극을 개재하여 상기 전극 단자와 상기 접속 단자를 위치 맞춤하는 단계와,
    상기 전자 부품 및 상기 실장 기판의 적어도 한쪽을 압접 가열하여, 상기 전극 단자와 상기 접속 단자를 접속하는 단계를 포함하는 것을 특징으로 하는 전자 부품 실장 구조체의 제조 방법.
  9. 청구항 8에 있어서,
    상기 돌기 전극 형성 단계는, 상기 감광성 수지의 상기 중합도를 상기 돌기 전극의 높이 방향으로 연속적으로 상이하게 형성하는 단계를 포함하는 것을 특징으 로 하는 전자 부품 실장 구조체의 제조 방법.
  10. 청구항 8에 있어서,
    상기 돌기 전극 형성 단계는, 상기 감광성 수지의 상기 중합도가 상이한 복수의 층을 형성하는 단계를 포함하는 것을 특징으로 하는 전자 부품 실장 구조체의 제조 방법.
  11. 청구항 8에 있어서,
    상기 접속 단계는, 상기 돌기 전극의 상기 다공성화한 수지 성분 가교 밀도가 낮은 부분의 상기 도전성 필러끼리를 융착함과 함께, 상기 수지 성분 가교 밀도가 높은 부분의 상기 도전성 필러끼리를 접촉시키는 단계를 포함하는 것을 특징으로 하는 전자 부품 실장 구조체의 제조 방법.
  12. 청구항 8에 있어서,
    상기 돌기 전극 형성 단계는,
    적어도 저면이 광을 투과하는 용기에 상기 도전성 필러를 포함하는 상기 감광성 수지를 공급하고, 상기 전극 단자가 형성된 상기 전자 부품을, 상기 전극 단자가 상기 저면과 대향해, 소정의 간격을 형성하여 상기 감광성 수지 중에 침지하는 단계와,
    상기 용기의 저면으로부터 포토마스크의 제1 개구부를 통해 노광하여, 상기 감광성 수지의 중합도가 큰 제1 층을 상기 전극 단자 상에 형성하는 단계와,
    상기 전자 부품을 상기 저면으로부터 소정 거리만큼 끌어올리는 단계와,
    상기 포토마스크의 제2 개구부를 통해 노광하여, 상기 제1 층 상에 상기 감광성 수지의 중합도가 작은 제2 층을 형성하는 단계를 포함하는 것을 특징으로 하는 전자 부품 실장 구조체의 제조 방법.
  13. 청구항 8에 있어서,
    상기 돌기 전극 형성 단계가,
    용기에 상기 도전성 필러를 포함하는 상기 감광성 수지를 공급하고, 상기 전극 단자가 형성된 상기 전자 부품을, 상기 전극 단자가 상기 감광성 수지의 표면과 대향해, 소정의 간격을 형성하여 상기 감광성 수지 중에 침지하는 단계와,
    상기 감광성 수지의 표면으로부터 포토마스크의 제1 개구부를 통해 노광하여, 상기 감광성 수지의 중합도가 큰 제1 층을 상기 전극 단자 상에 형성하는 단계와,
    상기 전자 부품을 소정의 거리만큼 상기 감광성 수지 중에 침강시키는 단계와,
    상기 포토마스크의 제2 개구부를 통해 노광하여, 상기 제1 층 상에 상기 감광성 수지의 중합도가 작은 제2 층을 형성하는 단계를 포함하는 것을 특징으로 하는 전자 부품 실장 구조체의 제조 방법.
  14. 청구항 8에 있어서,
    상기 돌기 전극 형성 단계가,
    상기 전극 단자가 형성된 상기 전자 부품 상에, 상기 돌기 전극의 높이와 같은 두께로 상기 도전성 필러를 포함하는 상기 감광성 수지를 공급하는 단계와,
    상기 감광성 수지에, 포토마스크의 개구부를 통해 소정의 초점 심도로 집광하는 광을 조사해, 상기 전극 단자 상에 상기 감광성 수지의 중합도가 높이 방향으로 상이한 상기 돌기 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 전자 부품 실장 구조체의 제조 방법.
  15. 투명 기재 표면 상에 형성된 투명 도전성 박막으로 이루어지는 접속 단자를 포함하는 실장 기판과, 상기 접속 단자와 대응하는 위치에 전극 단자를 설치한 전자 부품을 소정의 간격으로 배치하고, 상기 전자 부품과 상기 실장 기판의 사이에 도전성 필러를 포함하는 감광성 수지를 공급하는 단계와,
    상기 실장 기판의 상기 전자 부품에 대향하는 면과는 반대측의 면으로부터 포토마스크의 개구부를 통해 광강도를 연속적으로 변화시키면서 광을 조사하여, 상기 접속 단자와 상기 전극 단자간의 상기 감광성 수지의 중합도가 높이 방향으로 상이한 돌기 전극을 형성하는 단계와,
    상기 감광성 수지의 미노광부를 제거하는 단계와,
    상기 감광성 수지의 적어도 상기 중합도가 낮은 부분을 다공성화하는 단계와,
    상기 전자 부품 및 상기 실장 기판의 적어도 한쪽을 압접 가열하여, 상기 전극 단자와 상기 접속 단자를 접속하는 접속 단계를 포함하는 것을 특징으로 하는 전자 부품 실장 구조체의 제조 방법.
  16. 청구항 8 또는 청구항 15에 있어서,
    상기 접속 단계 후에, 상기 전자 부품과 상기 실장 기판의 사이에 절연성 수지를 충전해 경화시키는 단계를, 더 포함하는 것을 특징으로 하는 전자 부품 실장 구조체의 제조 방법.
  17. 청구항 8에 있어서,
    상기 위치 맞춤 단계 전에, 또한 상기 전극 단자가 형성된 상기 전자 부품의 면 상 또는 상기 접속 단자가 형성된 상기 실장 기판의 면 상에 절연성 수지 또는 이방 도전성 수지를 형성하는 단계와,
    상기 접속 단계 후에, 또한 상기 절연성 수지 또는 상기 이방 도전성 수지를 경화시켜, 상기 전자 부품과 상기 실장 기판을 접착 고정하는 단계를 포함하는 것을 특징으로 하는 전자 부품 실장 구조체의 제조 방법.
  18. 청구항 12 내지 청구항 15 중 어느 한 항에 있어서,
    상기 포토마스크로서 액정 셀이 2차원적으로 배치된 투과식의 액정 패널을 이용해, 상기 개구부의 크기 및 상기 개구부의 위치를 상기 액정 패널에 인가하는 구동 신호 전압에 의해서 전기적으로 제어하는 것을 특징으로 하는 전자 부품 실장 구조체의 제조 방법.
  19. 청구항 14에 있어서,
    상기 포토마스크로서 액정 패널을 이용해, 상기 액정 패널을 투과한 광상을 축소 투영하여 상기 감광성 수지에 조사하는 것을 특징으로 하는 전자 부품 실장 구조체의 제조 방법.
KR1020097010117A 2006-11-28 2007-11-20 전자 부품 실장 구조체와 그 제조 방법 KR101079946B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006319838A JP4848941B2 (ja) 2006-11-28 2006-11-28 電子部品実装構造体とその製造方法
JPJP-P-2006-319838 2006-11-28
JPJP-P-2006-323380 2006-11-30
JP2006323380A JP4702271B2 (ja) 2006-11-30 2006-11-30 導電性バンプの形成方法

Publications (2)

Publication Number Publication Date
KR20090069337A true KR20090069337A (ko) 2009-06-30
KR101079946B1 KR101079946B1 (ko) 2011-11-04

Family

ID=39467718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097010117A KR101079946B1 (ko) 2006-11-28 2007-11-20 전자 부품 실장 구조체와 그 제조 방법

Country Status (5)

Country Link
US (1) US8120188B2 (ko)
KR (1) KR101079946B1 (ko)
CN (1) CN101542705B (ko)
TW (1) TWI413196B (ko)
WO (1) WO2008065926A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021137469A1 (ko) * 2019-12-30 2021-07-08 한국과학기술원 감광성 이방성 전도층을 이용하여 형성된 전기접속부재를 포함하는 반도체 패키지 및 그 제조 방법

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218643A (ja) * 2007-03-02 2008-09-18 Fujitsu Ltd 半導体装置及びその製造方法
JP5125915B2 (ja) * 2008-09-09 2013-01-23 大日本印刷株式会社 導電性バンプ付き基板シート製造方法
US7977160B2 (en) * 2009-08-10 2011-07-12 GlobalFoundries, Inc. Semiconductor devices having stress relief layers and methods for fabricating the same
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
JP5572007B2 (ja) * 2010-05-26 2014-08-13 パナソニック株式会社 電子装置およびその製造方法
JP5540916B2 (ja) * 2010-06-15 2014-07-02 デクセリアルズ株式会社 接続構造体の製造方法
KR101711499B1 (ko) * 2010-10-20 2017-03-13 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US8912450B2 (en) * 2011-06-27 2014-12-16 Infineon Technologies Ag Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module
EP2550928B1 (de) * 2011-07-25 2017-03-01 Ivoclar Vivadent AG Dentalofen mit einemTrocknungssensor
JP6222909B2 (ja) * 2011-10-07 2017-11-01 キヤノン株式会社 積層型半導体装置、プリント回路板、及びプリント配線板の接合構造
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
US9249014B2 (en) * 2012-11-06 2016-02-02 Infineon Technologies Austria Ag Packaged nano-structured component and method of making a packaged nano-structured component
US8816500B2 (en) * 2012-12-14 2014-08-26 Infineon Technologies Ag Semiconductor device having peripheral polymer structures
JP6205184B2 (ja) * 2013-06-17 2017-09-27 オリンパス株式会社 電子部品実装構造体
JP6762871B2 (ja) * 2013-06-24 2020-09-30 ルミレッズ ホールディング ベーフェー 平坦化によってはんだパッド形態差を低減する方法
CN109119412B (zh) * 2013-12-02 2022-05-31 日亚化学工业株式会社 发光装置及其制造方法
WO2015083366A1 (ja) 2013-12-02 2015-06-11 東芝ホクト電子株式会社 発光ユニット、発光装置及び発光ユニットの製造方法
JP6112422B2 (ja) * 2014-03-12 2017-04-12 住友電装株式会社 コネクタのための異物除去方法及びその装置
US9620436B2 (en) * 2014-04-09 2017-04-11 Invensas Corporation Light emitting diode device with reconstituted LED components on substrate
WO2016047133A1 (ja) * 2014-09-26 2016-03-31 東芝ホクト電子株式会社 発光モジュール
US10455708B2 (en) * 2015-06-29 2019-10-22 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method for manufacturing the same
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
JP6492287B2 (ja) * 2015-10-01 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法
TWI822659B (zh) * 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
CN108206140B (zh) * 2016-12-19 2020-11-24 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置
US11114387B2 (en) 2017-02-15 2021-09-07 Industrial Technology Research Institute Electronic packaging structure
JP7129793B2 (ja) 2018-03-06 2022-09-02 シャープ株式会社 接合装置
US11224131B2 (en) * 2018-04-04 2022-01-11 Lenovo (Singapore) Pte. Ltd. Systems and methods for surface mounting cable connections
KR20210032479A (ko) * 2018-11-05 2021-03-24 엔오케이 가부시키가이샤 도전성 부재의 제조 방법
US20200185345A1 (en) * 2018-12-07 2020-06-11 Nanya Technology Corporation Semiconductor device
DE102020107240A1 (de) * 2020-03-17 2021-09-23 Nanowired Gmbh Kompositverbindung zweier Bauteile

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03252197A (ja) 1990-02-28 1991-11-11 Nec Corp 半田印刷方法
JPH043992A (ja) 1990-04-20 1992-01-08 Nec Corp 半田印刷方法
JPH0521519A (ja) 1991-07-16 1993-01-29 Sharp Corp 半導体装置
JPH0590269A (ja) 1991-09-27 1993-04-09 Seiko Epson Corp 突起電極の構造および突起電極の形成方法
DE4242408C2 (de) * 1991-12-11 1998-02-26 Mitsubishi Electric Corp Verfahren zum Verbinden eines Schaltkreissubstrates mit einem Halbleiterteil
JPH05326524A (ja) 1992-05-26 1993-12-10 Fujitsu Ltd 半田バンプ形成方法
JPH06151438A (ja) 1992-11-12 1994-05-31 Tanaka Kikinzoku Kogyo Kk 感光性導電ペーストによるバンプ形成方法
JPH08191072A (ja) 1995-01-11 1996-07-23 Kokusai Electric Co Ltd 薄膜回路素子の端子電極構造
JPH11214447A (ja) 1998-01-27 1999-08-06 Oki Electric Ind Co Ltd 半導体装置の実装構造及びその実装方法
EP1091399A4 (en) * 1998-06-12 2002-01-16 Hitachi Ltd SEMICONDUCTOR DEVICE AND METHOD FOR THE PRODUCTION
JP2001156091A (ja) 1999-11-30 2001-06-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001189337A (ja) 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 電極バンプおよびそれを用いた半導体素子並びに半導体装置
JP2001217281A (ja) 2000-01-31 2001-08-10 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP3769688B2 (ja) 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法
US7524748B2 (en) * 2003-02-05 2009-04-28 Senju Metal Industry Co., Ltd. Method of interconnecting terminals and method of mounting semiconductor devices
JP4140548B2 (ja) 2004-04-15 2008-08-27 松下電器産業株式会社 バンプ形成装置およびバンプ形成方法
JP3964911B2 (ja) 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
US8033016B2 (en) 2005-04-15 2011-10-11 Panasonic Corporation Method for manufacturing an electrode and electrode component mounted body
JP4729963B2 (ja) 2005-04-15 2011-07-20 パナソニック株式会社 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021137469A1 (ko) * 2019-12-30 2021-07-08 한국과학기술원 감광성 이방성 전도층을 이용하여 형성된 전기접속부재를 포함하는 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
US8120188B2 (en) 2012-02-21
CN101542705B (zh) 2011-10-12
KR101079946B1 (ko) 2011-11-04
TW200834770A (en) 2008-08-16
TWI413196B (zh) 2013-10-21
CN101542705A (zh) 2009-09-23
WO2008065926A1 (fr) 2008-06-05
US20100052189A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
KR101079946B1 (ko) 전자 부품 실장 구조체와 그 제조 방법
CN101601127B (zh) 导电性凸起及其制造方法以及电子部件安装结构体
JP4227659B2 (ja) フリップチップ実装方法及びバンプ形成方法
US7726545B2 (en) Flip chip mounting process and bump-forming process using electrically-conductive particles as nuclei
KR100377088B1 (ko) 회로부품 내장 모듈 및 그 제조방법
US7993984B2 (en) Electronic device and manufacturing method
WO2007036994A1 (ja) 半導体装置およびその製造方法並びにフィルムの製造方法
WO2006126361A1 (ja) ハンダバンプ形成方法および半導体素子の実装方法
US7969028B2 (en) Semiconductor device mounting structure, manufacturing method, and removal method of semiconductor device
JP3827569B2 (ja) 微細パターン接続用回路部品およびその形成方法
JP2006302930A (ja) 配線基板とそれを用いた電子部品実装体およびそれらの製造方法
JP2012164965A (ja) 配線基板及びその製造方法
JP4848941B2 (ja) 電子部品実装構造体とその製造方法
JP5018270B2 (ja) 半導体積層体とそれを用いた半導体装置
JP4702271B2 (ja) 導電性バンプの形成方法
JP4957438B2 (ja) 導電性バンプとその製造方法および電子部品実装構造体
JP2009021465A (ja) 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法
JP2010010320A (ja) 電子部品実装構造体およびその製造方法
JP3929922B2 (ja) 半導体装置とその製造方法、および半導体装置前駆体とその製造方法
JP3968051B2 (ja) 半導体装置とその製造方法、および半導体装置前駆体とその製造方法
JP2010010319A (ja) 導電性バンプとその形成方法およびそれを用いた電子部品実装構造体
JP2009295704A (ja) 導電性バンプとその形成方法およびそれを用いた電子部品実装構造体
JP2003086632A (ja) 半導体装置及びその製造方法並びに封止用樹脂

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee