JP6222909B2 - 積層型半導体装置、プリント回路板、及びプリント配線板の接合構造 - Google Patents

積層型半導体装置、プリント回路板、及びプリント配線板の接合構造 Download PDF

Info

Publication number
JP6222909B2
JP6222909B2 JP2012205973A JP2012205973A JP6222909B2 JP 6222909 B2 JP6222909 B2 JP 6222909B2 JP 2012205973 A JP2012205973 A JP 2012205973A JP 2012205973 A JP2012205973 A JP 2012205973A JP 6222909 B2 JP6222909 B2 JP 6222909B2
Authority
JP
Japan
Prior art keywords
solder
metal
semiconductor device
electrode pad
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012205973A
Other languages
English (en)
Other versions
JP2013093559A (ja
Inventor
良知 藤澤
良知 藤澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012205973A priority Critical patent/JP6222909B2/ja
Priority to US14/349,653 priority patent/US9111791B2/en
Priority to PCT/JP2012/006328 priority patent/WO2013051247A1/en
Publication of JP2013093559A publication Critical patent/JP2013093559A/ja
Application granted granted Critical
Publication of JP6222909B2 publication Critical patent/JP6222909B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、電極パッド同士を接合する接合体を有する積層型半導体装置、プリント回路板、及びプリント配線板の接合構造に関する。
近年、デジタルカメラ、デジタルビデオカメラを初めデジタル機器の軽薄短小化が進み、より小さいスペースに多くの電子部品が実装された半導体装置が使用されている。また複数の半導体装置を積層した、積層型半導体装置が注目されている。積層型の半導体装置では、半導体素子をインターポーザに実装した半導体パッケージ上に、更に別の半導体パッケージをはんだ等の接合体により接合して形成されている。
半導体装置としては、外部接続電極となる接合体にはんだボールを用いているＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）の半導体パッケージが主流である。またＢＧＡの中でも、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）のように、半導体素子と同等あるいは僅かに大きいインターポーザからなる半導体パッケージの採用が増えてきている。
一般に、半導体素子の動作時の発熱により、インターポーザには反り等の熱変形が生ずる。この時、接合体として使用されるはんだは、半導体装置と半導体装置を実装するプリント配線板の構成部材の中で最も軟らかいため、このはんだがインターポーザ間又はインターポーザとプリント配線板間の線膨張係数の差を吸収する役割を果たしている。この時はんだには、せん断応力が集中する。
この接合体のはんだに発生するせん断応力は、半導体装置をプリント配線板に実装する場合は、半導体装置のインターポーザの熱変形量とプリント配線板の熱変形量との差を接合体であるはんだの高さで除した値で評価される。また積層型の半導体装置の場合は、上側の半導体パッケージのインターポーザの熱変形量と下側のインターポーザの熱変形量との差を接合体であるはんだの高さで除したひずみ値で評価される。このひずみ値が大きいほどせん断応力が集中し、接合部が破断し易いと言うことになる。従って、半導体装置を更に小型化するため、はんだボールの径を小さくすればするほど、ひずみ値は大きくなり、接合部であるはんだボールは破断し易くなる。
また、積層型半導体装置の場合、半導体素子を実装したインターポーザ上に、更に別のインターポーザを積層して接続するため、上下のインターポーザを接続する接合部には、下のインターポーザに実装される半導体素子の高さ以上の高さが必要である。そのため、半導体装置の小型化のため、接合部としてはんだボールの径を単純に小さくした場合、下側のインターポーザに実装される半導体素子以上の高さが確保できなくなってしまう。
特許文献１には、接合部の高さを確保するため、下側のインターポーザの電極パッドに円柱状の金属ポストを形成し、金属ポストの上にはんだボールを配置することが記載されている。
特開２００８−２３５３７８号公報
しかしながら、特許文献１の構成の場合、はんだボールの径を小さくすると、前述のひずみ値が大きくなり、はんだボールと金属ポストとの界面に亀裂が発生しやすくなる。特に、材料の物性が急激に変化するはんだボールと金属ポストとの界面にはせん断応力が集中するため、従って長期信頼性が確保できないという問題があった。
そこで、本発明は、接合体の高さを確保しながら、接合の信頼性を向上させることができる積層型半導体装置、プリント回路板、及びプリント配線板の接合構造を提供することを目的としている。
本発明は、第１の半導体素子と、前記第１の半導体素子が実装され、一方の表面に第１の電極パッドが形成され、他方の表面に外部と接続するための外部電極が形成された第１のインターポーザとを有する第１の半導体装置と、第２の半導体素子と、前記第２の半導体素子が実装され、前記第１のインターポーザに対向する表面に第２の電極パッドが形成された第２のインターポーザとを有する第２の半導体装置と、前記第１の電極パッドと前記第２の電極パッドとを接合する接合体と、を備えた積層型半導体装置において、前記接合体は、はんだ層と、前記第１及び第２の電極パッドのうち、少なくとも一方の電極パッドに接合された金属層とが積層されてなり、前記金属層は、複数の金属粒子が隙間を有した状態で一体化し前記少なくとも一方の電極パッドに接合した金属粒子集合体と、該金属粒子集合体の金属粒子の一部が外部に露出するように金属粒子間の隙間を埋め前記少なくとも一方の電極パッドに接合したはんだとからなり、前記はんだ層の嵩上げをする台座として機能していることを特徴とする。
本発明によれば、接合体が、はんだ層と、金属粒子集合体を有する金属層とを備え、金属層が金属粒子集合体の隙間に埋められたはんだを有しているので、はんだ層と金属層との境界部分において材料物性が急激に変化する部位がなくなる。したがって、はんだ層と金属層との境界部分にせん断応力が集中するのを抑制することができ、はんだに発生するひずみを緩和することができる。さらに、せん断応力を吸収するはんだで金属粒子集合体の隙間を埋めることにより、接合体におけるはんだの高さが、はんだ層のみの高さよりも高くなる。即ち、はんだ層のみならず金属粒子集合体の隙間に埋められるはんだがせん断応力を吸収する働きをするため、はんだに発生するひずみを効果的に緩和することができる。これにより、接合体の高さを確保すると共に、接合体の信頼性を向上させることができる。
第１実施形態に係るプリント回路板の概略構成を示す説明図。 プリント配線板と半導体装置とを接合する各工程を説明する模式図。 第２実施形態に係るプリント回路板の概略構成を示す説明図。 プリント配線板と半導体装置とを接合する各工程を説明する模式図。 第３参考形態に係るプリント回路板の概略構成を示す説明図。 プリント配線板と半導体装置とを接合する各工程を説明する模式図。 第４実施形態に係るプリント回路板の概略構成を示す説明図。 第５実施形態に係るプリント回路板の概略構成を示す説明図。 第６実施形態に係るプリント回路板の概略構成を示す説明図。 実施例１における、接合体に発生するひずみの変化率を示したグラフ。 実施例２における、接合体に発生するひずみの変化率を示したグラフ。 参考例３における、接合体に発生するひずみの変化率を示したグラフ。
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
［第１実施形態］
図１は、本発明の第１実施形態に係るプリント回路板の概略構成を示す説明図である。図１（ａ）は、プリント回路板の全体の概略断面図であり、図１（ｂ）は接合部分の部分拡大図である。
図１（ａ）に示すように、プリント回路板１００は、第１プリント配線板であるプリント配線板（マザーボード）３と、プリント配線板３に実装された半導体装置４と、を備えている。
半導体装置４は、例えばＣＰＵ等の半導体チップからなる半導体素子１と、半導体素子１が実装された第２プリント配線板であるインターポーザ２と、を有する半導体パッケージである。インターポーザ２の一方の表面（片面）２ａとプリント配線板３の一方の表面（片面）３ａとは、互いに対向している。半導体素子１は、インターポーザ２の他方の表面２ｂに実装され、表面２ｂと共に封止樹脂７で封止されている。
インターポーザ２の表面２ａには、複数の電極パッド（第２の電極パッド）８が互いに間隔をあけて形成されており、プリント配線板３の表面３ａには、電極パッド８に対向する複数の電極パッド（第１の電極パッド）９が互いに間隔をあけて形成されている。例えば電極パッド８，９は、アレイ状に等間隔に配置されている。そして電極パッド８と電極パッド９とが接続電極となる接合体７０で接合されている。この接合体７０により電極パッド８と電極パッド９とが電気的に接続される。
接合体７０は、図１（ｂ）に示すように、はんだ１１で形成されたはんだ層６０と、両方の電極パッド８，９に設けられ、はんだ層６０が取り付けられる金属層５０，５０と、を備えている。つまり、接合体７０は、金属層５０、はんだ層６０、金属層５０が積層された構造となっている。
各金属層５０，５０は、金属粒子が隙間を有した状態で一体化した多孔質の金属粒子集合体１０を有している。金属粒子集合体１０，１０は電極パッド８，９に接合されている。各金属粒子集合体１０には、多数の隙間が形成されており、隙間には、溶融したはんだが流入するようになっている。溶融したはんだを金属粒子集合体１０の隙間に流入させて、隙間を固化したはんだ１１で埋めることで、金属層５０とはんだ層６０とが接合される。このとき金属粒子集合体１０は、はんだ１１との化合物を介して金属接合しており、金属粒子集合体１０の隙間をはんだ１１が埋めている。この結果、はんだ１１はプリント配線板３に形成された電極パッド９とインターポーザ２に形成された電極パッド８とに接するまで金属粒子集合体１０の隙間に埋まり、電極パッド８と電極パッド９とがはんだ１１により接合されることになる。
なお、金属粒子集合体１０は、はんだ１１とぬれ性の良い材料であれば金属粒子集合体１０の隙間をはんだ１１が埋めることができるので、好ましくは銅、または銅を主成分とした銅合金で形成するのがよい。より好ましくは、金属粒子集合体１０は、製造が容易な、銅を主成分としたスズを含む合金で形成するのがよい。
次に、本第１実施形態のプリント回路板１００の製造方法について、図２を参照しながら説明する。図２は、プリント配線板３と半導体装置４とを接合するまでの各工程を説明するための模式図である。図２（ａ）は第１の金属粒子供給工程、図２（ｂ）は第１の金属粒子集合体形成工程、図２（ｃ）ははんだ供給工程、図２（ｄ）は第２の金属粒子供給工程、図２（ｅ）は第２の金属粒子集合体形成工程、図２（ｆ）は接合工程を示している。
まず、図２（ａ）に示すように、金属粒子１６及び金属粒子１７がフラックスと混ぜられたペーストを、インターポーザ２の各電極パッド８にスクリーン印刷によって供給する。金属粒子１６は、例えば銅粒子であり、金属粒子１７は、例えばスズ粒子である。スクリーン印刷で供給する場合、供給量のバラつきを抑えるため、金属粒子１６及び金属粒子１７は粒径２０μｍ以下が好ましい。インターポーザ２には、複数の半導体素子１が搭載されており、半導体素子１と半導体素子１が搭載された表面２ｂは封止樹脂７で封止されている。
次に、図２（ｂ）に示すように、金属粒子１６及び金属粒子１７を含むペーストが供給されたインターポーザ２を、リフローなどの加熱方法により、金属粒子同士を金属拡散させることで、はんだ１１の融点よりも高い金属粒子集合体１０を形成する。この加熱では、金属粒子１６は溶融しないが、金属粒子１６同士の界面では金属拡散により金属接合することで、金属粒子集合体１０が形成される。例えば銅粒子である金属粒子１６とスズ粒子である金属粒子１７とを加熱することにより、金属拡散により銅とスズとの合金粒子が形成されると共に合金粒子同士が結合して金属粒子集合体１０が形成される。
なお、ペーストの供給方法は、ディスペンスなど、印刷以外の方法で供給することも可能である。同様に、加熱方法も、金属拡散する温度まで加熱できれば、スポット加熱などの方法でもよい。
結果、その後の加熱により金属粒子集合体１０をはんだ１１の融点まで加熱しても、金属粒子集合体１０は、粒子同士の集合状態を保持できる。また、金属粒子集合体１０は、表面張力によって球状にならずにインターポーザ２の電極パッド８にスクリーン印刷によって転写された形状に近い形状を保持する。
加熱後は隙間を有する状態で金属粒子集合体１０が形成されることになるが、図２（ｃ）に示すように、金属粒子集合体１０上にはんだからなるはんだボール１１０を載置し、リフロー加熱する。ここで、スクリーン印刷で金属粒子１６及び金属粒子１７を含むペーストは、はんだボール１１０を載置しやすいように、平坦面を有していることが望ましい。
金属粒子集合体１０に搭載されたはんだボール１１０はリフロー加熱によって溶融し、溶融したはんだが金属粒子集合体１０の隙間に含浸する。これにより、金属粒子集合体１０の隙間にはんだ１１が埋められた金属層５０が形成される。
金属粒子集合体１０の隙間に溶融したはんだを含浸させるためには、金属粒子集合体１０は溶融したはんだとぬれ性のある合金であれば良い。例えば銅とスズとの合金がよい。その後、断裁位置１２０で個片化することで、半導体装置４が製造される。
一方プリント配線板３についても同様に、図２（ｄ）に示すように、金属粒子１６及び金属粒子１７がフラックスと混ぜられたペーストをスクリーン印刷によってプリント配線板３の電極パッド９に供給する。そして、図２（ｅ）に示すように、インターポーザ２に金属粒子集合体１０を形成する場合と同様、リフロー加熱等により金属粒子集合体１０を形成する。形成された金属粒子集合体１０は、隙間を有する構造になる。
次に、図２（ｆ）に示すように、インターポーザ２の表面２ａとプリント配線板３の表面３ａとを対向させて、インターポーザ２側の金属粒子集合体１０に接合したはんだボール１１０を、プリント配線板３側の金属粒子集合体１０の上に載置する。そして、半導体装置４とプリント配線板３とをリフロー加熱することで、はんだをプリント配線板３に設けられた金属粒子集合体１０に含浸させる。
これにより、金属粒子集合体１０の隙間をはんだ１１が埋めることで、図１（ａ）に示す金属層５０とはんだ層６０とが積層された接合体７０が形成され、半導体装置４とプリント配線板３とが接合される。
以上の構成によれば、接合体７０が、はんだ層６０と金属層５０，５０との積層構造であり、金属層５０，５０がはんだの嵩上げをする台座として機能している。そして、金属層５０が、金属粒子集合体１０の隙間にはんだ１１が埋められて形成されている。したがって、はんだ１１からなるはんだ層６０とはんだ１１が含浸した金属層５０，５０との境界部分において材料物性が急激に変化する部位がなくなる。これにより、はんだ層６０と金属層５０，５０との境界部分にせん断応力が集中するのを抑制することができ、はんだ１１に発生するひずみを緩和することができる。
さらに、せん断応力を吸収するはんだ１１で金属粒子集合体１０の隙間を埋めたことにより、電極パッド８，９まではんだ１１が染み渡っており、接合体７０におけるはんだの高さがはんだ層６０だけの高さよりも高くなる。即ち、はんだ層６０のみならず金属粒子集合体１０の隙間に埋められたはんだ１１がせん断応力を吸収する働きをするため、はんだ１１に発生するひずみを効果的に緩和することができる。これにより、接合体７０の高さを確保すると共に、接合体７０の信頼性を向上させることができる。
そして、接合体７０の高さを確保しつつ接合体７０の信頼性を向上させることができるので、電極パッド８同士（つまり、接合体７０同士）の間隔を狭くすることができ、インターポーザ２、つまり半導体装置４を小面積化することができる。
また、金属粒子集合体１０は、はんだよりも融点が高いため、はんだボール１１０を溶融させ、はんだ層６０と接合構造を形成する際においても、形状を崩すことがない。そのため、接合体７０の高さを高くすることが可能になる。また、はんだボール１１０が溶融した後においても金属粒子がはんだ１１中に分散することがない。したがって、温度変化などによる応力に対して、ひずみを効果的に緩和することが可能になる。
［第２実施形態］
次に、本発明の第２実施形態に係る接合体を適用したプリント回路板について説明する。図３は、本発明の第２実施形態に係るプリント回路板の概略構成を示す説明図である。図３（ａ）は、プリント回路板の全体の概略断面図であり、図３（ｂ）は接合部分の部分拡大図である。なお、上記実施形態と同様の構成については、同一符号を付してその説明を省略する。
上記第１実施形態では、インターポーザ２の電極パッド８と、プリント配線板（マザーボード）３の電極パッド９とに金属粒子集合体１０を設けて金属層５０を形成した場合について説明した。金属層５０は、インターポーザ２の電極パッド８、プリント配線板（マザーボード）３の電極パッド９のうち、少なくとも一方の電極パッドに形成すればよく、本第２実施形態では、電極パッド９に金属層５０を形成する場合について説明する。
図３（ａ）に示すように、プリント回路板１００Ａは、半導体装置４のインターポーザ２とプリント配線板３とが接合体７０Ａで接合されて構成されている。図３（ｂ）に示すように、接合体７０Ａは、プリント配線板３の電極パッド９に形成された金属粒子集合体１０を有する金属層５０と、はんだ１１からなるはんだ層６０とで構成されている。つまり、接合体７０Ａは、金属層５０、はんだ層６０が積層された構造となっている。
はんだ層６０のはんだ１１は、インターポーザ２の電極パッド８に接合されている。また、はんだ１１は溶融状態のときに金属粒子集合体１０の隙間に含浸し固化して隙間を埋めている。これにより金属層５０とはんだ層６０とが接合される。また、金属粒子集合体１０の隙間に埋まっているはんだ１１は、電極パッド９に達しているので、電極パッド９に接合される。以上の構成の接合体７０Ａにより、インターポーザ２の電極パッド８とプリント配線板３の電極パッド９とが接合される。
なお、本第２実施形態では、プリント配線板３の電極パッド９に金属粒子集合体１０を有する金属層５０を形成したが、インターポーザ２の電極パッド８に金属層５０を形成してもよい。
次に、本第２実施形態のプリント回路板１００Ａの製造方法について、図４を参照しながら説明する。図４は、プリント配線板３と半導体装置４とを接合するまでの各工程を説明するための模式図である。図４（ａ）は金属粒子供給工程、図４（ｂ）は金属粒子集合体形成工程、図４（ｃ）は接合工程を示している。なお、本第２実施形態の製造方法は、上記第１実施形態の製造方法において、インターポーザ２側に金属粒子集合体を形成するのを省略したものである。つまり、半導体装置４のインターポーザ２には、金属粒子集合体が形成されていない。
まず、図４（ａ）に示すように、金属粒子１６及び金属粒子１７を含むペーストを、プリント配線板３の各電極パッド９にスクリーン印刷によって供給する。
次に、図４（ｂ）に示すように、金属粒子１６及び金属粒子１７を含むペーストが供給されたプリント配線板３を、リフローなどの加熱方法により、金属粒子同士を金属拡散させることで、はんだ１１の融点よりも高い金属粒子集合体１０を形成する。
次に、図４（ｃ）に示すように、インターポーザ２の面２ａとプリント配線板３の面３ａとを対向させて、インターポーザ２の電極パッド８に接合されているはんだボール１１０を、プリント配線板３側の金属粒子集合体１０の上に載置する。そして、半導体装置４とプリント配線板３とをリフロー加熱することで、溶融したはんだをプリント配線板３に設けられた金属粒子集合体１０に含浸させる。
これにより、金属粒子集合体１０の隙間をはんだ１１が埋めることで、図３（ａ）に示す金属層５０とはんだ層６０とが積層された接合体７０Ａが形成され、半導体装置４とプリント配線板３が接合される。
以上、本第２実施形態によれば、上記第１実施形態と同様、接合体７０Ａの信頼性を向上させることができ、半導体装置４を小面積化することができる。また、第１の実施形態と比較し、半導体装置側に金属粒子の集合体を形成する工程が不要なため、工程数を少なく製造できる。
［第３参考形態］
次に、本発明の第３参考形態に係る接合体を適用したプリント回路板について説明する。図５は、本発明の第３参考形態に係るプリント回路板の概略構成を示す説明図である。図５（ａ）は、プリント回路板の全体を示す概略断面図であり、図５（ｂ）は接合部分の部分拡大図である。なお、上記実施形態と同様の構成については、同一符号を付してその説明を省略する。
図５（ａ）に示すように、プリント回路板１００Ｂは、半導体装置４のインターポーザ２とプリント配線板３とが接合体７０Ｂで接合されて構成されている。図５（ｂ）に示すように、接合体７０Ｂは、プリント配線板３の電極パッド９に形成された多孔質の金属粒子集合体１０Ｂを有する金属層５０Ｂと、はんだ１１からなるはんだ層６０Ｂとで構成されている。つまり、接合体７０Ｂは、金属層５０Ｂ、はんだ層６０Ｂが積層された構造となっている。
金属粒子集合体１０Ｂは、多数の隙間が形成されており、隙間に溶融はんだが流入するようになっている。はんだ層６０Ｂのはんだ１１は、インターポーザ２の電極パッド８に接合されている。また、はんだ１１は溶融状態で金属粒子集合体１０Ｂの隙間に含浸し、隙間を埋めると共に、金属粒子集合体１０Ｂの外表面を被覆している。これにより金属層５０Ｂとはんだ層６０Ｂとが接合される。また、金属粒子集合体１０Ｂの隙間に埋められたはんだ１１は、電極パッド９に達することで電極パッド９に接合され、また、金属粒子集合体１０Ｂの外表面を覆うはんだ１１は、電極パッド９に達することで電極パッド９に接合されている。以上の構成の接合体７０Ｂにより、インターポーザ２の電極パッド８とプリント配線板３の電極パッド９とが接合される。
なお、本第３参考形態では、インターポーザ２の電極パッド８に金属粒子集合体１０Ｂを有する金属層５０Ｂを形成したが、プリント配線板３の電極パッド９に金属層５０Ｂを形成してもよいし、両方の電極パッド８，９に金属層５０Ｂを形成してもよい。
プリント配線板３の電極パッド９はＮＳＭＤ（Ｎｏｎ Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）になっているが、ＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）でも構わない。
次に、本第３参考形態のプリント回路板１００Ｂの製造方法について、図６を参照しながら説明する。なお、上記第１実施形態及び上記第２実施形態と同様の製造方法で最後の接合工程において金属粒子集合体の外表面をはんだで覆ってもよいが、本第３参考形態では、別の製造方法について説明する。図６は、プリント配線板３と半導体装置４とを接合するまでの各工程を説明するための模式図である。図６（ａ）は金属粒子供給工程、図６（ｂ）は金属粒子集合体形成工程、図６（ｃ）は接合工程を示している。
まず、図６（ａ）に示すように、金属粒子１８及びはんだ粉１９がフラックスと混ぜられたペーストを、プリント配線板３の各電極パッド９にスクリーン印刷によって供給する。スクリーン印刷で供給する場合、供給量のバラつきを抑えるため、金属粒子１８は粒径２０μｍ以下が好ましい。一般的に使用されているはんだペーストと異なり、はんだ粉１９及びフラックスの他に、リフロー加熱等の加熱によって溶融しない金属粒子１８が混合されている。金属粒子１８は、はんだとぬれ性が良い材料且つはんだの融点よりも高ければよく、好ましくは銅（Ｃｕ）である。金属粒子１８がリフロー加熱中に酸化により、はんだとのぬれ性が低下しないように、金属粒子１８の表面を例えば金（Ａｕ）でめっきしても良い。
次に、図６（ｂ）に示すように、プリント配線板３の電極パッド９に設けたペーストを、リフロー加熱等により加熱し、金属粒子集合体１０Ｂが形成されると共に、金属粒子集合体１０Ｂの隙間にはんだ１１が埋められた構造５が形成される。これと同時に、金属粒子集合体１０Ｂは、はんだ１１で被覆される。
つまり、リフロー加熱によって金属粒子集合体１０Ｂの隙間にはんだ１１が埋められると同時に、リフロー加熱によって溶融したことで、はんだ１１が金属粒子集合体１０Ｂを被覆する。
次に、図６（ｃ）に示すように、インターポーザ２の面２ａとプリント配線板３の面３ａとを対向させて、インターポーザ２の電極パッド８に接合したはんだボール１１０を、プリント配線板３側の金属粒子集合体１０Ｂを有する構造５の上に載置する。そして、半導体装置４とプリント配線板３とをリフロー加熱することで、図５（ａ）に示す金属層５０Ｂとはんだ層６０Ｂとが接合された接合体７０Ｂが形成され、半導体装置４とプリント配線板３が接合される。
以上、本第３参考形態によれば、接合体７０Ｂの金属層５０Ｂが、金属粒子集合体１０Ｂの隙間をはんだ１１で埋めると共に、金属粒子集合体１０Ｂの外表面をはんだ１１で被覆して構成されている。これにより、金属粒子集合体１０Ｂの隙間をはんだ１１が埋めた構造の体積分だけ、高さを確保できる。また、金属粒子集合体１０Ｂとはんだ１１の界面近傍、及びはんだ１１と電極パッド９の界面近傍にひずみを分散させることができ、接合体７０Ｂに発生するひずみを更に低減することができる。
［第４実施形態］
次に、本発明の第４実施形態に係る接合体を適用したプリント回路板について説明する。図７は、本発明の第４実施形態に係るプリント回路板の概略構成を示す説明図である。なお、上記実施形態と同様の構成については、同一符号を付してその説明を省略する。
図７に示すように、プリント回路板１００Ｃは、積層型半導体装置４Ｃとプリント配線板３とが接合されて構成されている。積層型半導体装置４Ｃは、複数の半導体装置（半導体パッケージ）が積層されて構成されており、本第４実施形態では、第１の半導体装置４１上に、第２の半導体装置４２が積層されて構成されている。
第１の半導体装置４１は、第１の半導体素子２１と、第１の半導体素子２１が実装されたプリント配線板である第１のインターポーザ２２と、を有している。また、第２の半導体装置４２は、第２の半導体素子３１と、第２の半導体素子３１が実装されたプリント配線板である第２のインターポーザ３２と、を有している。
プリント配線板３の一方の表面（片面）３ａと、第１のインターポーザ２２の一方の表面（片面）２２ａとは、互いに対向している。また、第１のインターポーザ２２の他方の表面２２ｂと、第２のインターポーザ３２の一方の表面３２ａとは、互いに対向している。
そして、第１のインターポーザ２２の一方の表面２２ａには、プリント配線板３の電極パッド（第１の電極パッド）９にそれぞれ電気的に接続するための複数の電極パッド（第２の電極パッド）２８が互いに間隔をあけて形成されている。例えば電極パッド２８はアレイ状に等間隔に配置されている。そして、プリント配線板３の電極パッド９も電極パッド２８に対向するようにアレイ状に等間隔に配置されている。
第１のインターポーザ２２の他方の表面２２ｂには、第１の半導体素子２１が実装されている。更に、第１のインターポーザ２２の表面２２ｂには、第１の半導体素子２１を避けた位置に互いに間隔をあけて複数の電極パッド２９が形成されている。例えば、電極パッド２９は、第１の半導体素子２１を回避して、アレイ状に等間隔に配置されている。
第２のインターポーザ３２の一方の表面３２ａには、第１のインターポーザ２２の電極パッド２９にそれぞれ電気的に接続するための複数の電極パッド３９が互いに間隔をあけて形成されている。各電極パッド３９は、各電極パッド２９に対向するように配置され、例えば、アレイ状に等間隔に配置されている。第２の半導体素子３１は、第２のインターポーザ３２の他方の表面３２ｂに実装され、表面３２ｂと共に封止樹脂３７で封止されている。
第１のインターポーザ２２の表面２２ｂに形成された電極パッド２９と、第２のインターポーザ３２の表面３２ａに形成された電極パッド３９とは、はんだからなるはんだボール８０で接合されている。
本第４実施形態では、第１のインターポーザ２２の表面２２ａに形成された電極パッド２８と、プリント配線板３の表面３ａに形成された電極パッド９とが、上記第１実施形態と同様の構成の接合体７０で接合されている。つまり、本第４実施形態では、プリント配線板３が、第１の電極パッドが形成された第１のプリント配線板であり、第１のインターポーザ２２が、第２の電極パッドが形成された第２のプリント配線板である。
積層型半導体装置４Ｃの周囲には、チップコンデンサなどの電子部品１５が配置され、プリント配線板３に実装されている。
以上、本第４実施形態によれば、上記第１実施形態と同様、金属粒子集合体１０により嵩上げすることで接合の信頼性を向上させた接合体７０を用いて、電極パッド９，２８同士を接合しているので、電極パッド２８を狭間隔で配列することが可能となる。したがって、第２の半導体装置４２、又は両方の半導体装置４１，４２の外形を小さくすることができる。これにより、第１の半導体装置４１の周囲のスペースに、例えば電子部品１５を第２の半導体装置４２に干渉せずに配置することが可能であり、プリント配線板３も有効に活用できる効果を有する。
［第５実施形態］
次に、本発明の第５実施形態に係る接合体を適用したプリント回路板について説明する。上記第１〜第４実施形態では、インターポーザとプリント配線板との接合に接合体を用いた場合について説明したが、本第５実施形態では、積層型半導体装置において、インターポーザ間の接合に接合体を用いた場合について説明する。図８は、本発明の第５実施形態に係るプリント回路板の概略構成を示す説明図である。なお、上記実施形態と同様の構成については、同一符号を付してその説明を省略する。
図８に示すように、プリント回路板１００Ｄは、はんだボール７０Ｄによりプリント配線板（マザーボード）３に実装される積層型半導体装置４Ｄを備えている。積層型半導体装置４Ｄは、複数（本第５実施形態では２つ）の半導体装置（半導体パッケージ）４１，４２が積層されて構成されている。
第１の半導体装置４１の第１のプリント配線板である第１のインターポーザ２２の片面である一方の表面２２ｂと、第２の半導体装置４２の第２プリント配線板である第２のインターポーザ３２の片面である一方の表面３２ａとが対向して配置されている。そして、第１のインターポーザ２２の表面２２ｂに形成された第１の電極パッド２９と、第２のインターポーザ３２の表面３２ａに形成された第２の電極パッド３９とが、接合体８０Ｄで電気的に接続されている。なお、第１のインターポーザ２２の他方の表面２２ａには、外部と接続するための外部電極である電極パッド２８が形成されている。本第５実施形態では、第１のインターポーザ２２の電極パッド２８とプリント配線板３の電極パッド９とがはんだボール７０Ｄで接合されている。
接合体８０Ｄは、はんだ１１Ｄで形成されたはんだ層６０Ｄと、電極パッド２９，３９のうち、少なくとも一方の電極パッド（本第５実施形態では、電極パッド２９）に形成された金属層５０Ｄとが積層されて構成されている。金属層５０Ｄは、複数の金属粒子が隙間を有した状態で一体化した金属粒子集合体１０Ｄと、金属粒子集合体１０Ｄの隙間に埋め込まれたはんだ１１Ｄとを有している。
はんだ層６０Ｄのはんだ１１Ｄは、電極パッド３９に接合されている。また、はんだ１１Ｄは溶融状態で金属粒子集合体１０Ｄの隙間に含浸し、隙間を埋めている。これにより金属層５０Ｄとはんだ層６０Ｄとが接合される。
また、金属粒子集合体１０Ｄの隙間に埋められたはんだ１１Ｄは、電極パッド２９に達することで、電極パッド２９に接合される。以上の構成の接合体８０Ｄにより、第１のインターポーザ２２の電極パッド２９と第２のインターポーザ３２の電極パッド３９とが接合される。このように、積層型半導体装置４Ｄにおける第１のインターポーザ２２の電極パッド２９と第２のインターポーザ３２の電極パッド３９との接合構造として、金属層５０Ｄ及びはんだ層６０Ｄで構成された接合体８０Ｄを用いている。
以上、本第５実施形態によれば、この金属層５０Ｄの金属粒子集合体１０Ｄがはんだ１１Ｄの台座として機能するため、微小なはんだボールを使用しても高さを補うことが可能になる。
したがって、インターポーザ２２，３２の間に位置する半導体素子２１の厚さを薄くする必要がなく、半導体素子２１の強度を保持することができる。また、半導体素子２１の強度が保たれているので、半導体素子２１をインターポーザ２２に実装する製造工程において、半導体素子２１の取り扱いが容易になり、歩留まりが向上する。
また、隙間を有する多孔質の金属粒子集合体１０Ｄとし、はんだ１１Ｄが隙間を埋めてはんだ層６０Ｄと金属層５０Ｄとを接合している。したがって、金属粒子集合体１０Ｄの隙間を埋めたはんだ１１Ｄに応力を分散させるより境界部分に応力が集中するのを抑制することができ、はんだ１１Ｄに発生するひずみを緩和することができる。
このように、第２のインターポーザ３２に接続される外部接続端子を接合体８０Ｄとしたので、接合体８０Ｄを狭間隔で配列することが可能である。そのため、積層型半導体装置４Ｄの接合信頼性を確保しつつ、インターポーザ３２を小面積化することができ、ひいては積層型半導体装置４Ｄを小型化することが可能である。
なお、本第５実施形態では、上記第２実施形態と同様、第１のインターポーザ２２の電極パッド２９に金属層５０Ｄを設け、第２のインターポーザ３２の電極パッド３９にはんだ層６０Ｄを設けた場合について説明したが、これに限るものではない。図９に示すように、第１のインターポーザ２２の電極パッド２９にはんだ層６０Ｄ、第２のインターポーザ３２の電極パッド３９に金属層５０Ｄを設けて接合体を構成してもよい。また、図示は省略するが、両方の電極パッド２９，３９に金属粒子集合体を有する金属層を設け、接合体を、金属層、はんだ層、金属層の積層構造としてもよい。
また、積層型半導体装置４Ｄのインターポーザ２２とプリント配線板３との接合に上記第１〜第４実施形態の接合体を用いてもよく、更に積層型半導体装置４Ｄを小面積化することができる。
また、本第５実施形態では、積層型半導体装置４Ｄが２層構造であったが、３層以上の積層型半導体装置にも適用可能であり、その場合も同様に、各インターポーザの接合に接合体８０Ｄを用いることが可能である。
［実施例１］
本実施例１では、図１に示す上記第１実施形態の構成において、半導体装置４とプリント配線板３の信頼性試験時の熱変形を測定し、接合体７０を用いた場合に信頼性試験で発生するひずみをシミュレーションにより算出した。以下、具体的な寸法値である。
サンプルは一辺９ｍｍの正方形形状からなる半導体素子１が一辺１７ｍｍの正方形形状で、厚さ０．４６ｍｍのインターポーザ２に実装されている。半導体素子１の搭載されている面２ｂの反対の面２ａに０．４ｍｍ間隔ではんだを配列可能なソルダーレジスト（ＳＲ）開口φ２００μｍを形成した。また、Φ２４０μｍのはんだボール１１０を使用した。プリント配線板３は厚さ０．８ｍｍとした。
インターポーザ２の電極パッド８及びプリント配線板３の電極パッド９には、金属粒子集合体１０の隙間をはんだ１１で埋めた金属層５０を形成した。はんだ層６０の高さは１４３μｍであった。この接合体７０を介して半導体装置４とプリント配線板３とが接合されている。
信頼性試験で行われている試験環境下の温度での半導体装置４のインターポーザ２の熱変形を測定した。信頼性試験は、高温側が１２５℃、低温側が−２５℃の条件である。熱変形は、それぞれの高温側、低温側の温度で半導体装置４のインターポーザ２の上面２ｂの熱変形量を、プリント配線板３は半導体装置４が実装されている面３ａとは反対の面の熱変形量を測定した。この測定において、加熱・冷却は三田産業株式会社製のＤＥ型スタンダードチャンバーを使用し、変形の算出はＧＯＭ社製のＡＲＡＭＩＳ ｖ６を使用した。測定の結果、半導体装置４のインターポーザ２とプリント配線板３の熱変形量の差が最大の箇所で、水平方向に、６．５μｍ、鉛直方向に６．８μｍの熱変形量の差があった。
この測定結果を用いて図１の接合体７０に発生しているひずみをＡＢＡＱＵＳ ｖ６．７１を用いて算出した結果、ひずみ値は、１．１０％であった。シミュレーションモデルにおいて、金属粒子集合体１０の粒径は２０μｍで金属層５０に均一に配置した。金属層５０は、はんだ１１が８０ｖｏｌ％、金属粒子集合体２０ｖｏｌ％の割合でモデル化した。金属粒子集合体１０の材料は銅とし、ヤング率１３０ＧＰａ、インターポーザ２とプリント配線板３のヤング率は２９ＧＰａとして入力した。インターポーザ２とプリント配線板３の熱変形量が最大となる接合体部分をモデル化し、境界条件としてプリント配線板３を拘束し、インターポーザ２に事前に計測した熱変形量差（水平方向に６．５μｍ、鉛直方向に６．８μｍ）を入力してひずみの算出を行った。
次に、于強、白鳥正樹著「ＢＧＡはんだ接合部の形状を考慮した疲労寿命評価」エレクトロニクス実装学会誌 １［４］２７８〜２８３ （１９９８）の文献（以下、単に文献という）に示した実験結果を用いて評価する。この文献には、はんだ接合部の形状と亀裂が発生するサイクル数の関係を示す実験結果が記載されている。この文献によれば、１．１０％のひずみ値は、８２９サイクル相当の接合寿命であることがわかる。
比較例として、実施例１のサンプルを０．５ｍｍ間隔で配列可能なソルダーレジスト（ＳＲ）開口Φ３００μｍ、Φ３３０μｍのはんだボールによってプリント配線板に接合されたサンプルのひずみ値と比較した。半導体装置とプリント配線板の接合部の高さは、１８７μｍであった。実施例１のサンプルと比較すると、接合構造だけが異なるだけであり、他の構成や寸法は同一である。実施例１と同様に信頼性試験の高温側である１２５℃と低温側である−２５℃でそれぞれ、熱変形を測定後、ひずみを算出した結果、１．２０％のひずみであった。上記文献によれば、１．２０％のひずみ値は、６９７サイクル相当の接合寿命であることがわかる。
以上のように、比較例として外部接続端子として０．５ｍｍ間隔で配列したはんだボールと、実施例１のはんだ層６０と金属粒子集合体を有する金属層５０，５０が積層された接合体７０との信頼性の効果を比較した。その結果、はんだ層６０と金属層５０，５０が積層された接合体７０を０．４ｍｍ間隔で形成した方が、信頼性が向上することが確認できた。
これは、せん断応力を吸収するはんだ層６０が金属粒子集合体１０の隙間をはんだで埋めた金属層５０，５０と接合することで、材料物性が急激に変わる部位がなくなるためである。また、金属粒子集合体１０の隙間を埋めたはんだも応力を吸収することで、発生するひずみを低減しているためである。つまり、はんだ層６０と金属層５０，５０を積層することにより、最も軟らかいはんだの高さを高く形成した場合と同様の効果が得られるためである。
これにより、０．４ｍｍ間隔で配置しても信頼性が向上するので、半導体装置４を小面積化することができる。従来は、一辺１７ｍｍの正方形形状からなるインターポーザ全面に０．５ｍｍ間隔で外部接続端子を形成すると１０２４端子を形成することが可能であった。これに対し、実施例１を適用すれば、０．４ｍｍ間隔で配列しても信頼性を十分確保することが可能なため、同じ１０２４端子を形成するのに必要なインターポーザの外形寸法を一辺１３．８ｍｍの正方形形状まで小面積化することができた。これにより配線基板の実装面積が３割以上低減することができ、信頼性を確保しつつ、半導体装置４を小面積化することができた。
図１０は、接合体７０の全高に対するはんだ層６０の高さの比によって、はんだ層６０に発生するひずみの変化率を示したグラフである。横軸は接合体７０の全高に対するはんだ層６０の高さの比、縦軸は発生するひずみの変化率を表している。
図１０によれば、はんだ層６０の高さ／接合体７０の全高が０．５５以上になると、はんだ層６０に発生するひずみが低下する。はんだ層６０の高さが低くなると、はんだ層６０が変形しにくくなり、インターポーザ２を構成する基材、銅電極などが変形し始めるためである。そのため、はんだ層６０が形成されている銅電極とはんだ層６０の界面にひずみが集中する。したがって、金属粒子集合体１０を有する金属層５０に発生するひずみを緩和する効果を発揮するには、少なくともはんだ層６０の高さ／金属粒子集合体１０の直径が０．５５以上にするのがよい。これにより、せん断応力をはんだ層６０が吸収し、金属層５０，５０がはんだ層６０に発生するひずみを緩和する効果が大きい。
［実施例２］
本実施例２では、図３に示す上記第２実施形態の構成において、実施例１と同様に、信頼性試験下での半導体装置４とプリント配線板３の熱変形を測定し、その時に接合体７０Ａに発生するひずみを算出した。
サンプルは、一辺９ｍｍの正方形形状からなる半導体素子１が一辺１７ｍｍの正方形形状で、厚さ０．４６ｍｍのインターポーザ２に実装されている。半導体素子１の搭載されている面２ｂの反対面２ａには０．４ｍｍ間隔ではんだを配列可能なソルダーレジスト（ＳＲ）開口φ２００μｍを形成した。また、Φ２５０μｍのはんだボールを使用した。プリント配線板３は厚さ０．８ｍｍとした。このときの、はんだ層６０の高さは１５７μｍであった。この接合体７０Ａを介して半導体装置４とプリント配線板３が接合されている。半導体装置４のインターポーザ２とプリント配線板３の熱変形の測定方法および接合構造に発生するひずみの算出方法は実施例１と同じである。
ひずみを算出したところ、積層された接合体７０Ａは、１．１９％のひずみ値であり、上記文献によれば、はんだ層６０と金属層５０が積層された接合体７０Ａの亀裂発生サイクル数は７０９サイクル相当であった。
以上のように、実施例２の接合体７０Ａによれば、比較例の外部接続端子として０．５ｍｍ間隔で配列したはんだボールよりも、はんだ層６０に発生するひずみを緩和する効果を有する。そのため、接合体７０Ａの信頼性を確保しつつ、半導体装置４を小型化することができる。さらに実施例１と比較し、半導体装置側に金属粒子集合体を形成する工程が不要なため、工程数を少なく製造できる。
図１１は、接合体７０Ａの全高に対するはんだ層６０の高さの比によって、はんだ層６０に発生するひずみの変化率を示したグラフである。横軸は接合体７０Ａの全高に対するはんだ層６０の比、縦軸は発生するひずみの変化率を表している。
図１１によれば、接合体７０Ａの全高に対するはんだ層６０の高さが０．３６以上になると、はんだ層６０に発生するひずみが低下する。これは、はんだ層６０の高さが低くなると、はんだ層６０の剛性が高くなり、インターポーザ２を構成する基材、銅電極などが変形し始めるためである。その結果、はんだ層６０が形成されている銅電極とはんだ層６０の界面にひずみが集中するためである。
そのため、金属層５０がはんだ層６０に発生するひずみを緩和する効果を発揮するには、少なくともはんだ層６０の高さ／金属粒子集合体１０の直径が０．３６以上あれば、せん断応力をはんだ層が吸収し、はんだ層に発生するひずみを緩和する効果が特に大きい。そのため、接合体７０Ａの信頼性を確保しつつ、半導体装置４を小型化することができる。
［参考例３］
本参考例３では、図５に示す上記第３参考形態の構成において、信頼性試験下での半導体装置４とプリント配線板３の熱変形を測定し、その時に接合構造に発生するひずみを算出した。半導体装置４とプリント配線板３を０．４ｍｍ間隔で配列可能なφ２４０μｍのはんだボールを介して接合した。温度サイクル環境下での熱変形を測定し、ひずみ値を算出した。半導体装置４とプリント配線板３の熱変形の測定方法および接合体７０Ｂに発生するひずみの算出方法は実施例１と同じである。
ひずみを算出したところ、積層された接合体７０Ｂは、１．１４％のひずみ値であり、本参考例３においても十分なひずみの緩和効果を確認することができた。また、上記文献によれば、はんだ層６０Ｂと金属層５０Ｂとが積層された接合体７０Ｂは７７２サイクル相当であり、信頼性向上を確認することができた。
本参考例３では、金属粒子集合体１０Ｂの隙間をはんだ１１で埋めると共に、はんだ１１で金属粒子集合体１０Ｂの外表面を被覆している。これにより、半導体装置４とプリント配線板３にせん断応力が加わった時に、電極パッド８，９近傍及び金属粒子集合体１０Ｂの近傍のはんだ１１も応力を吸収する。接合体７０Ｂに設けられたはんだ全体が変形するため、さらに発生するひずみを緩和することができる。そのため、金属粒子集合体１０Ｂの隙間をはんだ１１で埋めると共に、はんだ１１で金属粒子集合体１０Ｂを被覆していれば、ひずみを緩和する効果が得られる。
図１２は、接合体７０Ｂの全高に対するはんだ層６０Ｂの高さの比によって、はんだ層６０Ｂに発生するひずみの変化を示したグラフである。横軸は接合体７０Ａの全高に対するはんだ層６０の高さの比、縦軸は発生するひずみの変化率を表している。
図１２によれば、接合体７０Ｂの全高に対するはんだ層６０Ｂの高さが０．５２以上になると、はんだ層６０Ｂに発生するひずみが低下する。これは、実施例２と同様に、はんだ層６０Ｂの高さが低くなると、はんだ層６０Ｂの剛性が高くなり、インターポーザ２を構成する基材、銅電極などが変形し始めるためである。その結果、はんだ層６０が形成されている銅電極とはんだ層６０の界面にひずみが集中するためである。
そのため、金属層５０Ｂがはんだ層６０Ｂに発生するひずみを緩和する効果を発揮するには、少なくともはんだ層６０Ｂの高さ／金属粒子の集合体の直径が０．５２以上あればよい。これにより、せん断応力をはんだ層６０Ｂが吸収し、金属層５０Ｂがはんだ層６０Ｂに発生するひずみを緩和する効果が特に大きい。そのため、接合体７０Ｂの信頼性を確保しつつ、半導体装置４を小型化することができる。
［実施例４］
本実施例４では、図８に示す上記第５実施形態の構成において、スクリーン印刷によってインターポーザ２２に金属粒子を含むペーストを供給し、リフロー加熱によって金属粒子集合体１０Ｄを形成後、インターポーザ２２とインターポーザ３２とを接合した。その後、接合体８０Ｄの高さを測定した。
スクリーン印刷では、版開口が一辺２１０μｍの正方形形状で、版厚６０μｍのものを使用した。インターポーザ３２に接合したはんだボールはソルダーレジスト開口Φ２１０μｍ、ボール径２００μｍのものを使用した。インターポーザ２２，３２同士を接合後、接合体８０Ｄの高さを測定したところ２０８μｍであった。比較例として、インターポーザ２２，３２同士をはんだボールのみで接合したところ、接合部の高さは１７３μｍであった。
以上のように、金属粒子集合体１０Ｄの隙間をはんだ１１Ｄが埋めた層５０Ｄの上にはんだ層６０Ｄを接合することで接合体８０Ｄの高さを高くすることができた。これにより、第１のインターポーザ２２を小面積化するために微小なはんだボールを用いても接合体８０Ｄに金属粒子集合体１０Ｄを有する金属層５０Ｄとはんだ層６０Ｄとを積層した接合構造を用いることにより、半導体素子２１を薄くする必要がない。そのため、半導体素子２１を薄化したことによってインターポーザ２２に半導体素子２１を接合する時に発生する割れなどの発生を低減することが可能になり、歩留まりが向上する効果が得られる。また、接合体８０Ｄに発生するひずみを緩和することができるので、接合体８０Ｄの信頼性が向上し、インターポーザ３２を小面積化し、積層型半導体装置４Ｄを小型化することができる。
なお、本発明は、以上説明した実施形態に限定されるものではなく、多くの変形が本発明の技術的思想内で当分野において通常の知識を有する者により可能である。
上記実施形態では、各電極パッドの配列が、アレイ状に等間隔に配置される場合について説明したが、例えば千鳥配列等、任意の配列であってもよく、また、等間隔に限定するものでもなく、間隔が変化する場合であってもよい。
１…半導体素子、２…インターポーザ、３…プリント配線板、４…半導体装置、４Ｃ…積層型半導体装置、４Ｄ…積層型半導体装置、８…電極パッド、９…電極パッド、１０…金属粒子集合体、１０Ｂ…金属粒子集合体、１０Ｄ…金属粒子集合体、１１…はんだ、１１Ｄ…はんだ、２１…半導体素子、２２…インターポーザ、２８…電極パッド、２９…電極パッド、３１…半導体素子、３２…インターポーザ、３９…電極パッド、５０…金属層、５０Ｂ…金属層、５０Ｄ…金属層、６０…はんだ層、６０Ｂ…はんだ層、６０Ｄ…はんだ層、７０…接合体、７０Ａ…接合体、７０Ｂ…接合体、８０Ｄ…接合体、１００…プリント回路板、１００Ａ…プリント回路板、１００Ｂ…プリント回路板、１００Ｃ…プリント回路板、１００Ｄ…プリント回路板

Claims (8)

  1. 第１の半導体素子と、前記第１の半導体素子が実装され、一方の表面に第１の電極パッドが形成され、他方の表面に外部と接続するための外部電極が形成された第１のインターポーザとを有する第１の半導体装置と、
    第２の半導体素子と、前記第２の半導体素子が実装され、前記第１のインターポーザに対向する表面に第２の電極パッドが形成された第２のインターポーザとを有する第２の半導体装置と、
    前記第１の電極パッドと前記第２の電極パッドとを接合する接合体と、を備えた積層型半導体装置において、
    前記接合体は、はんだ層と、前記第１及び第２の電極パッドのうち、少なくとも一方の電極パッドに接合された金属層とが積層されてなり、
    前記金属層は、複数の金属粒子が隙間を有した状態で一体化し前記少なくとも一方の電極パッドに接合した金属粒子集合体と、該金属粒子集合体の金属粒子の一部が外部に露出するように金属粒子間の隙間を埋め前記少なくとも一方の電極パッドに接合したはんだとからなり、前記はんだ層の嵩上げをする台座として機能していることを特徴とする積層型半導体装置。
  2. 前記金属粒子集合体の融点は、前記はんだの融点よりも高いことを特徴とする請求項１に記載の積層型半導体装置。
  3. 前記金属粒子は、銅もしくは銅合金からなることを特徴とする請求項１または２に記載の積層型半導体装置。
  4. 請求項１乃至３のいずれか１項に記載の積層型半導体装置と、
    前記積層型半導体装置が実装されたプリント配線板と、を備えたプリント回路板。
  5. 一方の表面に第１の電極パッドが形成されたプリント配線板と、
    半導体素子と、前記半導体素子が実装され、前記プリント配線板に対向する表面に第２の電極パッドが形成されたインターポーザとを有する半導体装置と、
    前記第１の電極パッドと前記第２の電極パッドとを接合する接合体と、を備えたプリント回路板において、
    前記接合体は、はんだ層と、前記第１及び第２の電極パッドのうち、少なくとも一方の電極パッドに接合された金属層とが積層されてなり、
    前記金属層は、複数の金属粒子が隙間を有した状態で一体化し前記少なくとも一方の電極パッドに接合した金属粒子集合体と、該金属粒子集合体の金属粒子の一部が外部に露出するように金属粒子間の隙間を埋め前記少なくとも一方の電極パッドに接合したはんだとからなり、前記はんだ層の嵩上げをする台座として機能していることを特徴とするプリント回路板。
  6. 前記金属粒子集合体の融点は、前記はんだの融点よりも高いことを特徴とする請求項５に記載のプリント回路板。
  7. 前記金属粒子は、銅もしくは銅合金からなることを特徴とする請求項５または６に記載のプリント回路板。
  8. 片面に第１の電極パッドが形成された第１のプリント配線板と、
    前記第１のプリント配線板に対向する片面に第２の電極パッドが形成された第２のプリント配線板と、
    第１の電極パッドと第２の電極パッドを接合する接合体と、を有するプリント配線板の接合構造において、
    前記接合体は、はんだ層と、前記第１及び第２の電極パッドのうち、少なくとも一方の電極パッドに接合された金属層とが積層されてなり、
    前記金属層は、複数の金属粒子が隙間を有した状態で一体化し前記少なくとも一方の電極パッドに接合した金属粒子集合体と、該金属粒子集合体の金属粒子の一部が外部に露出するように金属粒子間の隙間を埋め前記少なくとも一方の電極パッドに接合したはんだとからなり、前記はんだ層の嵩上げをする台座として機能していることを特徴とするプリント配線板の接合構造。
JP2012205973A 2011-10-07 2012-09-19 積層型半導体装置、プリント回路板、及びプリント配線板の接合構造 Expired - Fee Related JP6222909B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012205973A JP6222909B2 (ja) 2011-10-07 2012-09-19 積層型半導体装置、プリント回路板、及びプリント配線板の接合構造
US14/349,653 US9111791B2 (en) 2011-10-07 2012-10-03 Stacked type semiconductor device and printed circuit board
PCT/JP2012/006328 WO2013051247A1 (en) 2011-10-07 2012-10-03 Stacked type semiconductor device and printed circuit board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011222732 2011-10-07
JP2011222732 2011-10-07
JP2012205973A JP6222909B2 (ja) 2011-10-07 2012-09-19 積層型半導体装置、プリント回路板、及びプリント配線板の接合構造

Publications (2)

Publication Number Publication Date
JP2013093559A JP2013093559A (ja) 2013-05-16
JP6222909B2 true JP6222909B2 (ja) 2017-11-01

Family

ID=47146564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012205973A Expired - Fee Related JP6222909B2 (ja) 2011-10-07 2012-09-19 積層型半導体装置、プリント回路板、及びプリント配線板の接合構造

Country Status (3)

Country Link
US (1) US9111791B2 (ja)
JP (1) JP6222909B2 (ja)
WO (1) WO2013051247A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014229761A (ja) * 2013-05-23 2014-12-08 株式会社東芝 電子機器
JP2015012090A (ja) * 2013-06-27 2015-01-19 富士通株式会社 基体の接合方法
KR102295103B1 (ko) 2015-02-24 2021-08-31 삼성전기주식회사 회로기판 및 회로기판 조립체
US10886250B2 (en) * 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TW202414634A (zh) 2016-10-27 2024-04-01 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
JP6629909B2 (ja) * 2018-04-17 2020-01-15 ミネベアミツミ株式会社 フレキシブルプリント基板
US10388627B1 (en) * 2018-07-23 2019-08-20 Mikro Mesa Technology Co., Ltd. Micro-bonding structure and method of forming the same
US10347602B1 (en) * 2018-07-23 2019-07-09 Mikro Mesa Technology Co., Ltd. Micro-bonding structure
CN110071050B (zh) * 2019-04-24 2021-09-24 深圳第三代半导体研究院 一种芯片互连结构及其制备方法
JP7292958B2 (ja) * 2019-04-26 2023-06-19 株式会社村田製作所 電子部品の実装構造体
CN110996232B (zh) * 2019-11-22 2021-01-15 歌尔股份有限公司 一种发声装置单体及电子设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013713A (en) * 1997-11-06 2000-01-11 International Business Machines Corporation Electrode modification using an unzippable polymer paste
JP4509673B2 (ja) * 2004-07-01 2010-07-21 株式会社フジクラ 電子部品及びその製造方法、並びに電子装置
US20060163744A1 (en) * 2005-01-14 2006-07-27 Cabot Corporation Printable electrical conductors
CN101542705B (zh) * 2006-11-28 2011-10-12 松下电器产业株式会社 电子部件安装结构体及其制造方法
JP2008153470A (ja) 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP4895994B2 (ja) * 2006-12-28 2012-03-14 株式会社日立製作所 金属粒子を用いた接合方法及び接合材料
JP5010316B2 (ja) 2007-03-16 2012-08-29 日本電気株式会社 金属ポストを有する配線基板、半導体装置
US20090091026A1 (en) * 2007-10-05 2009-04-09 Powertech Technology Inc. Stackable semiconductor package having plural pillars per pad
JP5510795B2 (ja) * 2008-01-30 2014-06-04 日本電気株式会社 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
CN102066488A (zh) * 2008-04-21 2011-05-18 霍尼韦尔国际公司 热互连和界面材料、它们的制造方法和用途
JP2010034504A (ja) * 2008-07-02 2010-02-12 Panasonic Corp 基板間の接続方法、フリップチップ実装体及び基板間接続構造
JP5345814B2 (ja) * 2008-09-10 2013-11-20 富士通株式会社 実装回路基板及び半導体装置
JP5542470B2 (ja) 2009-02-20 2014-07-09 パナソニック株式会社 はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法
JP5143211B2 (ja) * 2009-12-28 2013-02-13 パナソニック株式会社 半導体モジュール
JP5525335B2 (ja) * 2010-05-31 2014-06-18 株式会社日立製作所 焼結銀ペースト材料及び半導体チップ接合方法
US8426964B2 (en) * 2011-04-29 2013-04-23 Industrial Technology Research Institute Micro bump and method for forming the same
US20120305298A1 (en) * 2011-05-31 2012-12-06 Industrial Technology Research Institute Bump with nanolaminated structure, package structure of the same, and method of preparing the same

Also Published As

Publication number Publication date
US20140231996A1 (en) 2014-08-21
JP2013093559A (ja) 2013-05-16
US9111791B2 (en) 2015-08-18
WO2013051247A1 (en) 2013-04-11

Similar Documents

Publication Publication Date Title
JP6222909B2 (ja) 積層型半導体装置、プリント回路板、及びプリント配線板の接合構造
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
US8952271B2 (en) Circuit board, semiconductor device, and method of manufacturing semiconductor device
TWI421991B (zh) Semiconductor device and manufacturing method thereof
JP5649805B2 (ja) 半導体装置の製造方法
JP4901458B2 (ja) 電子部品内蔵基板
US8450848B2 (en) Semiconductor device and method for fabricating the same
CN103262236B (zh) 半导体元件中的无铅结构
JP5320165B2 (ja) 半導体装置
US9171814B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2012204631A (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP4569605B2 (ja) 半導体装置のアンダーフィルの充填方法
WO2007023743A1 (ja) 半導体装置およびその製造方法ならびに基板
JP2009289914A (ja) 配線基板
JP5113793B2 (ja) 半導体装置およびその製造方法
JP2005216696A (ja) 中継基板、中継基板付き基板
JP2006245076A (ja) 半導体装置
JP2007273547A (ja) 半導体素子及び半導体装置
JP2012074505A (ja) 半導体搭載装置用基板、半導体搭載装置
JP5229267B2 (ja) 電子装置
TWI466251B (zh) 半導體裝置及其組裝方法
JP2011071234A (ja) 半導体装置およびその製造方法
US20230005830A1 (en) Semiconductor apparatus
EP4266361A1 (en) Semiconductor package having a thick logic die
EP4090141A1 (en) Composite wiring substrate, semiconductor device, and method of manufacturing composite wiring substrate

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171003

R151 Written notification of patent or utility model registration

Ref document number: 6222909

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees