JP4609350B2 - 電子部品実装構造体の製造方法 - Google Patents

電子部品実装構造体の製造方法 Download PDF

Info

Publication number
JP4609350B2
JP4609350B2 JP2006068801A JP2006068801A JP4609350B2 JP 4609350 B2 JP4609350 B2 JP 4609350B2 JP 2006068801 A JP2006068801 A JP 2006068801A JP 2006068801 A JP2006068801 A JP 2006068801A JP 4609350 B2 JP4609350 B2 JP 4609350B2
Authority
JP
Japan
Prior art keywords
electronic component
electrode
protruding electrode
visible light
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006068801A
Other languages
English (en)
Other versions
JP2007250618A (ja
Inventor
能彦 八木
大輔 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006068801A priority Critical patent/JP4609350B2/ja
Priority to CN2007800072493A priority patent/CN101395975B/zh
Priority to US12/278,481 priority patent/US8119449B2/en
Priority to KR1020087021148A priority patent/KR101079979B1/ko
Priority to PCT/JP2007/054280 priority patent/WO2007105535A1/ja
Publication of JP2007250618A publication Critical patent/JP2007250618A/ja
Application granted granted Critical
Publication of JP4609350B2 publication Critical patent/JP4609350B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1155—Selective modification
    • H01L2224/11552—Selective modification using a laser or a focussed ion beam [FIB]
    • H01L2224/11554—Stereolithography, i.e. solidification of a pattern defined by a laser trace in a photosensitive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、半導体素子に代表される電子部品を実装基板等にフリップチップ実装した電子部品実装構造体およびその製造方法に関する。
近年、半導体素子の高密度化に伴って半導体素子の外部接続端子のピッチおよび面積が小さくなってきている。これに伴い、半導体素子を実装基板にフリップチップ実装する際に用いる突起電極に関しても厳しい要求がなされるようになってきた。
その１つとして、外部接続端子の狭ピッチ化に伴い、実装基板の隣接電極端子間での短絡の発生、および半導体素子と実装基板との熱膨張係数の差により生じる応力で突起電極と電極端子間の接続不良が生じやすくなるという課題がある。特に、携帯電話等の携帯用電子機器では落下衝撃等も頻繁に受けるため、このような接続不良が使用中に生じると、携帯用電子機器の不良につながる。一方、狭ピッチ化を避けるために半導体素子の回路形成面全体を用いて突起電極を形成するエリアバンプ方式では、実装エリア全体に実装基板の高い平面度が要求される。
これらに対して、例えば断面が円錐状または角錐状の突起電極、あるいは導電性の樹脂を用いた突起電極を形成して、これらの課題を解決することが検討されている。例えば、先端が尖った導電性樹脂バンプを半導体チップ上に形成して、この導電性樹脂バンプを用いて実装した半導体装置が示されている（例えば、特許文献１参照）。導電性樹脂バンプを作る工程は、以下のようである。すなわち、先端が尖った凹部を平板の主面上に、半導体チップ上に形成された電極パッドに対応して形成する工程と、これらの凹部に導電性樹脂を充填する工程と、この工程の後、半導体チップ上に、平板の主面が半導体チップの電極パッドを担持する面と対面するとともに上記凹部が半導体チップ上の対応する電極パッドと整合するように位置合せする工程と、平板を半導体チップに位置合せした状態で重ね合わせる工程と、重ね合わせた状態で樹脂を硬化させて電極パッド上に、先端が尖った導電性樹脂バンプを形成する工程とよりなる方法である。
なお、凹部を形成する工程は、例えば（１００）面を主面とする単結晶シリコン（Ｓｉ）基板を平板として使い、（１００）面上に凹部をウェットエッチング法により形成する方法が示されている。このような方法により、半導体素子の外部接続端子上にバリアメタルを形成することなく、例えば高さが６０μｍで、バラツキが標準偏差にして２．５μｍ以内の突起電極が形成でき、確実なコンタクトが得られ、しかも安価な半導体装置が得られるとしている。
また、接続信頼性が高く、しかもエリアバンプ方式であっても実装基板の反りが吸収できる突起電極も示されている（例えば、特許文献２参照）。これに開示されている突起電極は、下段バンプの上に、これより小さい上段バンプが形成された２段形状で、かつ上段バンプの弾性率が下段バンプの弾性率より小さいことが特徴である。
このように、突起電極の形状を２段形状とし、しかも上段バンプの弾性率を下段バンプの弾性率よりも小さくすることにより、半導体素子と実装基板との間で受ける応力を突起電極自身で充分に吸収できるようになる。また、導電性接着剤を用いる場合は、突起電極と導電性接着剤とで、さらに応力を充分に吸収できるようになる。このため、これを用いた半導体装置において、接続信頼性が良好になる。また、エリアバンプ方式の場合は、実装基板に反りがあっても、これを吸収できることが示されている。
さらに、この例においては、上段バンプを導電性樹脂、特に感光性導電性樹脂で形成し、この樹脂で形成されたバンプの表面に金属膜を形成することも示されている。
ところで、半導体素子を実装する実装基板を簡単なプロセスで作製することが検討されており、その方法の１つとして光造形法を用いて電気的絶縁層と配線層とを形成することが示されている（例えば、特許文献３参照）。この方法による配線基板の製造方法は、以下のようである。すなわち、光硬化樹脂として絶縁性液状樹脂を用いる光造形法により電気的絶縁層を形成する工程と、光硬化樹脂として導電性液状樹脂を用いる光造形法により導電性液状樹脂に光照射して配線パターンとなる部位を光硬化させ、光硬化した部位以外の導電性液状樹脂を除去して配線層の配線パターンを形成する工程とを備える方法からなる。
このような光造形法において、液晶マスクを用いて三次元構造物を形成する方法も示されている（例えば、特許文献４参照）。
特開平１０−１１２４７４号公報 特開２００１−１８９３３７号公報 特開２００４−２２６２３号公報 特開２００１−２５２９８６号公報
上記第１の例に示された突起電極は、単結晶Ｓｉ基板等を用いて凹部を形成し、この凹部に導電性樹脂を埋め込み、その後これを半導体素子の電極端子上に転写する方法で形成するので、角錐状で、かつ厚みのバラツキの小さな形状を形成できる。この方法では、突起電極自体の厚みのバラツキを抑制することはできるが、例えば半導体素子に反りがある場合や半導体素子の突起電極を形成する面等に凹凸がある場合、半導体素子の表面に形成された突起電極面は一定の高さとならない。すなわち、半導体素子の裏面から突起電極の先端部までの高さのバラツキは解消されない。
半導体素子の外部接続端子が狭ピッチで、かつ多ピン化する場合には、突起電極面の高さのバラツキは実装不良を生じやすくなるという課題を有する。また、実装不良を防ぐためには、半導体素子に対して大きな押圧力を加えることが必要となるが、このような大きな押圧力を印加する場合には半導体素子の回路形成面上に突起電極を形成することができないという課題もある。
また、上記第２の例の２段突起電極においては、上段バンプの弾性率を下段バンプの弾性率より小さくしているので、実装時の接触のバラツキや衝撃を吸収することができる。しかしながら、上記と同様に、半導体素子の表面に形成された突起電極面は一定の高さとならない。すなわち、半導体素子の裏面から突起電極の先端部までの高さのバラツキは解消されず、上記第１の例と同様な課題を有する。
本発明は上記の課題を解決するもので、狭ピッチで、かつ多ピンの電極端子を有する半導体素子であっても、実装不良が生じ難く、かつ実装時の押圧力を小さくでき、接続信頼性の高い電子部品実装構造体を提供することを目的とする。
上記の目的を達成するために本発明の電子部品実装構造体の製造方法は、可視光に感光する感光性樹脂と導電性フィラーとを含む導電性樹脂からなる突起電極を、電子部品の電極端子上または実装基板の接続端子上に形成する突起電極形成工程と、前記突起電極が形成された前記電子部品または前記実装基板を、前記突起電極を介して前記電極端子と前記接続端子とを位置合せする位置合せ工程と、
前記電子部品を押圧して、前記電極端子と前記接続端子とを前記突起電極を介して接続する接続工程とを備えたことを特徴とする電子部品実装構造体の製造方法であって、前記突起電極形成工程が、少なくとも底面が前記可視光を透過する容器に、前記可視光に感光する前記感光性樹脂と前記導電性フィラーとを含む液状樹脂を供給する樹脂供給工程と、複数の前記電極端子が一方の面上に形成された前記電子部品を、前記電極端子が前記底面に対向する方向で、かつ前記底面に対してあらかじめ設定した間隔を有して前記液状樹脂中に浸漬する工程と、前記容器の底面からフォトマスクの第１の開口部を介して選択的に前記可視光を照射し、前記電極端子上の前記液状樹脂を硬化させて、複数の前記電極端子上に一括して第１層目を形成する第１層形成工程と、前記電子部品をあらかじめ設定した距離だけ前記底面から引き上げる引き上げ工程と、前記第１の開口部より少なくとも小さい第２の開口部を有するフォトマスクを用いて選択的に可視光を照射し、前記第１層上の前記液状樹脂を硬化させて、前記第１層上に第２層目を形成する第２層形成工程と、前記引き上げ工程と前記第２層形成工程と同様の工程を順次繰り返して、層状構造の前記突起電極を形成することを特徴とする記載の電子部品実装構造体の製造方法である。
このような方法とすることにより、層状構成で、かつ角錐形状や円錐形状あるいは円錐台形状等の形状を有する突起電極を容易に形成できる。なお、円柱形状や角柱形状であっても形成できることは説明するまでもない。
また、上記方法において、底面がフォトマスクからなるものであってもよい。このような方法とすることにより、液状樹脂に対する可視光による露光のパターン精度を改善することができ、より微細な形状の突起電極を形成することができる。
本発明の電子部品実装構造体の製造方法は、可視光に感光する感光性樹脂と導電性フィラーとを含む導電性樹脂からなる突起電極を、電子部品の電極端子上または実装基板の接続端子上に形成する突起電極形成工程と、前記突起電極が形成された前記電子部品または前記実装基板を、前記突起電極を介して前記電極端子と前記接続端子とを位置合せする位置合せ工程と、前記電子部品を押圧して、前記電極端子と前記接続端子とを前記突起電極を介して接続する接続工程とを備えたことを特徴とする電子部品実装構造体の製造方法であって、前記突起電極形成工程が、
容器に前記可視光に感光する前記感光性樹脂と前記導電性フィラーとを含む液状樹脂を供給する樹脂供給工程と、複数の前記電極端子が一方の面上に形成された前記電子部品を、前記電極端子が前記液状樹脂の表面に対してあらかじめ設定した間隔を有して前記液状樹脂中に浸漬する工程と、前記液状樹脂の表面からフォトマスクの第１の開口部を介して選択的に前記可視光を照射し、前記電極端子上の前記液状樹脂を硬化させて、複数の前記電極端子上に一括して第１層目を形成する第１層形成工程と、前記電子部品をあらかじめ設定した距離だけ前記液状樹脂中に沈降させる沈降工程と、前記第１の開口部より少なくとも小さい第２の開口部を有するフォトマスクを用いて選択的に可視光を照射し、前記第１層上の前記液状樹脂を硬化させて、前記第１層上に第２層目を形成する第２層形成工程と、前記沈降工程と前記第２層形成工程と同様の工程を順次繰り返して、層状構造の前記突起電極を形成することを特徴とする電子部品実装構造体の製造方法である。
このような方法とすることにより、層状構成で、かつ角錐形状や円錐形状あるいは円錐台形状等の形状を有する突起電極を容易に形成できる。なお、円柱形状や角柱形状であっても形成できることは説明するまでもない。
本発明の電子部品実装構造体の製造方法は、可視光に感光する感光性樹脂と導電性フィラーとを含む導電性樹脂からなる突起電極を、電子部品の電極端子上または実装基板の接続端子上に形成する突起電極形成工程と、前記突起電極が形成された前記電子部品または前記実装基板を、前記突起電極を介して前記電極端子と前記接続端子とを位置合せする位置合せ工程と、前記電子部品を押圧して、前記電極端子と前記接続端子とを前記突起電極を介して接続する接続工程とを備えたことを特徴とする電子部品実装構造体の製造方法であって、前記突起電極形成工程が、前記電極端子が形成された前記電子部品上に、前記可視光に感光する前記感光性樹脂と前記導電性フィラーとを含む液状樹脂を前記突起電極の厚みに相当する厚みに供給する樹脂供給工程と、前記液状樹脂に対して、フォトマスクの開口部を介して選択的に、かつ光強度を順次増加しながら前記可視光を照射して、前記電極端子上の前記液状樹脂を硬化させ前記突起電極を成長させる工程とからなることを特徴とする電子部品実装構造体の製造方法である。
このような方法とすることにより、光強度を大きくしていくだけで所定の高さを有する突起電極を形成することができるので、突起電極の形成工程を簡略化できる。
また、本発明の電子部品実装構造体の製造方法は、可視光を透過する透明基材と、この透明基材表面上に形成され、少なくとも可視光を透過する透明導電性薄膜からなる接続端子を含む実装基板と、接続端子に対応する位置に電極端子を設けた電子部品とを、あらかじめ設定した間隔を有して配置する配置工程と、電子部品と実装基板との間に、可視光に感光する感光性樹脂と導電性フィラーとを含む液状樹脂を供給する樹脂供給工程と、実装基板の電子部品に対向する面とは反対側の面からフォトマスクの開口部を介して選択的に、かつ光強度を順次増加しながら可視光を照射して接続端子上の液状樹脂を硬化させ突起電極を成長させて、複数の接続端子と複数の電極端子とを一括して接続する方法からなる。
このような方法とすることにより、透明基材からなる実装基板において光照射するだけで、電子部品を実装することができるので実装工程を簡略化できる。なお、突起電極により接続した後、液状樹脂を除去して絶縁性樹脂を充填してもよい。
また、上記の突起電極を形成する方法において、フォトマスクは液晶セルが二次元的に配置された透過式の液晶パネルを用い、開口部の大きさを液晶セルに印加する電圧により電気的に制御してもよい。この場合に、フォトマスクは上記液晶パネルを用い、かつこの液晶パネルを透過した光像を縮小投影して液状樹脂に照射する方法としてもよい。
このような方法とすることにより、液晶パネルをマスクとして用いるので、開口部の異なるマスクを多数個用意することなく、それぞれの液晶セルの開口を電気的に制御することで必要な開口部形状を容易に実現でき、複雑な形状の突起電極を簡単な工程で作製することができる。なお、縮小投影露光することで、より微細で狭ピッチの突起電極を容易に形成することができる。
本発明の電子部品実装構造体は、可視光に感光する感光性樹脂と導電性フィラーを含む導電性樹脂からなる突起電極により電子部品と実装基板とを接続する構造であり、突起電極の形状を円錐形状や角錐形状等の種々の形状を容易に、かつ一括して作製できるので、接続信頼性をより向上できるという大きな効果を奏する。
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、同じ要素については、同じ符号を付しており説明を省略する場合がある。
（第１の実施の形態）
図１は、本発明の第１の実施の形態にかかる電子部品実装構造体１の構成を示す断面図である。本実施の形態の電子部品実装構造体１は、複数の電極端子３を有する電子部品２と、電極端子３に対応する位置に接続端子６を設けた実装基板５と、電極端子３と接続端子６とを接続する突起電極７とを備えている。そして、電子部品２の電極端子３と実装基板５の接続端子６とが、突起電極７により接続されている。さらに、突起電極７は可視光に感光する感光性樹脂と導電性フィラーとを含む導電性樹脂からなる。
また、本実施の形態では、突起電極７が円錐台状で、かつ厚み方向に４層から構成されており、第１層７ａ、第２層７ｂ、第３層７ｃおよび第４層７ｄは、同一の材料により形成されている。また、本実施の形態では、さらに電子部品２と実装基板５との間に絶縁性樹脂８が充填されており、この絶縁性樹脂８により電子部品２と実装基板５とが接着固定されている。また、電子部品２には、表面に保護膜４が形成されているが、この保護膜４は必ず設ける必要はない。
本実施の形態では、電子部品２としてベアチップの半導体素子を用いる場合を例として説明する。以下では、電子部品２または半導体素子２とよぶことがある。このような電子部品実装構造体１は、突起電極７が導電性樹脂からなり、かつ円錐台形状であり、しかも突起電極７と接続端子６とは接触により電気的に接続されているので、熱衝撃や機械的衝撃を受けても接続不良が生じ難く、信頼性に優れている。また、微小な径で、大きな高さを有する、すなわちアスペクト比の大きな突起電極を容易に形成できるので、狭ピッチであってもショート不良等を生じずに接続することが可能となる。
このような電子部品実装構造体１は、以下の工程により作製することができる。最初に、可視光に感光する感光性樹脂と導電性フィラーとを含む導電性樹脂からなる突起電極７を、電子部品２の電極端子３上または実装基板５の接続端子６上形成する。なお、本実施の形態の場合には、電子部品２の電極端子３上に形成している。
つぎに、突起電極７が形成された電子部品２を、突起電極７を介して電極端子３と接続端子６とを位置合せする。この位置合せ工程の前に、接続端子６が形成された実装基板５の面上に絶縁性樹脂８を形成しておく。
つぎに、電子部品２を押圧して、電極端子３と接続端子６とを突起電極７を介して接続する。この場合に、電子部品２の押圧により絶縁性樹脂８は接続端子６と突起電極７との間から排除され、最終的に突起電極７と接続端子６とが接触して電気的な接続が行われる。
つぎに、上記接続工程の後に、絶縁性樹脂８を硬化させる。これにより、電子部品２と実装基板５とを接着固定する。
以上の工程により、電子部品実装構造体１を作製することができる。なお、上記方法では、あらかじめ絶縁性樹脂８を実装基板５上に形成したが、この方法に限定されない。例えば、位置合せして押圧し、突起電極７と接続端子６とを接続した後、さらに電子部品２と実装基板５との間に絶縁性樹脂８を充填するようにしてもよい。
電子部品実装構造体１は上記工程により作製されるが、本発明のポイントとなる突起電極７の製造方法について、以下に説明する。
図２は、突起電極７の製造方法を説明するための主要工程の断面図で、（ａ）は突起電極７の第１層７ａの形成工程、（ｂ）は突起電極７の第２層７ｂの形成工程を示す断面図である。
図２（ａ）に示すように、容器２０の内部に可視光に感光する感光性樹脂と導電性フィラーとを含む液状樹脂２４を、少なくとも電子部品２の電極端子３が浸漬される程度以上の高さまで入れる。容器２０の底部２１は、液状樹脂２４を硬化するための可視光を透過する透明部材で構成されている。容器２０は、この底部２１と一体的に形成された外周部２２により形成されている。なお、液状樹脂２４としては、例えばピーク感度が４８８ｎｍに調節されたアクリレート系の感光性樹脂を用い、導電性フィラーとしては、例えば銀粒子、金粒子あるいはハンダ粒子等を用いることができる。
まず、図２（ａ）に示すように、電子部品２の主面に形成された電極端子３と底部２１の間隔Ｔ１を突起電極７の第１層７ａの厚みに設定する。底部２１の下方には、フォトマスク２３が設置されている。フォトマスク２３には、突起電極７の第１層７ａを形成するための形状を有する第１の開口部２３ａが開口されている。
この状態で、フォトマスク２３を介して可視光２５を、底部２１から液状樹脂２４に照射する。第１の開口部２３ａを通過した可視光２５は、電極端子３と底部２１との間にある液状樹脂２４を硬化させ、突起電極７の第１層７ａが形成される。
つぎに、図２（ｂ）に示すように、電子部品２を引き上げて、突起電極７の第１層７ａと底部２１との間隔Ｔ２を突起電極７の第２層７ｂの厚みに設定する。この状態で、図２（ａ）と同様にして、フォトマスク２３を介して可視光２５を、底部２１から液状樹脂２４に照射する。このときに、フォトマスク２３には、第１の開口部２３ａより小さな開口形状を有する第２の開口部２３ｂが設けられている。この第２の開口部２３ｂを通過した可視光２５は、第１層７ａと底部２１との間にある液状樹脂２４を硬化させ、突起電極７の第２層７ｂが形成される。なお、本実施の形態で使用するフォトマスク２３は、液晶セル（図示せず）が二次元的に配置された透過式の液晶パネルを用いており、第１の開口部２３ａおよび第２の開口部２３ｂ、さらに以下の工程で行うときの開口部の大きさ等は、液晶セルに印加する電圧により電気的に制御することができる。
あるいは、フォトマスク２３は液晶パネルを用い、かつこの液晶パネルを透過した光像を縮小投影して液状樹脂２４に照射する縮小投影露光法としてもよい。
このように、順次電子部品を設定した間隔だけ引き上げながら、徐々に開口形状を小さくしたフォトマスクを用いて可視光を照射することによって、円錐台形状を有する突起電極７を形成することができる。なお、本実施の形態では、突起電極７は４層からなり、間隔の設定と露光プロセスとが合計４回行われている。以上の工程を経た後、容器２０から電子部品２を取り出し、洗浄して不要な液状樹脂を除去することで、突起電極７が形成された電子部品２である半導体素子が作製される。
なお、本実施の形態では、容器２０の底部２１を透明部材としたが、フォトマスク自体を底部２１としてもよい。このようにすれば、より微細なパターンを精度よく形成できる。
図３は、本発明の第１の実施の形態の電子部品実装構造体１において、突起電極７の別の製造方法を説明するための図で、（ａ）は突起電極７の第１層７ａの形成方法、（ｂ）は突起電極７の第２層７ｂの形成方法を説明する図である。
基本的には図２に示す製造方法と同じであり、異なる点についてのみ説明する。図３に示す突起電極７の製造方法は、電子部品２を液状樹脂中に沈降させながら層状構造を形成する点が特徴である。なお、図３においては、電子部品２は電極端子３を２個のみとし、かつ保護膜４を形成していない構成として省略している。
まず、図３（ａ）に示すように、容器１０の内部に電子部品２の電極端子３が形成された面を上向きにして液状樹脂２４中に沈める。この場合、電子部品２の面上に形成されている電極端子３と液状樹脂２４の表面との間の間隔Ｔ１を突起電極７の第１層７ａの厚みに設定する。この状態で、フォトマスク２３を介して可視光２５を液状樹脂２４に照射する。第１の開口部２３ａを通過した可視光２５は、電極端子３の表面上にある液状樹脂２４を硬化させ、突起電極７の第１層７ａが形成される。
つぎに、図３（ｂ）に示すように、電子部品２をさらに沈降させて、突起電極７の第１層７ａと液状樹脂２４の表面との間の間隔Ｔ２を突起電極７の第２層７ｂの厚みに設定する。この状態で、図３（ａ）と同様にして、フォトマスク２３を介して可視光２５を液状樹脂２４に照射する。このときに、フォトマスク２３には、第１の開口部２３ａより小さな開口形状を有する第２の開口部２３ｂが設けられている。この第２の開口部２３ｂを通過した可視光２５は、第１層７ａの表面上にある液状樹脂２４を硬化させ、突起電極７の第２層７ｂが形成される。なお、本実施の形態で使用するフォトマスク２３は、液晶セル（図示せず）が二次元的に配置された透過式の液晶パネルを用いており、第１の開口部２３ａおよび第２の開口部２３ｂ、さらに以下の工程で行うときの開口部の大きさ等は、液晶セルに印加する電圧により電気的に制御することができる。
あるいは、フォトマスク２３は液晶パネルを用い、かつこの液晶パネルを透過した光像を縮小投影して液状樹脂２４に照射する縮小投影露光法としてもよい。
このように、電子部品２を設定した間隔だけ順次沈降させながら、徐々に開口形状を小さくしたフォトマスク２３を用いて可視光２５を照射することによって、円錐台形状を有する突起電極７を形成することができる。なお、この別の製造方法においても、突起電極７は４層からなり、間隔の設定と露光プロセスとが合計４回行われている。以上の工程を経た後、容器１０から電子部品２を取り出し、洗浄して不要な液状樹脂を除去することで、突起電極７が形成された電子部品２である半導体素子が作製される。
なお、本実施の形態では、個別の電子部品の状態で突起電極を形成する構成として説明したが、本発明はこれに限定されない。例えば、電子部品が半導体素子の場合、複数の半導体素子がシリコン基板上に形成されている半導体ウェハーの状態で形成してもよい。この場合には、さらに図４に示すような縮小投影露光方式を用いてもよい。図４は、縮小投影露光方式による突起電極を形成する方法を説明する図で、（ａ）は全体構成を示す概略図、（ｂ）はこの方式に使用するフォトマスクの概略形状を示す平面図、（ｃ）はフォトマスクの詳細を示す平面図である。
図４（ａ）に示すように、容器１０には液状樹脂２４が満たされている。また、容器１０の中には、半導体素子が多数個形成されている半導体ウェハー１５が浸漬されている。容器１０の上方には、光源１４０、光学系１５０、フォトマスクとして使用する液晶パネル１６０、縮小投影光学系１８０が設置されている。液晶パネル１６０の開口部は、液晶パネル制御装置１７０によって制御されるので比較的広い範囲でその形状を設定することができる。
この状態で、光源１４０から出射された可視光１９０は光学系１５０を通過し、液晶パネル１６０を透過し、液晶パネル１６０に形成されたパターンを縮小投影光学系１８０で縮小して半導体ウェハー１５に投影される。４チップに相当する領域２００内において、可視光１９０が照射された領域の液状樹脂２４は硬化する。
図４（ｂ）には、液晶パネル１６０に形成されるフォトマスクの一例を示している。ここでは、４個の半導体素子の突起電極を一度に形成するためのマスクを示している。１個の半導体素子分のマスク領域１６０ａの中に突起電極を形成するために設けられた開口部２１０が複数個設けられている。図４（ｂ）においては、半導体素子の外周領域に電極端子が設けられており、これらの電極端子上に突起電極を形成するための開口部２１０である。
このようなフォトマスクを用いた場合は、４チップごとにステップさせながら露光してそれぞれの領域の液状樹脂を硬化させることになる。すなわち、４チップごとにステップさせながら半導体ウェハーの全面に突起電極の第１層を形成し、この工程を順次繰り返して最終的に必要な高さの突起電極を形成する。あるいは、４チップごとに突起電極を完成させ、ステップしてつぎの４チップに突起電極を形成してもよい。
図４（ｃ）は、フォトマスクとして用いる液晶パネル１６０の一部を拡大した平面図である。説明を簡略化するために、図４（ｃ）では液晶パネル１６０として突起電極を形成するための開口部２１０を３６個の液晶セル２２０で構成する場合を例として示している。図示するように、３６個の液晶セル２２０で１つの開口部２１０を形成し、この開口部を図４（ｂ）に示すような配列として可視光１９０を照射する。この可視光１９０の照射により第１層が形成される。この後、つぎの４チップにステップして、上記と同様の露光を行う。この作業を半導体ウェハー１５の全面にわたり行うことで、突起電極の第１層が半導体ウェハー１５のそれぞれの電極端子上に形成される。
つぎに、半導体ウェハー１５を設定した間隔だけ液状樹脂２４中にさらに沈降させる。この状態で、再び上記と同様に順次露光して第２層を形成していく。この場合に、液晶セル２２０を駆動して、第１層の開口部の形状より小さな形状として露光する。例えば、第１層の開口部の形状は、液晶セル２２０を３６個用いていたが、第２層の場合には１６個にすれば、角錐台形状の突起電極を形成することができる。
なお、本実施の形態では、円錐台形状や角錐台形状の突起電極を形成する場合について説明したが、本発明はこれに限定されない。例えば、角錐台形状、円柱形状、角柱形状、円錐形状、角錐形状あるいは筒状形状等であってもよい。これらの形状は、上記フォトマスクの開口部を制御することで容易に形成できる。
なお、突起電極の表面に無電界メッキ等により導電性皮膜を形成してもよい。このような導電性皮膜を形成すれば、より接続抵抗を小さくすることができる。また、保護膜上にレジスト膜を形成しておき、蒸着やスパッタリング等により導電性薄膜を形成してからレジスト膜を除去することで、突起電極の表面に導電性皮膜を形成してもよい。
（第２の実施の形態）
図５は、本発明の第２の実施の形態にかかる電子部品実装構造体３０の構成を示す断面図である。本実施の形態の電子部品実装構造体３０は、複数の電極端子３３を有する電子部品３２と、電極端子３３に対応する位置に接続端子３６を設けた実装基板３５と、電極端子３３と接続端子３６とを接続する突起電極３７とを備えている。そして、電子部品３２の電極端子３３と実装基板３５の接続端子３６とが、突起電極３７により接続されている。さらに、突起電極３７は可視光に感光する感光性樹脂と導電性フィラーとを含む導電性樹脂からなる。
また、本実施の形態では、突起電極３７が円錐台状で、かつ厚み方向に３層から構成されており、しかも第１層３７ａ、３７ｄ、第２層３７ｂおよび第３層３７ｃは、同一の材料により形成されている。また、本実施の形態では、さらに電子部品３２と実装基板３５との間に絶縁性樹脂３９が充填されており、この絶縁性樹脂３９により電子部品３２と実装基板３５とが接着固定されている。
本実施の形態では、電子部品３２としてベアチップの半導体素子を用いる場合を例として説明する。以下では、電子部品３２または半導体素子３２とよぶことがある。電子部品３２の電極端子３３は、単結晶Ｓｉ基材のパッド形成面（図示せず）上に直接形成されている下段側電極端子３３ａと、第１保護膜３４上に形成されている上段側電極端子３３ｂとの２種類があり、第１保護膜３４の厚み分ほど高さの差異を有する。なお、下段側電極端子３３ａと上段側電極端子３３ｂとを取り囲むように第２保護膜３８が形成されている。ただし、この第２保護膜３８は必ずしも形成する必要はない。なお、下段側電極端子３３ａと上段側電極端子３３ｂとは、図示しない配線により回路形成面の回路と接続されている。
したがって、図５からわかるように、突起電極３７を構成する複数の層のうち、電極端子３３と接する第１層目の厚みが電極端子３３の配置位置により異なることが特徴である。すなわち、下段側電極端子３３ａに形成された第１層３７ａの厚みは、上段側電極端子３３ｂに形成された第１層３７ｄの厚みに比べて厚くなり、それぞれの表面の位置が同じ面上にあることが特徴である。
第１層３７ａ、３７ｄ上に形成された第２層３７ｂおよび第３層３７ｃの厚みは、すべて同じである。この結果、単結晶Ｓｉ基材面上に形成される電極端子３３の高さ位置がそれぞれ異なる場合であっても、最終的な表面位置はすべて同一とすることができる。
このような突起電極３７の構成を有する電子部品３２を用いることで、実装基板３５に実装するときに、小さな押圧力で実装基板３５の接続端子３６と接続することができる。したがって、例えば回路形成面上に電極端子を設けた場合であっても、押圧力による回路形成面の回路の損傷を防止できる。特に、高周波用途に対応するために低密度の誘電体材料を絶縁膜として用いる場合でも、この絶縁膜を損傷せずに実装できる。
また、突起電極３７が導電性樹脂からなり、かつ円錐台形状であり、しかも突起電極３７と接続端子３６とは接触により電気的に接続されているので、熱衝撃や機械的衝撃を受けても接続不良が生じ難く、信頼性にも優れている。また、微小な径で、大きな高さを有する、すなわちアスペクト比の大きな突起電極を容易に形成できるので、狭ピッチであってもショート不良等を生じずに接続することも可能となる。
このような電子部品実装構造体３０は、以下の工程により作製することができる。最初に、可視光に感光する感光性樹脂と導電性フィラーとを含む導電性樹脂からなる突起電極３７を、電子部品３２の電極端子３３上または実装基板３５の接続端子３６上に形成する。なお、本実施の形態の場合には、電子部品３２の電極端子３３上に形成している。
つぎに、突起電極３７が形成された電子部品３２を、突起電極３７を介して電極端子３３と接続端子３６とを位置合せする。この位置合せ工程の前に、接続端子３６が形成された実装基板３５の面上に絶縁性樹脂３９を形成しておく。
つぎに、電子部品３２を押圧して、電極端子３３と接続端子３６とを突起電極３７を介して接続する。この場合に、電子部品３２の押圧により絶縁性樹脂３９は接続端子３６と突起電極３７との間から排除され、最終的に突起電極３７と接続端子３６とが接触して電気的な接続が行われる。
つぎに、上記接続工程の後に、絶縁性樹脂３９を硬化させる。これにより、電子部品３２と実装基板３５とを接着固定する。
以上の工程により、電子部品実装構造体３０を作製することができる。なお、上記方法では、あらかじめ絶縁性樹脂３９を実装基板３５上に形成したが、この方法に限定されない。例えば、位置合せして押圧し、突起電極３７と接続端子３６とを接続した後、さらに電子部品３２と実装基板３５との間に絶縁性樹脂３９を充填するようにしてもよい。
電子部品実装構造体３０は、上記工程を経ることにより得られるが、つぎに本発明のポイントとなる突起電極３７の製造方法について説明する。
図６および図７は、突起電極３７の製造方法を説明するための主要工程の断面図である。図６（ａ）は突起電極３７の第１層３７ａ、３７ｄの形成工程、図６（ｂ）は突起電極３７の第２層３７ｂの形成工程を示す断面図である。また、図７（ａ）は突起電極３７の第３層３７ｃの形成工程を示す断面図、図７（ｂ）は突起電極３７を形成した状態の電子部品３２の断面図である。
図６（ａ）に示すように、容器２０の内部に可視光に感光する感光性樹脂と導電性フィラーとを含む液状樹脂２４を、少なくとも電子部品３２の電極端子３３が浸漬される程度以上の高さまで入れる。容器２０の底部２１は、液状樹脂２４を硬化するための可視光を透過する透明部材で構成されている。容器２０は、この底部２１と一体的に形成された外周部２２により形成されている。
まず、図６（ａ）に示すように、電子部品３２の主面に形成された電極端子３３のうち、上段側電極端子３３ｂと底部２１との間隔Ｔ４を突起電極３７の第１層３７ｄの厚みに設定する。このとき、下段側電極端子３３ａと底部２１との間隔Ｔ３は、間隔Ｔ４よりも大きくなる。底部２１の下方には、フォトマスク４０が設置されている。フォトマスク４０には、突起電極３７の第１層３７ａ、３７ｄを形成するための形状を有する第１の開口部４０ａが開口されている。
この状態で、フォトマスク４０を介して可視光４１を、底部２１から液状樹脂２４に照射する。第１の開口部４０ａを通過した可視光４１は、電極端子３３と底部２１との間にある液状樹脂２４を硬化させ、突起電極３７の第１層３７ａ、３７ｄが形成される。これにより、下段側電極端子３３ａでは、間隔Ｔ３に相当する厚みの第１層３７ａが形成され、上段側電極端子３３ｂでは、間隔Ｔ４に相当する厚みの第１層３７ｄが形成される。したがって、それぞれの第１層３７ａ、３７ｄの表面は同一面上に位置することになる。
つぎに、図６（ｂ）に示すように、電子部品３２を引き上げて、突起電極３７の第１層３７ａ、３７ｄと底部２１との間隔Ｔ５を突起電極３７の第２層３７ｂの厚みに設定する。この状態で、図６（ａ）と同様にして、フォトマスク４０を介して可視光４１を、底部２１から液状樹脂２４に照射する。このときに、フォトマスク４０には、第１の開口部４０ａより小さな開口形状を有する第２の開口部４０ｂが設けられている。この第２の開口部４０ｂを通過した可視光４１は、第１層３７ａ、３７ｄと底部２１との間にある液状樹脂２４を硬化させ、突起電極３７の第２層３７ｂが形成される。
つぎに、図７（ａ）に示すように、電子部品３２をさらに引き上げて、突起電極３７の第２層３７ｂと底部２１との間隔Ｔ６を突起電極３７の第３層３７ｃの厚みに設定する。この状態で、図６（ａ）と同様にして、フォトマスク４０を介して可視光４１を、底部２１から液状樹脂２４に照射する。このときに、フォトマスク４０には、第２の開口部４０ｂより小さな開口形状を有する第３の開口部４０ｃが設けられている。この第３の開口部４０ｃを通過した可視光４１は、第２層３７ｂと底部２１との間にある液状樹脂２４を硬化させ、突起電極３７の第３層３７ｃが形成される。
このように、順次電子部品を設定した間隔だけ引き上げながら、徐々に開口形状を小さくしたフォトマスクを用いて可視光を照射することによって、円錐台形状を有する突起電極７を形成することができる。以上の工程を経た後、容器２０から電子部品３２を取り出し、洗浄して不要な液状樹脂を除去する。これにより、図７（ｂ）に示すように、すべての突起電極３７の表面が同一面上に位置する形状からなる電子部品、すなわち半導体素子３２が得られる。
なお、本実施の形態で使用するフォトマスク４０は、液晶セル（図示せず）が二次元的に配置された透過式の液晶パネルを用いており、第１の開口部４０ａ、第２の開口部４０ｂおよび第３の開口部４０ｃの大きさ等は、液晶セルに印加する電圧により電気的に制御することができる。あるいは、フォトマスク４０は液晶パネルを用い、かつこの液晶パネルを透過した光像を縮小投影して液状樹脂２４に照射する縮小投影露光法としてもよい。
なお、本実施の形態では、円錐台形状の突起電極３７を形成する場合について説明したが、本発明はこれに限定されない。例えば、角錐台形状、円柱形状、角柱形状、円錐形状、角錐形状あるいは筒状形状等であってもよい。これらの形状は、上記フォトマスクの開口部を制御することで容易に形成できる。
なお、突起電極３７の表面に無電界メッキ等により導電性皮膜を形成してもよい。このような導電性皮膜を形成すれば、より接続抵抗を小さくすることができる。また、第２保護膜３８上にレジスト膜を形成しておき、蒸着やスパッタリング等により導電性薄膜を形成してからレジスト膜を除去することで、突起電極３７の表面に導電性皮膜を形成してもよい。
図８は、本実施の形態の変形例の電子部品実装構造体６５の構成を示す断面図である。この変形例の電子部品実装構造体６５は、複数の電極端子５７を有する電子部品５０と、電極端子５７に対応する位置に接続端子６３を設けた実装基板６２と、電極端子５７と接続端子６３とを接続する突起電極６０とを備えている。そして、電子部品５０の電極端子５７と実装基板６２の接続端子６３とが、突起電極６０により接続されている。さらに、突起電極６０は可視光に感光する感光性樹脂と導電性フィラーとを含む導電性樹脂からなる。
なお、この変形例の場合には、電子部品５０は図示するように半導体チップ５１が配線基板５４に実装されたパッケージ構成であることが特徴である。すなわち、半導体チップ５１はダイボンド材５３によりダイボンディングされた後、半導体チップ５１の電極端子５２と配線基板５４の接続端子５５との間を金属細線５８により接続し、封止樹脂５９により封止されている。配線基板５４は、半導体チップ５１側の接続端子５５と反対側に形成されている電極端子５７とが貫通導体５６により接続された多層配線構成からなる。さらに、この電極端子５７は、配線基板５４の全面に一定の配列ピッチで形成されている。
また、この変形例では、突起電極６０は円錐台形状で、かつ厚み方向に３層から構成されている。なお、第１層６０ａ、第２層６０ｂおよび第３層６０ｃは、同一の材料により形成されている。
また、この変形例では、さらに電子部品５０と実装基板６２との間に絶縁性樹脂６１が充填されており、この絶縁性樹脂６１により電子部品５０と実装基板６２とが接着固定されている。
本変形例の電子部品実装構造体６５に用いられる電子部品５０は、パッケージした状態であることから、図８に示されるように配線基板５４がやや湾曲した形状となっている。このように湾曲した形状であっても、本実施の形態の製造方法と同様な工程で突起電極６０を形成すれば、すべての突起電極６０の表面が同一面上に位置するようにすることができる。したがって、このような突起電極６０の構成を有する電子部品５０を用いることで、実装基板６２に実装するときに、小さな押圧力で実装基板６２の接続端子６３と接続することができる。
また、突起電極６０が導電性樹脂からなり、かつ円錐台形状であり、しかも突起電極６０と接続端子６３とは接触により電気的に接続されているので、熱衝撃や機械的衝撃を受けても接続不良が生じ難く、信頼性にも優れている。アスペクト比の大きな突起電極を容易に形成できるので、狭ピッチにしてもショート不良等を生じずに接続することも可能となる。
このような電子部品実装構造体６５および突起電極６０については、本実施の形態と同様の工程で作製できるので説明を省略する。
なお、本実施の形態では、容器２０の底部２１を透明部材としたが、フォトマスク２３そのものを底部２１としてもよい。このようにすれば、より微細なパターンを精度よく形成できる。
また、第１の実施の形態と第２の実施の形態では、電子部品と実装基板との間に絶縁性樹脂を充填して接着固定する構造について説明したが、異方導電性樹脂を用いて接続と接着固定を行ってもよい。この場合には、電子部品と実装基板とを位置合せする工程の前に、電極端子が形成された電子部品の面上または接続端子が形成された実装基板の面上に絶縁性樹脂または異方導電性樹脂を形成する工程と、接続工程の後に、絶縁性樹脂または異方導電性樹脂を硬化させ、電子部品と実装基板とを接着固定してもよい。このような方法とすることにより、電子部品と実装基板との間の接着を確実に、かつより強固にできるので接続信頼性を向上できる。また、導電性樹脂からなる突起電極は接着性を特に要求されなくなるので、感光性樹脂の選択の自由度を大きくできる。
（第３の実施の形態）
図９は、本発明の第３の実施の形態にかかる電子部品実装構造体７０の構成を示す断面図である。本実施の形態の電子部品実装構造体７０は、複数の電極端子７３を有する電子部品７２と、電極端子７３に対応する位置に接続端子７６を設けた実装基板７５と、電極端子７３と接続端子７６とを接続する突起電極７７とを備えている。そして、電子部品７２の電極端子７３と実装基板７５の接続端子７６とが、突起電極７７により接続されている。さらに、突起電極７７は可視光に感光する感光性樹脂と導電性フィラーとを含む導電性樹脂からなる。
また、本実施の形態では、突起電極７７がほぼ円柱形状で、実質的に層状構成とはなっていない。また、さらに電子部品７２と実装基板７５との間に絶縁性樹脂７８が充填されており、この絶縁性樹脂７８により電子部品７２と実装基板７５とが接着固定されている。
本実施の形態では、電子部品７２としてベアチップの半導体素子を用いる場合を例として説明する。以下では、電子部品７２または半導体素子７２とよぶことがある。この電子部品７２は、第１の実施の形態で説明した電子部品２と基本的な構成は同じであり、電極端子７３とそれらを取り囲むように保護膜７４が形成されている。ただし、この保護膜７４は必ずしも形成する必要はない。
また、実装基板７５は、可視光を透過する透明基材と、この透明基材表面上に形成され、少なくとも可視光を透過する透明導電性薄膜からなる接続端子７６を含む構成からなる。このような実装基板７５を用いることで、実装基板７５と電子部品７２との間をある設定した間隔に保持して、この隙間中に可視光に感光する感光性樹脂と導電性フィラーとを含む液状樹脂を充填し、フォトマスクにより露光するだけで電極端子７３と接続端子７６との接続を行うことができる。
しかも、突起電極７７は導電性樹脂からなり柔らかいことから熱衝撃や衝撃力を受けても接続部の不良が生じ難い。なお、図９に示すように隙間に絶縁性樹脂７８を注入することで、より信頼性の高い実装構造体を得ることができる。
以上説明したように、本実施の形態の電子部品実装構造体７０は、電子部品７２を実装基板７５に実装するときに押圧力等をまったく加えずに接続することができる。したがって、例えば電子部品７２である半導体素子の回路形成面上に電極端子７３を設けた場合であっても、押圧力による回路形成面の回路の損傷を防止できる。特に、高周波用途に対応するために低密度の誘電体材料を絶縁膜として用いる場合でも、この絶縁膜を損傷せずに実装できる。さらに、液晶ディスプレイやＥＬディスプレイ等のディスプレイ基板上へのドライバーＩＣ等の実装においても有効である。
また、突起電極７７が導電性樹脂からなり、かつ円錐台形状であり、しかも突起電極７７と接続端子７６とは接触により電気的に接続されているので、熱衝撃や機械的衝撃を受けても接続不良が生じ難く、信頼性にも優れている。また、微小な径で、大きな高さを有する、すなわちアスペクト比の大きな突起電極を容易に形成できるので、狭ピッチであってもショート不良等を生じずに接続することも可能となる。
図１０および図１１は、本発明の第３の実施の形態の電子部品実装構造体７０の製造方法を説明するための主要工程の図である。図１０において、（ａ）は電子部品７２と実装基板７５とを可視光に感光する感光性樹脂と導電性フィラーとを含む液状樹脂２４中に浸漬した状態の断面図、（ｂ）は第１の光強度を有する可視光８０を照射して、突起電極７７の第１層７７ａを形成した状態の断面図である。また、図１１において、（ａ）は第２の光強度を有する可視光８１を照射して、突起電極７７の第２層７７ｂを形成した状態の断面図、（ｂ）は第３の光強度を有する可視光８２を照射して、突起電極７７の第３層７７ｃを形成し、電極端子７３と接続端子７６とを接続した状態を示す断面図である。
最初に、図１０（ａ）に示すように、底部２１が透明部材からなり外周部２２を有する容器２０に、可視光に感光する感光性樹脂と導電性フィラーとを含む液状樹脂２４を充填する。つぎに、電子部品７２の電極端子７３と実装基板７５の接続端子７６とが対向するように位置合せし、かつ突起電極７７として必要な高さ分だけの間隔Ｔ７を設けた状態で、両方を液状樹脂２４中に浸漬する。本実施の形態では、この間隔Ｔ７は固定であるので電子部品７２と実装基板７５とは図示しない冶具により固定されている。
図１０（ｂ）に示すように、容器２０の底部２１の下方には、フォトマスク７９が設置されている。フォトマスク７９には、突起電極７７を形成するための形状を有する開口部７９ａが開口されている。なお、この開口部７９ａは、図示するように電極端子７３の形状とほぼ同じ形状としている。
この状態で、フォトマスク７９を介して第１の光強度を有する可視光８０を、底部２１から液状樹脂２４に照射する。開口部７９ａを通過した可視光８０は、電極端子７３と底部２１との間にある液状樹脂２４の一部を硬化させ、突起電極７７の第１層７７ａが形成される。この第１層７７ａの厚みは、可視光８０の第１の光強度に依存する。
つぎに、図１１（ａ）に示すように、電子部品７２と実装基板７５との位置関係およびフォトマスク７９の位置関係も固定したまま、フォトマスク７９を介して第２の光強度を有する可視光８１を、底部２１から液状樹脂２４に照射する。このときの可視光８１の第２の光強度は、第１の光強度より大きく設定しているので、開口部７９ａを通過した可視光８１は、電極端子７３と底部２１との間で一部硬化した第１層７７ａを透過して、その上の液状樹脂２４の一部を硬化させる。これにより、突起電極７７の第２層７７ｂが形成される。この第２層７７ｂの厚みも、可視光８１の第２の光強度に依存する。
つぎに、図１１（ｂ）に示すように、電子部品７２と実装基板７５との位置関係およびフォトマスク７９の位置関係も固定したまま、フォトマスク７９を介して第３の光強度を有する可視光８２を、底部２１から液状樹脂２４に照射する。このときの可視光８２の第３の光強度は、第２の光強度より大きく設定しているので、開口部７９ａを通過した可視光８２は、電極端子７３と底部２１との間で一部硬化した第１層７７ａおよび第２層７７ｂを透過して、その上の液状樹脂２４の一部を硬化させる。これにより、突起電極７７の第３層７７ｃが形成されるとともに、電極端子７３と接続端子７６との接続も行われる。なお、この第３層７７ｃの厚みは、第２層７７ｂ上に残存する液状樹脂２４の厚みが小さい場合には、可視光８２の第３の光強度にはほとんど依存しない。ただし、この領域に存在する液状樹脂２４を確実に硬化させるためには充分大きな光強度の可視光を照射することが望ましい。
なお、上記方法においては、光強度をステップ状に増加して層状に突起電極７７を形成したが、開口部７９ａの大きさを一定にしており、かつ材料が同一であるので、図９に示したように明確な層構成となっていない場合がある。また、光強度を連続的に増加させながら照射してもよい。
以上により、電子部品７２の電極端子７３と実装基板７５の接続端子７６との間が突起電極７７により接続されるので、一体化した状態のまま容器２０から取り出し、洗浄して不要な液状樹脂２４を除去する。さらに、この後、突起電極７７により形成される隙間領域に絶縁性樹脂７８を注入して硬化させることで、電子部品７２と実装基板７５との間の接着固定を行う。この絶縁性樹脂７８による接着固定により、より強力に一体化されるので熱衝撃や機械的衝撃力を受けても接続不良の発生をより抑制することができ、高信頼性の電子部品実装構造体７０を実現できる。
なお、本実施の形態で使用するフォトマスク７９は、液晶セル（図示せず）が二次元的に配置された透過式の液晶パネルを用いており、開口部７９ａの大きさ等は、液晶セルに印加する電圧により電気的に制御することができる。あるいは、フォトマスク７９は液晶パネルを用い、かつこの液晶パネルを透過した光像を縮小投影して液状樹脂２４に照射する縮小投影露光法としてもよい。あるいは、種々の薄膜デバイスの形成プロセスに用いられている一般的なフォトマスクを用いてもよい。
なお、本実施の形態では、容器２０の底部２１を透明部材としたが、フォトマスク７９自体を底部２１としてもよい。このようにすれば、より微細なパターンを精度よく形成できる。
第１の実施の形態から第３の実施の形態までにおいて、突起電極の形成のために用いたフォトマスクとしては、液晶セルが二次元的に配置された透過式の液晶パネルを用いて、開口部の形状を液晶セルに印加する電圧により電気的に制御する方式としたが、本発明はこれに限定されない。例えば、それぞれの開口部の形状に合わせたフォトマスクを複数用意しておき、開口部の形状に合わせてそれぞれ取り替えて露光する方式でもよい。
なお、第１の実施の形態から第３の実施の形態までにおいては、可視光に感光する感光性樹脂と導電性フィラーとを含む液状樹脂として１種類を用いて突起電極を作製する場合について説明したが、本発明はこれに限定されない。例えば、硬度、弾性率または導電率の少なくとも１つが異なる導電性フィラーを含む液状樹脂を複数種類準備して、突起電極の層を形成する場合にこれらの液状樹脂に電子部品を入れ替えて露光することで、異なる特性の層を有する突起電極を形成してもよい。このような構成とすることにより、電子部品と実装基板との熱膨張係数の差による熱応力等が作用しても、接続部の不良発生をさらに抑制することができ、高信頼性の電子部品実装構造体を得ることができる。
また、第１の実施の形態と第２の実施の形態においては、実装基板は樹脂基材、セラミック基材または単結晶Ｓｉ基材を用いて形成された回路基板を用いてもよい。
なお、第１の実施の形態から第３の実施の形態までにおいては、可視光で感光する感光性樹脂と導電性フィラーとを含む液状樹脂を用いて突起電極を形成しているが、可視光で感光する感光性樹脂の場合には紫外光でも感光させることが可能であるので、液晶セルを用いたフォトマスクではなく通常用いられているフォトマスクを用いる場合には紫外光を含む光を照射して硬化させてもよい。
本発明の電子部品実装構造体は、可視光で感光する感光性樹脂と導電性フィラーとを含む液状樹脂を用いて導電性樹脂からなる突起電極を形成するのでアスペクト比も大きくでき、熱衝撃や機械的衝撃力が作用しても接続不良が生じ難く、高信頼性とすることができるので、種々の電子機器、特に携帯用電子機器分野に有用である。
本発明の第１の実施の形態にかかる電子部品実装構造体の構成を示す断面図 （ａ）は同実施の形態の電子部品実装構造体の製造方法において、突起電極の製造方法を説明するための主要工程の断面図のうちの突起電極の第１層の形成工程を示す断面図、（ｂ）は突起電極の第２層の形成工程を示す断面図 （ａ）は同実施の形態の電子部品実装構造体において、突起電極の別の製造方法を説明するための図のうち、突起電極の第１層の形成方法を説明する図、（ｂ）は突起電極の第２層の形成方法を説明する図 （ａ）は同実施の形態の電子部品実装構造体の製造方法において、縮小投影露光方式による突起電極を形成する方法を説明するための全体構成を示す概略図、（ｂ）はこの方式に使用するフォトマスクの概略形状を示す平面図、（ｃ）はフォトマスクの詳細を示す平面図 本発明の第２の実施の形態にかかる電子部品実装構造体の構成を示す断面図 （ａ）は同実施の形態の電子部品実装構造体の製造方法において、突起電極の製造方法を説明するための主要工程の断面図のうち、突起電極の第１層の形成工程を示す断面図、（ｂ）は突起電極の第２層の形成工程を示す断面図 （ａ）は同実施の形態の電子部品実装構造体の製造方法において、突起電極の第３層の形成工程を示す断面図、（ｂ）は突起電極を形成した状態の電子部品の断面図 同実施の形態の変形例の電子部品実装構造体の構成を示す断面図 本発明の第３の実施の形態にかかる電子部品実装構造体の構成を示す断面図 （ａ）は同実施の形態の電子部品実装構造体の製造方法を説明するための主要工程の図で、電子部品と実装基板とを可視光に感光する感光性樹脂と導電性フィラーとを含む液状樹脂中に浸漬した状態の断面図、（ｂ）は第１の光強度を有する可視光を照射して突起電極の第１層を形成した状態の断面図 （ａ）は同実施の形態の電子部品実装構造体の製造方法を説明するための主要工程の図で、第２の光強度を有する可視光を照射して突起電極の第２層を形成した状態の断面図、（ｂ）は第３の光強度を有する可視光を照射して突起電極の第３層を形成し、電極端子と接続端子とを接続した状態を示す断面図
符号の説明
１，３０，６５，７０ 電子部品実装構造体
２，３２，５０，７２ 電子部品（半導体素子）
３，３３，５２，５７，７３ 電極端子
４，７４ 保護膜
５，３５，６２，７５ 実装基板
６，３６，５５，６３，７６ 接続端子
７，３７，６０，７７ 突起電極
７ａ，３７ａ，３７ｄ，６０ａ，７７ａ 第１層
７ｂ，３７ｂ，６０ｂ，７７ｂ 第２層
７ｃ，３７ｃ，６０ｃ，７７ｃ 第３層
７ｄ 第４層
８，３９，６１，７８ 絶縁性樹脂
１０，２０ 容器
１５ 半導体ウェハー
２１ 底部
２２ 外周部
２３，４０，７９ フォトマスク
２３ａ，４０ａ 第１の開口部
２３ｂ，４０ｂ 第２の開口部
２４ 液状樹脂
２５，４１，８０，８１，８２，１９０ 可視光
３３ａ 下段側電極端子
３３ｂ 上段側電極端子
３４ 第１保護膜
３８ 第２保護膜
４０ｃ 第３の開口部
５１ 半導体チップ
５３ ダイボンド材
５４ 配線基板
５６ 貫通導体
５８ 金属細線
５９ 封止樹脂
７９ａ，２１０ 開口部
１４０ 光源
１５０ 光学系
１６０ 液晶パネル（フォトマスク）
１６０ａ マスク領域
１７０ 液晶パネル制御装置
１８０ 縮小投影光学系
２００ 領域
２２０ 液晶セル

Claims (7)

  1. 可視光に感光する感光性樹脂と導電性フィラーとを含む導電性樹脂からなる突起電極を、電子部品の電極端子上または実装基板の接続端子上に形成する突起電極形成工程と、
    前記突起電極が形成された前記電子部品または前記実装基板を、前記突起電極を介して前記電極端子と前記接続端子とを位置合せする位置合せ工程と、
    前記電子部品を押圧して、前記電極端子と前記接続端子とを前記突起電極を介して接続する接続工程
    とを備えたことを特徴とする電子部品実装構造体の製造方法であって、
    前記突起電極形成工程が、
    少なくとも底面が前記可視光を透過する容器に、前記可視光に感光する前記感光性樹脂と前記導電性フィラーとを含む液状樹脂を供給する樹脂供給工程と、
    複数の前記電極端子が一方の面上に形成された前記電子部品を、前記電極端子が前記底面に対向する方向で、かつ前記底面に対してあらかじめ設定した間隔を有して前記液状樹脂中に浸漬する工程と、
    前記容器の底面からフォトマスクの第１の開口部を介して選択的に前記可視光を照射し、前記電極端子上の前記液状樹脂を硬化させて、複数の前記電極端子上に一括して第１層目を形成する第１層形成工程と、
    前記電子部品をあらかじめ設定した距離だけ前記底面から引き上げる引き上げ工程と、
    前記第１の開口部より少なくとも小さい第２の開口部を有するフォトマスクを用いて選択的に可視光を照射し、前記第１層上の前記液状樹脂を硬化させて、前記第１層上に第２層目を形成する第２層形成工程と、
    前記引き上げ工程と前記第２層形成工程と同様の工程を順次繰り返して、層状構造の前記突起電極を形成することを特徴とする記載の電子部品実装構造体の製造方法。
  2. 前記底面が前記フォトマスクからなることを特徴とする請求項１に記載の電子部品実装構造体の製造方法。
  3. 可視光に感光する感光性樹脂と導電性フィラーとを含む導電性樹脂からなる突起電極を、電子部品の電極端子上または実装基板の接続端子上に形成する突起電極形成工程と、
    前記突起電極が形成された前記電子部品または前記実装基板を、前記突起電極を介して前記電極端子と前記接続端子とを位置合せする位置合せ工程と、
    前記電子部品を押圧して、前記電極端子と前記接続端子とを前記突起電極を介して接続する接続工程
    とを備えたことを特徴とする電子部品実装構造体の製造方法であって、
    前記突起電極形成工程が、
    容器に前記可視光に感光する前記感光性樹脂と前記導電性フィラーとを含む液状樹脂を供給する樹脂供給工程と、
    複数の前記電極端子が一方の面上に形成された前記電子部品を、前記電極端子が前記液状樹脂の表面に対してあらかじめ設定した間隔を有して前記液状樹脂中に浸漬する工程と、
    前記液状樹脂の表面からフォトマスクの第１の開口部を介して選択的に前記可視光を照射し、前記電極端子上の前記液状樹脂を硬化させて、複数の前記電極端子上に一括して第１層目を形成する第１層形成工程と、
    前記電子部品をあらかじめ設定した距離だけ前記液状樹脂中に沈降させる沈降工程と、
    前記第１の開口部より少なくとも小さい第２の開口部を有するフォトマスクを用いて選択的に可視光を照射し、前記第１層上の前記液状樹脂を硬化させて、前記第１層上に第２層目を形成する第２層形成工程と、
    前記沈降工程と前記第２層形成工程と同様の工程を順次繰り返して、層状構造の前記突起電極を形成することを特徴とする電子部品実装構造体の製造方法。
  4. 可視光に感光する感光性樹脂と導電性フィラーとを含む導電性樹脂からなる突起電極を、電子部品の電極端子上または実装基板の接続端子上に形成する突起電極形成工程と、
    前記突起電極が形成された前記電子部品または前記実装基板を、前記突起電極を介して前記電極端子と前記接続端子とを位置合せする位置合せ工程と、
    前記電子部品を押圧して、前記電極端子と前記接続端子とを前記突起電極を介して接続する接続工程
    とを備えたことを特徴とする電子部品実装構造体の製造方法であって、
    前記突起電極形成工程が、前記電極端子が形成された前記電子部品上に、前記可視光に感光する前記感光性樹脂と前記導電性フィラーとを含む液状樹脂を前記突起電極の厚みに相当する厚みに供給する樹脂供給工程と、
    前記液状樹脂に対して、フォトマスクの開口部を介して選択的に、かつ光強度を順次増加しながら前記可視光を照射して、前記電極端子上の前記液状樹脂を硬化させ前記突起電極を成長させる工程とからなることを特徴とする電子部品実装構造体の製造方法。
  5. 可視光を透過する透明基材と、前記透明基材表面上に形成され、少なくとも可視光を透過する透明導電性薄膜からなる接続端子を含む実装基板と、前記接続端子に対応する位置に電極端子を設けた電子部品とを、あらかじめ設定した間隔を有して配置する配置工程と、前記電子部品と前記実装基板との間に、可視光に感光する感光性樹脂と導電性フィラーとを含む液状樹脂を供給する樹脂供給工程と、
    前記実装基板の前記電子部品に対向する面とは反対側の面からフォトマスクの開口部を介して選択的に、かつ光強度を順次増加しながら可視光を照射して前記接続端子上の前記液状樹脂を硬化させ突起電極を成長させて、複数の前記接続端子と複数の前記電極端子とを一括して接続することを特徴とする電子部品実装構造体の製造方法。
  6. 前記フォトマスクは、液晶セルが二次元的に配置された透過式の液晶パネルを用い、前記開口部の大きさを前記液晶セルに印加する電圧により電気的に制御することを特徴とする請求項３から請求項５までのいずれか１項に記載の電子部品実装構造体の製造方法。
  7. 前記フォトマスクは前記液晶パネルを用い、かつ前記液晶パネルを透過した光像を縮小投影して前記液状樹脂に照射することを特徴とする請求項６に記載の電子部品実装構造体の製造方法。
JP2006068801A 2006-03-14 2006-03-14 電子部品実装構造体の製造方法 Expired - Fee Related JP4609350B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006068801A JP4609350B2 (ja) 2006-03-14 2006-03-14 電子部品実装構造体の製造方法
CN2007800072493A CN101395975B (zh) 2006-03-14 2007-03-06 电子部件安装结构体及其制造方法
US12/278,481 US8119449B2 (en) 2006-03-14 2007-03-06 Method of manufacturing an electronic part mounting structure
KR1020087021148A KR101079979B1 (ko) 2006-03-14 2007-03-06 전자 부품 실장 구조체 및 그 제조 방법
PCT/JP2007/054280 WO2007105535A1 (ja) 2006-03-14 2007-03-06 電子部品実装構造体およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006068801A JP4609350B2 (ja) 2006-03-14 2006-03-14 電子部品実装構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2007250618A JP2007250618A (ja) 2007-09-27
JP4609350B2 true JP4609350B2 (ja) 2011-01-12

Family

ID=38594627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006068801A Expired - Fee Related JP4609350B2 (ja) 2006-03-14 2006-03-14 電子部品実装構造体の製造方法

Country Status (1)

Country Link
JP (1) JP4609350B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5152177B2 (ja) * 2007-03-23 2013-02-27 パナソニック株式会社 導電性バンプとその製造方法および電子部品実装構造体
JP5745944B2 (ja) * 2011-06-06 2015-07-08 デクセリアルズ株式会社 接続方法、接続体の製造方法、接続体
JP7234744B2 (ja) * 2019-03-29 2023-03-08 大日本印刷株式会社 配線基板および素子付配線基板
TWI763042B (zh) * 2020-09-17 2022-05-01 佳勝科技股份有限公司 製造電路板結構的方法
US11817442B2 (en) 2020-12-08 2023-11-14 Intel Corporation Hybrid manufacturing for integrated circuit devices and assemblies
US11756886B2 (en) 2020-12-08 2023-09-12 Intel Corporation Hybrid manufacturing of microeletronic assemblies with first and second integrated circuit structures
TW202240844A (zh) * 2020-12-08 2022-10-16 美商英特爾股份有限公司 積體電路裝置及組件的混合製造

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06301190A (ja) * 1993-04-13 1994-10-28 Sharp Corp 液晶フォトマスクとその製造方法及び露光装置
JPH11233669A (ja) * 1998-02-10 1999-08-27 Mitsui High Tec Inc 半導体装置の製造方法
JP2000022305A (ja) * 1998-06-30 2000-01-21 Kyocera Corp チップ実装用配線基板の製造方法
JP2000357710A (ja) * 1999-04-16 2000-12-26 Citizen Watch Co Ltd 半導体装置の実装構造および実装方法
JP2001189337A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 電極バンプおよびそれを用いた半導体素子並びに半導体装置
JP2003023231A (ja) * 2001-07-05 2003-01-24 Noda Screen:Kk 電気回路の形成方法
JP2004253544A (ja) * 2003-02-19 2004-09-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005072262A (ja) * 2003-08-25 2005-03-17 Seiko Epson Corp 回路基板およびその製造方法、電気光学装置、電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06301190A (ja) * 1993-04-13 1994-10-28 Sharp Corp 液晶フォトマスクとその製造方法及び露光装置
JPH11233669A (ja) * 1998-02-10 1999-08-27 Mitsui High Tec Inc 半導体装置の製造方法
JP2000022305A (ja) * 1998-06-30 2000-01-21 Kyocera Corp チップ実装用配線基板の製造方法
JP2000357710A (ja) * 1999-04-16 2000-12-26 Citizen Watch Co Ltd 半導体装置の実装構造および実装方法
JP2001189337A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 電極バンプおよびそれを用いた半導体素子並びに半導体装置
JP2003023231A (ja) * 2001-07-05 2003-01-24 Noda Screen:Kk 電気回路の形成方法
JP2004253544A (ja) * 2003-02-19 2004-09-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005072262A (ja) * 2003-08-25 2005-03-17 Seiko Epson Corp 回路基板およびその製造方法、電気光学装置、電子機器

Also Published As

Publication number Publication date
JP2007250618A (ja) 2007-09-27

Similar Documents

Publication Publication Date Title
JP4609350B2 (ja) 電子部品実装構造体の製造方法
JP5152177B2 (ja) 導電性バンプとその製造方法および電子部品実装構造体
KR101079979B1 (ko) 전자 부품 실장 구조체 및 그 제조 방법
KR100194130B1 (ko) 반도체 패키지
TW451368B (en) Flip chip assembly of semiconductor IC chips
TWI533412B (zh) 半導體元件封裝結構及其形成方法
US7911050B2 (en) Semiconductor device and method for manufacturing the same
TWI450315B (zh) 半導體裝置之安裝方法
JP2005167191A (ja) ファンアウト型ウェハレベルパッケージ構造及びその製造方法
JP2006523040A (ja) 螺旋状マイクロエレクトロニクス用コンタクトおよびその製造方法
JP2013214540A (ja) 半導体装置の製造方法、半導体集積装置及びその製造方法
US20130264101A1 (en) Wiring substrate and method of manufacturing wiring substrate
TWI529824B (zh) 半導體裝置之製造方法及電子組合件之製造方法
JP2012109297A (ja) 半導体パッケージ及びその製造方法
EP1589570A1 (en) Semiconductor device and process for producing the same
US20090301771A1 (en) Conductive bump, method for forming the same, and electronic component mounting structure using the same
JP2010276541A (ja) 薄膜プローブシートおよびその製造方法、プローブカード、ならびに半導体チップ検査装置
JP2020004926A (ja) 配線基板及び配線基板の製造方法
JP4151634B2 (ja) 半導体装置とその製造方法、回路基板、電気光学装置および電子機器
TWI299572B (en) Inspection device and method for manufacturing the same, method for manufacturing electro-optic device and method for manufacturing semiconductor device
KR20070006569A (ko) 반도체 장치 제조용 기판, 반도체 장치의 제조 방법
KR100608185B1 (ko) 반도체 장치 및 그 제조 방법
JP2008288481A (ja) 半導体装置およびその製造方法
CN111834240A (zh) 半导体装置及其制造方法
JP2005129756A (ja) 半導体素子の接合方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080910

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees