CN101395975B - 电子部件安装结构体及其制造方法 - Google Patents

电子部件安装结构体及其制造方法 Download PDF

Info

Publication number
CN101395975B
CN101395975B CN2007800072493A CN200780007249A CN101395975B CN 101395975 B CN101395975 B CN 101395975B CN 2007800072493 A CN2007800072493 A CN 2007800072493A CN 200780007249 A CN200780007249 A CN 200780007249A CN 101395975 B CN101395975 B CN 101395975B
Authority
CN
China
Prior art keywords
projected electrode
electrode
electronic unit
resin
aqueous resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800072493A
Other languages
English (en)
Other versions
CN101395975A (zh
Inventor
樱井大辅
八木能彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006068801A external-priority patent/JP4609350B2/ja
Priority claimed from JP2006069057A external-priority patent/JP4898251B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101395975A publication Critical patent/CN101395975A/zh
Application granted granted Critical
Publication of CN101395975B publication Critical patent/CN101395975B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1155—Selective modification
    • H01L2224/11552—Selective modification using a laser or a focussed ion beam [FIB]
    • H01L2224/11554—Stereolithography, i.e. solidification of a pattern defined by a laser trace in a photosensitive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0514—Photodevelopable thick film, e.g. conductive or insulating paste

Abstract

具有：具有多个电极端子(3)的电子部件(2)、在与这些电极端子(3)相对应的位置设置有连接端子(6)的安装基板(5)、连接电极端子(3)和连接端子(6)的突起电极(7)，电子部件(2)的电极端子(3)和安装基板(5)的连接端子(6)通过突起电极(7)连接，突起电极(7)包含含有对光感光的感光性树脂和导电性填料的导电性树脂。

Description

电子部件安装结构体及其制造方法
技术领域
本发明涉及将半导体元件所代表的电子部件以倒装芯片方式安装到安装基板等的电子部件安装结构体以及其制造方法。
背景技术
近年来，为了半导体芯片的高密度化，基于例如65nm到45nm的微细化样板(rule)将布线图形微细化。与此相伴随，半导体芯片的外部连接端子增加，急需应对外部连接端子的窄间距化。另一方面，为了避免外部连接端子的窄间距化，根据现有的外围突起方式，使用半导体芯片的电路形成面整体，由区域(area)突起方式形成外部连接端子。另外，伴随着半导体芯片的工作的高速化，作为半导体元件所使用的绝缘层材料，能够使用例如多孔的低介电常数材料。进而，为了应对安装半导体芯片的电子装置等的小型化，也正在谋求半导体芯片的薄型化。
但是，因为薄型、具有低介电常数材料的半导体芯片，一般较脆弱，所以由于安装时的载荷等而产生裂纹、破损等。而且，在内有安装时的应力的状态下使用半导体芯片的情况下，由于热等，半导体芯片的晶格变形，晶体管特性等容易变化。
于是，在窄间距、机械强度低的半导体芯片上形成外部连接电极的情况下，强烈期待能够以低安装载荷形成的突起(突起电极)。
为了解决这些问题，正在研究：形成例如剖面为圆锥形或者棱锥形的突起电极、使用导电性的树脂的突起电极。例如，公开有：在半导体芯片上形成前端尖的导电性树脂突起，使用该导电性树脂突起安装的半导体器件(例如，参照专利文献1)。而且，专利文献1所示的导电性树脂突起，按以下的方法形成。即，该方法，包括：在平板的主面上，与在半导体芯片上形成的电极焊盘相对应地形成前端尖的凹部的步骤；对这些凹部填充导电性树脂的步骤；在半导体芯片上使平板的主面与半导体芯片的保持电极焊盘的面相对向，并且使凹部与半导体芯片上的对应的电极焊盘位置对合的步骤；使平板与半导体芯片重叠的步骤；和使导电性树脂固化、在电极焊盘上形成前端尖的导电性树脂突起的步骤。
另外，形成凹部的步骤，示出了：将例如以面100为主面的单晶硅(Si)基板作为平板使用，在面100上通过湿蚀刻法形成凹部的方法。由此，在半导体元件的外部连接端子上不会形成势垒金属，能够形成例如高度为60μm、不均为标准偏差在2.5μm以内的突起电极。于是，能够得到实现了可靠的接触的低成本的半导体器件。
另外，公开了，在区域突起方式中，连接可靠性高、能够消除安装基板的翘曲的突起电极(例如，参照专利文献2)。而且，专利文献2的突起电极，具有在下级的突起之上形成有比它小的上级的突起的两级形状，上级突起的弹性模量比下级突起的弹性模量小。由此，在半导体元件和安装基板之间承受的应力能够由突起电极自身充分吸收。另外，在使用导电性粘接剂的情况下，能够由突起电极和导电性粘接剂进一步吸收应力。其结果是，在使用上述突起电极的半导体器件中，能够提高连接可靠性。而且，在区域突起方式中，即便安装基板存在翘曲，也能够有效地将其消除。另外，在专利文献2中，也公开了，上级突起由感光性导电性树脂形成，而且，在所形成的突起的表面形成金属膜的技术。
另一方面，也正在研究以简单的工序制造安装半导体元件的安装基板。作为该方法之一，公开了使用光造形法形成电绝缘层和布线层的技术(例如，参照专利文献3)。而且，专利文献3的布线基板的制造方法，如下所示。即，该制造方法包括：使用绝缘性液状树脂通过光造形法形成电绝缘层的步骤；和使用导电性液状树脂通过光造形法使将成为布线图形的部位光固化、去除光固化部位以外的导电性液状树脂、形成布线层的布线图形的步骤。
另外，公开了，在上述这样的光造形法中，使用液晶掩模形成三维结构体的方法(例如，参照专利文献4)。
根据上述专利文献1，在形成于单晶硅基板的凹部中填充导电性树脂，通过转印形成在半导体元件的电极端子上，所以得到棱锥状、高度(厚度)不均较小的突起电极。但是，在该方法中，虽然能够抑制突起电极自身的高度的不均，但例如在半导体元件存在翘曲的情况下、半导体元件的形成突起电极的面等存在凹凸的情况下，形成于该表面的突起电极面的高度并非一定。即，不能消除从半导体元件的内面到突起电极的前端部的高度的不均，其结果是存在不能降低安装不良这样的问题。
另外，根据专利文献2的两级构成的突起电极，上级突起的弹性模量低于下级突起的弹性模量，所以能够消除安装时的突起的高度不均、按压力。但是，与上述专利文献1同样地，形成于半导体元件的表面的突起电极面的高度并非一定，所以不能消除从半导体元件的内面到突起电极的前端部的高度的不均，存在与专利文献1相同的问题。
专利文献1：特开平10-112474号公报
专利文献2：特开2001-189337号公报
专利文献3：特开2004-22623号公报
专利文献4：特开2001-252986号公报
发明内容
本发明的电子部件安装结构体，具备：具有多个电极端子的电子部件；在与电极端子相对应的位置设置有连接端子的安装基板；和连接电极端子和连接端子的突起电极，电子部件的电极端子与安装基板的连接端子通过突起电极连接，突起电极具有包含：含有对光感光的感光性树脂和导电性填料的导电性树脂的构成。
根据该构成，能够一揽子地形成包含导电性树脂的突起电极。另外，通过使用含有对光感光的感光性树脂的液状树脂，使用使多个液晶单元二维排列而成的光掩模，利用光选择性地使液状树脂曝光、固化，能够容易地形成包含导电性树脂的突起电极。
另外，本发明的电子部件安装结构体的制造方法，包括：突起电极形成步骤，将包含含有对光感光的感光性树脂和导电性填料的导电性树脂的突起电极，形成在电子部件的电极端子上或者安装基板的连接端子上；位置对合步骤，将形成有突起电极的电子部件或安装基板，通过突起电极与电极端子和连接端子位置对合；和连接步骤，按压电子部件，通过突起电极连接电极端子和连接端子。
根据该方法，能够容易地制造：使用含有导电性树脂的突起电极进行了连接的电子部件安装结构体。
另外，本发明的电子部件安装结构体的制造方法，包括：配置步骤，具有预先设定的间隔地配置：包括透光的透明基材和形成于透明基材表面上的包括至少透光的透明导电性薄膜的连接端子的安装基板、和在与连接端子相对应的位置设置有电极端子的电子部件；树脂供给步骤，对电子部件和安装基板之间，供给含有对光感光的感光性树脂和导电性填料的液状树脂；和连接步骤，从安装基板的与电子部件相对的面的相反侧的面，一边通过光掩模的开口部选择性地且使光强度顺次增加，一边照射光使连接端子上的液状树脂固化，而使突起电极生长，一揽子地连接多个连接端子和多个电极端子。
根据该方法，通过仅对包括透明基材的安装基板进行光照射，能够安装电子部件，因此能够简化安装步骤。
附图说明
图1是表示本发明的第一实施方式中的电子部件安装结构体的构成的剖视图。
图2A是该实施方式的电子部件安装结构体的制造方法中、突起电极的第一层的形成步骤的剖视图。
图2B是该实施方式的电子部件安装结构体的制造方法中、突起电极的第二层的形成步骤的剖视图。
图3A是说明该实施方式的电子部件安装结构体的制造方法的其他例子中、突起电极的第一层的形成方法的剖视图。
图3B是说明该实施方式的电子部件安装结构体的制造方法的其他例子中、突起电极的第二层的形成方法的剖视图。
图4A是用于说明在该实施方式的电子部件安装结构体的制造方法中、通过缩小投影曝光方式形成突起电极的方法的、表示整体构成的概略图。
图4B是表示在图4A的缩小投影曝光方式中使用的光掩模的概略形状的俯视图。
图4C是表示图4B的光掩模的详细情况的局部俯视图。
图5是表示本发明的第二实施方式中的电子部件安装结构体的构成的剖视图。
图6A是该实施方式的电子部件安装结构体的制造方法中、突起电极的第一层的形成步骤的剖视图。
图6B是该实施方式的电子部件安装结构体的制造方法中、突起电极的第二层的形成步骤的剖视图。
图7A是该实施方式的电子部件安装结构体的制造方法中、突起电极的第三层的形成步骤的剖视图。
图7B是该实施方式的电子部件安装结构体的制造方法中、形成有突起电极的状态下的电子部件的剖视图。
图8是表示该实施方式的电子部件安装结构体的其他例子的剖视图。
图9是表示本发明的第三实施方式中的电子部件安装结构体的构成的剖视图。
图10A是表示在该实施方式的电子部件安装结构体的制造方法中、将电子部件和安装基板浸渍于含有对光感光的感光性树脂和导电性填料的液状树脂中的状态的剖视图。
图10B是表示在该实施方式的电子部件安装结构体的制造方法中、照射具有第一光强度的光而形成突起电极的第一层的状态的剖视图。
图11A是表示在该实施方式的电子部件安装结构体的制造方法中、照射具有第二光强度的光而形成有突起电极的第二层的状态的剖视图。
图11B是表示在该实施方式的电子部件安装结构体的制造方法中、照射具有第三光强度的光，形成突起电极的第三层、连接了电极端子和连接端子的状态的剖视图。
图12是表示本发明的液状树脂所含的导电性填料的平均粒径与液状树脂的固化深度的关系的曲线图。
图13是表示照射本发明的液状树脂的光的能量和液状树脂的固化深度的关系的曲线图。
符号说明
1、30、65、70              电子部件安装结构体
2、32、50、72              电子部件(半导体元件)
3、33、52、57、73          电极端子
4、74                      保护膜
5、35、62、75              安装基板
6、36、55、63、76          连接端子
7、37、60、77              突起电极
7a、37a、37d、60a、77a     第一层
7b、37b、60b、77b          第二层
7c、37c、60c、77c          第三层
7d                         第四层
8、39、61、78              绝缘性树脂
10、20                     容器
15                         半导体晶片
21                         底部
22                         外周部
23、40、79                 光掩模
23a、40a                   第一开口部
23b、40b                   第二开口部
24                         液状树脂
25、41、80、81、82、190    光(可见光)
33a                        下级侧电极端子
33b                        上级侧电极端子
34                         第一保护膜
38                         第二保护膜
40c                        第三开口部
51                         半导体芯片
53                         小片接合(die bond)构件
54                         布线基板
56                         贯通导体
58                         金属细线
59                         密封树脂
79a、210                   开口部
140                        光源
150                        光学系统
160                        液晶面板
160a                       掩模区域
170                        液晶面板控制装置
180                        缩小投影光学系统
200                        区域
220                        液晶单元
具体实施方式
以下，关于本发明的实施方式，边参照附图边进行说明。另外，关于相同的要件，附加相同的符号，有时省略说明。
(第一实施方式)
图1是表示本发明的第一实施方式中的电子部件安装结构体1的构成的剖视图。如图1所示，电子部件安装结构体1，具备：具有多个电极端子3的电子部件2；在与电极端子3相对应的位置设置有连接端子6的安装基板5；和连接电极端子3和连接端子6的突起电极7。而且，突起电极7，由含有对光感光的感光性树脂和导电性填料的导电性树脂形成。这里，光是紫外线或可见光，具体而言，是峰值灵敏度在500nm以下的光。而且，以下，作为光以可见光为例进行说明。此时，突起电极7，例如弹性模量，动态硬度为5～30，与现有的金属突起的动态硬度60～90相比较，具有充分的柔软性。另外，关于导电性树脂的构成材料、物理性质等，将在下文中详细说明，在此省略。
另外，在本实施方式中，突起电极7是圆台形状，高度(厚度)方向具有四层构成，第一层7a、第二层7b、第三层7c以及第四层7d，由相同的材料形成。进而，在电子部件2和安装基板5之间填充绝缘性树脂8，利用该绝缘性树脂8将电子部件2和安装基板5粘接固定。另外，在图1中，在电子部件2的表面形成有保护膜4，但该保护膜4不是必须设置的。
另外，在本实施方式中，以作为电子部件2使用裸芯片的半导体元件的情况为例进行说明，有时也称为电子部件2或半导体元件2。
根据上述电子部件安装结构体1，突起电极7，具有由导电性树脂形成的圆台形状，而且突起电极7和连接端子6通过接触而电连接。其结果是，利用具有柔软性的突起电极，吸收由热冲击、机械冲击所产生的应力，得到不易产生连接不良、可靠性高的电子部件安装结构体。另外，能够容易地形成具有微小直径、较大的高度的即纵横尺寸比较大的突起电极，所以，消除半导体元件、安装基板的翘曲，而且能够实现在低载荷下的连接。由此，能够实现：即便相对于机械强度低的具有低介电常数的绝缘膜的半导体元件也不损伤半导体元件、特性的变化较小的电子部件安装结构体。
以下，关于本发明的第一实施方式中的电子部件安装结构体的制造方法，进行说明。
首先，将由包含对可见光感光的感光性树脂和导电性填料的导电性树脂形成的突起电极7形成于电子部件2的电极端子3上或安装基板5的连接端子6上。此时，在突起电极7的前端，可以通过转印设置热塑性或热固性的导电性粘接剂。另外，在本实施方式中，以在电子部件2的电极端子3上形成突起电极7的例子进行说明。
接着，通过形成于电极端子8上的电子部件2的突起电极7，将安装基板5的连接端子6和电子部件2的电极端子3位置对合。另外，在位置对合之前，在形成有连接端子6的安装基板5的面上预先形成绝缘性树脂8。另外，绝缘性树脂8，通过例如网板印刷法、分配法等形成。
接着，按压电子部件2，将电子部件2的电极端子3和安装基板5的连接端子6通过突起电极7以压接方式连接。此时，通过电子部件2的按压，将绝缘性树脂8从连接端子6与突起电极7的界面排出，最终突起电极7与连接端子6接触而电连接。
接着，在上述状态下，加热绝缘性树脂8使之固化。由此，电子部件2和安装基板5被粘接固定。通过以上的步骤，制造电子部件安装结构体1。
另外，在本实施方式中，以预先将绝缘性树脂8形成在安装基板5上的例子进行说明，但并不限定于此。例如，也可以在将电子部件2和安装基板5位置对合地按压、连接了突起电子7和连接端子6之后，对电子部件2和安装基板5之间填充绝缘性树脂8。此时，还可以代替绝缘性树脂8，使用各向异性导电性粘接剂。
以下，关于本实施方式的关键即突起电极7的制造方法，利用图2A和图2B进行说明。
图2A和图2B，是说明突起电极7的制造方法的主要步骤的剖视图，图2A是表示突起电极7的第一层7a的形成步骤的剖视图，图2B是突起电极7的第二层7b的形成步骤的剖视图。
首先，如图2A所示，在容器20中，装入含有对可见光感光的感光性树脂和导电性填料的液状树脂24，直至至少浸渍电子部件2的电极端子3的程度以上的高度。这里，液状树脂24，表示为感光性树脂没有固化的状态下的导电性树脂，但有时也仅表示为导电性树脂。而且，容器20，由外周部22和由透射用于固化液状树脂24的可见光的例如石英、聚对苯二甲酸乙二酯等的透明部件所构成的底部21一体地构成。此时，作为液状树脂24，使用例如将峰值灵敏度调节为430nm的丙烯酸酯系的感光性树脂。例如，作为导电性填料，使用例如银微粒、金微粒或者焊料微粒等。具体而言，作为银微粒，使用：配合有60重量％的球状的平均粒径为3μm、5重量％的平均粒径为0.3μm、25重量％的鳞片状的平均粒径为3μm以及10重量％的感光性树脂的液状树脂24。另外，对底部21的透明部件，优选，实施防水处理。
接着，如图2A所示，将形成在包括例如6mm见方的半导体元件的电子部件2的主面上的、包括例如Al、Au等的以150μm的间距形成为区域(area)状的100μm见方的电极端子3与底部21的间隔T1设定为突起电极7的第一层7a的厚度，例如5μm。此时，在底部21的下方设置例如液晶面板等的光掩模23，在该光掩模23，形成突起电极7的第一层7a的形状的第一开口部23a，开口为例如80μm见方。而且，可见光25通过光掩模23的第一开口部23a，从底部21照射液状树脂24。由此，位于电极端子3和底部21之间的液状树脂24固化，形成80μm见方、高度为5μm的突起电极7的第一层7a。
接着，如图2B所示，上拉电子部件2，将突起电极7的第一层7a与底部21的间隔T2设定为突起电极7的第二层7b的厚度，例如5μm。接着，与图2A一样地，可见光25通过光掩模23，从底部21照射液状树脂24。此时，在光掩模23，以例如60μm见方的方式设置具有比第一开口部23a小的开口部的形状的第二开口部23b。由此，位于第一层7a和底部21之间的液状树脂24固化，形成60μm见方、高度为5μm的突起电极7的第二层7b。
接着，重复图2A与图2B的步骤，通过预定间隔(例如，5μm)的上拉和曝光工序，形成例如40μm见方、高度为5μm的第三层7c和20μm见方、高度为5μm的第四层7d，制造图1所示的四层构成的高度为20μm的突起电极7。
接着，在从容器20中取出电子部件2之后，通过例如超声波清洗等进行清洗而去除不需要的液状树脂，制造形成有突起电极7的电子部件2即半导体元件。此时，突起电极7的高度的不均，受半导体元件和底部21的底面的平行度的支配，例如在平行度为2μm的情况下，高度的不均形成在2μm以内。
通过上述步骤，顺次将电子部件仅按设定的预定的间隔上拉，例如通过使用开口部的形状逐渐变小的光掩模，照射可见光，能够在电子部件2的电极端子3上形成具有圆台状的突起电极7。
另外，在本实施方式中，作为光掩模23，使用将液晶单元(没有图示)二维配置而成的透射式的液晶面板，第一开口部23a以及第二开口部23b等开口部的大小，通过施加于液晶单元的电压电控制。另外，作为光掩模23使用液晶面板，可以利用将透射该液晶面板后的光像缩小投影、照射到液状树脂24的缩小投影曝光法形成突起电极。
另外，在本实施方式中，以容器20的底部21是透明部件的例子进行说明，但并不限定于此。例如，可以将容器20的底部21自身作为光掩模。由此，抑制由透明部件造成的可见光的散射等，能够精度更高地形成更加微细的图形。
以下，关于本实施方式所使用的导电性树脂，详细说明。
导电性树脂，含有感光性树脂和导电性填料。而且，感光性树脂，至少包括光固化性单体、光固化性低聚物以及光聚合引发剂。另外，光固化性单体，优选，包括：具有多个光聚合性基的多官能性单体和仅具有一个光聚合性基的单官能性单体的两者。
这里，作为具有多个光聚合性基的多官能性单体，可以使用例如在1分子内具有2个以上的碳-碳双键那样的可聚合官能团的化合物。在多官能性单体中含有的可聚合官能团的数目优选为3个～10个，但并不限定在该范围内。另外，当可聚合的官能团的数目少于3个时，有导电性树脂的固化性降低的倾向。如果该官能团的数目多于10个，则分子尺寸变大，有导电性树脂的粘度增大的倾向。
作为具有多个光聚合性基的多官能性单体的具体例，可以列举出例如烯丙基化环己基二丙烯酸酯、1，4-丁二醇二丙烯酸酯、1，3-丁二醇二丙烯酸酯、1，6-己二醇二丙烯酸酯、乙二醇二丙烯酸酯、二甘醇二丙烯酸酯、三甘醇二丙烯酸酯、聚乙二醇二丙烯酸酯、季戊四醇三丙烯酸酯、季戊四醇四丙烯酸酯、二季戊四醇五丙烯酸酯、二季戊四醇六丙烯酸酯、二季戊四醇单羟基五丙烯酸酯、双三羟甲基丙烷四丙烯酸酯、甘油二丙烯酸酯、甲氧基化环己基二丙烯酸酯、新戊二醇二丙烯酸酯、丙二醇二丙烯酸酯、聚丙二醇二丙烯酸酯、三甘油二丙烯酸酯、三羟甲基丙烷三丙烯酸酯、双酚A二丙烯酸酯、双酚A-环氧乙烷加成物的二丙烯酸酯、双酚A-环氧丙烷加成物的二丙烯酸酯。另外，还可以使用上述化合物中含有的部分或全部丙烯酰基被例如甲基丙烯酰基取代而成的化合物。
为了防止雾化现象，将仅具有一个光聚合性基团的单官能性单体添加到导电性树脂中。即，由于在不含有单官能性单体时容易进行光固化，所以不仅曝光部分，甚至非曝光部分也发生光固化。由此，容易发生图形边界模糊，即雾化现象。
另外，单官能性单体粘度较低。所以为了降低粘度，也可以将单官能性单体添加到导电性树脂中。
作为仅具有1个光聚合性基的单官能性单体，可以列举出例如，丙烯酸苄酯、丙烯酸丁氧基乙酯、丙烯酸丁氧基三甘醇酯、丙烯酸环己酯、丙烯酸二环戊基酯、丙烯酸二环戊烯基酯、丙烯酸2-乙基己酯、丙烯酸甘油酯、丙烯酸缩水甘油基酯、丙烯酸十七氟癸酯、丙烯酸2-羟基乙酯、丙烯酸异冰片基酯、丙烯酸2-羟基丙酯、丙烯酸异癸酯、丙烯酸异辛酯、丙烯酸月桂基酯、丙烯酸2-甲氧基乙基酯、丙烯酸甲氧基乙二醇酯、丙烯酸甲氧基二甘醇酯、丙烯酸八氟戊酯、丙烯酸苯氧基乙酯、丙烯酸硬脂基酯、丙烯酸三氟乙酯。另外，作为单官能性单体，还可以使用上述化合物中含有的丙烯酰基被例如甲基丙烯酰基取代而成的化合物。
另外，作为光聚合引发剂，优选使用市售的引发剂。作为光聚合引发剂，可以使用例如光还原性的色素和还原剂的组合。另外，光聚合引发剂并不限定这些。
这里，作为还原性的色素，可以列举出例如二苯甲酮、邻苯甲酰基苯甲酸甲酯、4，4’-双(二甲基氨基)二苯甲酮、4，4’-双(二乙基氨基)二苯甲酮、α-氨基苯乙酮、4，4’-二氯二苯甲酮、4-苯甲酰基-4’-甲基二苯基酮、二苄基酮、芴酮、2，2-二乙氧基苯乙酮、2，2-二甲氧基-2-苯基苯乙酮、2-羟基-2-甲基丙基苯甲酮、对叔丁基二氯苯乙酮、噻吨酮、2-甲基噻吨酮、2-氯噻吨酮、2-异丙基噻吨酮、二乙基噻吨酮、苄基二甲基缩酮、苄基甲氧基乙基缩醛、苯偶姻甲醚、蒽醌、2-叔丁基蒽醌、2-戊基蒽醌、β-氯蒽醌、蒽酮、苯并蒽酮、二苯并环庚烯酮、亚甲基蒽酮、4-叠氮基苄基苯乙酮、2，6-二(对叠氮基苄叉基)-4-甲基环己酮、2-苯基-1，2-丁二酮-2-(O-甲氧基羰基)肟、1-苯基-丙二酮-2-(O-乙氧基羰基)肟、1，3-二苯基-丙三酮-2-(O-乙氧基羰基)肟、1-苯基-3-乙氧基丙烷三酮-2-(O-苯甲酰基)肟、米蚩酮、2-甲基-1-[4-(甲硫基)苯基]-2-吗啉代丙烷-1-酮、2-苄基-2-二甲基氨基-1-(4-吗啉代苯基)-丁酮-1、萘磺酰氯、喹啉磺酰氯、n-苯基硫代吖啶酮、2，2’-偶氮二异丁腈、二苯硫醚、苯并噻唑二硫化物、三苯基膦、樟脑醌、四溴化碳、三溴苯砜、过氧化苯甲酰基、曙红、亚甲基蓝，它们可以单独使用，也可以将2种以上组合使用。
作为还原剂，可以举出例如抗坏血酸、三乙醇胺。它们可以单独使用，也可以将2种以上组合使用。
例外，感光性树脂，除了光固化性单体以及光聚合引发剂以外，还可以含有溶解它们的溶剂。
作为导电性填料，优选，具有导电性的金属微粒。例如，可以举出金、银、铂、镍、铜、钯、钼、钨等的微粒。这些金属微粒，可以在单独、被覆树脂的表面的状态下进行使用，也可以两种以上混合使用。另外，也能够将包含含有上述元素的合金的合金粉作为导电性填料使用。
另外，为了以低温热处理得到低电阻的导体，优选将熔点比较低、电阻率低的金属材料作为导电性填料使用。作为这样的金属材料，优选，例如金、银以及铜。另外，它们之中，最好优选银。原因在于，金非常昂贵、铜与银相比易氧化而不能进行空气中的热处理。而且，已知，在使用银时，一般来说平均粒径为3μm以下的银微粒容易通过150℃～300℃的烧制而烧结，电阻下降。而且，如果例如含有85重量％的0.3μm或1.8μm的银微粒、在200℃～300℃下烧制一个小时，则得到10-5Ω·cm～10-6Ω·cm左右的比电阻。
导电性填料的形状，既可以是微结晶状(微粒状)，也可以是粒状，还可以是不定形。另外，粒状，包括块状、鳞片状、球状、薄片状等。其中，优选，导电性填料的形状，是球状。因为，其曝光时的光透射性好、曝光效率高。
导电性填料的平均粒径，更加优选为1μm～5μm，特别优选为1.5μm～3μm。如果导电性填料的平均粒径过小，则光的反射也减小，光透射区域变少。因此，固化深度变小。另一方面，如果其平均粒径过大，则由于其自重，导电性填料容易下沉、遮光。
为了得到电阻值低的突起电极，优选，导电性填料的量，占液状树脂的45重量％～90重量％。特别是，在通过加热、使感光性树脂的未交联成分、溶剂等的挥发成分蒸发的情况下，优选，占45重量％～75重量％。另外，在不使其蒸发的情况下，更加优选，占80重量％～90重量％。另外，如果导电性填料的量低于45重量％，则所得到的突起电极变为高电阻。如果导电性填料的量超过90重量％，则能够形成的突起电极的高度(厚度)变低。
为了使对电子部件与安装基板之间的间隙填充的导电性树脂的填充性良好，优选，导电性树脂的粘度为1Pa·s～50Pa·s，更加优选在20Pa·s以下。特别是，在导电性树脂的粘度低于1Pa·s时，由于进一步提高对电子部件和安装基板之间的间隙填充的导电性树脂的填充性，因此能够使导电性树脂的厚度变得更薄。而且，因为能够缩短填充时间，所以还能够提高生产率。另一方面，在导电性树脂的粘度超过50Pa·s时，为了形成预定厚度的导电性树脂的填充需要花费时间、存在空气进入间隙中的情况。而且，填充变得困难，有时还不能使导电性树脂介于电子部件和安装基板之间。
上述粘度，能够在例如温度为25℃时使用锥板粘度计测定。
另外，一直以来使用的导电性粘接剂(网板印刷用)的粘度，在50Pa·s～100Pa·s左右。
关于导电性树脂所含的感光性树脂，多官能性单体、单官能性单体以及光聚合引发剂的配合量，根据这些单体、引发剂的种类而确定，但优选，例如每100重量份的导电性填料，多官能性单体为5重量份～30重量份，单官能性单体为0.5重量份～10重量份，光聚合引发剂为0.1重量份～5重量份。而且，在各成分的量偏离该范围时，例如有时不能得到预期的导电性，而且有时在密着性、突起电极的形成方面出现问题。
优选，直到液状树脂的光固化结束为止的时间，较短(例如，大约10分钟以内)。优选，液状树脂，在使其与曝光面接触之前，在预定的容器内边搅拌边保存。另外，在其形成于电极端子等的金属上的情况下，可以添加例如偶合剂、络离子等的增粘剂。
固化该液状树脂所得的突起电极，含有上述范围的量的导电性填料，所以在150℃～350℃下、例如所含的导电性填料是金微粒或银微粒、其平均粒径为几nm～几百nm的情况下，能够在150℃～250℃下进行热处理。
另外，液状树脂，除了导电性填料以及感光性树脂之外，还可以含有例如分散剂以及粘度调节剂。在该液状树脂包含分散剂的情况下，优选，分散剂的量，占液状树脂的1重量％～5重量％。如果分散剂的量过少，则导电性填料不能均匀分散，突起电极的高度、形状的不均变得较大。分散剂的量，如果过多，则对所得的突起电极的导电性产生恶劣影响。
以下，关于本发明的第一实施方式中的电子部件安装结构体的制造方法的其他例子，使用图3A和图3B进行说明。
图3A是说明突起电极7的第一层7a的形成方法的剖视图，图3B是说明突起电极7的第二层7b的形成方法的剖视图。
图3A和图3B所示的突起电极7的制造方法，基本与图2A和图2B所示的制造方法相同，不同点在于：边使电子部件2在液状树脂中下沉边形成层状结构的突起电极。另外，在图3A和图3B中，以电子部件2形成有两个电极端子3、且没有形成保护膜4的构成进行说明，但并不限定于此。
首先，如图3A所示，在容器10的液状树脂24中以下述方式沉入电子部件2，该方式为：使形成有电极端子3的面朝上。此时，将形成于电子部件2的面上的电极端子3和液状树脂24的表面之间的间隔T1设定为突起电极7的第一层7a的厚度而使其下沉。此时，为了使T1的厚度一定，可以用涂敷机等使液状树脂24的表面均匀。
接着，通过光掩模23的第一开口部23a，使可见光25照射液状树脂24。由此，位于电极端子3的表面上的液状树脂24固化，形成突起电极7的第一层7a。
接着，如图3B所示，使电子部件2进一步下沉，将突起电极7的第一层7a和液状树脂24的表面之间的间隔T2设定为突起电极7的第二层7b的厚度。接着，与图3A同样，通过光掩模23，使可见光25照射液状树脂24。此时，在光掩模23，设置有具有比第一开口部23a小的开口部的形状的第二开口部23b。由此，位于第一层7a的表面上的液状树脂24固化，形成突起电极7的第二层7b。这里，作为光掩模23，与第一实施方式同样，使用透射式的液晶面板。
接着，重复图3A和图3B的步骤，通过预定间隔的沉降和曝光工序，形成第三层7c和第四层7d，制造图1所示的包括四层的突起电极7。
接着，从容器10中取出电子部件2，进行清洗而去除不需要的液状树脂，从而制造形成有突起电极7的电子部件2即半导体元件。
通过上述步骤，一边使电子部件2以所设定的间隔顺次沉降，一边例如使用开口部的形状逐渐变小的光掩模23、照射可见光25，从而能够将具有圆台形状的突起电极7形成在电子部件2的电极端子3上。
另外，在本实施方式中，以在单个的电子部件的状态下形成突起电极的例子进行说明，但并不限定于此。例如，还可以，在电子部件是半导体元件的情况下，采用如图4A到图4C所示的缩小投影曝光方式，在多个半导体元件形成于硅基板上的半导体晶片的状态下形成。此时，在突起电极7的间距为例如150μm的较小的情况下，由于从光掩模的开口部周边漏出的散射的光的多余的固化，有时导致突起电极间连接、短路。在该情况下，利用液晶面板的灰色标度，能够得到形状分明的突起电极。
在此，以下，关于使用缩小投影曝光方式形成突起电极的方法进行说明。图4A是表示整体构成的概略图，图4B是表示缩小投影曝光方式中所使用的光掩模的概略形状的俯视图，图4C是详细表示图4B的光掩模的局部俯视图。图4B是形成在液晶面板160中的一次形成四个半导体元件的突起电极的光掩模的一个例子，在光掩模的液晶面板160的与一个半导体元件相当的掩模区域160a中，设置有用于形成突起电极的多个开口部210。而且，开口部210，与设置在外周区域的半导体元件的电极端子相对应地形成。另外，如图4C所示，形成于液晶面板160的开口部210，由例如36个液晶单元220构成。
如图4A所示，容器10中盛满液状树脂24。然后，在容器10中，浸渍形成有多个半导体元件的半导体晶片15。此时，在容器10的上方，设置有光源140、光学系统150、作为光掩模使用的液晶面板160和缩小投影光学系统180。此时，液晶面板160的开口部，由液晶面板控制装置170控制，由此，能够在比较宽的范围设定开口部的形状。然后，从光源140射出的可见光190，经过光学系统150、液晶面板160和缩小投影光学系统180，照射半导体晶片15。此时，形成于液晶面板160的图形被缩小投影光学系统180缩小，投影于半导体晶片15。由此，在与例如四个半导体元件相当的区域200内，使被照射了可见光190的区域200的液状树脂24按被缩小投影的液晶面板160的图形固化，形成突起电极。
具体而言，首先，如图4C所示，以36个液晶单元220形成一个开口部210，该开口部如图4B所示那样排列、被照射可见光190。由于该可见光190的照射，在四个半导体元件的电极端子上，形成突起电极的第一层。
接着，使半导体晶片或缩小曝光装置，按每次四个半导体元件地移动，进行与上述相同的曝光。接着，重复该操作，遍及半导体晶片15的整个面进行，从而在半导体晶片15的各半导体元件的电极端子上形成突起电极的第一层。
接着，将半导体晶片15以所设定的预定的间隔进一步在液状树脂24中下沉。接着，与上述同样地，顺次按每次四个半导体元件地曝光，形成突起电极的第二层。此时，驱动液晶单元20，以比例如第一层的开口部的形状小的形状曝光。即，如果作为第一层的开口部，使用36个液晶单元220来形成，作为第二层的开口部，以16个液晶单元形成，则能够形成例如棱台形状的突起电极。
另外，在上文中，对首先在半导体晶片整体形成突起电极的第一层，之后，在其上形成第二层而完成突起电极的例子进行说明，但并不限定于此。例如，还可以按每四个半导体元件地完成突起电极，依次在半导体晶片整体形成突起电极。
另外，在本实施方式中，以形成圆台形状、棱台形状的突起电极的例子进行说明，但并不限定于此。例如，还可以是棱台形状、圆柱形状、棱柱形状、圆锥形状、棱锥形状、筒状形状等。进而，在本实施方式中，以突起电极由多层构成、各层顺次变小的构成为例进行说明，但并不限定于此。例如，可以是多层相同形状、还可以是顺次增大的构成等、可以是任意的构成。这些突起电极的形状、构成，通过控制上述光掩模的开口部能够容易地形成。
另外，在本实施方式中，以包含导电性树脂的突起电极为例进行说明，但并不限定于此。例如，可以通过在突起电极的表面进行无电解镀敷等，形成例如镍、铜、锡、金等的导电性皮膜。而且，可以在保护膜上形成抗蚀膜，在通过蒸镀、溅射等形成导电性薄膜之后，去除抗蚀膜、在突起电极的表面形成导电性皮膜。由此，能够降低由突起电极所产生的电极端子与连接端子之间的连接电阻。
(第二实施方式)
图5是表示本发明的第二实施方式中的电子部件安装结构体30的构成的剖视图。而且，如图5所示，本实施方式中的电子部件安装结构体30，与第一实施方式的不同之处在于，构成突起电极37的多层中的与电极端子33接触的第一层的厚度因电极端子33的配置位置而不同。其他的构成，与第一实施方式的电子部件安装结构体相同，所以有时省略说明。
即，如图5所示，电子部件安装结构体30，具备：具有多个电极端子33的电子部件32；在与电极端子33相对应的位置设置有连接端子36的安装基板35；和连接电极端子33和连接端子36的突起电极37。而且，突起电极37由含有对可见光感光的感光性树脂和导电性填料的导电性树脂形成。
以下，以作为电子部件32使用裸芯片的半导体元件的情况为例进行说明，有时也称为电子部件32或半导体元件32。
另外，在本实施方式中，突起电极37是圆台状，高度(厚度)方向具有三层构成，第一层37a、37d、第二层37b以及第三层37c，由同一材料形成。而且，第一层37a、37b的厚度因电子部件的电极端子的配置位置而不同。即，电子部件32的电极端子33，包括：直接形成于单晶硅基材的焊盘形成面(没有图示)上的下级侧电极端子33a和形成于第一保护膜34上的上级侧电极端子33b的两个种类，第一保护膜34的厚度的量成为第一层的高度差。而且，形成于下级侧电极端子33a的第一层37a的厚度，相比形成于上级侧电极端子33b的第一层37d的厚度较厚，第一层37a和第一层37d的表面的位置形成于同一平面。
进而，通过使形成于第一层37a、37d上的第二层37b之间和第三层37c之间的厚度全部相同，即便电极端子33的高度因配置位置各不相同，突起电极的表面位置也全部成为同一平面。
另外，在本实施方式中，以包围下级侧电极端子33a和上级侧电极端子33b的方式形成有第二保护膜38，但也不是必须形成。另外，下级侧电极端子33a和上级侧电极端子33b，通过没有图示的布线与电路形成面的电路连接。
根据本实施方式，利用形成于相同平面的没有高度不均的突起电极37，能够以较小的按压力连接电子部件32和安装基板35。因此，即便在例如在电路形成面上设置有电极端子的情况下，也能够防止由于按压力所导致的电子部件的电路形成面的电路的损伤。尤其是，即便为了应对半导体元件的布线图形的微细化，利用机械强度较小的、例如SiOC等的低介电常数的电介质材料作为绝缘膜，也能够不损伤绝缘膜地实现可靠性高的安装。
另外，突起电极37，具有包含具有柔软性的导电性树脂的圆台形状，而且，突起电极37和连接端子36通过接触而电连接。因此，通过具有柔软性的突起电极，吸收由热冲击、机械冲击所产生的应力，可得到不易产生连接不良、可靠性优异的电子部件安装结构体。另外，能够可靠地连接配置高度不同的电极端子和连接端子，并且能够以微小的直径形成纵横尺寸比较大的突起电极，所以消除半导体元件、安装基板的翘曲、而且能够实现例如每个突起电极为1gf～5gf的低载荷下的连接。
以下，对本发明的实施方式中的电子部件安装结构体的制造方法进行说明。
首先，在电子部件32的电极端子33上形成包含：含有对可见光感光的感光性树脂和导电性填料的导电性树脂的突起电极37。另外，在本实施方式的情况下，对在电子部件32的电极端子33上形成突起电极37的例子进行说明，但也可以在安装基板35的连接端子36上形成。
接着，通过形成于电极端子33上的电子部件32的突起电极37，使安装基板35的连接端子36与电子部件32的电极端子33位置对合。另外，在位置对合之前，在形成有连接端子36的安装基板35的面上预先形成绝缘性树脂39。
接着，按压电子部件32，使电子部件32的电极端子33和安装基板35的连接端子36通过突起电极37以压接方式连接。此时，由于电子部件32的按压，绝缘性树脂39被从连接端子36与突起电极37的界面排出，最终突起电极37与连接端子36接触而电连接。另外，连接可以一边加热一边进行按压。通过加热，突起电极37软化(低弹性化)，能够在低载荷下进行压接。另外，绝缘性树脂39的交联反应开始，因此在压接的状态下固化，由于绝缘性树脂39的固化收缩，能在厚度方向上进一步压接。其结果是，能够进一步降低电子部件32的电极端子33和安装基板35的连接端子36的连接电阻。
接着，在上述状态下，加热绝缘性树脂39使之固化。由此，粘接固定电子部件32和安装基板35。通过以上的步骤，制造电子部件安装结构体30。
另外，在本实施方式中，以预先在安装基板35上形成有绝缘性树脂39的例子进行说明，但并不限定于此。例如，也可以在将电子部件32与安装基板35位置对合按压、连接突起电极37和连接端子36之后，对电子部件32和安装基板35之间填充绝缘性树脂39。
以下，利用图6A到图7B对本实施方式的关键即突起电极37的制造方法进行说明。
图6A与图6B以及图7A与图7B，是说明突起电极37的制造方法的主要步骤的剖视图。而且，图6A是表示突起电极37的第一层37a、37d的形成步骤的剖视图，图6B是表示突起电极37的第二层37b的形成步骤的剖视图。另外，图7A是表示突起电极37的第三层37c的形成步骤的剖视图，图7B是表示形成有突起电极37的状态下的电子部件32的剖视图。
首先，如图6A所示，在容器20中装入含有对可见光感光的感光性树脂和导电性填料的液状树脂24，直至至少浸渍电子部件32的电极端子33的程度以上的高度。而且，容器20，由外周部22和透射用于固化液状树脂24的可见光的例如石英、聚对苯二甲酸乙二酯等的透明部件构成的底部21一体地构成。
接着，如图6A所示，将形成于电子部件32的主面的电极端子33中的上级侧电极端子33b与底部21间的间隔T4设定为突起电极37的第一层37d的厚度。此时，下级侧电极端子33a与底部21，以大于间隔T4的间隔T3相对。而且，在底部21的下方，设置有例如液晶面板等的光掩模40，在该光掩模40开口有形成突起电极37的第一层37a、37b的形状的第一开口部40a。接着，可见光41通过光掩模40的第一开口部40a从底部21照射液状树脂24。由此，位于电极端子33和底部21之间的液状树脂24固化，形成突起电极37的第一层37a、37d。此时，在半导体元件32的下级侧电极端子33a上，形成与间隔T3相当的厚度的第一层37a，在上级侧电极端子33b上形成与间隔T4相当的厚度的第一层37d。其结果是，突起电极的第一层37a、37d的表面形成为同一平面。
接着，如图6B所示，上拉电子部件32，将突起电极37的第一层37a、37d和底部21之间的间隔T5设定为突起电极37的第二层37b的厚度。接着，与图6A同样地，可见光41通过光掩模40从底部21照射液状树脂24。此时，在光掩模40，设置有具有比第一开口部40a小的开口部的形状的第二开口部40b。由此，位于第一层37a、37d和底部21之间的液状树脂24固化，形成突起电极37的第二层37b。
接着，如图7A所示，进一步上拉电子部件32，将突起电极37的第二层37b和底部21的间隔T6设定为突起电极37的第三层37c的厚度。接着，与图6A同样地，可见光41通过光掩模40从底部21照射液状树脂24。此时，在光掩模40，设置有具有比第二开口部40b小的开口部的形状的第三开口部40c。由此，位于第二层37b和底部21之间的液状树脂24固化，形成突起电极37的第三层37c。
接着，从容器20中取出电子部件32，清洗去除不需要的液状树脂，得到如图7B所示那样的、具有表面形成为同一平面的突起电极37的电子部件、即半导体元件32。
另外，用在本实施方式中的光掩模40，也可以与第一实施方式同样使用液晶面板。而且，也可以作为光掩模40而使用液晶面板，以缩小投影透射该液晶面板后的光像、照射液状树脂24的缩小投影曝光法来形成突起电极。
另外，在本实施方式中，以形成圆台形状的突起电极37的例子进行说明，但并不限定于此，与第一实施方式同样地，也可以是例如棱台形状、圆柱形状、棱柱形状、圆锥形状、棱锥形状或圆筒形状等。进而，在本实施方式中，以突起电极由多层构成、各层顺次减小的构成为例进行说明，但并不限定于此。例如，可以是多层为相同形状、还可以是顺次增大的构成等、可以是任意的构成。这些突起电极的形状、构成，通过控制上述光掩模的开口部能够容易地形成。
另外，在本实施方式中，以包含导电性树脂的突起电极为例进行说明，但并不限定于此。例如，可以通过在突起电极的表面进行无电解镀敷等，形成例如镍、铜、锡、金等的导电性皮膜。而且，可以在保护膜上形成抗蚀膜，在通过蒸镀、溅射等形成导电性薄膜之后，去除抗蚀膜、在突起电极的表面形成导电性皮膜。由此，能够降低由突起电极所产生的电极端子与连接端子之间的连接电阻。
以下，利用图8对本发明的第二实施方式中的电子部件安装结构体的其他例子进行说明。
图8是表示本发明的第二实施方式中的电子部件安装结构体的其他例子的剖视图。而且，如图8所示，本实施方式中的电子部件安装结构体65，其特征在于，电子部件50包括将半导体芯片51安装到布线基板54的封装构成，其与安装基板62通过设置于布线基板54的突起电极60连接。
即，如图8所示，电子部件安装结构体65，具有：具有多个电极端子57的电子部件50；在与电极端子57相对应的位置设置有连接端子63的安装基板62；和连接电极端子57与连接端子63的突起电极60。而且，电子部件50的电极端子57和安装基板62的连接端子63，通过突起电极60连接。而且，突起电极60由含有对可见光感光的感光性树脂和导电性填料的导电性树脂形成。
这里，电子部件50中，半导体芯片51通过小片接合构件53以小片接合方式接合于布线基板54。而且，具有：使用例如引线接合等，将半导体芯片51的电极端子52与布线基板54的连接端子55以金等的金属细线58连接，由密封树脂59密封的构成。另外，布线基板54，包括：半导体芯片51侧的连接端子55与形成于相反侧的电极端子57通过贯通导体56连接的多层布线构成。此时，电极端子57，例如以一定的排列间距形成于布线基板54的整个面。
另外，对电子部件50和安装基板62之间填充绝缘性树脂61，通过绝缘性树脂61粘接固定电子部件50和安装基板62。
另外，突起电极60是圆台形状，在高度(厚度)方向由包括三层的第一层60a、第二层60b以及第三层60c形成。
另外，一般封装构成的电子部件50，由于安装时的树脂密封步骤中的热膨胀系数的差，如图8所示，布线基板54成为翘曲等变形的形状的情况较多。其结果是，在连接布线基板时，有时由于连接不良、过大的按压力对半导体元件造成损伤。
但是，根据本实施方式中的电子部件安装结构体65，即便在封装化的电子部件50发生翘曲等的变形的情况下，对应变形，突起电极60的表面形成为同一平面，从而能够防止连接不良、且能够以较小的按压力连接安装基板62的连接端子63。例如，在翘曲等的变形量为50μm的情况下，只要使突起电极的高度在半导体元件的中央部形成为70μm、在角部形成为20μm即可。另外，突起电极60能够与第二实施方式同样地形成，所以同时能够得到同样的效果。
另外，上述电子部件安装结构体65、突起电极60，能够通过与第二实施方式同样的制造方法制造，因此省略说明。
另外，在第一实施方式和第二实施方式中，以对电子部件和安装基板之间填充绝缘性树脂、粘接固定的结构为例进行说明，但并不限定于此。例如也可以使用各向异性导电性树脂进行连接和粘接固定。具体而言，在使电子部件和安装基板位置对合之前，在形成有电极端子的电子部件的面上或者形成有连接端子的安装基板的面上形成各向异性导电性树脂，连接后，使各向异性导电性树脂固化，连接电子部件和安装基板并且粘接固定。通过该方法，电子部件和安装基板之间的粘接能够变得更加可靠且牢固，所以提高了连接可靠性。另外，包含导电性树脂的突起电极对粘接性没有特别要求，所以能够扩大感光性树脂等的选择的自由度。
另外，在第一实施方式和第二实施方式中，作为安装基板，能够使用芳族聚酰胺多层基板、利用PET(聚对苯二甲酸乙二酯)、玻璃环氧树脂等的树脂基材、陶瓷基材或者单晶硅基材所形成的电路基板。
(第三实施方式)
图9是表示本发明的第三实施方式中的电子部件安装结构体70的构成的剖视图。如图9所示，电子部件安装结构体70，具备：具有多个电极端子73的电子部件72；在与电极端子73相对应的位置设置有连接端子76的安装基板75；和连接电极端子73和连接端子76的突起电极77。而且，突起电极77，由包含对可见光感光的感光性树脂和导电性填料的导电性树脂形成。这里，导电性树脂的构成材料、物理性质等，与第一实施方式的相同，所以省略。
另外，在本实施方式中，突起电极77大致为圆柱形状，实质上没有成为层状构成。而且，对电子部件72和安装基板75之间填充绝缘性树脂78，通过该绝缘性树脂78粘接固定电子部件72和安装基板75。
另外，在本实施方式中，以作为电子部件72使用裸芯片的半导体元件的情况为例进行说明，也称为电子部件72或半导体元件72。而且，电子部件72，与第一实施方式所说明的电子部件2基本构成相同，形成有电极端子73和包围它们的保护膜74。但是，该保护膜74并不是必需的。
另外，安装基板75，具有透射可见光的透明基材；和形成于该透明基材表面上、包括至少透射可见光的透明导电性薄膜的连接端子76。而且，具有将电极端子73和连接端子76一体地连接的突起电极，其中，通过该安装基板75，经光掩模对在设定安装基板75和电子部件72后所成的间隔保持的、包含对可见光感光的感光性树脂和导电性填料的导电性树脂进行曝光，由此形成突起电极。
根据本实施方式的电子部件安装结构体70，突起电极77包含具有柔软性的导电性树脂，所以吸收由热冲击、机械冲击所产生的应力，得到不易发生连接不良、可靠性优异的电子部件安装结构体。
另外，突起电极77在电子部件72的电极端子73和安装基板75的连接端子76之间，通过导电性树脂的曝光一体地形成，所以没有必要施加按压力将电子部件72安装到安装基板75上。其结果是，即便在例如在电子部件72即半导体元件的电路形成面上设置有电极端子73的情况下，能够将由于按压力所导致的电路形成面的电路的损伤防患于未然。尤其是，即便对于具有对应于高频用途的机械强度低的低介电常数的绝缘膜的半导体元件，也能够不损伤半导体元件地、实现特性变化小的电子部件安装结构体。因此，在期望以低载荷状态对液晶显示器、EL显示器等的显示器基板上安装驱动IC等的情况下，尤其有效。
以下，对于本发明的第三实施方式中的电子部件安装结构体的制造方法，利用图10A至图11B进行说明。
图10A和图10B以及图11A和图11B，是说明本发明的第三实施方式的电子部件安装结构体70的制造方法的主要步骤的图。而且，图10A是表示将电子部件72和安装基板75浸渍在含有对可见光感光的感光性树脂和导电性填料的液状树脂24中的状态的剖视图。图10B表示照射具有第一光强度的可见光80、形成突起电极77的第一层77a的状态的剖视图。另外，图11A是表示照射具有第二光强度的可见光81、形成突起电极77的第二层77b的状态的剖视图。而且，图11B表示照射具有第三光强度的可见光82、形成突起电极77的第三层77c，连接了电极端子73和连接端子76的状态的剖视图。
首先，如图10A所示，在由外周部22和透射用于使液状树脂24固化的可见光的包括例如石英等的透明部件的底部21一体构成的容器20中，填充含有对可见光感光的感光性树脂和导电性填料的液状树脂24。接着，在使电子部件72的电极端子73和安装基板75的连接端子76相对地位置对合、设定了作为突起电极77而为必要的高度的量的间隔T7的状态下，将电子部件72和安装基板75浸渍到液状树脂24中。此时，通过夹具(没有图示)将电子部件72和安装基板75固定，保持间隔T7。
接着，如图10B所示，在容器20的底部21的下方，设置有例如液晶面板等的光掩模79，在光掩模79，开口有具有用于形成突起电极77的形状的开口部79a。另外，该开口部79a，为与电极端子73的形状大致相同的形状。接着，具有第一光强度的可见光80通过光掩模79的开口部79a，从底部21照射液状树脂24。由此，位于电极端子73和底部21之间的液状树脂24的一部份固化，形成突起电极77的第一层77a。另外，该第一层77a的厚度，与可见光80的第一光强度、照射时间、导电性树脂的构成材料等相关。
接着，如图11A所示，在固定电子部件72、安装基板75和光掩模79的位置关系的原状态下，具有第二光强度的可见光81，通过光掩模79的开口部79a从底部21照射液状树脂24。此时，将可见光81的第二光强度设定得大于第一光强度。由此，通过开口部79a的可见光81，透射在电极端子73和底部21之间已经固化的第一层77a，使其上的液状树脂24的一部分固化，形成突起电极77的第二层77b。另外，该第二层77b的厚度，也与可见光81的第二光强度、照射时间、导电性树脂的构成材料等相关。
接着，如图11B所示，在固定电子部件72、安装基板75和光掩模79的位置关系的原状态下，具有第三光强度的可见光82，通过光掩模79的开口部79a从底部21照射液状树脂24。此时，将可见光82的第三光强度设定得大于第二光强度。由此，通过开口部79a的可见光82，透射在电极端子73和底部21之间已经固化的第一层77a和第二层77b，使其上的液状树脂24的一部分固化，形成突起电极77的第三层77c。另外，该第三层77c的厚度，在残存于第二层77b上的液状树脂24的厚度较小的情况下，基本与可见光82的第三光强度无关。但是，为了使存在于该区域的液状树脂24可靠地固化，优选，照射足够大的光强度的可见光。
通过以上的步骤，通过包括第一层77a、第二层77b和第三层77c的突起电极77，电子部件72的电极端子73和安装基板75的连接端子76连接。
接着，在电子部件72的电极端子73和安装基板75的连接端子76通过突起电极77一体化了的状态下，将其从容器20中取出、清洗去除不需要的液状树脂24。接着，根据需要，对由突起电极77形成的间隙(间隙T7)区域注入绝缘性树脂78使之固化，进行电子部件72和安装基板75之间的粘接固定，制造电子部件安装结构体70。由此，更加牢固地使电子部件和安装基板一体化，所以即便受到热冲击、机械冲击力，也能够进一步抑制连接不良的发生，能够提高可靠性。
另外，在本实施方式中，以光强度阶梯状增加、由例如三层的突起电极77形成的例子进行说明，但并不限定于此。例如开口部79a的大小一定且导电性树脂材料等相同，所以也存在不是如图9所示那样形成分明的层构成的情况。另外，也可以边使光强度连续增加边进行照射，以形成突起电极。
另外，本实施方式所用的光掩模79，与第一实施方式相同，也能够使用液晶面板。而且，也可以作为光掩模79使用液晶面板，以缩小投影透射该液晶面板后的光像、照射液状树脂24的缩小投影曝光法形成突起电极。另外，也可以使用在各种薄膜器件的形成工艺中所使用的一般的光掩模。
另外，在第一实施方式到第三实施方式中，以作为光掩模使用液晶面板为例进行说明，但并不限定于此。例如，也可以准备多个与各个开口部的形状相应的光掩模，与开口部的形状相应地进行更换来曝光，形成包括多层的突起电极。
另外，在第一实施方式到第三实施方式中，以作为导电性树脂用含有对可见光感光的感光性树脂和导电性填料的一种液状树脂制造突起电极的例子进行说明，但不限定于此。例如也可以组合第一实施方式所说明的各种导电性树脂，制造硬度、弹性模量或导电率的至少一种不同的层状的突起电极。即，也可以准备硬度、弹性模量或导电率不同的多种液状树脂，将电子部件交替置于这些液状树脂中、进行曝光，形成具有不同特性的层的突起电极。举一个例子，以突起电极的前端部的银微粒为80重量％、电极端子附近的银微粒为87重量％来形成。此时，突起电极的前端部的弹性模量为100MPa、电极端子附近的弹性模量为800MPa。由此，突起电极的前端部，更容易进行低载荷下的变形。即，相应于电子部件和安装基板的热膨胀系数之差、电子部件的绝缘膜等的机械强度，能够形成在低载荷下的变形、连接电阻等最优化的突起电极。其结果是，得到进一步抑制电极端子和连接端子之间的连接不良、高可靠性的电子部件安装结构体。
另外，在第一实施方式到第三实施方式中，以作为光使用可见光形成突起电极的例子进行说明，但并不限定于此。例如，也可以使用对紫外线、峰值灵敏度500nm以下的光感光的感光性树脂形成突起电极。此时，优选，并非利用使用液晶单元的光掩模，而是利用在光刻蚀法等中通常使用的光掩模，因为这样能够避免由于液晶的劣化所导致的生产性的降低，所以较为优选。
以下，利用实施例，具体说明在上述各实施方式中所形成的突起电极的特性以及导电性树脂的形成条件等。另外，本发明，并不限定于以下的实施例。
(实施例1)
按照上述实施方式，在5mm见方的半导体元件的电极端子上形成棱锥形状的突起电极。
这里，使用混合调制含有以下这样的多官能性单体、单官能性单体以及光聚合引发剂的感光性树脂和导电性填料而得到的导电性树脂。作为导电性填料，使用平均粒径为3μm的银微粒(40重量份)和平均粒径为1.3μm的银微粒(20重量份)的两种。作为感光性树脂所含的多官能性单体，使用二季戊四醇六丙烯酸酯(30重量份)以及三羟甲基丙烷三丙烯酸酯(10重量份)。作为单官能性单体，使用甲基丙烯酸甲酯(2.55重量份)以及丙烯酸丁酯(2.55重量份)。作为光聚合引发剂，使用苯乙酮衍生体(3重量份)。
此时，形成包含导电性树脂的突起电极的液状树脂的粘度，在25℃时、使用锥板型粘度计所测定的结果是0.8Pa·s。
另外，作为半导体元件，使用在纵方向以及横方向上、各以200μm的间距10个10个地形成、合计100个电极端子的半导体元件。
首先，在预定的容器装满液状树脂，半导体元件的电极端子面朝下装载在工作台上，浸渍于容器中。此时，将半导体元件的电极端子面和容器的透明部件的间隔调整为10μm。由此，液状树脂流入半导体元件的电极端子面和透明部件的间隙，厚度为10μm的液状树脂介于透明部件和半导体元件之间。
而且，作为光掩模，使用开口部的形状由计算机控制的液晶面板。在液晶面板，将70μm见方的正方形的第一开口部，以200μm的间距在纵方向以及横方向上各10个10个地配置，合计配置100个。
对介于曝光面和半导体元件的表面之间的液状树脂，通过例如波长为436nm的超高压水银灯照射500mJ/cm2的能量的光，形成上表面为70μm见方的正方形、厚度为10μm的突起电极的第一层。
接着，使工作台朝向Z轴正向再仅移动10μm，使得厚度为10μm的液状树脂介于透明部件和第一层之间。将液晶面板，从70μm见方的正方形变更为62μm见方的正方形，设置第二开口部。再次，通过超高压水银灯以450mJ/cm2的能量，将光照射到被供给至第一层上的液状树脂。这样一来，在第一层上，形成上表面为62μm见方的正方形、厚度为10μm的第二层。
该操作，将液晶面板的开口部的尺寸变更为54μm见方、46μm见方而进行，形成底面为70μm见方的正方形、高度为40μm的棱锥形状的包括四层层叠膜的突起电极。
将半导体元件从容器中取出，对表面通过鼓风清洗，去除未固化的液状树脂。之后，将所形成的突起电极，在270℃时热处理2个小时。这样一来，在半导体元件的电极端子上，形成棱锥形状的突起电极。
所得到的突起电极，被确认为几乎没有歪斜的棱锥形状。各突起电极，其高度一致。
另外，该突起电极的电阻，使用电阻率测定器所计测的结果是50mΩ。
如上所述，在半导体元件的电极端子上，通过将液晶面板作为光掩模进行的曝光，能够在半导体元件的多个电极端子上，一揽子地形成棱锥形状的突起电极。而且，也能够把高密度安装中的层叠化了的突起电极形成在半导体元件等的电极端子表面。
在以下的实施例中，研究使导电性树脂所含的导电性填料的平均粒径和照射到导电性树脂的光的能量变化时的导电性树脂的固化深度的变化、以及使导电性树脂中的导电性填料的量和光的能量变化时的导电性树脂的固化深度的变化。
(实施例2)
研究照射到形成突起电极的液状树脂的光的能量、液状树脂所含的导电性填料的平均粒径和液状树脂的固化深度的关系。
使用以下这样的导电性填料以及感光性树脂，与实施例1同样地，调制液状树脂。作为导电性填料，使用球状的银微粒，其平均粒径为0.31μm、3.0μm以及7.0μm。
作为感光性树脂，使用聚氨酯丙烯酸酯低聚物、丙烯酸酯单体、苯偶酰二甲缩酮和疏水性聚合物。此时，在25℃时、使用锥板型粘度计测定的结果，液状树脂的粘度为0.8Pa·s。
导电性填料和感光性树脂的混合比，重量比为50:50。
对如上所述所得的形成导电性树脂的液状树脂照射预定能量的光，使之固化，测定此时的固化深度。所照射的光的能量是0.5J/cm2、1J/cm2、5J/cm2或10J/cm2。
所得结果如图12所示。通过图12，可知：导电性填料的平均粒径直到3μm为止，都是其平均粒径越大，固化深度越深。我们认为这是因为导电性填料间的空隙较大。另一方面可知，当导电性填料的平均粒径大于3μm时，导电性填料妨碍光的透射，所以固化深度逐渐变浅。
(实施例3)
在本实施例中，研究液状树脂所含的导电性填料的量、照射该液状树脂的光的能量和该液状树脂的固化深度的关系。
除了使液状树脂所含的银微粒的量为30重量％、40重量％、50重量％、60重量％或者70重量％以外，与实施例2同样地，调制液状树脂。这里，所用的银微粒的平均粒径为3μm。
使用通过上述操作得到的各液状树脂，使照射该液状树脂的光的能量变化，测定此时的固化深度。
所得到的结果由图13表示。通过图13，可知在例如光的能量为200mJ/cm2的情况下，即便液状树脂中的导电性填料的量为50重量％，固化深度为60μm。
本发明的电子部件安装结构体，能够通过纵横尺寸比较大的、具有柔软性的突起电极来连接电子部件和安装基板，所以用于即便作用有热冲击、机械冲击力等仍要求高的可靠性的各种电子设备、尤其是便携用电子设备领域。

Claims (16)

1.一种电子部件安装结构体，其特征在于，具备：
电子部件，其具有多个电极端子；
保护膜，其在所述电子部件的所述电极端子以外的表面形成；
安装基板，其在与所述电极端子相对应的位置设置有连接端子；和
突起电极，其连接所述电极端子与所述连接端子，
所述电子部件的所述电极端子与所述安装基板的所述连接端子通过所述突起电极连接，
所述突起电极包含：含有对光感光的感光性树脂和平均粒径为0.31μm～3μm的导电性填料的导电性树脂。
2.根据权利要求1所述的电子部件安装结构体，其特征在于，
所述突起电极，在厚度方向上由多层构成。
3.根据权利要求2所述的电子部件安装结构体，其特征在于，
构成所述突起电极的多层中的、与所述电极端子接触的第一层的厚度，因所述电极端子的配置位置而不同。
4.根据权利要求2所述的电子部件安装结构体，其特征在于，
所述突起电极，由包含硬度、弹性模量或导电率中的至少一个不同的材料的多层形成。
5.根据权利要求1所述的电子部件安装结构体，其特征在于，
在所述电子部件与所述安装基板之间填充有各向异性导电性树脂层，所述突起电极与所述连接端子通过所述各向异性导电性树脂层连接。
6.根据权利要求1所述的电子部件安装结构体，其特征在于，
在通过所述突起电极所连接的所述电子部件与所述安装基板之间填充有绝缘性粘接树脂。
7.根据权利要求1所述的电子部件安装结构体，其特征在于，
所述安装基板，包括：透光的透明基材；和形成于所述透明基材表面上的、包括至少透光的透明导电性薄膜的连接端子。
8.根据权利要求1所述的电子部件安装结构体，其特征在于，
所述导电性树脂的粘度，25℃下为1Pa·s～50Pa·s。
9.根据权利要求1所述的电子部件安装结构体，其特征在于，
所述导电性填料，占所述导电性树脂的45重量％～90重量％。
10.一种电子部件安装结构体的制造方法，其特征在于，
包括：突起电极形成步骤，将包含含有对光感光的感光性树脂和导电性填料的导电性树脂的突起电极，形成在电子部件的电极端子上或者安装基板的连接端子上；
位置对合步骤，将形成有所述突起电极的所述电子部件或所述安装基板，通过所述突起电极，使所述电极端子与所述连接端子位置对合；和
连接步骤，按压所述电子部件，通过所述突起电极连接所述电极端子与所述连接端子；
其中，所述突起电极形成步骤包括：
树脂供给步骤，对至少底面透光的容器，供给含有对光感光的感光性树脂和导电性填料的液状树脂；
浸渍步骤，将在一方的面上形成有多个电极端子的电子部件，以使得所述电极端子按照与所述底面相对的方向且相对所述底面具有预先所设定的间隔的方式，浸渍到所述液状树脂中；
第一层形成步骤，从所述容器的底面通过光掩模的第一开口部选择性地照射光，使所述电极端子上的所述液状树脂固化，在多个所述电极端子上一揽子地形成第一层；
上拉步骤，将所述电子部件仅按预先所设定的距离从所述底面上拉；和
第二层形成步骤，利用具有至少小于所述第一开口部的第二开口部的光掩模选择性地照射光，使所述第一层上的所述液状树脂固化，在所述第一层上形成第二层，
顺次重复与所述上拉步骤和所述第二层形成步骤同样的步骤，形成层状结构的所述突起电极。
11.根据权利要求10所述的电子部件安装结构体的制造方法，其特征在于，
所述底面包括所述光掩模。
12.根据权利要求10所述的电子部件安装结构体的制造方法，其特征在于，所述突起电极形成步骤包括：
树脂供给步骤，对容器供给含有对光感光的感光性树脂和导电性填料的液状树脂；
浸渍步骤，将在一方的面上形成有多个电极端子的电子部件，以使得所述电极端子相对所述液状树脂的表面具有预先所设定的间隔的方式，浸渍到所述液状树脂中；
第一层形成步骤，从所述液状树脂的表面通过光掩模的第一开口部选择性地照射光，使所述电极端子上的所述液状树脂固化，在多个所述电极端子上一揽子地形成第一层；
下沉步骤，使所述电子部件仅按预先所设定的距离下沉到所述液状树脂中；和
第二层形成步骤，利用具有至少小于所述第一开口部的第二开口部的光掩模选择性地照射光，使所述第一层上的所述液状树脂固化，在所述第一层上形成第二层，
顺次重复与所述下沉步骤和所述第二层形成步骤同样的步骤，形成层状结构的所述突起电极。
13.根据权利要求10所述的电子部件安装结构体的制造方法，其特征在于，所述突起电极形成步骤包括：
树脂供给步骤，对形成有电极端子的电子部件上，按照与所述突起电极的厚度相当的厚度，供给含有对光感光的感光性树脂和导电性填料的液状树脂；和
突起电极生长步骤，针对所述液状树脂，以通过光掩模的开口部选择性地且边使光强度顺次增加边照射光的方式，使所述电极端子上的所述液状树脂固化，使突起电极生长。
14.一种电子部件安装结构体的制造方法，其特征在于，
包括：配置步骤，对安装基板和电子部件、以使得它们具有预先所设定的间隔的方式进行配置，其中，所述安装基板包括：透光的透明基材和形成于所述透明基材表面上的、包括至少透光的透明导电性薄膜的连接端子，所述电子部件在与所述连接端子相对应的位置设置有电极端子；
树脂供给步骤，对所述电子部件与所述安装基板之间，供给含有对光感光的感光性树脂和导电性填料的液状树脂；和
连接步骤，从所述安装基板的、与所述电子部件相对的面的相反侧的面，通过光掩模的开口部选择性地且边使光强度顺次增加边照射光地，使所述连接端子上的所述液状树脂固化，使突起电极生长，一揽子地连接多个所述连接端子与多个所述电极端子。
15.根据权利要求14所述的电子部件安装结构体的制造方法，其特征在于，
所述光掩模，使用将液晶单元二维配置的透射式的液晶面板，通过对所述液晶单元施加的电压来电控制所述开口部的大小。
16.根据权利要求15所述的电子部件安装结构体的制造方法，其特征在于，
所述光掩模使用所述液晶面板、且对透射所述液晶面板后的光像进行缩小投影，将其照射到所述液状树脂。
CN2007800072493A 2006-03-14 2007-03-06 电子部件安装结构体及其制造方法 Expired - Fee Related CN101395975B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006068801A JP4609350B2 (ja) 2006-03-14 2006-03-14 電子部品実装構造体の製造方法
JP069057/2006 2006-03-14
JP2006069057A JP4898251B2 (ja) 2006-03-14 2006-03-14 導電性パターンの形成方法、導電性パターン形成用組成物および導電性パターンを有する電子部品
JP068801/2006 2006-03-14
PCT/JP2007/054280 WO2007105535A1 (ja) 2006-03-14 2007-03-06 電子部品実装構造体およびその製造方法

Publications (2)

Publication Number Publication Date
CN101395975A CN101395975A (zh) 2009-03-25
CN101395975B true CN101395975B (zh) 2012-06-13

Family

ID=38509370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800072493A Expired - Fee Related CN101395975B (zh) 2006-03-14 2007-03-06 电子部件安装结构体及其制造方法

Country Status (4)

Country Link
US (1) US8119449B2 (zh)
KR (1) KR101079979B1 (zh)
CN (1) CN101395975B (zh)
WO (1) WO2007105535A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006103949A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法および基板間接続方法
US20100123258A1 (en) * 2008-11-14 2010-05-20 Myung Jin Yim Low Temperature Board Level Assembly Using Anisotropically Conductive Materials
FR2972595B1 (fr) * 2011-03-10 2014-03-14 Commissariat Energie Atomique Procede d'interconnexion par retournement d'un composant electronique
US8587120B2 (en) * 2011-06-23 2013-11-19 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure over seed layer on contact pad of semiconductor die without undercutting seed layer beneath interconnect structure
KR101690261B1 (ko) 2012-04-02 2016-12-27 삼성전자주식회사 디지털 영상 처리장치 및 그 제어방법
JP5923725B2 (ja) * 2012-05-15 2016-05-25 パナソニックＩｐマネジメント株式会社 電子部品の実装構造体
US9726357B2 (en) * 2013-02-06 2017-08-08 Sharp Kabushiki Kaisha Light-emitting device
EP2905611B1 (en) * 2014-02-06 2018-01-17 ams AG Method of producing a semiconductor device with protruding contacts
JP6560933B2 (ja) * 2015-08-25 2019-08-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2017138377A (ja) * 2016-02-02 2017-08-10 株式会社ジャパンディスプレイ 表示装置
CN106328511B (zh) * 2016-10-11 2020-07-31 南京矽力微电子技术有限公司 半导体器件的电极制作方法
TWI691045B (zh) * 2017-02-20 2020-04-11 友達光電股份有限公司 電子組件、電子組件的製造方法及微元件的轉置方法
US10217649B2 (en) * 2017-06-09 2019-02-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package having an underfill barrier
JP2019109101A (ja) * 2017-12-18 2019-07-04 株式会社ヨコオ 検査治具
TW202008558A (zh) * 2018-07-23 2020-02-16 飛傳科技股份有限公司 晶片轉移之方法及其晶片轉移系統
US20200185345A1 (en) * 2018-12-07 2020-06-11 Nanya Technology Corporation Semiconductor device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6297340A (ja) 1985-10-23 1987-05-06 Matsushita Electric Ind Co Ltd Ｉｃチツプの電気的接続方法
US5705302A (en) * 1989-04-28 1998-01-06 Seiko Epson Corporation Color filter for liquid crystal display device and method for producing the color filter
DE4242408C2 (de) * 1991-12-11 1998-02-26 Mitsubishi Electric Corp Verfahren zum Verbinden eines Schaltkreissubstrates mit einem Halbleiterteil
JPH06301190A (ja) 1993-04-13 1994-10-28 Sharp Corp 液晶フォトマスクとその製造方法及び露光装置
JPH08204166A (ja) * 1995-01-23 1996-08-09 Nippon Hoso Kyokai <Nhk> 積層型固体撮像装置
JP3698223B2 (ja) 1996-10-07 2005-09-21 富士通株式会社 半導体装置の製造方法
CN1267395A (zh) 1997-08-21 2000-09-20 时至准钟表股份有限公司 半导体装置及其制造方法
JPH11233669A (ja) 1998-02-10 1999-08-27 Mitsui High Tec Inc 半導体装置の製造方法
JP2000022305A (ja) 1998-06-30 2000-01-21 Kyocera Corp チップ実装用配線基板の製造方法
KR100305750B1 (ko) * 1999-03-10 2001-09-24 윤덕용 플라스틱 기판의 플립 칩 접속용 이방성 전도성 접착제의 제조방법
JP2000357710A (ja) 1999-04-16 2000-12-26 Citizen Watch Co Ltd 半導体装置の実装構造および実装方法
US6465879B1 (en) * 1999-10-19 2002-10-15 Citizen Watch Co., Ltd. Structure for mounting semiconductor device, method of mounting same, semiconductor device, and method of fabricating same
JP2001189337A (ja) 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 電極バンプおよびそれを用いた半導体素子並びに半導体装置
JP3784232B2 (ja) 2000-03-09 2006-06-07 独立行政法人科学技術振興機構 光造形装置及び光造形方法
JP4278312B2 (ja) 2001-03-29 2009-06-10 太陽インキ製造株式会社 導電回路パターンの形成方法
JP3741625B2 (ja) 2001-07-05 2006-02-01 株式会社野田スクリーン 電気回路の形成方法
JP2004022623A (ja) 2002-06-13 2004-01-22 Shinko Electric Ind Co Ltd 配線基板の製造方法
CN100409423C (zh) * 2003-02-05 2008-08-06 千住金属工业株式会社 端子间的连接方法及半导体装置的安装方法
JP2004253544A (ja) 2003-02-19 2004-09-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005072262A (ja) 2003-08-25 2005-03-17 Seiko Epson Corp 回路基板およびその製造方法、電気光学装置、電子機器
CN1737072B (zh) * 2004-08-18 2011-06-08 播磨化成株式会社 导电粘合剂及使用该导电粘合剂制造物件的方法

Also Published As

Publication number Publication date
CN101395975A (zh) 2009-03-25
KR20080098398A (ko) 2008-11-07
WO2007105535A1 (ja) 2007-09-20
KR101079979B1 (ko) 2011-11-04
US8119449B2 (en) 2012-02-21
US20090026634A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
CN101395975B (zh) 电子部件安装结构体及其制造方法
CN101601127B (zh) 导电性凸起及其制造方法以及电子部件安装结构体
US8809693B2 (en) Three-dimensional circuit board
JP2002118138A (ja) 絶縁層付角柱状バンプ及びそのバンプを用いたチップオングラス製品並びにｉｃチップ表面への絶縁層付角柱状バンプの製造方法
US6969681B2 (en) Method for fabricating a semiconductor component using contact printing
US20080093738A1 (en) Chip structure and wafer structure
KR102090456B1 (ko) 비 전도성 타입 접착수단과 이를 구비한 표시장치
CN1280382A (zh) 使用碳纳米管的白光源及其制造方法
KR101155709B1 (ko) 도전성 범프와 그 형성 방법 및 반도체 장치와 그 제조 방법
JP4898251B2 (ja) 導電性パターンの形成方法、導電性パターン形成用組成物および導電性パターンを有する電子部品
CN101361415B (zh) 立体电路基板及其制造方法
JP2004128337A (ja) Ｃｏｆ半導体装置およびその製造方法
TW564527B (en) Hybrid interconnect substrate and method of manufacture thereof
JP2007250618A (ja) 電子部品実装構造体およびその製造方法
JP2007270149A (ja) 異方性導電接合物質及び異方性導電接合物質が適用されるディスプレイパネルユニット
JP4936775B2 (ja) 導電粒子の連結構造体
JP2006013542A (ja) 半導体チップの接続構造及びこれに用いる配線基板
JP2008117828A (ja) 半導体装置
US8264139B2 (en) Fluorescent display device and manufacturing method therefor
JP3900314B2 (ja) 電極の接続方法
JP2928755B2 (ja) 電子部品の製造方法
JP7234032B2 (ja) 接着フィルムの製造方法、接着フィルム、及び接続体の製造方法
CN100413151C (zh) 各向异性导电性片以及其制造方法和其应用制品
US20220085265A1 (en) Micro led display and manufacturing method therefor
KR20070031525A (ko) 전자부품용 이방전도성 접착테이프, 그 제조방법 및이로부터 접속된 전자기기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120613

Termination date: 20180306

CF01 Termination of patent right due to non-payment of annual fee