JP2000357710A - 半導体装置の実装構造および実装方法 - Google Patents

半導体装置の実装構造および実装方法

Info

Publication number
JP2000357710A
JP2000357710A JP2000109040A JP2000109040A JP2000357710A JP 2000357710 A JP2000357710 A JP 2000357710A JP 2000109040 A JP2000109040 A JP 2000109040A JP 2000109040 A JP2000109040 A JP 2000109040A JP 2000357710 A JP2000357710 A JP 2000357710A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
anisotropic conductive
circuit
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000109040A
Other languages
English (en)
Other versions
JP2000357710A5 (ja
Inventor
Noboru Taguchi
昇 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP2000109040A priority Critical patent/JP2000357710A/ja
Publication of JP2000357710A publication Critical patent/JP2000357710A/ja
Publication of JP2000357710A5 publication Critical patent/JP2000357710A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体装置に突起電極を設けることなく実装
できるようにし、半導体装置の回路基板への実装を容易
かつ迅速に行なえ、かつ安価で信頼性が高く高密度の実
装も可能にする。 【解決手段】 半導体チップ２の表面に各電極パッド１
４上に開口部１６ａを有する絶縁膜１６を形成した半導
体装置１０と、回路電極２８を有する回路基板２６との
間に、導電性粒子１８を混在した異方性導電樹脂２０を
電極パッド１４と回路電極２８とが対面する領域ごとに
独立して介在させ、その導電性粒子１８を電極パッド１
４及び回路電極２８にそれぞれと拡散接合させることに
よって、半導体装置１０を回路基板２６に表面実装す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、異方性導電樹脂
を用いて半導体装置を回路基板上に接続して固定した半
導体装置の実装構造と、その実装構造を得るための半導
体装置の実装方法に関する。
【０００２】
【従来の技術】従来から、集積回路（ＩＣ）や大規模集
積回路（ＬＳＩ）などを構成する表面実装型の半導体装
置が広く用いられている。表面実装型の半導体装置は、
一般に各種電子機器のプリント配線基板や液晶表示パネ
ルのガラス基板等の回路基板に実装する際に、その配線
パターンと電気的および機械的に接続するため表面に多
数の突起電極（バンプ）が列設されている。
【０００３】そこで、突起電極が形成された従来の半導
体装置の構造及びその製造方法と、その実装方法につい
て、図１２〜図１８の断面図を用いて説明する。
【０００４】図１７は、従来の突起電極を備えた半導体
装置の一例を示す模式的な断面図で図示の都合上突起電
極は２個のみ示しているが、実際には紙面に垂直な方向
に多数列設されている。
【０００５】この半導体装置１は、図示の通り、集積回
路が形成された半導体チップ２の表面に多数の電極パッ
ド１４が列設されている。その半導体チップ２の表面に
は、各電極パッド１４の周縁部を被覆してその内側を露
出させるように、開口部１６ａを設けた絶縁膜１６が形
成されている。
【０００６】そして、その絶縁膜１６の開口部１６ａを
通して各電極パッド１４上に、それぞ共通電極膜３３を
介して突起電極４０が設けられている。共通電極膜３３
は、クロムからなる第１の下部電極層３０と、銅からな
る第２の下部電極層３２とが重なった２層構造で形成さ
れている。各突起電極４０は、共通電極膜３３に接して
形成されたマッシュルーム形状の銅めっき層３４と、そ
の上に形成された半田めっき層３６とからなる２層構造
になっている。半田めっき層３６は、リフロー処理によ
り丸められて上部が球面に近い形状になっている。
【０００７】次に、上述のような構造を有する従来の半
導体装置の製造方法について、図１２〜図１７を用いて
説明する。
【０００８】一般に、半導体装置は、一枚の半導体基板
（ウエーハ）から一度に多数個の半導体チップを形成し
て製造する。そこで、まず図１２に示すように、複数の
各半導体装置を構成する各半導体チップに相当する領域
毎に図示しない集積回路を形成し、その集積回路を外部
と接続するためのアルミニウムからなる電極パッド１４
を表面に多数列設した半導体基板１２を用意する。そし
て、その表面全体を被覆するように絶縁膜１６を形成す
る。続いて、フォトエッチング技術により、その絶縁膜
１６の各電極パッド１４に対応する部分に開口部１６ａ
を形成して、その内側に電極パッド１４を露出させる。
【０００９】次に、図１３に示すように、この電極パッ
ド１４と絶縁膜１６を有する半導体基板１２の全面にス
パッタリング法により、共通電極膜３３を形成する。こ
の共通電極膜３３は、クロムからなる膜厚０．０１μｍ
程度の第１の下部電極層３０と、銅からなる膜厚０．４
μｍ程度の第２の下部電極層３２とからなる２層構造で
形成する。この第１の下部電極層３０は、電極パッド１
４との接続層としての役割と、電極パッド１４と第２の
下部電極層３２との相互拡散を防ぐバリヤ層の役割とを
もつものである。第２の下部電極層３２は、突起電極４
０を電気めっき法にて形成するときの電極としての役割
と、突起電極４０の接続層としての役割をもつ。
【００１０】その後、この共通電極膜３３の全面に感光
性樹脂５０を回転塗布法により５μｍ程度の厚さで形成
し、フォトリソグラフィ技術による露光および現像処理
を行って、図１４に示すようにその感光性樹脂５０をパ
ターニングし、突起電極を形成する部分に相当する位置
に開口部５０ａを形成する。
【００１１】次に、この半導体基板１２を、硫酸銅から
なる銅めっき液を２５℃の温度に保った図示しない銅め
っき槽内に入れ、その銅めっき槽側の電極と共通電極膜
３３との間に流す電流の電流密度を３Ａ／ｄｍ２とする
条件下で、選択的にめっき処理を行い、銅めっき層３４
を２５μｍ程度の厚さに形成する。
【００１２】続いて、この半導体基板１２を、有機酸か
らなる半田めっき液を２５℃の温度に保った図示しない
半田めっき槽に入れ、その半田めっき槽側の電極と共通
電極膜３３との間に流す電流の電流密度を３Ａ／ｄｍ２
とする条件下で、同じく選択的にめっき処理を行い、図
１５に示すように、銅めっき層３４上に半田めっき層３
６を２５μｍ程度の厚さに形成する。
【００１３】このように、銅めっき層３４と半田めっき
層３６とは、各々２５μｍ程度の厚さで形成している
が、これは次のような理由による。半導体装置をフェー
スダウン実装法により実装する場合には、回路基板に接
続した後にアンダフィル剤（エポキシ系接着剤）をその
半導体装置と回路基板との間に流し込む必要がある。こ
れは、外部からの水分の浸入を防止するとともに、環境
の変化に伴う熱収縮により応力が作用して半導体装置が
剥離することを防止し、これによって信頼性を向上させ
るためである。そして、そのアンダフィル剤を流し込ん
で目的を果たすためには、その半導体装置と回路基板と
の隙間を５０μｍ以上確保する必要がある。
【００１４】また、一般に使用されるガラスとエポキシ
樹脂からなる回路基板は数十μｍ程度の反りを有するた
め、フェースダウン実装法の際、その反りを吸収して実
装できるようにする必要があるという理由からも、半導
体装置と回路基板との隙間を５０μｍ程度確保する必要
がある。
【００１５】次に、図１５に示した状態から感光性樹脂
５０を除去すると、マッシュルーム形状の銅めっき層３
４の上部に半田めっき層３６が傘のように被さった状態
の突起電極４０が得られる。続いて、その突起電極４０
をマスクにして、共通電極膜３３を構成する第２の下部
電極層３２及び第１の下部電極層３０とを湿式エッチン
グ法によりエッチングし、その後、半田めっき層３６を
加熱によるリフロー処理により丸めると、半田めっき層
３６が表面張力によって盛り上がって、図１６に示すよ
うに表面が球面に近い形状になる。
【００１６】そして、共通電極膜３３の不要部分を湿式
エッチング法によって除去する。このようにして、半導
体基板１２上の各電極パッド１４上に突起電極４０を設
けた後、ダイシング装置を用いて半導体基板１２をダイ
シングラインａで切断し、各半導体チップ２に相当する
領域ごとに分割する。すると、図１７に示したように、
半導体チップ２上に多数の突起電極４０を備えた半導体
装置１が完成する。
【００１７】このような半導体装置１を従来は、次のよ
うにして回路基板に実装していた。図１８に示すよう
に、半導体装置１を実装しようとする回路基板２６に、
突起電極４０と回路電極２８とを対向させて重ね合わせ
る。続いて、半田めっき層３６にリフロー処理を施して
半導体装置１を回路基板２６上に接続して固定する。こ
のとき、両者の位置合わせは、半田めっき層３６の表面
張力の作用によって自己整合的に行なわれるので、各突
起電極４０と各回路電極２８との互いの位置が多少（数
十μｍ程度）ずれていても、その位置のずれが微妙に是
正されて±１０μｍ以内の精度で接続される。
【００１８】その後、半導体チップ２と回路基板２６と
の隙間にエポキシからなる封止樹脂３８を注入して焼成
を行う。このようにして、従来の半導体装置１は、図１
８に示すように、突起電極４０と回路電極２８とが接続
して固定された状態で実装される。
【００１９】
【発明が解決しようとする課題】しかし、従来の半導体
装置を実装するためには、電極パッド１４のそれぞれに
突起電極４０を形成しなければならず、この突起電極４
０を形成するために細かくて手間のかかる作業が必要と
され、しかも、めっき工程、フォトリソ工程あるいはエ
ッチング工程などの多数の工程を経なければならなかっ
た。また、突起電極４０を形成する際にはめっき装置、
フォトリソ装置、エッチング装置など非常に高価な装置
が必要とされる。そのため、半導体装置の製造コスト及
びそれを回路基板に実装するためのコストが高くなって
いた。
【００２０】また、従来の半導体装置の実装構造は、突
起電極４０を介して実装するため、図１８に示すように
電極パッド１４と回路電極２８との間隔ｈを５０μｍ以
上確保しなければならず、高密度実装には適さない構造
になっていた。
【００２１】この発明は、従来の半導体装置の実装構造
および実装方法における上記の問題を解決するためにな
されたもので、半導体装置に突起電極を設けることなく
実装できるようにし、半導体装置の回路基板への実装を
容易かつ迅速に行なえ、かつ安価で信頼性が高く高密度
の実装も可能にすることを目的とする。
【００２２】
【課題を解決するための手段】この発明による半導体装
置の実装構造は、集積回路およびそれを外部に接続する
ための複数の電極パッドを設けた半導体チップ上の表面
に前記各電極パッド上に開口部を有する絶縁膜を形成し
た半導体装置を、パターニングされた回路電極を有する
回路基板に実装した半導体装置の実装構造であって、上
記半導体装置の絶縁膜を形成した面と上記回路基板の回
路電極を有する面との間の領域の内、上記各電極パッド
と上記各回路電極とが対面する領域ごとに独立して、導
電性粒子を混在した異方性導電樹脂を介在し、導電性粒
子が電極パッド及び回路電極と拡散接合している。
【００２３】この実装構造によれば、導電性粒子が電極
パッド及び回路電極と拡散接合しているので、突起電極
を形成せずに半導体装置を実装することができ、電極パ
ッド相互間のピッチと電極パッド及び回路電極との間隔
を狭めることができる。
【００２４】上記導電性粒子は金からなるものが好まし
い。また、上記導電性粒子が銅等の金属を核とし、その
表面に金又は白金等の拡散接合しやすい別の金属を被膜
してなるものでもよいし、樹脂粒子の表面に金属膜を形
成してなるものでもよい。
【００２５】また、この発明による半導体装置の実装方
法は、以下の(1)から(7)までの各工程を有する。 (1) 複数の半導体装置を構成する半導体チップに相当
する領域毎に集積回路およびそれを外部に接続するため
の複数の電極パッドを設けた半導体基板を用意して、そ
の半導体基板の表面に前記各電極パッド上に開口部を有
する絶縁膜を形成する工程、(2) 上記半導体基板の絶
縁膜を形成した面の略全域に、導電性粒子を混在した異
方性導電樹脂を配置する工程、(3) 上記異方性導電樹
脂の略全面に感光性樹脂を塗布し、その感光性樹脂を各
電極パッドの露出部分に略対応する領域にそれぞれ独立
して残すようにパターニングする工程、(4) その残っ
た感光性樹脂をマスクにして異方性導電樹脂をエッチン
グした後、その感光性樹脂を除去する工程、(5) その
後、上記半導体基板を個々の半導体装置を構成する半導
体チップに切断する工程、(6) その切断された半導体
チップからなる半導体装置を、回路電極を有する回路基
板上に、上記異方性導電樹脂を介して上記各電極パッド
と上記回路電極とを対向させるように位置合わせして配
置する工程、(7) 上記半導体装置に超音波を印加する
とともに荷重を加える工程、
【００２６】また、この発明による半導体装置の実装方
法は、以下の(8)から(13)までの各工程を有するもので
もよい。(8) 複数の各半導体装置を構成する半導体チ
ップに相当する領域毎に集積回路およびそれを外部に接
続するための複数の電極パッドを設けた半導体基板を用
意して、その半導体基板の表面に上記各電極パッド上に
開口部を有する絶縁膜を形成する工程、(9) 上記半導
体基板の絶縁膜を形成した面の略全域に、導電性粒子を
混在した感光性を有する異方性導電樹脂を配置する工
程、(10) 上記感光性を有する異方性導電樹脂を、各電
極パッドの露出部分に略対応する領域にそれぞれ独立し
て残すように露光及び現像処理を行なってパターニング
する工程、(11) その後、上記半導体基板を個々の半導
体装置を構成する半導体チップに切断する工程、(12)
その切断された半導体チップからなる半導体装置を、回
路電極を有する回路基板上に、上記異方性導電樹脂を介
して各電極パッドと回路電極とを対向させるように位置
合わせして配置する工程、(13) 上記半導体装置に超音
波を印加するとともに荷重を加える工程、
【００２７】そして上記いずれの実装方法においても、
半導体装置の表面に異方性導電樹脂を配置する工程と、
その半導体装置を前記回路基板上に配置する工程との間
に、８０℃〜１００℃程度の温度で上記半導体装置を加
熱して上記異方性導電樹脂中の溶媒の一部を蒸発させる
工程を有するのが好ましい。
【００２８】また、上記半導体装置に超音波を印加する
とともに荷重を加える工程中に、上記回路基板側から加
熱するとよい。
【００２９】その場合、上記回路基板側から加熱する温
度は、１５０℃〜２００℃程度がよい。
【００３０】さらに、上記いずれの半導体装置の実装方
法においても、上記半導体装置に超音波を印加するとと
もに荷重を加える工程の次に、上記半導体チップと上記
回路基板との間に封止樹脂を注入する工程を有するのが
好ましい。
【００３１】
【発明の実施の形態】以下、この発明による半導体装置
の実装構造を実施するための最良の形態について、図１
から図１１を用いて詳細に説明する。なお、図１２から
図１８に示した従来例と対応する部分には、同一の符号
を付している。〔半導体装置の実装構造：図１から図
４〕
【００３２】この発明による半導体装置の実装構造は、
図１に示し、その要部を拡大して図３及び図４にも示す
ように、半導体装置１０を回路基板２６に対して、異方
性導電樹脂２０を介して実装したものである。そして、
異方性導電樹脂２０に含まれる導電性粒子１８が電極パ
ッド１４及び回路電極２８に対して互いに拡散接合する
ことによって、電極パッド１４と回路基板２８が電気的
に接続して固定されている。
【００３３】またこの実装構造は、半導体装置１０と回
路基板２６との間のうち、電極パッド１４と回路電極２
８とが対面して配置される領域（対面領域）ごとに独立
して異方性導電樹脂２０を配置し、それ以外の領域には
異方性導電樹脂２０を配置せずに封止樹脂３８を注入し
ている。
【００３４】半導体装置１０は、従来と同様に集積回路
が形成された半導体チップ２の表面に、電極パッド１４
が多数列設されるとともに、各電極パッド１４上に開口
部１６ａを有する絶縁膜１６が形成されている。
【００３５】異方性導電樹脂２０は、エポキシ樹脂、フ
ェノール樹脂等の絶縁性の樹脂に導電性粒子１８を多数
混入させたもので、図１に示すように、半導体チップ２
の表面に配置したときにその厚さ方向には導電性を有す
るが、その他の方向（半導体チップ２の表面に平行な方
向）には導電性を持たない性質を有する。この実施形態
では、絶縁性の樹脂としてエポキシ系の樹脂を用いてい
る。
【００３６】異方性導電樹脂２０は、半導体チップ２の
表面に回転塗布法により配置されている。この場合の異
方性導電樹脂２０は、ペースト状を呈したものを用い
る。そのほか、スクリーン印刷法等によって配置しても
よい。
【００３７】また、ベースフィルム上にフィルム状に形
成された異方性導電フィルム（ＡＣＦ）を転写して用い
てもよい。
【００３８】いずれの場合も、半導体チップ２の表面に
配置された時点ではその膜厚が約１０μｍ〜３０μｍ程
度であるが、回路基板２６上に実装された後では圧着力
によって押しつぶされる。
【００３９】導電性粒子１８は、金、パラジウム、白
金、銀、アルミニウムあるいは半田などの金属単体から
なる粒子であればよいが、特に電気伝導性が良好で電極
パッド１４及び回路基板２８との相性が良く拡散接合し
やすい金を用いるとよい。その粒径は、絶縁膜１６の膜
厚よりも大きくなるようにする必要がある。粒径が絶縁
膜１６の膜厚よりも小さいと、開口部１６ａの隙間に埋
もれてしまい、電極パッド１４と回路電極２８とを接合
できなくなるので好ましくない。具体的には、粒径にあ
る程度のばらつきがあることと、絶縁膜１６の膜厚が約
１μｍであることを考慮して、平均粒径を約１．５μｍ
乃至５μｍ程度とするのがよい。
【００４０】導電性粒子１８は、金、白金などの１種類
の金属ではなく、２種類の金属からなる２層構造として
もよい。例えば、銅等の金属を核とし、その表面に拡散
接合しやすい別の金属（例えば、金または白金）を被膜
して形成したものでもよい。逆に、チタンや鉄のような
金属は、導電性粒子１８の材質としてはあまり適さな
い。
【００４１】また、プラスチック性の樹脂粒子の表面に
めっきを施して金属膜を形成したものでもよい。この場
合の金属膜は、金または白金で形成するのが好ましく、
特に金を用いるのがよい。金または白金は、電極パッド
１４との拡散接合をしやすく、良好な接続状態を維持で
きる点で好ましい。
【００４２】そして、この導電性粒子１８は、その粒
径、電極パッド１４の大きさや電極間ピッチ等を考慮し
て接着剤樹脂に対して添加する量を決めればよく、例え
ば、接着剤樹脂に約４ｗｔ％（重量％）の導電性粒子１
８を添加して混練することによって異方性導電樹脂２０
とする。なお、図示の都合上、導電性粒子１８は、図１
及び図３及び図４において電極パッド１４と回路電極２
８との間に２個しか示されていないが、実際は多数個が
配置されている。
【００４３】そして、この異方性導電樹脂２０内の多数
の導電性粒子１８の一部が、電極パッド１４及び回路電
極２８の双方と互いに拡散接合により接続している。す
なわち、電極パッド１４と回路電極２８とが導電性粒子
１８を介して互いに電気的かつ物理的に接続されてい
る。この３つが接続されている部分を拡大して図示する
と、図２に示すようになる。電極パッド１４及び回路電
極２８は、それぞれ導電性粒子１８との接続点ｂ，ｃに
おいて金属原子（分子）が互いに相手方に拡散する拡散
接合により確実に接続されている。
【００４４】この実施形態では、後述するように、半導
体チップ２の裏面（電極パッド１４の形成されていない
面）から超音波を印加するとともに荷重を加え、さら
に、回路基板２６の側から加熱して拡散接合を形成して
いる。超音波を印加すると、その超音波による振動エネ
ルギーが電極パッド１４を介して導電性粒子１８に伝わ
り、この振動エネルギーを受けた導電性粒子１８が揺さ
ぶられて電極パッド１４及び回路電極２８の表面で摩擦
を起こし、その摩擦による熱エネルギーがその接触部分
に加わることによって拡散接合が促進されている。この
際、電極パッド１４は、アルミニウムからなっているの
で、その表面には薄い酸化膜１４ａが形成されている
が、導電性粒子１８は、揺さぶられたときにその酸化膜
１４ａを突き破り、直接に電極パッド１４のアルミニウ
ムの表面１４ｂと接触する。こうして、拡散接合による
電気的な接続が確実になっている。
【００４５】拡散接合を形成するには、超音波を印加す
ることなく加熱することによって導電性粒子１８を振動
させてもよい。しかし、超音波の印加による拡散接合
は、振動を加えるのに必要なエネルギーを熱エネルギー
ではなく超音波によって加えているため、実装する時の
温度を低温で実現できる点で好ましい。低温で実装する
ことによって、次の二つの作用効果がもたらされる。
【００４６】加熱することによって、実装する際の温度
を高温にすると、異方性導電樹脂２０が変質したり、半
導体チップ２内に設けられた素子の動作に悪影響を与え
るおそれがある。また、この実装構造のように、互いに
性質が異なるものを狭い領域に密集させていると、高温
にした場合にそれぞれの線膨張係数の相違が助長されて
ひずみが発生し、接続状況が悪化するおそれがある。し
かし、超音波印加による拡散接合の場合は、これらの影
響が出ない範囲の低温での実装が可能となる。
【００４７】そして、超音波印加および加熱の双方を施
すと、超音波による振動と熱エネルギーによる振動とい
う周波数や振動の方向が異なる２種類の振動が加わるた
め、導電性粒子１８と電極パッド１４等との接触がより
良好となる。もちろん超音波印加のみの拡散接合でもよ
いし、加熱のみの拡散接合でもよい。
【００４８】さらに、導電性粒子１８は金属製粒子とし
ているため、実装時に荷重が加えられても容易には変形
しない。したがって、粒子が変形した際の復元力が発生
することがない。
【００４９】この点、プラスチック粒子に金属を被覆さ
せた導電性粒子１８を用いると、そのプラスチック粒子
の変形による復元力を利用して接続できるので、接続を
より確実にできる点で好ましい。しかし、そのためには
プラスチック粒子を変形させられる程度の荷重（４００
kg/cm2 程度）を加えねばならない。
【００５０】一方、導電性粒子１８を金属製粒子にした
場合は、変形させる必要がないため荷重はその半分以下
の６０〜２００ｋｇ／ｃｍ２程度でよい。この程度の荷
重であれば半導体チップ２内の回路素子に悪影響が及ぶ
おそれもない。また、導電性粒子１８には、変形による
復元力はほとんど発揮されないが、拡散接合により接続
されているので、接続状態は充分に良好でありかつ確実
である。
【００５１】そして、その導電性粒子１８が存在してい
る接続領域は、各電極パッド１４と各回路電極２８とが
対面して配置されている領域ごとに独立して形成されて
いる。各接続領域は、その各電極パッド１４と各回路電
極２８とが対面して配置されている領域よりも若干広い
領域に形成されている。これは、図１およびその要部を
拡大した図３に示すように、電極パッド１４の外形寸法
ｗａよりも回路電極２８の外形寸法ｗｂの方が大きい場
合は、回路電極２８の外形寸法ｗｂよりも若干広い範囲
内の領域に形成されている。逆に、図４に示すように、
電極パッド１４の外形寸法ｗａの方が回路電極２８の外
形寸法ｗｂよりも大きい場合は、電極パッド１４の外形
寸法ｗａよりも若干広い範囲内の領域に形成されてい
る。
【００５２】接続領域を以上のように形成することによ
って、電極パッド１４と回路電極２８との配置が多少ず
れていても、多数の導電性粒子１８はいずれにも接触す
るようになる。
【００５３】以上のように、半導体装置１０は電極パッ
ド１４と回路電極２８とを異方性導電樹脂２０中の導電
性粒子１８を介して電気的及び物理的に接続している。
したがって、従来の半導体装置１のように、突起電極を
設けて実装する構造と比較して、電極パッド１４相互間
のピッチおよび電極パッド１４と回路電極２８との間隔
を狭めることができるので、高密度実装が可能になる。
さらに、超音波の印加により拡散接合する場合には、接
続状態がより確実になり高い信頼性が得られる。
【００５４】また、異方性導電樹脂２０が接続領域に配
置され、かつその接続領域が互いに独立しているため、
導電性粒子１８が電極パッド１４と回路電極２８のいず
れにも接触できない箇所にはほとんど存在していない。
したがって、導電性粒子１８は、超音波により揺さぶら
れても半導体チップ２の図示しない保護膜にクラック
（ひび割れ）を生じさせることはない。よって、保護膜
から水分が浸入して半導体チップ２内の素子に悪影響が
及ぶことはなく、実装構造の信頼性がより一層高いもの
となる。
【００５５】〔半導体装置の実装方法の第１の実施形
態：図５から図９〕次に、この図１に示した半導体装置
の実装構造を得るための実装方法の第１の実施形態につ
いて、図５から図９を用いて説明する。この場合も、一
枚の半導体基板（ウエーハ）から一度に多数の半導体装
置を製造する。
【００５６】そこで、まず図１２に示した従来例と同様
に、複数の半導体装置を構成する各半導体チップに相当
する領域毎に図示しない集積回路を形成し、その集積回
路を外部と接続するためのアルミニウムからなる電極パ
ッド１４を多数上面に列設した半導体基板１２を用意す
る。そして、その上面全体を被覆するように絶縁膜１６
を形成する。続いて、フォトエッチング技術により、そ
の絶縁膜１６の各電極パッド１４に対応する部分に開口
部１６ａを形成して、その内側に電極パッド１４を露出
させる。
【００５７】なお、絶縁膜１６は、窒化珪素膜をプラズ
マ化学的気相成長（プラズマＣＶＤ）法により形成する
もので、膜厚は１μｍ程度とする。また、窒化珪素以外
に、二酸化珪素や酸化タンタル、あるいは酸化アルミニ
ウムなどの無機質膜としてもよく、その形成方法として
スパッタリング法を用いてもよい。
【００５８】次に、図５に示すように、この半導体基板
１２の絶縁膜１６を形成した面の全面に、導電性粒子１
８を混在させた異方性導電樹脂２０を、回転塗布法によ
り膜厚が約１０μｍ〜３０μｍとなるように被膜形成す
る。このとき、導電性粒子１８は、粒径が約５μｍの金
からなる粒子を用いるが、金以外にインジウム、パラジ
ウム、白金、銀、アルミニウム、半田でもよいし、プラ
スチック粒子にこれらの金属被膜を形成したものでもよ
い。
【００５９】また異方性導電樹脂２０としては、ペース
ト状のものを用いる。回転塗布法以外に印刷法、具体的
にはスクリーン印刷法を用いてもよい。スクリーン印刷
法によると、ダイシングラインを外して異方性導電樹脂
２０を配置できるので、半導体基板１２をダイシングす
る際に異方性導電樹脂２０が邪魔にならない点で好まし
い。
【００６０】続いて、約８０℃〜１００℃程度の温度で
半導体基板１２を加熱（仮焼成）することによって、異
方性導電樹脂２０の中に含まれる溶媒の一部を蒸発させ
て異方性導電樹脂２０を幾分固めることができる。異方
性導電樹脂２０が幾分でも固まると、配置した異方性導
電樹脂２０の隅の部分が流れ出して形がくずれることが
なくなる。また、その後の半導体基板１２の取扱いも容
易になる。
【００６１】さらに続いて、異方性導電樹脂２０の略全
面に感光性樹脂２２を回転塗布法により塗布して露光及
び現像処理を行ない、図６に示すように各電極パッド１
４の露出している部分の大きさ（絶縁膜１６の開口部１
６ａの大きさ）よりも幅１μｍ程度大きい領域のみが残
るようにパターニングする。感光性樹脂２２をこの程度
の大きさで残すようにパターニングすると、０．５μｍ
程度の寸法のずれがあっても、各電極パッド１４の露出
している部分を異方性導電樹脂２０で確実に被覆するこ
とができる。
【００６２】このとき、感光性樹脂２２は、異方性導電
樹脂２０の約２倍となる３０〜６０μｍの厚さで形成す
る。これよりも薄く形成すると、後に異方性導電樹脂２
０をエッチングしたときに感光性樹脂２２も幾分エッチ
ングされるため、フォトマスクとしての機能が低下する
恐れがある。
【００６３】また、図７に示すように、異方性導電樹脂
２０と略同程度の厚さの感光性樹脂２３を形成し、それ
をパターニングしてから紫外線を照射することによっ
て、その感光性樹脂２３の表面に酸素プラズマに対する
耐性を高めた耐酸素プラズマ層２３ａを形成してもよ
い。このようにしても、異方性導電樹脂２０をエッチン
グするときに感光性樹脂２３がエッチングされ難くな
る。
【００６４】さらに、感光性樹脂２２のように膜厚を厚
くして紫外線を照射するようにしてもよい。紫外線を照
射するとその表面に酸素プラズマに対する耐性を高めた
層が形成されるため、エッチングのばらつきを吸収でき
る点で好ましい。
【００６５】そして、感光性樹脂２２または感光性樹脂
２３を形成した後、図示しない平行平板型イオンエッチ
ング装置を用い、残った感光性樹脂２２または感光性樹
脂２３をエッチングマスクに用いて異方性導電樹脂２０
をエッチングする。このとき、エッチングチャンバ内に
酸素を３０ｃｃ／分の流量で投入し、圧力を５Ｐａ（パ
スカル）に保って４００Ｗの高周波電力を印加する。
【００６６】この工程を経ることによって、不要な部分
の異方性導電樹脂２０が除去され、異方性導電樹脂２０
が各電極パッド１４に略対応する領域にだけ残される。
さらに、半導体チップ２を水で洗浄することによって、
接続領域以外の箇所に若干ながら残っていた導電性粒子
１８を完全に除去する。その後、エッチングマスクに用
いた感光性樹脂２２または感光性樹脂２３を除去する。
【００６７】その後、図示しないダイシング装置を用い
て半導体基板１２をダイシングラインａで切断して、図
８に示すように単個の半導体チップ２に分割する。この
半導体チップ２は個々の半導体装置１０を構成してお
り、その表面に電極パッド１４上に開口部１６ａを有す
る絶縁膜１６が形成され、その各電極パッド１４の露出
部分に異方性導電樹脂２０が配置されている。
【００６８】次に、図９に示すように、実装する回路基
板２６上に半導体装置１０を配置して各電極パッド１４
と回路電極２８とが対向するように位置合わせを行う。
さらに、各半導体装置１０毎に半導体チップ２側から超
音波ツール２４により超音波振動と荷重を加える。この
とき、加える超音波の周波数は、約２０〜３０ＫＨｚと
し、荷重の大きさは、６０〜２００ｋｇ／ｃｍ２程度と
する。また、超音波を印加する時間は、１回当たり約
０．５〜２秒の程度とする。さらに、図１に示した封止
樹脂３８を半導体チップ２と回路基板２６の間に注入し
て、好ましくは回路基板２６側から約１５０℃〜２００
℃程度の温度で加熱を行う。
【００６９】この工程を経ることによって、異方性導電
樹脂２０がつぶれて中に含まれる導電性粒子１８が電極
パッド１４と回路電極２８との間に挟み込まれ、その導
電性粒子１８により電極パッド１４と回路電極２８との
電気的な導通が確保される。また、超音波による振動エ
ネルギが導電性粒子１８に加えられることで、図２に示
した導電性粒子１８と電極パッド１４及び回路電極２８
との接続点ｂ、ｃで、金属原子（分子）が相互に相手方
に拡散して拡散接合が形成される。さらに、熱エネルギ
が加われば良好な拡散接合が形成される。この拡散接合
の形成とともに、半導体装置１０を回路基板２６に実装
することができる。
【００７０】このように、この発明による半導体装置の
実装方法によれば、導電性粒子１８を混在させた異方性
導電樹脂２０を用いた拡散接合により、半導体装置１０
を回路基板２６に実装することができるので、従来のよ
うに、半導体装置に突起電極を設ける必要がない。その
ため、突起電極を形成するために必要なめっき工程、フ
ォトリソ工程およびエッチング工程が省かれるため、製
造工程を大幅に短縮しかつ簡便なものとすることができ
る。しかも、これらの工程に必要なめっき装置、フォト
リソ装置、エッチング装置など非常に高価な装置も不要
となり、実装にかかるコストを大幅に低減することがで
きる。
【００７１】また、突起電極が不要で且つ半導体装置１
０の電極パッド１４と回路基板２６の回路電極２８とを
異方性導電樹脂２０中の導電性粒子１８との拡散接合に
より接合しているので、高密度で信頼性の高い実装構造
が得られる。
【００７２】さらに、異方性導電樹脂２０は、電極パッ
ド１４と回路電極２８との接続に必要な接続領域にのみ
存在し、それ以外には存在しないので、余分な導電性粒
子１８によって半導体チップ２の保護膜にクラックを生
じることがなく、そこから水分が浸入して半導体チップ
２内の素子に悪影響を及ぼすこともない。よって、一層
信頼性の高い実装構造が得られる。
【００７３】〔半導体装置の実装方法の第２の実施形
態：図１０及び図１１〕次に、図１に示した半導体装置
の実装構造を得るための実装方法の第２の実形態につい
て、図１０び図１１用いて第１の実施形態と異なる点を
中心に説明し、共通点については説明を省略乃至簡略化
する。
【００７４】第１実施形態と同様に絶縁膜１６を形成し
た半導体基板１２を用意し、その絶縁膜１６を形成した
面の略全面に、感光性を有する異方性導電樹脂３０を膜
厚が約１０μｍ〜３０μｍとなるようにして被膜形成す
る。その後、第１の実施形態と同様にして仮焼成を行な
う。
【００７５】この第２の実施形態で第１の実施形態と異
なる点は、感光性を有する異方性導電樹脂３０を用い、
その異方性導電樹脂３０に対して直接に露光及び現像処
理を行なって不要な部分を除去し、必要な箇所にのみ残
すようにしている点である。
【００７６】異方性導電樹脂３０は、ポリイミドまたは
フォトレジスト等の感光性を有する材料の樹脂に導電性
粒子１８を混在させたものを用いる。導電性粒子１８の
材質や大きさ、混入量などは、異方性導電樹脂２０の場
合と同等でよい。
【００７７】次に、所定のフォトマスクを用いて露光お
よび現像処理を行い、異方性導電樹脂３０を各電極パッ
ド１４の露出している部分の大きさよりも若干広い領域
の部分に残し、その他の部分を除去するようにパターニ
ングする。
【００７８】その後、第１の実施形態と同様に、図示し
ないダイシング装置を用いて半導体基板１２をダイシン
グラインａで切断して、図１１に示すように単個の半導
体チップ２に分割すると半導体装置１１が得られる。こ
れ以降、第１の実施形態の場合と同様にして半導体装置
１１を回路基板２６に接続して図１示した封止樹脂３８
を注入する。
【００７９】このように、第２の実施形態の方法によっ
ても第１の実施形態の場合と同様の半導体装置の実装構
造が得られ、この実装構造によって同様の作用効果がも
たらされる。また、第２の実施形態の方法では、異方性
導電樹脂３０に対して直接露光および現像処理を行なっ
て不要な箇所の異方性導電樹脂３０を除去するので、別
に感光性樹脂の塗布およびパターニングを行なう工程が
不要になる。したがって、実装構造を得るための実装方
法の工程がより一層簡略化される。
【００８０】
【発明の効果】この発明による半導体装置の実装構造お
よびその実装方法によれば、異方性導電樹脂に含まれる
導電性粒子による電極パッド及び回路電極との拡散接合
によって、半導体装置が回路基板に接続して固定される
ので、その接続状態が確実であり、高密度でしかも信頼
性の高い実装構造が得られる。また、半導体装置に突起
電極を形成する必要がないので、半導体装置の製造工程
が大幅に短縮され、製造コスト及び実装にかかるコスト
が大幅に削減される。
【００８１】したがって、多数のＩＣやＬＳＩ等の半導
体装置を回路基板に表面実装する液晶表示装置をはじ
め、携帯用電子機器やその他の各種電子機器に対し広範
に利用できる。
【００８２】また、異方性導電樹脂に含まれる導電性粒
子によって、半導体チップの保護膜にクラックを生じさ
せることがないため、より一層信頼性が高い実装構造が
得られる。
【図面の簡単な説明】
【図１】この発明による半導体装置の実装構造の一実施
形態を示す模式的な断面図である。
【図２】図１における導電性粒子と電極パッド及び回路
電極が拡散接合した部分の模式的な拡大断面図である。
【図３】図１に示した半導体装置の実装構造の要部を拡
大して示す模式的な断面図である。
【図４】同じく、別の箇所の要部を拡大して示す模式的
な断面図である。
【図５】この発明による半導体装置の実装方法の第１の
実施形態を説明するための最初の工程を示す模式的な断
面図である
【図６】同じく次の工程を示す模式的な断面図である。
【図７】図５に続く工程の他の例を示す模式的な断面図
である。
【図８】同じく図６または図７の次の工程を示す模式的
な断面図である。
【図９】同じく次の工程を示す模式的な断面図である。
【図１０】この発明による半導体装置の実装方法の第２
の実施形態を説明するための最初の工程を示す模式的な
断面図である
【図１１】同じく次の工程を示す模式的な断面図であ
る。
【図１２】従来の半導体装置の製造方法を説明するため
の最初の工程を示す模式的な断面図である。
【図１３】同じく次の工程を示す模式的な断面図であ
る。
【図１４】同じく次の工程を示す模式的な断面図であ
る。
【図１５】同じく次の工程を示す模式的な断面図であ
る。
【図１６】同じく次の工程を示す模式的な断面図であ
る。
【図１７】同じく次の工程を示す模式的な断面図であ
る。
【図１８】従来の半導体装置の実装構造を示す模式的な
断面図である
【符号の説明】
１、１０、１１：半導体装置 ２：半導体チップ １２：半導体基板 １４：電極パッド １６：絶縁膜 １６ａ：開口部 １８：導電性粒子 ２０、３０：異方性導電樹脂 ２２、２３：感光性樹脂 ２６：回路基板 ２８：回路電極 ３８：封止樹脂

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 集積回路およびそれを外部に接続するた
    めの複数の電極パッドを設けた半導体チップ上の表面に
    前記各電極パッド上に開口部を有する絶縁膜を形成した
    半導体装置を、パターニングされた回路電極を有する回
    路基板に実装した半導体装置の実装構造であって、 前記半導体装置の前記絶縁膜を形成した面と前記回路基
    板の前記回路電極を有する面との間の領域の内、前記各
    電極パッドと前記各回路電極とが対面する領域ごとに独
    立して、導電性粒子を混在した異方性導電樹脂を介在
    し、 前記導電性粒子が前記電極パッド及び前記回路電極と拡
    散接合していることを特徴とする半導体装置の実装構
    造。
  2. 【請求項２】 前記導電性粒子が金からなる請求項１に
    記載の半導体装置の実装構造。
  3. 【請求項３】 前記導電性粒子が銅等の金属を核とし、
    その表面に金又は白金等の拡散接合しやすい別の金属を
    被膜してなる請求項１に記載の半導体装置の実装構造。
  4. 【請求項４】 前記導電性粒子が樹脂粒子の表面に金属
    膜を形成してなる請求項１に記載の半導体装置の実装構
    造。
  5. 【請求項５】 複数の各半導体装置を構成する半導体チ
    ップに相当する領域毎に集積回路およびそれを外部に接
    続するための複数の電極パッドを設けた半導体基板を用
    意して、その半導体基板の表面に前記各電極パッド上に
    開口部を有する絶縁膜を形成する工程と、 前記半導体基板の絶縁膜を形成した面の略全域に、導電
    性粒子を混在した異方性導電樹脂を配置する工程と、 前記異方性導電樹脂の略全面に感光性樹脂を塗布し、そ
    の感光性樹脂を前記各電極パッドの露出部分に略対応す
    る領域にそれぞれ独立して残すようにパターニングする
    工程と、 その残った感光性樹脂をマスクにして前記異方性導電樹
    脂をエッチングした後、その感光性樹脂を除去する工程
    と、 その後、前記半導体基板を個々の半導体装置を構成する
    半導体チップに切断する工程と、 その切断された半導体チップからなる半導体装置を、回
    路電極を有する回路基板上に、前記異方性導電樹脂を介
    して前記各電極パッドと前記回路電極とを対向させるよ
    うに位置合わせして配置する工程と、 前記半導体装置に超音波を印加するとともに荷重を加え
    る工程とを有することを特徴とする半導体装置の実装方
    法。
  6. 【請求項６】 複数の各半導体装置を構成する半導体チ
    ップに相当する領域毎に集積回路およびそれを外部に接
    続するための複数の電極パッドを設けた半導体基板を用
    意して、その半導体基板の表面に前記各電極パッド上に
    開口部を有する絶縁膜を形成する工程と、 前記半導体基板の前記絶縁膜を形成した面の略全域に、
    導電性粒子を混在した感光性を有する異方性導電樹脂を
    配置する工程と、 前記感光性を有する異方性導電樹脂を、前記各電極パッ
    ドの露出部分に略対応する領域にそれぞれ独立して残す
    ように露光及び現像処理を行なってパターニングする工
    程と、 その後、前記半導体基板を個々の半導体装置を構成する
    半導体チップに切断する工程と、 その切断された半導体チップからなる半導体装置を、回
    路電極を有する回路基板上に、前記異方性導電樹脂を介
    して前記各電極パッドと前記回路電極とを対向させるよ
    うに位置合わせして配置する工程と、 前記半導体装置に超音波を印加するとともに荷重を加え
    る工程とを有することを特徴とする半導体装置の実装方
    法。
  7. 【請求項７】 請求項５又は６に記載の半導体装置の実
    装方法において、 前記半導体装置の表面に異方性導電樹脂を配置する工程
    と、その半導体装置を前記回路基板上に配置する工程と
    の間に、８０℃〜１００℃程度の温度で前記半導体装置
    を加熱して前記異方性導電樹脂中の溶媒の一部を蒸発さ
    せる工程を有することを特徴とする半導体装置の実装方
    法。
  8. 【請求項８】 前記半導体装置に超音波を印加するとと
    もに荷重を加える工程中に、 前記回路基板側から加熱する請求項５乃至７のいずれか
    一項に記載の半導体装置の実装方法。
  9. 【請求項９】 前記回路基板側から加熱する温度が１５
    ０℃〜２００℃程度である請求項８に記載の半導体装置
    の実装方法。
  10. 【請求項１０】 請求項５乃至９のいずれか一項に記載
    の半導体装置の実装方法において、 前記半導体装置に超音波を印加するとともに荷重を加え
    る工程の次に、前記半導体装置と前記回路基板との間に
    封止樹脂を注入する工程を有することを特徴とする半導
    体装置の実装方法。
JP2000109040A 1999-04-16 2000-04-11 半導体装置の実装構造および実装方法 Pending JP2000357710A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000109040A JP2000357710A (ja) 1999-04-16 2000-04-11 半導体装置の実装構造および実装方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-109201 1999-04-16
JP10920199 1999-04-16
JP2000109040A JP2000357710A (ja) 1999-04-16 2000-04-11 半導体装置の実装構造および実装方法

Publications (2)

Publication Number Publication Date
JP2000357710A true JP2000357710A (ja) 2000-12-26
JP2000357710A5 JP2000357710A5 (ja) 2007-05-24

Family

ID=26448996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000109040A Pending JP2000357710A (ja) 1999-04-16 2000-04-11 半導体装置の実装構造および実装方法

Country Status (1)

Country Link
JP (1) JP2000357710A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250618A (ja) * 2006-03-14 2007-09-27 Matsushita Electric Ind Co Ltd 電子部品実装構造体およびその製造方法
US8119449B2 (en) 2006-03-14 2012-02-21 Panasonic Corporation Method of manufacturing an electronic part mounting structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250618A (ja) * 2006-03-14 2007-09-27 Matsushita Electric Ind Co Ltd 電子部品実装構造体およびその製造方法
JP4609350B2 (ja) * 2006-03-14 2011-01-12 パナソニック株式会社 電子部品実装構造体の製造方法
US8119449B2 (en) 2006-03-14 2012-02-21 Panasonic Corporation Method of manufacturing an electronic part mounting structure

Similar Documents

Publication Publication Date Title
JP3313547B2 (ja) チップサイズパッケージの製造方法
US20050142835A1 (en) Method of disposing conductive bumps onto a semiconductor device and semiconductor devices so formed
JP2002261190A (ja) 半導体装置、その製造方法及び電子機器
KR20010070217A (ko) 반도체 장치 및 그 제조 방법
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JPH10135404A (ja) 半導体チップモジュール及びその製造方法
WO2009016495A1 (en) Semiconductor device having a bump electrode and method for its manufacture
US6339247B1 (en) Structure for mounting a semiconductor device on a liquid crystal display, and semiconductor device
TW200535982A (en) Semiconductor device and its manufacturing method, circuit board, and electronic apparatus
JP2004327480A (ja) 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
EP0645807B1 (en) Semiconductor device
WO2000057469A1 (fr) Structure et procédé de montage de semi-conducteur
JP4465891B2 (ja) 半導体装置
JP2000357710A (ja) 半導体装置の実装構造および実装方法
JP2002134541A (ja) 半導体装置とその製造方法ならびに半導体装置の実装構造
JP3148202B2 (ja) 半導体パッケージ及びその製造方法
JP2001148393A (ja) バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP3283947B2 (ja) 半導体装置およびその製造方法
JP2002076587A (ja) 半導体装置の製造方法およびその実装方法
JP2001351947A (ja) 半導体装置の製造方法およびその実装方法
JP2008177404A (ja) 半導体装置、半導体モジュールおよびその製造方法
JP2001284387A (ja) 半導体装置とその製造方法ならびに半導体装置の実装構造
JP2001196416A (ja) 半導体装置の実装構造および実装方法と半導体装置およびその製造方法
JPH04323838A (ja) 半導体素子の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090804