JP2001351947A - 半導体装置の製造方法およびその実装方法 - Google Patents
半導体装置の製造方法およびその実装方法Info
- Publication number
- JP2001351947A JP2001351947A JP2000170082A JP2000170082A JP2001351947A JP 2001351947 A JP2001351947 A JP 2001351947A JP 2000170082 A JP2000170082 A JP 2000170082A JP 2000170082 A JP2000170082 A JP 2000170082A JP 2001351947 A JP2001351947 A JP 2001351947A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- mounting
- insulating film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体装置に突起電極を形成することなく実
装できるようにし、半導体装置の回路基板への実装を容
易に行なえ、さらに安価で信頼性が高い半導体装置の製
造方法およびその実装方法を提供すること。 【解決手段】 電極パッド１４を形成した半導体基板１
２の全面に絶縁膜１６を形成し、絶縁膜１６に電極パッ
ド１４が露出する開口部をパターン形成する工程と、電
極パッド１４上に異方性導電接着剤２１をスクリーン印
刷法によって形成する工程と、スクライブラインに沿っ
てダイシング処理を行ない半導体チップを形成する工程
とを有する半導体装置の製造方法およびその実装方法。
装できるようにし、半導体装置の回路基板への実装を容
易に行なえ、さらに安価で信頼性が高い半導体装置の製
造方法およびその実装方法を提供すること。 【解決手段】 電極パッド１４を形成した半導体基板１
２の全面に絶縁膜１６を形成し、絶縁膜１６に電極パッ
ド１４が露出する開口部をパターン形成する工程と、電
極パッド１４上に異方性導電接着剤２１をスクリーン印
刷法によって形成する工程と、スクライブラインに沿っ
てダイシング処理を行ない半導体チップを形成する工程
とを有する半導体装置の製造方法およびその実装方法。
Description
【０００１】
【発明の属する技術分野】本発明は、回路基板に電気的
および機械的な接続を行なう半導体装置の製造方法、お
よびその半導体装置の回路基板への実装方法に関する。
および機械的な接続を行なう半導体装置の製造方法、お
よびその半導体装置の回路基板への実装方法に関する。
【０００２】
【従来の技術】従来技術における半導体装置の製造方
法、およびその半導体装置の回路基板への実装方法を、
図５〜図８の断面図を用いて説明する。
法、およびその半導体装置の回路基板への実装方法を、
図５〜図８の断面図を用いて説明する。
【０００３】〔従来技術における半導体装置の製造方
法：図５から図７〕はじめに図５から図７をもちいて、
従来技術における突起電極を有する半導体装置の製造方
法を説明する。図５に示すように、半導体基板１２上の
全面に絶縁膜１６を形成し、その後、フォトエッチング
処理を行ない電極パッド１４が開口するように、絶縁膜
１６をパターン形成する。
法：図５から図７〕はじめに図５から図７をもちいて、
従来技術における突起電極を有する半導体装置の製造方
法を説明する。図５に示すように、半導体基板１２上の
全面に絶縁膜１６を形成し、その後、フォトエッチング
処理を行ない電極パッド１４が開口するように、絶縁膜
１６をパターン形成する。
【０００４】その後、半導体基板１２上の全面に、下層
のクロムと上層の銅との積層膜からなる共通電極膜３０
を、スパッタリング装置を用いて形成する。この共通電
極膜３０は、突起電極４０を電気めっき法にて形成する
ときのめっき電極としての役割をもつ。
のクロムと上層の銅との積層膜からなる共通電極膜３０
を、スパッタリング装置を用いて形成する。この共通電
極膜３０は、突起電極４０を電気めっき法にて形成する
ときのめっき電極としての役割をもつ。
【０００５】つぎに、図６に示すように、感光性樹脂２
２を回転塗布法により５μｍの厚さで、半導体基板１２
の全面に形成する。その後、所定のフォトマスクを使用
して露光処理を行ない、そののち、現像処理を行なうフ
ォトリソグラフィー処理によって、突起電極４０形成予
定領域が開口するように、感光性樹脂２２をパターンニ
ングする。この感光性樹脂２２が形成された部分にはめ
っき膜が形成されない。
２を回転塗布法により５μｍの厚さで、半導体基板１２
の全面に形成する。その後、所定のフォトマスクを使用
して露光処理を行ない、そののち、現像処理を行なうフ
ォトリソグラフィー処理によって、突起電極４０形成予
定領域が開口するように、感光性樹脂２２をパターンニ
ングする。この感光性樹脂２２が形成された部分にはめ
っき膜が形成されない。
【０００６】その後、半導体基板１２を、硫酸銅からな
る銅めっき液を２５℃の温度に保った図示しない銅めっ
き槽内に浸漬し、その銅めっき槽内の電極と共通電極膜
３０とのあいだに流す電流の電流密度３Ａ／ｄｍ2とす
る条件下で、銅めっき層３４を２５μｍ程度の厚さで形
成する。
る銅めっき液を２５℃の温度に保った図示しない銅めっ
き槽内に浸漬し、その銅めっき槽内の電極と共通電極膜
３０とのあいだに流す電流の電流密度３Ａ／ｄｍ2とす
る条件下で、銅めっき層３４を２５μｍ程度の厚さで形
成する。
【０００７】さらにその後、半導体基板１２を、有機酸
からなるハンダめっき液を２５℃の温度に保った図示し
ないハンダめっき槽内に浸漬し、そのハンダめっき槽内
の電極と共通電極膜３０とのあいだに流す電流の電流密
度３Ａ／ｄｍ2とする条件下で、ハンダめっき層３６を
２５μｍ程度の厚さで形成する。
からなるハンダめっき液を２５℃の温度に保った図示し
ないハンダめっき槽内に浸漬し、そのハンダめっき槽内
の電極と共通電極膜３０とのあいだに流す電流の電流密
度３Ａ／ｄｍ2とする条件下で、ハンダめっき層３６を
２５μｍ程度の厚さで形成する。
【０００８】銅めっき層３４とハンダめっき層３６と
は、それぞれ２５μｍ程度の厚さで形成しているが、こ
れは以下に記すような理由による。回路基板に半導体装
置をフェイスダウン実装する場合には、回路基板に実装
したのち、環境信頼性特性を向上させる目的で、エポキ
シ系接着剤からなるアンダーフィル剤を半導体装置と回
路基板とのあいだのすきまに流し込む必要がある。
は、それぞれ２５μｍ程度の厚さで形成しているが、こ
れは以下に記すような理由による。回路基板に半導体装
置をフェイスダウン実装する場合には、回路基板に実装
したのち、環境信頼性特性を向上させる目的で、エポキ
シ系接着剤からなるアンダーフィル剤を半導体装置と回
路基板とのあいだのすきまに流し込む必要がある。
【０００９】これは、外部からの水分の侵入を防止する
とともに、環境の変化にともなう熱収縮に起因する応力
が発生して、回路基板から半導体装置が剥離することを
防止して、環境信頼性特性を向上させるためである。そ
して、エポキシ系接着剤からなるアンダーフィル剤を流
し込んで、上記の目的を果たすためには、半導体装置と
回路基板とのあいだの隙間は、５０μｍ程度確保する必
要がある。
とともに、環境の変化にともなう熱収縮に起因する応力
が発生して、回路基板から半導体装置が剥離することを
防止して、環境信頼性特性を向上させるためである。そ
して、エポキシ系接着剤からなるアンダーフィル剤を流
し込んで、上記の目的を果たすためには、半導体装置と
回路基板とのあいだの隙間は、５０μｍ程度確保する必
要がある。
【００１０】さらにまた、回路基板として一般的に使用
されるガラスとエポキシ樹脂とからなる回路基板は数十
μｍ程度の反りを有する。このため、フェイスダウン実
装を行なうとき、回路基板の反りを吸収して、半導体装
置を実装可能にする必要があるという理由からも、前述
のように、半導体装置と回路基板とのあいだの隙間は、
５０μｍ程度確保する必要がある。
されるガラスとエポキシ樹脂とからなる回路基板は数十
μｍ程度の反りを有する。このため、フェイスダウン実
装を行なうとき、回路基板の反りを吸収して、半導体装
置を実装可能にする必要があるという理由からも、前述
のように、半導体装置と回路基板とのあいだの隙間は、
５０μｍ程度確保する必要がある。
【００１１】つぎに図７に示すように、めっき阻止膜と
して使用した感光性樹脂２２の除去すると、断面形状が
マッシュルーム形状の銅めっき層３４の上部に重なるよ
うにハンダめっき層３６形成した突起電極４０が形成で
きる。その後、突起電極４０をエッチングマスクに使用
して、突起電極４０から露出している共通電極膜３０を
エッチングして、下部電極層３２を突起電極４０の下部
にパターン形成する。
して使用した感光性樹脂２２の除去すると、断面形状が
マッシュルーム形状の銅めっき層３４の上部に重なるよ
うにハンダめっき層３６形成した突起電極４０が形成で
きる。その後、突起電極４０をエッチングマスクに使用
して、突起電極４０から露出している共通電極膜３０を
エッチングして、下部電極層３２を突起電極４０の下部
にパターン形成する。
【００１２】その後、ハンダが溶融する温度にて加熱処
理を行ない、銅めっき層３４とその上部に表面張力によ
って球形状となったハンダめっき層３６とからなる突起
電極４０を形成する。
理を行ない、銅めっき層３４とその上部に表面張力によ
って球形状となったハンダめっき層３６とからなる突起
電極４０を形成する。
【００１３】その後、ダイシング装置をもちいて、半導
体基板１２のスクライブラインにそって切断加工を行な
い半導体装置１０を得る。
体基板１２のスクライブラインにそって切断加工を行な
い半導体装置１０を得る。
【００１４】〔従来技術における半導体装置の実装方
法：図８〕つぎに、図５から図７を用いて説明した形成
方法によって得られた半導体装置の回路基板への実装方
法における従来技術を、図８を用いて説明する。
法：図８〕つぎに、図５から図７を用いて説明した形成
方法によって得られた半導体装置の回路基板への実装方
法における従来技術を、図８を用いて説明する。
【００１５】図８に示すように、半導体装置１０を実装
する回路基板２６に、突起電極４０と回路電極２８とを
対向させるとともに、突起電極４０と回路電極２８の位
置が揃うように重ね合わせる。
する回路基板２６に、突起電極４０と回路電極２８とを
対向させるとともに、突起電極４０と回路電極２８の位
置が揃うように重ね合わせる。
【００１６】その後、ハンダが溶融する温度で加熱処理
を行ない、回路基板２６の回路電極２８上に半導体装置
１０を、ハンダめっき層３６によって実装する。このと
き、ハンダめっき層３６と回路電極２８との位置合わせ
は、溶融したハンダめっき層３６が回路電極２８に濡れ
広がることによって、自己整合的に行なわれるので、数
十μｍ程度の位置ずれがあったとしても、その位置ずれ
はハンダめっき層３６の溶融時に補正され、適切な位置
で半導体装置１０を回路基板２６に実装することができ
る。
を行ない、回路基板２６の回路電極２８上に半導体装置
１０を、ハンダめっき層３６によって実装する。このと
き、ハンダめっき層３６と回路電極２８との位置合わせ
は、溶融したハンダめっき層３６が回路電極２８に濡れ
広がることによって、自己整合的に行なわれるので、数
十μｍ程度の位置ずれがあったとしても、その位置ずれ
はハンダめっき層３６の溶融時に補正され、適切な位置
で半導体装置１０を回路基板２６に実装することができ
る。
【００１７】その後、半導体装置１０と回路基板２６と
のあいだの隙間に、エポキシ樹脂からなる封止樹脂３８
を流し込み、加熱処理を行ないその封止樹脂３８を硬化
させる。このようにして、半導体装置の突起電極４０
が、回路基板２６の回路電極２８に電気的および機械的
に接続された状態で実装される。
のあいだの隙間に、エポキシ樹脂からなる封止樹脂３８
を流し込み、加熱処理を行ないその封止樹脂３８を硬化
させる。このようにして、半導体装置の突起電極４０
が、回路基板２６の回路電極２８に電気的および機械的
に接続された状態で実装される。
【００１８】
【発明が解決しようとする課題】しかしながら、従来技
術における半導体装置の製造方法およびその実装方法に
おいては、半導体装置１０の電極パッド１４上のそれぞ
れに突起電極４０を形成しなければならない。その突起
電極４０を形成するためには、細かく手間のかかる作業
が必要とされるとともに、共通電極膜３０の被膜形成工
程、めっき阻止膜として使用する感光性樹脂２０を形成
するフォトリソグラフィー工程、突起電極４０のめっき
工程、および突起電極４０から露出する共通電極膜３０
のエッチング工程と、長い処理工程を必要とする。
術における半導体装置の製造方法およびその実装方法に
おいては、半導体装置１０の電極パッド１４上のそれぞ
れに突起電極４０を形成しなければならない。その突起
電極４０を形成するためには、細かく手間のかかる作業
が必要とされるとともに、共通電極膜３０の被膜形成工
程、めっき阻止膜として使用する感光性樹脂２０を形成
するフォトリソグラフィー工程、突起電極４０のめっき
工程、および突起電極４０から露出する共通電極膜３０
のエッチング工程と、長い処理工程を必要とする。
【００１９】また、共通電極膜３０の被膜形成するため
のスパッタリング装置、めっき阻止膜として使用する感
光性樹脂２０をパターンニングするための露光装置、突
起電極４０をめっき処理によって形成するためのめっき
装置、および突起電極４０から露出する共通電極膜３０
をエッチングするためのエッチング装置などの高価な装
置が必要である。このため、半導体装置の製造コスト、
およびその半導体装置を回路基板に接続するための実装
コストが、従来技術においては高くなっている。
のスパッタリング装置、めっき阻止膜として使用する感
光性樹脂２０をパターンニングするための露光装置、突
起電極４０をめっき処理によって形成するためのめっき
装置、および突起電極４０から露出する共通電極膜３０
をエッチングするためのエッチング装置などの高価な装
置が必要である。このため、半導体装置の製造コスト、
およびその半導体装置を回路基板に接続するための実装
コストが、従来技術においては高くなっている。
【００２０】〔発明の目的〕本発明の目的は、上記課題
点を解決して、半導体装置に突起電極を形成することな
く実装できるようにし、半導体装置の回路基板への実装
を容易に行なえ、さらに安価で信頼性が高い半導体装置
の製造方法およびその実装方法を提供することである。
点を解決して、半導体装置に突起電極を形成することな
く実装できるようにし、半導体装置の回路基板への実装
を容易に行なえ、さらに安価で信頼性が高い半導体装置
の製造方法およびその実装方法を提供することである。
【００２１】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法およびその実装方法
においては、下記記載の手段を採用する。
に、本発明の半導体装置の製造方法およびその実装方法
においては、下記記載の手段を採用する。
【００２２】本発明の半導体装置の製造方法において
は、電極パッドを形成した半導体基板の上面の全面に絶
縁膜を形成し、その絶縁膜に電極パッドが露出する開口
部をパターン形成する工程と、上記電極パッド上に異方
性導電接着剤をスクリーン印刷法によって形成する工程
と、スクライブラインに沿ってダイシング処理を行ない
上記半導体基板を切断する工程とを有することを特徴と
する。
は、電極パッドを形成した半導体基板の上面の全面に絶
縁膜を形成し、その絶縁膜に電極パッドが露出する開口
部をパターン形成する工程と、上記電極パッド上に異方
性導電接着剤をスクリーン印刷法によって形成する工程
と、スクライブラインに沿ってダイシング処理を行ない
上記半導体基板を切断する工程とを有することを特徴と
する。
【００２３】本発明の半導体装置の製造方法において
は、電極パッドを形成した半導体基板の上面の全面に絶
縁膜を形成し、その絶縁膜に電極パッドが露出する開口
部をパターン形成する工程と、スクライブラインに沿っ
てダイシング処理を行ない上記半導体基板を切断する工
程と、上記電極パッド上に異方性導電接着剤をスクリー
ン印刷法によって形成する工程とを有することを特徴と
する。
は、電極パッドを形成した半導体基板の上面の全面に絶
縁膜を形成し、その絶縁膜に電極パッドが露出する開口
部をパターン形成する工程と、スクライブラインに沿っ
てダイシング処理を行ない上記半導体基板を切断する工
程と、上記電極パッド上に異方性導電接着剤をスクリー
ン印刷法によって形成する工程とを有することを特徴と
する。
【００２４】本発明の半導体装置の実装方法において
は、電極パッドを形成した半導体基板の上面の全面に絶
縁膜を形成し、その絶縁膜に電極パッドが露出する開口
部をパターン形成し、異方性導電接着剤をスクリーン印
刷法により、上記電極パッド上に形成し、スクライブラ
インに沿ってダイシング処理を行ない上記半導体基板を
切断する工程から形成した半導体装置の回路基板への実
装方法は、半導体基板の電極パッドと、回路基板の回路
電極とを上記異方性導電接着剤を介して位置合わせする
工程と、超音波圧着する工程とを有し、上記導電性粒子
は、上記電極パッドと上記回路電極とに拡散接合してい
ることを特徴とする。
は、電極パッドを形成した半導体基板の上面の全面に絶
縁膜を形成し、その絶縁膜に電極パッドが露出する開口
部をパターン形成し、異方性導電接着剤をスクリーン印
刷法により、上記電極パッド上に形成し、スクライブラ
インに沿ってダイシング処理を行ない上記半導体基板を
切断する工程から形成した半導体装置の回路基板への実
装方法は、半導体基板の電極パッドと、回路基板の回路
電極とを上記異方性導電接着剤を介して位置合わせする
工程と、超音波圧着する工程とを有し、上記導電性粒子
は、上記電極パッドと上記回路電極とに拡散接合してい
ることを特徴とする。
【００２５】本発明の半導体装置の実装方法において
は、電極パッドを形成した半導体基板の上面の全面に絶
縁膜を形成し、その絶縁膜に電極パッドが露出する開口
部をパターン形成し、スクライブラインに沿ってダイシ
ング処理を行ない半導体基板を切断し、異方性導電接着
剤をスクリーン印刷法により、上記電極パッド上に形成
する工程から形成した半導体装置の回路基板への実装方
法は、半導体基板の電極パッドと、回路基板の回路電極
とを上記異方性導電接着剤を介して位置合わせする工程
と、超音波圧着する工程とを有し、上記導電性粒子は、
上記電極パッドと上記回路電極とに拡散接合しているこ
とを特徴とする。
は、電極パッドを形成した半導体基板の上面の全面に絶
縁膜を形成し、その絶縁膜に電極パッドが露出する開口
部をパターン形成し、スクライブラインに沿ってダイシ
ング処理を行ない半導体基板を切断し、異方性導電接着
剤をスクリーン印刷法により、上記電極パッド上に形成
する工程から形成した半導体装置の回路基板への実装方
法は、半導体基板の電極パッドと、回路基板の回路電極
とを上記異方性導電接着剤を介して位置合わせする工程
と、超音波圧着する工程とを有し、上記導電性粒子は、
上記電極パッドと上記回路電極とに拡散接合しているこ
とを特徴とする。
【００２６】〔作用〕本発明による半導体装置の製造方
法およびその実装方法においては、従来技術における回
路基板への半導体装置の実装手段に採用していた突起電
極に変えて、異方性導電接着剤を使用する。この異方性
導電接着剤は、接着樹脂に導電性粒子を混入したものか
らなり、このペースト状の異方性導電接着剤をスクリー
ン印刷法によって、半導体基板の電極パッド上に形成す
る。
法およびその実装方法においては、従来技術における回
路基板への半導体装置の実装手段に採用していた突起電
極に変えて、異方性導電接着剤を使用する。この異方性
導電接着剤は、接着樹脂に導電性粒子を混入したものか
らなり、このペースト状の異方性導電接着剤をスクリー
ン印刷法によって、半導体基板の電極パッド上に形成す
る。
【００２７】そして、半導体基板の電極パッド上に形成
した異方性導電接着剤と、回路基板の回路電極とを位置
合わせを行ない、その後、超音波圧着して回路基板に半
導体装置を実装する。
した異方性導電接着剤と、回路基板の回路電極とを位置
合わせを行ない、その後、超音波圧着して回路基板に半
導体装置を実装する。
【００２８】このような本発明の半導体装置の製造方法
およびその実装方法によれば、異方性導電接着剤に含ま
れる導電性粒子が、電極パッドおよび回路電極に拡散接
合されることによって、半導体装置が回路基板に接続し
て固定される。したがって、本発明においては、半導体
装置と回路基板との電気的および機械的な接続状態が確
実であるとともに、実装処理工程を容易に行なうことが
でき、さらに信頼性が高い半導体装置の製造方法および
その実装方法を提供することが可能となる。
およびその実装方法によれば、異方性導電接着剤に含ま
れる導電性粒子が、電極パッドおよび回路電極に拡散接
合されることによって、半導体装置が回路基板に接続し
て固定される。したがって、本発明においては、半導体
装置と回路基板との電気的および機械的な接続状態が確
実であるとともに、実装処理工程を容易に行なうことが
でき、さらに信頼性が高い半導体装置の製造方法および
その実装方法を提供することが可能となる。
【００２９】また、本発明においては、半導体装置に突
起電極を形成する必要がないことから、共通電極膜の被
膜形成工程、めっき阻止膜として使用する感光性樹脂を
形成するフォトリソグラフィー工程、突起電極のめっき
工程、および突起電極から露出する共通電極膜のエッチ
ング工程を省略することができ、半導体装置の製造工程
が大幅に短縮され製造コストを削減でき、さらに実装に
係わるコストも削減できる。
起電極を形成する必要がないことから、共通電極膜の被
膜形成工程、めっき阻止膜として使用する感光性樹脂を
形成するフォトリソグラフィー工程、突起電極のめっき
工程、および突起電極から露出する共通電極膜のエッチ
ング工程を省略することができ、半導体装置の製造工程
が大幅に短縮され製造コストを削減でき、さらに実装に
係わるコストも削減できる。
【００３０】
【発明の実施の形態】以下、図面を用いて本発明におけ
る半導体装置の製造方法およびその実装方法を実施する
ための最良の形態を説明する。以下、図１〜図４の断面
図をもちいて説明する。
る半導体装置の製造方法およびその実装方法を実施する
ための最良の形態を説明する。以下、図１〜図４の断面
図をもちいて説明する。
【００３１】〔本発明の実施形態における半導体装置の
製造方法説明：図１から図２〕まずはじめに図１から図
２をもちいて、本発明の実施形態における半導体装置の
製造方法を説明する。
製造方法説明：図１から図２〕まずはじめに図１から図
２をもちいて、本発明の実施形態における半導体装置の
製造方法を説明する。
【００３２】まずはじめに図１に示すように、所定の能
動素子や受動素子を形成し、入出力端子である電極パッ
ド１４を形成した半導体基板１２上の全面に絶縁膜１６
を形成する。この絶縁膜１６は、窒化シリコン（Ｓｉ
Ｎ）膜をプラズマ化学的気相成長法により、半導体基板
１２上の全面に１μｍの厚さで形成する。
動素子や受動素子を形成し、入出力端子である電極パッ
ド１４を形成した半導体基板１２上の全面に絶縁膜１６
を形成する。この絶縁膜１６は、窒化シリコン（Ｓｉ
Ｎ）膜をプラズマ化学的気相成長法により、半導体基板
１２上の全面に１μｍの厚さで形成する。
【００３３】この絶縁膜１６は、窒化シリコン膜以外
に、二酸化シリコン膜や、その二酸化シリコン膜に不純
物を添加した膜や、酸化タンタル膜や、酸化アルミニウ
ム膜などの無機膜でも適用可能であり、さらにまたポリ
イミド膜などの有機膜も適用することができる。
に、二酸化シリコン膜や、その二酸化シリコン膜に不純
物を添加した膜や、酸化タンタル膜や、酸化アルミニウ
ム膜などの無機膜でも適用可能であり、さらにまたポリ
イミド膜などの有機膜も適用することができる。
【００３４】さらに絶縁膜１６の形成方法としては、プ
ラズマ化学的気相成長法以外に、スパッタリング法でも
形成可能である。
ラズマ化学的気相成長法以外に、スパッタリング法でも
形成可能である。
【００３５】その後、図１には図示しないが、フォトレ
ジストを回転塗布法によって、絶縁膜１６上の全面に形
成し、所定のフォトマスクを用いてそのフォトレジスト
の露光処理を行ない、さらにその後、現像処理を行なっ
て、そのフォトレジストをパターンニングする。そして
そのパターンニングしたフォトレジストをエッチングマ
スクとして使用して、絶縁膜１６をエッチングして、電
極パッド１４が露出するようにパターンニングする。
ジストを回転塗布法によって、絶縁膜１６上の全面に形
成し、所定のフォトマスクを用いてそのフォトレジスト
の露光処理を行ない、さらにその後、現像処理を行なっ
て、そのフォトレジストをパターンニングする。そして
そのパターンニングしたフォトレジストをエッチングマ
スクとして使用して、絶縁膜１６をエッチングして、電
極パッド１４が露出するようにパターンニングする。
【００３６】このとき、絶縁膜１６は、図１に示すよう
に、電極パッド１４の周縁部でオーバーラップするよう
にパターン形成する。その後、エッチングマスクとして
使用したフォトレジストを除去する。
に、電極パッド１４の周縁部でオーバーラップするよう
にパターン形成する。その後、エッチングマスクとして
使用したフォトレジストを除去する。
【００３７】つぎに図２に示すように、異方性導電接着
剤２１をスクリーン印刷法によって電極パッド１４上に
形成する。異方性導電接着剤２１は、電極パッド１４と
同じ大きさか、または電極パッド１４より若干大きなパ
ターン形状で形成する。このことによって、スクリーン
印刷における位置ズレが発生しても、必ず電極パッド１
４上面に異方性導電接着剤２１中に含まれる導電性粒子
１８が形成されるようになる。
剤２１をスクリーン印刷法によって電極パッド１４上に
形成する。異方性導電接着剤２１は、電極パッド１４と
同じ大きさか、または電極パッド１４より若干大きなパ
ターン形状で形成する。このことによって、スクリーン
印刷における位置ズレが発生しても、必ず電極パッド１
４上面に異方性導電接着剤２１中に含まれる導電性粒子
１８が形成されるようになる。
【００３８】この異方性導電接着剤２１としては、接着
樹脂２０に導電性粒子１８を混入して、ペースト状にし
たものを使用する。接着樹脂２０としては、熱硬化性樹
脂であるエポキシ樹脂を使用する。
樹脂２０に導電性粒子１８を混入して、ペースト状にし
たものを使用する。接着樹脂２０としては、熱硬化性樹
脂であるエポキシ樹脂を使用する。
【００３９】さらに、導電性粒子１８としては、金、白
金、インジウム、パラジウム、アルミニュウム、銀、
銅、ハンダのうち一種、または２種以上の複合材料など
の金属粒子であれば、本発明の異方性導電接着剤２１に
適用することができる。これらのうち、金は電気伝導性
が良好であるとともに、電極パッド１４および回路基板
の回路電極との相性がよく、さらに拡散接合が容易に得
られことから、とくに好ましい。
金、インジウム、パラジウム、アルミニュウム、銀、
銅、ハンダのうち一種、または２種以上の複合材料など
の金属粒子であれば、本発明の異方性導電接着剤２１に
適用することができる。これらのうち、金は電気伝導性
が良好であるとともに、電極パッド１４および回路基板
の回路電極との相性がよく、さらに拡散接合が容易に得
られことから、とくに好ましい。
【００４０】また、導電性粒子１８の粒径は、絶縁膜１
６の膜厚より大きくなるようにする必要がある。導電性
粒子１８粒径が絶縁膜１６の膜厚より小さいと、絶縁膜
１４上面から突出せず、電極パッド１４と回路電極との
電気的接続が得られず、好ましくない。
６の膜厚より大きくなるようにする必要がある。導電性
粒子１８粒径が絶縁膜１６の膜厚より小さいと、絶縁膜
１４上面から突出せず、電極パッド１４と回路電極との
電気的接続が得られず、好ましくない。
【００４１】そこで、具体的には、導電性粒子１８の粒
径の製造バラツキが発生すること、および絶縁膜１６の
膜厚が１μｍであることとを考慮すると、導電性粒子１
８の平均粒径はおよそ１．５μｍから５μｍの範囲とす
ると、電極パッド１４と回路電極との確実な接続が可能
となり、好ましい。
径の製造バラツキが発生すること、および絶縁膜１６の
膜厚が１μｍであることとを考慮すると、導電性粒子１
８の平均粒径はおよそ１．５μｍから５μｍの範囲とす
ると、電極パッド１４と回路電極との確実な接続が可能
となり、好ましい。
【００４２】導電性粒子１８は、金、白金などの１種類
の金属ではなく、２種類の金属からなる２層構造として
もよい。たとえば、銅などの金属を核として、その核表
面に拡散接合が容易な別の金属である金や白金を被膜形
成してもよい。ここで、チタンや鉄のような金属は、導
電性粒子１８の材料としてはあまり適さない。
の金属ではなく、２種類の金属からなる２層構造として
もよい。たとえば、銅などの金属を核として、その核表
面に拡散接合が容易な別の金属である金や白金を被膜形
成してもよい。ここで、チタンや鉄のような金属は、導
電性粒子１８の材料としてはあまり適さない。
【００４３】さらにまた、プラスチック材料からなる樹
脂粒子の表面に金属膜をめっき処理によって形成したも
のを、導電性粒子１８として使用してもよい。この場
合、樹脂粒子表面に形成する金属膜としては、金または
白金にて形成することが好ましく、これらのうちとくに
金を用いるのがよい。金または白金は、電極パッド１４
や回路電極と容易に拡散接合が得られ、良好な接続状態
を維持できるという点から好ましい。
脂粒子の表面に金属膜をめっき処理によって形成したも
のを、導電性粒子１８として使用してもよい。この場
合、樹脂粒子表面に形成する金属膜としては、金または
白金にて形成することが好ましく、これらのうちとくに
金を用いるのがよい。金または白金は、電極パッド１４
や回路電極と容易に拡散接合が得られ、良好な接続状態
を維持できるという点から好ましい。
【００４４】そして、この導電性粒子１８は、その粒
径、および電極パッド１４の大きさや電極間ピッチなど
を考慮して、接着樹脂２０にたいする導電性粒子１８の
添加量を制御すればよい。たとえば、接着樹脂２０にお
よそ４重量％の導電性粒子１８を添加して、混練してペ
ースト状の異方性導電接着剤２１とする。
径、および電極パッド１４の大きさや電極間ピッチなど
を考慮して、接着樹脂２０にたいする導電性粒子１８の
添加量を制御すればよい。たとえば、接着樹脂２０にお
よそ４重量％の導電性粒子１８を添加して、混練してペ
ースト状の異方性導電接着剤２１とする。
【００４５】なお図２においては、導電性粒子１８は、
電極パッド１４上面に２つ図示されているが、これは作
図上の都合からで、実際には多数個配置されている。
電極パッド１４上面に２つ図示されているが、これは作
図上の都合からで、実際には多数個配置されている。
【００４６】つぎに半導体基板１２のスクライブライン
に沿ってダイシング処理を行ない、切断加工を行ない、
チップ状の半導体装置１０を得る。
に沿ってダイシング処理を行ない、切断加工を行ない、
チップ状の半導体装置１０を得る。
【００４７】この半導体基板１２のダイシング処理を行
なう前に、異方性導電接着剤２１の接着樹脂２０の硬化
温度より低い温度、たとえば８０℃から１００℃程度の
温度で加熱処理を行なうとよい。硬化温度より低いこの
程度の温度にて加熱処理を行なうと、接着樹脂２０のな
かに含まれる溶媒の一部を蒸発させ、その接着樹脂２０
の表面をいくぶん硬化させることができる。
なう前に、異方性導電接着剤２１の接着樹脂２０の硬化
温度より低い温度、たとえば８０℃から１００℃程度の
温度で加熱処理を行なうとよい。硬化温度より低いこの
程度の温度にて加熱処理を行なうと、接着樹脂２０のな
かに含まれる溶媒の一部を蒸発させ、その接着樹脂２０
の表面をいくぶん硬化させることができる。
【００４８】このように、異方性導電接着剤２１の接着
樹脂２０表面をいくぶん硬化させると、電極パッド１４
上面に形成した異方性導電接着剤２１の経時変化や、軽
い衝撃を受けたときの形状変化の発生を抑制することが
でき、その後の半導体装置の回路基板への実装作業が容
易になる。
樹脂２０表面をいくぶん硬化させると、電極パッド１４
上面に形成した異方性導電接着剤２１の経時変化や、軽
い衝撃を受けたときの形状変化の発生を抑制することが
でき、その後の半導体装置の回路基板への実装作業が容
易になる。
【００４９】なお、これまでの実施形態の説明において
は、異方性導電接着剤２１を電極パッド１４上面に形成
したのち、半導体基板１２の切断加工を行なったが、半
導体基板１２を切断加工してチップ状の半導体装置１０
を形成したのち、スクリーン印刷法を用いて電極パッド
１４上面に異方性導電接着剤２１を形成する工程を採用
してもよい。この場合でも、電極パッド１４上面に異方
性導電接着剤２１を形成したのち、接着樹脂２０の硬化
温度より低い温度で加熱処理を行なうとよい。
は、異方性導電接着剤２１を電極パッド１４上面に形成
したのち、半導体基板１２の切断加工を行なったが、半
導体基板１２を切断加工してチップ状の半導体装置１０
を形成したのち、スクリーン印刷法を用いて電極パッド
１４上面に異方性導電接着剤２１を形成する工程を採用
してもよい。この場合でも、電極パッド１４上面に異方
性導電接着剤２１を形成したのち、接着樹脂２０の硬化
温度より低い温度で加熱処理を行なうとよい。
【００５０】〔本発明の実施形態における半導体装置の
実装方法説明：図３から図４〕つぎに図３から図４をも
ちいて、本発明の実施形態における半導体装置の実装方
法を説明する。
実装方法説明：図３から図４〕つぎに図３から図４をも
ちいて、本発明の実施形態における半導体装置の実装方
法を説明する。
【００５１】図３に示すように、回路基板２６上に形成
された回路電極２８と、半導体装置１０に形成した異方
性導電接着剤２１を介して電極パッド１４とを位置合わ
せするように、半導体装置１０を回路基板２６上に配置
する。
された回路電極２８と、半導体装置１０に形成した異方
性導電接着剤２１を介して電極パッド１４とを位置合わ
せするように、半導体装置１０を回路基板２６上に配置
する。
【００５２】その後、半導体装置１０のうら面に超音波
ツール２４を接触させて、半導体基板１０に超音波振動
を印加するとともに荷重を加える。この超音波ツール２
４による超音波振動の周波数は、２０ｋＨｚ〜３０ｋＨ
ｚとし、荷重の大きさは６０ｋｇ／ｃｍ2〜２００ｋｇ
／ｃｍ2程度とする。また、超音波振動を与える時間
は、０．５秒〜２秒程度とする。
ツール２４を接触させて、半導体基板１０に超音波振動
を印加するとともに荷重を加える。この超音波ツール２
４による超音波振動の周波数は、２０ｋＨｚ〜３０ｋＨ
ｚとし、荷重の大きさは６０ｋｇ／ｃｍ2〜２００ｋｇ
／ｃｍ2程度とする。また、超音波振動を与える時間
は、０．５秒〜２秒程度とする。
【００５３】この結果、異方性導電接着剤２１に含まれ
る導電性粒子１８は、回路電極２８と電極パッド１４と
の双方に拡散接合によって接続させることができる。す
なわち、電極パッド１４と回路電極２８とが、導電性粒
子１８を介して電気的および機械的に接続される。
る導電性粒子１８は、回路電極２８と電極パッド１４と
の双方に拡散接合によって接続させることができる。す
なわち、電極パッド１４と回路電極２８とが、導電性粒
子１８を介して電気的および機械的に接続される。
【００５４】この半導体基板１２のうら面から超音波ツ
ール２４にて超音波振動を印加するとき、回路基板２６
の裏面から加熱すると、導電性粒子１８は回路電極２８
と電極パッド１４との双方に拡散接合が容易に進行す
る。回路基板２６の加熱温度は、１００℃程度でよい。
ール２４にて超音波振動を印加するとき、回路基板２６
の裏面から加熱すると、導電性粒子１８は回路電極２８
と電極パッド１４との双方に拡散接合が容易に進行す
る。回路基板２６の加熱温度は、１００℃程度でよい。
【００５５】このように半導体基板１２のうら面から超
音波振動を印加し、回路基板２６の裏面から加熱する実
装方法がもっとも好ましい。この理由は、超音波振動は
半導体基板１２のシリコンのように硬い物質中が伝播し
やすく、ガラスとエポキシ樹脂からなる回路基板２６な
どの柔らかい物質中では超音波振動がその回路基板２６
中で減衰し、接合部の電極パッド１４、導電性粒子１
８、および回路電極２８に充分に超音波エネルギーが伝
わらないためである。
音波振動を印加し、回路基板２６の裏面から加熱する実
装方法がもっとも好ましい。この理由は、超音波振動は
半導体基板１２のシリコンのように硬い物質中が伝播し
やすく、ガラスとエポキシ樹脂からなる回路基板２６な
どの柔らかい物質中では超音波振動がその回路基板２６
中で減衰し、接合部の電極パッド１４、導電性粒子１
８、および回路電極２８に充分に超音波エネルギーが伝
わらないためである。
【００５６】このように本発明の実施形態においては、
半導体基板１２のうら面から超音波振動を印加するとと
もに荷重を加え、さらに回路基板２６のうら面側から加
熱して、拡散接合を得ている。
半導体基板１２のうら面から超音波振動を印加するとと
もに荷重を加え、さらに回路基板２６のうら面側から加
熱して、拡散接合を得ている。
【００５７】超音波振動を印加すると、その超音波によ
る振動エネルギーが電極パッド１４を介して導電性粒子
１８に伝わり、この振動エネルギーによって導電性粒子
１８が振動して、電極パッド１４および回路電極２８の
表面で摩擦を生じ、その摩擦による熱エネルギーが、そ
の接触部分に加わることによって拡散接合が促進され
る。回路基板２６のうら面側から加熱は、摩擦による熱
エネルギーが大きくなる作用をもち、好ましくは回路基
板２６を加熱するとよい。
る振動エネルギーが電極パッド１４を介して導電性粒子
１８に伝わり、この振動エネルギーによって導電性粒子
１８が振動して、電極パッド１４および回路電極２８の
表面で摩擦を生じ、その摩擦による熱エネルギーが、そ
の接触部分に加わることによって拡散接合が促進され
る。回路基板２６のうら面側から加熱は、摩擦による熱
エネルギーが大きくなる作用をもち、好ましくは回路基
板２６を加熱するとよい。
【００５８】このとき、電極パッド１４はアルミニウム
から形成されており、その表面には薄い酸化膜である酸
化アルミニウムが形成されているが、本発明のように超
音波振動を印加すると、導電性粒子１８の振動によって
酸化アルミニウムが破壊されて、酸化アルミニウムの下
のアルミニウムに直接導電性粒子１８が接触する。この
ように本発明の実装方法では、導電性粒子１８を介して
の、回路電極２８と電極パッド１４との電気的接続が確
実になる。
から形成されており、その表面には薄い酸化膜である酸
化アルミニウムが形成されているが、本発明のように超
音波振動を印加すると、導電性粒子１８の振動によって
酸化アルミニウムが破壊されて、酸化アルミニウムの下
のアルミニウムに直接導電性粒子１８が接触する。この
ように本発明の実装方法では、導電性粒子１８を介して
の、回路電極２８と電極パッド１４との電気的接続が確
実になる。
【００５９】なお、加熱することのみによっても拡散接
合を実現することができるが、本発明のように超音波振
動を印加すると、低温で、導電性粒子１８を介して回路
電極２８と電極パッド１４との双方に拡散接合が得られ
る。これは前述のように、熱エネルギーに加えて振動エ
ネルギーが接合に寄与しているためである。
合を実現することができるが、本発明のように超音波振
動を印加すると、低温で、導電性粒子１８を介して回路
電極２８と電極パッド１４との双方に拡散接合が得られ
る。これは前述のように、熱エネルギーに加えて振動エ
ネルギーが接合に寄与しているためである。
【００６０】低温で半導体装置を回路基板に実装するこ
とによって、つぎに記すような作用効果がもたらされ
る。
とによって、つぎに記すような作用効果がもたらされ
る。
【００６１】加熱することによって、実装するときの温
度を高温にすると、異方性導電接着剤２１の接着樹脂２
０が変質したり、半導体装置１０に形成した素子の構造
やその作動に悪影響を与える恐れがある。また半導体装
置１０や回路基板２６においては、互いに物性が異なる
ものが形成されており、これを高温にすると、それぞれ
の構成部材の熱膨張係数の相違が助長されてひずみが発
生し、半導体装置１０と回路基板２６との接続状態が悪
化する。
度を高温にすると、異方性導電接着剤２１の接着樹脂２
０が変質したり、半導体装置１０に形成した素子の構造
やその作動に悪影響を与える恐れがある。また半導体装
置１０や回路基板２６においては、互いに物性が異なる
ものが形成されており、これを高温にすると、それぞれ
の構成部材の熱膨張係数の相違が助長されてひずみが発
生し、半導体装置１０と回路基板２６との接続状態が悪
化する。
【００６２】しかしながら、本発明のように超音波振動
を印加して拡散接合を得るような場合には、前述のよう
な悪影響が発生しなような温度範囲の低温で実装するこ
とが可能となる。
を印加して拡散接合を得るような場合には、前述のよう
な悪影響が発生しなような温度範囲の低温で実装するこ
とが可能となる。
【００６３】従来技術のように、突起電極のハンダめっ
き層を溶融して半導体装置１０を回路基板２６に実装す
る場合は、ハンダ溶融温度以上の２６０℃から３００℃
に加熱する必要があるが、本発明においては前述のよう
に、回路基板２６の加熱温度は、１００℃程度である。
き層を溶融して半導体装置１０を回路基板２６に実装す
る場合は、ハンダ溶融温度以上の２６０℃から３００℃
に加熱する必要があるが、本発明においては前述のよう
に、回路基板２６の加熱温度は、１００℃程度である。
【００６４】このため、本発明の実装方法では、従来技
術と比較すると、構成部材間の熱膨張係数の相違に起因
するひずみの発生を抑制することが可能となる。
術と比較すると、構成部材間の熱膨張係数の相違に起因
するひずみの発生を抑制することが可能となる。
【００６５】そして、超音波振動と加熱の双方を行なう
と、超音波による振動と、熱エネルギーによる振動とい
う周波数や振動の方向が異なる２種類の振動が加わるた
め、導電性粒子１８と回路電極２８および電極パッド１
４との接合状態がより良好となる。もちろん、超音波振
動を印加するだけでも、導電性粒子１８を介して回路電
極２８と電極パッド１４との双方の拡散接合は得られ
る。
と、超音波による振動と、熱エネルギーによる振動とい
う周波数や振動の方向が異なる２種類の振動が加わるた
め、導電性粒子１８と回路電極２８および電極パッド１
４との接合状態がより良好となる。もちろん、超音波振
動を印加するだけでも、導電性粒子１８を介して回路電
極２８と電極パッド１４との双方の拡散接合は得られ
る。
【００６６】さらに本発明の実装方法では、実装時に加
える荷重を小さくすることも可能である。実装時に加え
る荷重は、前述のように６０ｋｇ／ｃｍ2〜２００ｋｇ
／ｃｍ2程度あり、この程度の荷重であれば、半導体装
置に形成された能動素子や受動素子に悪影響は及ぼさな
い。
える荷重を小さくすることも可能である。実装時に加え
る荷重は、前述のように６０ｋｇ／ｃｍ2〜２００ｋｇ
／ｃｍ2程度あり、この程度の荷重であれば、半導体装
置に形成された能動素子や受動素子に悪影響は及ぼさな
い。
【００６７】さらにまた、本発明においては、導電性粒
子１８が存在している領域が、図３に示すように、電極
パッド１４と回路電極２８とが対向し接続している領域
だけである。このため、電極パッド１４間のピッチ寸法
を微細化することが可能で、高密度実装を実現すること
ができる。
子１８が存在している領域が、図３に示すように、電極
パッド１４と回路電極２８とが対向し接続している領域
だけである。このため、電極パッド１４間のピッチ寸法
を微細化することが可能で、高密度実装を実現すること
ができる。
【００６８】さらに電極パッド１４と回路電極２８との
対向領域のみに導電性粒子１８が存在している本発明で
は、絶縁膜１６のうえに導電性粒子１８が存在したとき
発生する絶縁膜１６のクラックや破損を防止することが
できるという効果も備えている。したがって、水分が絶
縁膜１６のクラックから侵入することは発生せず、信頼
性の高い半導体装置が得られる。
対向領域のみに導電性粒子１８が存在している本発明で
は、絶縁膜１６のうえに導電性粒子１８が存在したとき
発生する絶縁膜１６のクラックや破損を防止することが
できるという効果も備えている。したがって、水分が絶
縁膜１６のクラックから侵入することは発生せず、信頼
性の高い半導体装置が得られる。
【００６９】つぎに図４に示すように、半導体装置１０
と回路基板２６とのあいだの隙間の封止樹脂３８を流し
込み、加熱して封止樹脂３８を硬化させる。
と回路基板２６とのあいだの隙間の封止樹脂３８を流し
込み、加熱して封止樹脂３８を硬化させる。
【００７０】なお、本発明においては、半導体装置１０
と回路基板２６とのあいだの隙間寸法は、従来技術より
小さくなっているが、封止樹脂３８の粘度を調整して流
動性を上げれば、半導体装置１０と回路基板２６とのあ
いだの全面に封止樹脂３８を充填することができる。
と回路基板２６とのあいだの隙間寸法は、従来技術より
小さくなっているが、封止樹脂３８の粘度を調整して流
動性を上げれば、半導体装置１０と回路基板２６とのあ
いだの全面に封止樹脂３８を充填することができる。
【００７１】
【発明の効果】本発明による半導体装置の製造方法およ
びその実装方法においては、従来技術における回路基板
への半導体装置の実装手段に採用していた突起電極に変
えて、異方性導電接着剤を使用する。この異方性導電接
着剤は、接着樹脂に導電性粒子を混入したものからな
り、このペースト状の異方性導電接着剤をスクリーン印
刷法によって、半導体基板の電極パッド上に形成する。
びその実装方法においては、従来技術における回路基板
への半導体装置の実装手段に採用していた突起電極に変
えて、異方性導電接着剤を使用する。この異方性導電接
着剤は、接着樹脂に導電性粒子を混入したものからな
り、このペースト状の異方性導電接着剤をスクリーン印
刷法によって、半導体基板の電極パッド上に形成する。
【００７２】そして、半導体基板の電極パッド上に形成
した異方性導電接着剤と、回路基板の回路電極とを位置
合わせを行ない、その後、超音波圧着して回路基板に半
導体装置を実装する。
した異方性導電接着剤と、回路基板の回路電極とを位置
合わせを行ない、その後、超音波圧着して回路基板に半
導体装置を実装する。
【００７３】このような本発明の半導体装置の製造方法
およびその実装方法によれば、異方性導電接着剤に含ま
れる導電性粒子が、電極パッドおよび回路電極に拡散接
合されることによって、半導体装置が回路基板に接続し
て固定される。したがって、本発明においては半導体装
置と回路基板との電気的および機械的な接続状態が確実
であるとともに、実装処理工程を容易に行なうことがで
き、さらに信頼性が高い半導体装置の製造方法およびそ
の実装方法を提供することが可能となる。
およびその実装方法によれば、異方性導電接着剤に含ま
れる導電性粒子が、電極パッドおよび回路電極に拡散接
合されることによって、半導体装置が回路基板に接続し
て固定される。したがって、本発明においては半導体装
置と回路基板との電気的および機械的な接続状態が確実
であるとともに、実装処理工程を容易に行なうことがで
き、さらに信頼性が高い半導体装置の製造方法およびそ
の実装方法を提供することが可能となる。
【００７４】また、本発明においては、半導体装置に突
起電極を形成する必要がないことから、共通電極膜の被
膜形成工程、めっき阻止膜として使用する感光性樹脂を
形成するフォトリソグラフィー工程、突起電極のめっき
工程、および突起電極から露出する共通電極膜のエッチ
ング工程を省略することができ、半導体装置の製造工程
が大幅に短縮され製造コストを削減でき、さらに実装に
係わるコストも削減できる。
起電極を形成する必要がないことから、共通電極膜の被
膜形成工程、めっき阻止膜として使用する感光性樹脂を
形成するフォトリソグラフィー工程、突起電極のめっき
工程、および突起電極から露出する共通電極膜のエッチ
ング工程を省略することができ、半導体装置の製造工程
が大幅に短縮され製造コストを削減でき、さらに実装に
係わるコストも削減できる。
【図１】本発明の実施形態における半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図２】本発明の実施形態における半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図３】本発明の実施形態における半導体装置の実装方
法を示す断面図である。
法を示す断面図である。
【図４】本発明の実施形態における半導体装置の実装方
法を示す断面図である。
法を示す断面図である。
【図５】従来技術における半導体装置の製造方法を示す
断面図である。
断面図である。
【図６】従来技術における半導体装置の製造方法を示す
断面図である。
断面図である。
【図７】従来技術における半導体装置の実装方法を示す
断面図である。
断面図である。
【図８】従来技術における半導体装置の実装方法を示す
断面図である。
断面図である。
１２：半導体基板 １４：電極パッド
１６：絶縁膜 １８：導電性粒子 ２０：接着樹脂 ２１：異方性導電接着剤 ２２：感光性樹脂 ２４：超音波ツール ２６：回路基板 ２８：回路電極 ３０：共通電極膜 ３２：下部電極層 ３４：銅めっき層 ３６：ハンダめっき層 ３８：封止樹脂 ４０：突起電極
１６：絶縁膜 １８：導電性粒子 ２０：接着樹脂 ２１：異方性導電接着剤 ２２：感光性樹脂 ２４：超音波ツール ２６：回路基板 ２８：回路電極 ３０：共通電極膜 ３２：下部電極層 ３４：銅めっき層 ３６：ハンダめっき層 ３８：封止樹脂 ４０：突起電極
Claims (10)
- 【請求項１】 電極パッドを形成した半導体基板の上面
の全面に絶縁膜を形成し、その絶縁膜に電極パッドが露
出する開口部をパターン形成する工程と、 上記電極パッド上に異方性導電接着剤をスクリーン印刷
法によって形成する工程と、 スクライブラインに沿ってダイシング処理を行ない上記
半導体基板を切断する工程とを有することを特徴とする
半導体装置の製造方法。 - 【請求項２】 電極パッドを形成した半導体基板の上面
の全面に絶縁膜を形成し、その絶縁膜に電極パッドが露
出する開口部をパターン形成する工程と、 スクライブラインに沿ってダイシング処理を行ない上記
半導体基板を切断する工程と、 上記電極パッド上に異方性導電接着剤をスクリーン印刷
法によって形成する工程とを有することを特徴とする半
導体装置の製造方法。 - 【請求項３】 上記異方性導電接着剤は、熱硬化性の接
着樹脂と導電性粒子とからなる請求項１または請求項２
記載の半導体装置の製造方法。 - 【請求項４】 請求項３に記載の半導体装置の製造方法
であって、 上記異方性導電接着剤を上記電極パッド上に形成した工
程ののち、 上記接着樹脂の硬化温度より低い温度で加熱する工程を
有することを特徴とする半導体装置の製造方法。 - 【請求項５】 上記導電性粒子は、金からなる請求項３
記載の半導体装置の製造方法。 - 【請求項６】 上記導電性粒子は、 白金、インジウム、パラジウム、アルミニュウム、銀、
銅、ハンダから選ばれる一種、または２種以上の複合材
料からなる請求項３記載の半導体装置の製造方法。 - 【請求項７】 上記異方性導電接着剤は、電極パッドと
ほぼ同一パターンで形成する 請求項１または請求項２記載の半導体装置の製造方法。 - 【請求項８】 電極パッドを形成した半導体基板の上面
の全面に絶縁膜を形成し、その絶縁膜に電極パッドが露
出する開口部をパターン形成し、異方性導電接着剤をス
クリーン印刷法により、上記電極パッド上に形成し、ス
クライブラインに沿ってダイシング処理を行ない上記半
導体基板を切断する工程から形成した半導体装置の回路
基板への実装方法は、 半導体基板の電極パッドと、回路基板の回路電極とを上
記異方性導電接着剤を介して位置合わせする工程と、 超音波圧着する工程とを有し、 上記導電性粒子は、上記電極パッドと上記回路電極とに
拡散接合していることを特徴とする半導体装置の実装方
法。 - 【請求項９】 電極パッドを形成した半導体基板の上面
の全面に絶縁膜を形成し、その絶縁膜に電極パッドが露
出する開口部をパターン形成し、スクライブラインに沿
ってダイシング処理を行ない半導体基板を切断し、異方
性導電接着剤をスクリーン印刷法により、上記電極パッ
ド上に形成する工程から形成した半導体装置の回路基板
への実装方法は、 半導体基板の電極パッドと、回路基板の回路電極とを上
記異方性導電接着剤を介して位置合わせする工程と、 超音波圧着する工程とを有し、 上記導電性粒子は、上記電極パッドと上記回路電極とに
拡散接合していることを特徴とする半導体装置の実装方
法。 - 【請求項１０】 上記超音波圧着する工程では、 上記半導体基板のうら面から超音波ツールを接触させて
超音波を印加し、上記回路基板のうら面から加熱する請
求項８または請求項９記載の半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000170082A JP2001351947A (ja) | 2000-06-07 | 2000-06-07 | 半導体装置の製造方法およびその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000170082A JP2001351947A (ja) | 2000-06-07 | 2000-06-07 | 半導体装置の製造方法およびその実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001351947A true JP2001351947A (ja) | 2001-12-21 |
| JP2001351947A5 JP2001351947A5 (ja) | 2007-03-22 |
Family
ID=18672848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000170082A Pending JP2001351947A (ja) | 2000-06-07 | 2000-06-07 | 半導体装置の製造方法およびその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001351947A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008244277A (ja) * | 2007-03-28 | 2008-10-09 | Nec Corp | 半導体装置及びその製造方法 |
-
2000
- 2000-06-07 JP JP2000170082A patent/JP2001351947A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008244277A (ja) * | 2007-03-28 | 2008-10-09 | Nec Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3503133B2 (ja) | 電子デバイス集合体と電子デバイスの接続方法 | |
| JP2002261190A (ja) | 半導体装置、その製造方法及び電子機器 | |
| TW477043B (en) | Flip-chip type semiconductor device with stress-absorbing layer made of thermosetting resin and its manufacturing method | |
| JP4504434B2 (ja) | 集積半導体装置 | |
| JPH1064955A (ja) | 半導体素子の実装構造 | |
| JP2001144204A (ja) | 半導体装置及びその製造方法 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2009200274A (ja) | 集積半導体装置 | |
| JP2004259988A (ja) | キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置 | |
| WO2008095405A1 (fr) | Élément microélectronique et procédé de fabrication correspondant | |
| WO2004064142A1 (ja) | 半導体装置及びその製造方法 | |
| JP3451987B2 (ja) | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH10135404A (ja) | 半導体チップモジュール及びその製造方法 | |
| JP2001196403A (ja) | 半導体装置及びその製造方法 | |
| WO2000057469A1 (fr) | Structure et procédé de montage de semi-conducteur | |
| JP2000306949A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP2001351947A (ja) | 半導体装置の製造方法およびその実装方法 | |
| JP2002076587A (ja) | 半導体装置の製造方法およびその実装方法 | |
| JP2002231765A (ja) | 半導体装置 | |
| JP3057156B2 (ja) | 配線基板とその製造方法 | |
| JP2001135667A (ja) | バンプ形成方法及びこれに用いられる型、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002134541A (ja) | 半導体装置とその製造方法ならびに半導体装置の実装構造 | |
| JP2001223232A (ja) | 半導体装置の製造方法 | |
| JP2000357710A (ja) | 半導体装置の実装構造および実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070206 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090526 |