JP2004031755A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004031755A JP2004031755A JP2002187450A JP2002187450A JP2004031755A JP 2004031755 A JP2004031755 A JP 2004031755A JP 2002187450 A JP2002187450 A JP 2002187450A JP 2002187450 A JP2002187450 A JP 2002187450A JP 2004031755 A JP2004031755 A JP 2004031755A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- layer
- plating
- semiconductor device
- electroless nickel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13023—Disposition the whole bump connector protruding from the surface
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】製造工程が短縮され、信頼性の高いチップサイズパッケージ半導体装置を提供すること。
【解決手段】半導体チップと、該半導体チップ上に形成され半導体チップの内部素子に電気的に接続された配線パターンと、該配線パターン上に形成された絶縁層と、該絶縁層の該配線パターン上に形成されたスルーホールに充填して形成された金属製ランドと、該金属製ランドを介して前記配線パターンと電気的に接続された外部接続端子とを含む半導体装置において、前記金属製ランドが、無電解ニッケル−リンめっき、若しくは無電解ニッケル−ボロンめっき、若しくは無電解ニッケル−リン−ボロンめっき、又は、下層が無電解ニッケル−リンめっき・上層が無電解ニッケル−ボロンめっきの積層、若しくは下層が無電解ニッケル−リンめっき・上層が金めっきの積層より成る半導体装置。
【選択図】 図２
【解決手段】半導体チップと、該半導体チップ上に形成され半導体チップの内部素子に電気的に接続された配線パターンと、該配線パターン上に形成された絶縁層と、該絶縁層の該配線パターン上に形成されたスルーホールに充填して形成された金属製ランドと、該金属製ランドを介して前記配線パターンと電気的に接続された外部接続端子とを含む半導体装置において、前記金属製ランドが、無電解ニッケル−リンめっき、若しくは無電解ニッケル−ボロンめっき、若しくは無電解ニッケル−リン−ボロンめっき、又は、下層が無電解ニッケル−リンめっき・上層が無電解ニッケル−ボロンめっきの積層、若しくは下層が無電解ニッケル−リンめっき・上層が金めっきの積層より成る半導体装置。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、より詳しくは、チップサイズパッケージ（ＣＳＰ）におけるインターポーザ部の改良された半導体装置に関する。
【０００２】
【従来の技術】
半導体パッケージの小型化、その製造工程の短縮、低コスト化を目指したウェハレベルのチップサイズパッケージが提案されている。
【０００３】
例えば、『エレクトロニクス実装技術』（２０００臨時増刊号、技術調査会発行、１０５頁）には、配線パターンとしてめっき多層膜を用い、その上に設けた絶縁層のスルーホール部に直接はんだバンプを形成する方法が紹介されている。
【０００４】
この提案に従った従来技術の構造の代表的な１例を図１に示すと、半導体プロセスを経て半導体素子を形成された半導体チップ１にはアルミ配線層２が存在しその上には絶縁層３が形成されている。このような半導体チップ１の上に配線パターンを形成し、はんだバンプ以外の配線パターン上を樹脂封止した後、配線パターンの一部を電極パッドとして利用してはんだバンプ（外部接続端子）８を形成している。ここで、配線パターンとしては、めっき用シード層４を形成した上にめっきで配線パターンの本体を成す再配線金属（Ｃｕ）層５を形成した後、はんだとの反応を抑制するためにバリヤ（Ｎｉ）層６を形成した多層構造が知られている。また封止樹脂層７はエポキシ樹脂等が使用されるが製品の信頼性を確保する重要な役割を担っている。
【０００５】
この構造の半導体装置の場合、次のような問題がある。
【０００６】
１）配線パターンが多層（２層）であるので、製造工程が長くなる。
【０００７】
２）配線（Ｃｕ）と外部接続端子（はんだ）との過剰拡散防止のためにバリヤ（Ｎｉ）層を電解めっきで形成する場合、別途にめっき用電極（図示していない）を形成する必要があり、ＩＣ回路パターンの制約を受ける。
【０００８】
３）配線（Ｃｕ）と外部接続端子（はんだ）とのバリヤ（Ｎｉ）層を無電解Ｎｉ−Ｐめっきで形成する場合、はんだ濡れ性が劣る。
【０００９】
４）バリヤ層６の上面が樹脂絶縁層７の上端面より下方にくる場合、電極パッドとして利用する配線パターンの一部（スルーホール部）、即ち、はんだ（外部接続端子）との接合部の面積が小さくなり、強度低下が懸念される。
【００１０】
【発明が解決しようとする課題】
本発明は、これらの問題を解決した半導体装置を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
本発明は上記課題を達成するために下記を提供する。
【００１２】
（１）半導体チップと、該半導体チップ上に形成され半導体チップの内部素子に電気的に接続された配線パターンと、該配線パターン上に形成された絶縁層と、該絶縁層の該配線パターン上に形成されたスルーホールに充填して形成された金属製ランドと、該金属製ランドを介して前記配線パターンと電気的に接続された外部接続端子とを含む半導体装置において、前記金属製ランドが、無電解ニッケル−リンめっき、若しくは無電解ニッケル−ボロンめっき、若しくは無電解ニッケル−リン−ボロンめっき、又は、下層が無電解ニッケル−リンめっき・上層が無電解ニッケル−ボロンめっきの積層、若しくは下層が無電解ニッケル−リンめっき・上層が金めっきの積層より成ることを特徴とする半導体装置。
【００１３】
（２）前記配線パターンが単一金属層、又はエッチング速度が等しい若しくはエッチング速度差が２０％以下の金属の積層構造よりなる上記（１）記載の半導体装置。
【００１４】
（３）前記配線パターンが、銅めっき単一金属層からなるか、又は、下層が銅めっき、上層が下層より伸びの大きい電解銅めっき、若しくは伸びの大きい無電解めっきの積層からなる上記（１）記載の半導体装置。
【００１５】
（４）前記外部接続端子がはんだより成る上記（１）〜（３）に記載の半導体装置。
【００１６】
（５）半導体チップと、該半導体チップ上に形成され半導体チップの内部素子に電気的に接続された配線パターンと、該配線パターン上に形成された絶縁層と、該絶縁層の該配線パターン上に形成されたスルーホールを介して該配線パターンと電気的に接続された外部接続端子とを含む半導体装置において、前記配線パターンの上層としてバリヤ層を有し、前記配線パターンと前記バリヤ層がそのエッチング速度の差が２０％以内の材料で構成されていることを特徴とする半導体装置。
【００１７】
【発明の実施の形態】
図面を参照して本発明を説明する。
【００１８】
図２は本発明の１つの実施形態である。半導体チップ１の上部にアルミ配線と絶縁層３が存在する点は従来と同じである。半導体チップ１の内部には半導体プロセスでＩＣ回路その他の半導体素子が形成されている。
【００１９】
この実施形態では、シード層４の上に形成する配線パターン（再配線層）５を単層で構成し、樹脂絶縁層７に設けた配線パターン５上のスルーホールに金属製ランド９を充填して、その上に外部接続端子（はんだバンプ）８を形成している。
【００２０】
第１の特徴は、配線パターンからバリヤ層６を削除して、金属製ランド９を設け、金属製ランド９にバリヤ効果を持たせたことである。これによって、配線パターンが２層以上の多層であることに基づく製造工程が短縮される。
【００２１】
第２に金属製ランド９を設け、その上に外部接続端子（はんだ等）８を形成したことにより、外部接続端子８と金属製ランド９との間の接合強度を安定して高くとることが可能にされた。金属製ランド９は、必要であれば、図６に示すように樹脂絶縁層７のスルーホール内だけでなく、絶縁層７の上方まではみ出させて外部接続端子８との接合面積１３を増大することも可能である。それによって接合強度（耐久寿命）も向上する。
【００２２】
第３の特徴として、本発明では、金属製ランド９が、無電解ニッケル−リンめっき、若しくは無電解ニッケル−ボロンめっき、若しくは無電解ニッケル−リン−ボロンめっき、又は、下層が無電解ニッケル−リンめっき・上層が無電解ニッケル−ボロンめっきの積層、若しくは下層が無電解ニッケル−リンめっき・上層が金めっきの積層より成る。これらは、無電解めっきであるから、電解めっきのための余分なメッキ用電極を必要としない特徴とともに、材質的に外部接続端子（はんだ等）８に対する濡れ性に優れるのみならず、バリヤ効果（外部接続端子と配線パターンとの間の異常拡散を防止する）をも有している。従って、これらの材料で金属製ランド９を形成することにより、配線パターン（再配線層）からバリヤ層６を削除することが可能にされるとともに、このランド（バリヤ）形成のためのメッキ用電極を省略することも可能にされる。
【００２３】
さらに、金属製ランドをＮｉ−Ｐ／Ｎｉ−Ｂの積層構造又はＮｉ−Ｐ／Ａｕの積層構造にした場合には、上記の効果とともに、外部接続端子のはんだ濡れ性の改善、脆い合金層（Ｎｉ−Ｐ−Ｓｎ）の生成を抑制する効果がある。図３にこの実施形態を示す。金属製ランドがＮｉ−Ｐ層９とＮｉ−Ｂ又はＡｕ層１９の積層構造からなる以外は図２と同じである。
【００２４】
上記のランドの無電解めっき製造方法自体は公知である。例えば、Ｎｉ−Ｐ（約６％）、Ｎｉ−Ｂ（約１％）、Ｎｉ−Ｐ（約２％）−Ｂ（約０．２％）などが利用される。
【００２５】
また配線パターンの形成方法、無電解めっきあるいは電解めっきのためのシード層４についても知られている。
【００２６】
この実施形態において、配線パターン５を単一層とし、バリア層６を省略したことは、配線パターンのエッチングの際の不所望なオーバーエッチングとそれに伴う不都合を無くす効果がある。図４（あ）を参照すると、従来の金属（Ｃｕ）配線パターン層５とバリヤ（Ｎｉ等）層６の多層配線層の場合には、レジスト１０に設けたパターン状凹部に金属（Ｃｕ等）配線パターン層５とバリヤ（Ｎｉ等）層６をめっきで充填した後、シード層４を酸を用いて溶解除去する際に、バリヤ（Ｎｉ）層６に比べて金属（Ｃｕ等）配線パターン層５が顕著にエッチングされ易いので、図４（い）に見られるように、金属（Ｃｕ等）配線パターン層がオーバーエッチングされ、次いで樹脂絶縁層７を形成した場合にも配線パターンの傘下部にまで樹脂が十分に回り込みできないで、図４（う）に見られるようにバリヤ（Ｎｉ等）層６の下にボイド１１が発生する問題があった。これに対して、図２及び図３の実施形態では、配線パターン５を単一層としてバリヤ層６をなくしているので、配線パターン５に不所望な形状不安定の問題が解決される。
【００２７】
ただし、配線パターンと樹脂絶縁層７との密着性向上などの理由から配線パターンを多層化したい場合には、それらの多層のエッチング速度に差がない材料を用いるか又はエッチング速度の差が小さい材料を用いれば、従来技術のバリヤ層６を積層した場合のような問題（図４）は解決できる。図５にこの実施形態を示す。この実施形態は、基本的に図２と同じであるが、配線パターン５にもう１層の配線パターン１５を積層している。ここで、エッチング速度に差がない材料又はエッチング速度の差が小さい材料とは、同一のエッチング条件で、エッチングされる量（寸法）の差が、約２０％以下のものをいう。
【００２８】
エッチング速度の差が小さい材料の例として、銅めっきを挙げることができる。銅めっきでは、例えば、ピロリン酸銅めっき（銅の伸び率３〜６％）、硫酸銅めっき（銅の伸び率６〜１２％）、フルアディティブ用無電解銅めっき（銅伸び率１０〜１２％）などの銅めっきを挙げることができる。これらの材料のエッチング速度の差は、数％以下である。
【００２９】
また、配線パターンが積層構造で、上層１５が下層５より伸びを大きくした場合、樹脂絶縁層７との線膨張係数差の吸収に有利であり、樹脂絶縁層との密着力の向上が可能になる。
【００３０】
また、このように配線パターンにエッチング速度に差がなか又はエッチング速度の差が小さい材料を用いれば配線パターンの不所望な形状不安定の問題が解決されるので、配線パターン５の上層としてバリヤ層６を用いる従来技術の態様（図１）においても、配線パターン５とバリヤ層の材料をエッチング速度に差がなか又はエッチング速度の差が小さい材料から選択すれば、配線パターンの不所望な形状不安定の問題は解決される。
【００３１】
また、エッチング速度の大きい材料を上層１５に用いれば、配線断面形状を上部両端部にテーパのついた形状にすることも可能になり、樹脂絶縁層７のステップカバレッジを良好にできる。
【００３２】
【発明の効果】
本発明はウェハレベルのチップサイズパッケージへの適用を意図したものであり、上記のような構成を採用することにより、製造工程が簡単化され、信頼性の高いチップサイズパッケージ半導体装置及びその製造方法が提供される。
【図面の簡単な説明】
【図１】従来技術のチップサイズパッケージ半導体装置を示す。
【図２】実施例のチップサイズパッケージ半導体装置を示す。
【図３】実施例のチップサイズパッケージ半導体装置を示す。
【図４】従来技術のチップサイズパッケージ半導体装置における配線パターンの形状不安定性を説明する図である。
【図５】実施例のチップサイズパッケージ半導体装置を示す。
【図６】実施例のチップサイズパッケージ半導体装置を示す。
【符号の説明】
１…半導体チップ
２…アルミ配線
３…絶縁層
４…シード層
５…配線パターン
６…バリヤ層
７…樹脂絶縁層
８…外部接続端子
９…金属製ランド
１０…レジスト
１１…ボイド
１５…上層配線パターン
１９…Ｎｉ−Ｂ又はＡｕ層
【発明の属する技術分野】
本発明は半導体装置に係り、より詳しくは、チップサイズパッケージ（ＣＳＰ）におけるインターポーザ部の改良された半導体装置に関する。
【０００２】
【従来の技術】
半導体パッケージの小型化、その製造工程の短縮、低コスト化を目指したウェハレベルのチップサイズパッケージが提案されている。
【０００３】
例えば、『エレクトロニクス実装技術』（２０００臨時増刊号、技術調査会発行、１０５頁）には、配線パターンとしてめっき多層膜を用い、その上に設けた絶縁層のスルーホール部に直接はんだバンプを形成する方法が紹介されている。
【０００４】
この提案に従った従来技術の構造の代表的な１例を図１に示すと、半導体プロセスを経て半導体素子を形成された半導体チップ１にはアルミ配線層２が存在しその上には絶縁層３が形成されている。このような半導体チップ１の上に配線パターンを形成し、はんだバンプ以外の配線パターン上を樹脂封止した後、配線パターンの一部を電極パッドとして利用してはんだバンプ（外部接続端子）８を形成している。ここで、配線パターンとしては、めっき用シード層４を形成した上にめっきで配線パターンの本体を成す再配線金属（Ｃｕ）層５を形成した後、はんだとの反応を抑制するためにバリヤ（Ｎｉ）層６を形成した多層構造が知られている。また封止樹脂層７はエポキシ樹脂等が使用されるが製品の信頼性を確保する重要な役割を担っている。
【０００５】
この構造の半導体装置の場合、次のような問題がある。
【０００６】
１）配線パターンが多層（２層）であるので、製造工程が長くなる。
【０００７】
２）配線（Ｃｕ）と外部接続端子（はんだ）との過剰拡散防止のためにバリヤ（Ｎｉ）層を電解めっきで形成する場合、別途にめっき用電極（図示していない）を形成する必要があり、ＩＣ回路パターンの制約を受ける。
【０００８】
３）配線（Ｃｕ）と外部接続端子（はんだ）とのバリヤ（Ｎｉ）層を無電解Ｎｉ−Ｐめっきで形成する場合、はんだ濡れ性が劣る。
【０００９】
４）バリヤ層６の上面が樹脂絶縁層７の上端面より下方にくる場合、電極パッドとして利用する配線パターンの一部（スルーホール部）、即ち、はんだ（外部接続端子）との接合部の面積が小さくなり、強度低下が懸念される。
【００１０】
【発明が解決しようとする課題】
本発明は、これらの問題を解決した半導体装置を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
本発明は上記課題を達成するために下記を提供する。
【００１２】
（１）半導体チップと、該半導体チップ上に形成され半導体チップの内部素子に電気的に接続された配線パターンと、該配線パターン上に形成された絶縁層と、該絶縁層の該配線パターン上に形成されたスルーホールに充填して形成された金属製ランドと、該金属製ランドを介して前記配線パターンと電気的に接続された外部接続端子とを含む半導体装置において、前記金属製ランドが、無電解ニッケル−リンめっき、若しくは無電解ニッケル−ボロンめっき、若しくは無電解ニッケル−リン−ボロンめっき、又は、下層が無電解ニッケル−リンめっき・上層が無電解ニッケル−ボロンめっきの積層、若しくは下層が無電解ニッケル−リンめっき・上層が金めっきの積層より成ることを特徴とする半導体装置。
【００１３】
（２）前記配線パターンが単一金属層、又はエッチング速度が等しい若しくはエッチング速度差が２０％以下の金属の積層構造よりなる上記（１）記載の半導体装置。
【００１４】
（３）前記配線パターンが、銅めっき単一金属層からなるか、又は、下層が銅めっき、上層が下層より伸びの大きい電解銅めっき、若しくは伸びの大きい無電解めっきの積層からなる上記（１）記載の半導体装置。
【００１５】
（４）前記外部接続端子がはんだより成る上記（１）〜（３）に記載の半導体装置。
【００１６】
（５）半導体チップと、該半導体チップ上に形成され半導体チップの内部素子に電気的に接続された配線パターンと、該配線パターン上に形成された絶縁層と、該絶縁層の該配線パターン上に形成されたスルーホールを介して該配線パターンと電気的に接続された外部接続端子とを含む半導体装置において、前記配線パターンの上層としてバリヤ層を有し、前記配線パターンと前記バリヤ層がそのエッチング速度の差が２０％以内の材料で構成されていることを特徴とする半導体装置。
【００１７】
【発明の実施の形態】
図面を参照して本発明を説明する。
【００１８】
図２は本発明の１つの実施形態である。半導体チップ１の上部にアルミ配線と絶縁層３が存在する点は従来と同じである。半導体チップ１の内部には半導体プロセスでＩＣ回路その他の半導体素子が形成されている。
【００１９】
この実施形態では、シード層４の上に形成する配線パターン（再配線層）５を単層で構成し、樹脂絶縁層７に設けた配線パターン５上のスルーホールに金属製ランド９を充填して、その上に外部接続端子（はんだバンプ）８を形成している。
【００２０】
第１の特徴は、配線パターンからバリヤ層６を削除して、金属製ランド９を設け、金属製ランド９にバリヤ効果を持たせたことである。これによって、配線パターンが２層以上の多層であることに基づく製造工程が短縮される。
【００２１】
第２に金属製ランド９を設け、その上に外部接続端子（はんだ等）８を形成したことにより、外部接続端子８と金属製ランド９との間の接合強度を安定して高くとることが可能にされた。金属製ランド９は、必要であれば、図６に示すように樹脂絶縁層７のスルーホール内だけでなく、絶縁層７の上方まではみ出させて外部接続端子８との接合面積１３を増大することも可能である。それによって接合強度（耐久寿命）も向上する。
【００２２】
第３の特徴として、本発明では、金属製ランド９が、無電解ニッケル−リンめっき、若しくは無電解ニッケル−ボロンめっき、若しくは無電解ニッケル−リン−ボロンめっき、又は、下層が無電解ニッケル−リンめっき・上層が無電解ニッケル−ボロンめっきの積層、若しくは下層が無電解ニッケル−リンめっき・上層が金めっきの積層より成る。これらは、無電解めっきであるから、電解めっきのための余分なメッキ用電極を必要としない特徴とともに、材質的に外部接続端子（はんだ等）８に対する濡れ性に優れるのみならず、バリヤ効果（外部接続端子と配線パターンとの間の異常拡散を防止する）をも有している。従って、これらの材料で金属製ランド９を形成することにより、配線パターン（再配線層）からバリヤ層６を削除することが可能にされるとともに、このランド（バリヤ）形成のためのメッキ用電極を省略することも可能にされる。
【００２３】
さらに、金属製ランドをＮｉ−Ｐ／Ｎｉ−Ｂの積層構造又はＮｉ−Ｐ／Ａｕの積層構造にした場合には、上記の効果とともに、外部接続端子のはんだ濡れ性の改善、脆い合金層（Ｎｉ−Ｐ−Ｓｎ）の生成を抑制する効果がある。図３にこの実施形態を示す。金属製ランドがＮｉ−Ｐ層９とＮｉ−Ｂ又はＡｕ層１９の積層構造からなる以外は図２と同じである。
【００２４】
上記のランドの無電解めっき製造方法自体は公知である。例えば、Ｎｉ−Ｐ（約６％）、Ｎｉ−Ｂ（約１％）、Ｎｉ−Ｐ（約２％）−Ｂ（約０．２％）などが利用される。
【００２５】
また配線パターンの形成方法、無電解めっきあるいは電解めっきのためのシード層４についても知られている。
【００２６】
この実施形態において、配線パターン５を単一層とし、バリア層６を省略したことは、配線パターンのエッチングの際の不所望なオーバーエッチングとそれに伴う不都合を無くす効果がある。図４（あ）を参照すると、従来の金属（Ｃｕ）配線パターン層５とバリヤ（Ｎｉ等）層６の多層配線層の場合には、レジスト１０に設けたパターン状凹部に金属（Ｃｕ等）配線パターン層５とバリヤ（Ｎｉ等）層６をめっきで充填した後、シード層４を酸を用いて溶解除去する際に、バリヤ（Ｎｉ）層６に比べて金属（Ｃｕ等）配線パターン層５が顕著にエッチングされ易いので、図４（い）に見られるように、金属（Ｃｕ等）配線パターン層がオーバーエッチングされ、次いで樹脂絶縁層７を形成した場合にも配線パターンの傘下部にまで樹脂が十分に回り込みできないで、図４（う）に見られるようにバリヤ（Ｎｉ等）層６の下にボイド１１が発生する問題があった。これに対して、図２及び図３の実施形態では、配線パターン５を単一層としてバリヤ層６をなくしているので、配線パターン５に不所望な形状不安定の問題が解決される。
【００２７】
ただし、配線パターンと樹脂絶縁層７との密着性向上などの理由から配線パターンを多層化したい場合には、それらの多層のエッチング速度に差がない材料を用いるか又はエッチング速度の差が小さい材料を用いれば、従来技術のバリヤ層６を積層した場合のような問題（図４）は解決できる。図５にこの実施形態を示す。この実施形態は、基本的に図２と同じであるが、配線パターン５にもう１層の配線パターン１５を積層している。ここで、エッチング速度に差がない材料又はエッチング速度の差が小さい材料とは、同一のエッチング条件で、エッチングされる量（寸法）の差が、約２０％以下のものをいう。
【００２８】
エッチング速度の差が小さい材料の例として、銅めっきを挙げることができる。銅めっきでは、例えば、ピロリン酸銅めっき（銅の伸び率３〜６％）、硫酸銅めっき（銅の伸び率６〜１２％）、フルアディティブ用無電解銅めっき（銅伸び率１０〜１２％）などの銅めっきを挙げることができる。これらの材料のエッチング速度の差は、数％以下である。
【００２９】
また、配線パターンが積層構造で、上層１５が下層５より伸びを大きくした場合、樹脂絶縁層７との線膨張係数差の吸収に有利であり、樹脂絶縁層との密着力の向上が可能になる。
【００３０】
また、このように配線パターンにエッチング速度に差がなか又はエッチング速度の差が小さい材料を用いれば配線パターンの不所望な形状不安定の問題が解決されるので、配線パターン５の上層としてバリヤ層６を用いる従来技術の態様（図１）においても、配線パターン５とバリヤ層の材料をエッチング速度に差がなか又はエッチング速度の差が小さい材料から選択すれば、配線パターンの不所望な形状不安定の問題は解決される。
【００３１】
また、エッチング速度の大きい材料を上層１５に用いれば、配線断面形状を上部両端部にテーパのついた形状にすることも可能になり、樹脂絶縁層７のステップカバレッジを良好にできる。
【００３２】
【発明の効果】
本発明はウェハレベルのチップサイズパッケージへの適用を意図したものであり、上記のような構成を採用することにより、製造工程が簡単化され、信頼性の高いチップサイズパッケージ半導体装置及びその製造方法が提供される。
【図面の簡単な説明】
【図１】従来技術のチップサイズパッケージ半導体装置を示す。
【図２】実施例のチップサイズパッケージ半導体装置を示す。
【図３】実施例のチップサイズパッケージ半導体装置を示す。
【図４】従来技術のチップサイズパッケージ半導体装置における配線パターンの形状不安定性を説明する図である。
【図５】実施例のチップサイズパッケージ半導体装置を示す。
【図６】実施例のチップサイズパッケージ半導体装置を示す。
【符号の説明】
１…半導体チップ
２…アルミ配線
３…絶縁層
４…シード層
５…配線パターン
６…バリヤ層
７…樹脂絶縁層
８…外部接続端子
９…金属製ランド
１０…レジスト
１１…ボイド
１５…上層配線パターン
１９…Ｎｉ−Ｂ又はＡｕ層
Claims (5)
- 半導体チップと、該半導体チップ上に形成され半導体チップの内部素子に電気的に接続された配線パターンと、該配線パターン上に形成された絶縁層と、該絶縁層の該配線パターン上に形成されたスルーホールに充填して形成された金属製ランドと、該金属製ランドを介して前記配線パターンと電気的に接続された外部接続端子とを含む半導体装置において、前記金属製ランドが、無電解ニッケル−リンめっき、若しくは無電解ニッケル−ボロンめっき、若しくは無電解ニッケル−リン−ボロンめっき、又は、下層が無電解ニッケル−リンめっき・上層が無電解ニッケル−ボロンめっきの積層、若しくは下層が無電解ニッケル−リンめっき・上層が金めっきの積層より成ることを特徴とする半導体装置。
- 前記配線パターンが単一金属層、又はエッチング速度が等しい若しくはエッチング速度差が２０％以下の金属の積層構造よりなる請求項１記載の半導体装置。
- 前記配線パターンが、銅めっき単一金属層からなるか、又は、下層が銅めっき、上層が下層より伸びの大きい電解銅めっき、若しくは無電解銅めっきの積層からなる請求項１記載の半導体装置。
- 前記外部接続端子がはんだより成る請求項１〜３のいずれか１項に記載の半導体装置。
- 半導体チップと、該半導体チップ上に形成され半導体チップの内部素子に電気的に接続された配線パターンと、該配線パターン上に形成された絶縁層と、該絶縁層の該配線パターン上に形成されたスルーホールを介して該配線パターンと電気的に接続された外部接続端子とを含む半導体装置において、前記配線パターンの上層としてバリヤ層を有し、前記配線パターンと前記バリヤ層がそのエッチング速度の差が２０％以内の材料で構成されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002187450A JP2004031755A (ja) | 2002-06-27 | 2002-06-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002187450A JP2004031755A (ja) | 2002-06-27 | 2002-06-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004031755A true JP2004031755A (ja) | 2004-01-29 |
Family
ID=31182489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002187450A Pending JP2004031755A (ja) | 2002-06-27 | 2002-06-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004031755A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100686986B1 (ko) | 2004-03-15 | 2007-02-26 | 야마하 가부시키가이샤 | 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지 |
| JP2007258438A (ja) * | 2006-03-23 | 2007-10-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2002
- 2002-06-27 JP JP2002187450A patent/JP2004031755A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100686986B1 (ko) | 2004-03-15 | 2007-02-26 | 야마하 가부시키가이샤 | 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지 |
| JP2007258438A (ja) * | 2006-03-23 | 2007-10-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1897137B1 (en) | Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages | |
| US10177130B2 (en) | Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener | |
| US7391112B2 (en) | Capping copper bumps | |
| US6250541B1 (en) | Method of forming interconnections on electronic modules | |
| US7185429B2 (en) | Manufacture method of a flexible multilayer wiring board | |
| KR100414383B1 (ko) | 배선기판, 배선기판을 가지는 반도체장치, 및 그제조방법과 실장방법 | |
| US20120074532A1 (en) | Semiconductor package with integrated metal pillars and manufacturing methods thereof | |
| JP5208500B2 (ja) | 組込方法及びこの方法により製造されたアセンブリ | |
| TW200915452A (en) | Stable gold bump solder connections | |
| TW201023330A (en) | Integrated circuit | |
| JP2006294650A (ja) | 電子部品の実装方法 | |
| JP2009064812A (ja) | 半導体装置の電極構造およびその関連技術 | |
| US20160293514A1 (en) | Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same | |
| TWI330053B (en) | Conductive connection structure formed on the surface of circuit board and manufacturing method thereof | |
| US6781221B2 (en) | Packaging substrate for electronic elements and electronic device having packaged structure | |
| JP4194408B2 (ja) | 補強材付き基板、半導体素子と補強材と基板とからなる配線基板 | |
| JP2009135221A (ja) | 多層配線基板及びその製造方法ならびに半導体装置 | |
| JP2024075666A (ja) | 貫通電極基板 | |
| JP2006041401A (ja) | 半導体装置及びその製造方法 | |
| US8344264B2 (en) | Semiconductor device and manufacturing process thereof | |
| US20150200172A1 (en) | Package Having Substrate With Embedded Metal Trace Overlapped by Landing Pad | |
| JP2008193121A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| TW201225209A (en) | Semiconductor device and method of confining conductive bump material with solder mask patch | |
| JP4196606B2 (ja) | 配線板の製造方法 | |
| JP2004031755A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040716 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060501 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060613 |