JPH03108745A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03108745A
JPH03108745A JP24754689A JP24754689A JPH03108745A JP H03108745 A JPH03108745 A JP H03108745A JP 24754689 A JP24754689 A JP 24754689A JP 24754689 A JP24754689 A JP 24754689A JP H03108745 A JPH03108745 A JP H03108745A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
die pad
resin
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24754689A
Other languages
English (en)
Inventor
Takashi Abe
阿部　孝詩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP24754689A priority Critical patent/JPH03108745A/ja
Publication of JPH03108745A publication Critical patent/JPH03108745A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は半導体装置のパッケージ構造に関する。
［従来の技術］ 従来の半導体装置は、第２図に示す様に、ダイパッド２
１上に搭載されたＩＣチップ２２は、各リード端子２５
にポンディングワイヤー２４で電気的接続をとり、樹脂
２５でモールドしていたその後ハンダメツキを行ない、
リードをフォーミングした後、外部リード端子２６はプ
リント基板上のパターン２７と、ハンダリフロー等で、
接続されていた。
［発明が解決しようとする課題］ しかし、前述の従来技術では、半導体装置の熱抵抗が非
常に高いという問題点があった。
すなわち、工Ｃチップから発生した熱は、リード２３及
び樹脂２５を通じ外部に枚数される。しかし、従来の半
導体装置では樹脂２５の周囲は、プリント基板１５に搭
載後も周囲は大気２０で囲まれている為、熱伝達性が悪
（、熱抵抗は非常に高かった。
又、外部リード端子２６は、曲げ部３０、及び曲げ部２
８の２ケ所で曲げてからハンダ付する為外部リードはた
いへん長（なり、リードコブラナリティー、ベントリー
ド等、バラツキを少な（加工する事は非常に難しかった
。
又、加工した後も、わずかな外部力で容易に変形し、ハ
ンダ付性が低下した。
さらに、外部リード端子２ろは、２カ所で曲げなげれば
ならず、フォーミング金型はたいへん複雑になり、高価
になった。
本発明は、この様な問題点を解決するもので、その目的
とするところは、半導体装置の熱抵抗を下げ、外部端子
リードの形状を均一に保ち、さらにフォーミング金型の
構造を簡単にする。又半導体装置のハンドリング性を容
易にし、収納容器の構造を簡単にすることにある。
［課題を解決するための手段］ 本発明の半導体装置は、半導体素子をリードフレームに
搭載し、各リード端子とワイヤボンディングで接続し、
樹脂でモールドした半導体素子において、リードフレー
ムの半導体素子搭載面、及び、リードフレームの側面の
みをモールドしたことを特徴とする。
［実施例コ 第１図は本発明の実施における断面図であってＩＣチッ
プ２２はダイパッド２１上に搭載されており外部リード
１１とボンディングワイヤー２４で接続されている。樹
脂２５はダイバット２１、及び外部リード１１の工Ｃチ
ップ搭載側及び側面のみをモールドしている。外部リー
ド、及びダイパッドはハンダペースト１２により、プリ
ント基板１５上のリードパターン１３、及びダイパッド
に対応した接続パターン１４にハンダ付されている。
この様な構成において、工Ｃチップ２２かも発生した熱
はダイパッド、ハンダ、プリント基板と直接伝導で伝わ
る為、熱抵抗は著しく低下する。
さらに、外部リード１１には曲げ部がな（、リード長も
短かいため、フォーミング金型は単純で安価でできる。
さらにリードコブラナリティー、ベントリード等のバラ
ツキも少ない。
第６図は本発明の半導体装置のモールド時の説明図であ
る。５１は上型、３２は下型で平担な面になっている。
３３は上型に設けられたゲートである。モールド成型後
、下型とリード間に樹脂が入って形成されたレジンフラ
ッシュ３４は、ハンダメツキ前のデフラノシュ工程にて
剥離させる。
第４図は本発明の他の実施例である。外部端子リード４
１間の樹脂部４２はそのまま残し、リードの保護部とし
て使用してもよい。又、リード断面４３は逆台形になる
様形成すると、リードの樹脂への（い込みが確実になり
、リード部が剥離する様なことがなくなる。
第５図も本発明の他の実施例である。外部端子リードは
モールド部が突出しておらず取扱いが非常に容易である
。
［発明の効果］ 以上述べた様に、本発明によれば、リードフレームの半
導体側及びリードフレームの側面のみをモールドしたこ
とにより、ダイパッドを直接プリント基板にハンダ付で
き、半導体装置の熱抵抗を著しく下げることができる。
さらに、外部端子リードの形状バラツキを少な（するこ
とができ、パッケージの取扱いも容易になり、フォーミ
ング金型のコストも下げることが、できる。
【図面の簡単な説明】
第１図は本発明の半導体装置の一実施例を示ず図。 第２図は従来の半導体装置を示す説明図。 第３図は本発明の半導体装置のモールド時の説明図。 第４図、第５図は本発明の半導体装置の他の実施例を示
す図。 ２１・・・・・・・ダイパット ２２・・・・・・・・・工Ｃチップ １１．２６・・・・・・・・・外部端リード２５・・・
・・・・・・樹　脂 ２０・・・・・・・・・大　気 ４・・・・・・・・・ボンディングワ ４・・・・・・・・・接続パターン ５・・・・・・・・・プリント基板 イヤー

Claims (1)

    【特許請求の範囲】
  1. 半導体素子をリードフレームに搭載し、該半導体素子と
    各リード端子をワイヤボンディングにて接続し、樹脂で
    モールドした半導体素子において、リードフレームの、
    半導体素子搭載側、及びリードフレームの側面のみをモ
    ールドした事を特徴とする半導体装置。
JP24754689A 1989-09-22 1989-09-22 半導体装置 Pending JPH03108745A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24754689A JPH03108745A (ja) 1989-09-22 1989-09-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24754689A JPH03108745A (ja) 1989-09-22 1989-09-22 半導体装置

Publications (1)

Publication Number Publication Date
JPH03108745A true JPH03108745A (ja) 1991-05-08

Family

ID=17165104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24754689A Pending JPH03108745A (ja) 1989-09-22 1989-09-22 半導体装置

Country Status (1)

Country Link
JP (1) JPH03108745A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329224B1 (en) * 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
US6372539B1 (en) 2000-03-20 2002-04-16 National Semiconductor Corporation Leadless packaging process using a conductive substrate
US6399415B1 (en) 2000-03-20 2002-06-04 National Semiconductor Corporation Electrical isolation in panels of leadless IC packages
KR20020065273A (ko) * 2001-02-06 2002-08-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 반도체 패키지의 마더보드 실장방법
US6452255B1 (en) * 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
US6476478B1 (en) * 1999-11-12 2002-11-05 Amkor Technology, Inc. Cavity semiconductor package with exposed leads and die pad
US6686652B1 (en) 2000-03-20 2004-02-03 National Semiconductor Locking lead tips and die attach pad for a leadless package apparatus and method
US6800508B2 (en) * 2000-04-25 2004-10-05 Torex Semiconductor Ltd Semiconductor device, its manufacturing method and electrodeposition frame
US7098081B2 (en) 2001-09-27 2006-08-29 Hamamatsu Photonics K.K. Semiconductor device and method of manufacturing the device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329224B1 (en) * 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
US6541874B2 (en) 1998-04-28 2003-04-01 Tessera, Inc. Encapsulation of microelectronic assemblies
US6476478B1 (en) * 1999-11-12 2002-11-05 Amkor Technology, Inc. Cavity semiconductor package with exposed leads and die pad
US6372539B1 (en) 2000-03-20 2002-04-16 National Semiconductor Corporation Leadless packaging process using a conductive substrate
US6399415B1 (en) 2000-03-20 2002-06-04 National Semiconductor Corporation Electrical isolation in panels of leadless IC packages
US6452255B1 (en) * 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
US6686652B1 (en) 2000-03-20 2004-02-03 National Semiconductor Locking lead tips and die attach pad for a leadless package apparatus and method
US6800508B2 (en) * 2000-04-25 2004-10-05 Torex Semiconductor Ltd Semiconductor device, its manufacturing method and electrodeposition frame
KR20020065273A (ko) * 2001-02-06 2002-08-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 반도체 패키지의 마더보드 실장방법
US7098081B2 (en) 2001-09-27 2006-08-29 Hamamatsu Photonics K.K. Semiconductor device and method of manufacturing the device

Similar Documents

Publication Publication Date Title
KR100214561B1 (ko) 버틈 리드 패키지
KR100246333B1 (ko) 비 지 에이 패키지 및 그 제조방법
JPH0546045U (ja) 半導体パツケージ
US6242797B1 (en) Semiconductor device having pellet mounted on radiating plate thereof
JPH03108745A (ja) 半導体装置
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JP2000349222A (ja) リードフレーム及び半導体パッケージ
JPS6389313A (ja) 電子部品の金型樹脂成形法
JP3730469B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4038021B2 (ja) 半導体装置の製造方法
JPH09129796A (ja) 半導体装置
JP3234614B2 (ja) 半導体装置及びその製造方法
KR100337462B1 (ko) 에어리어 어레이 범프드 반도체 패키지 몰딩금형
JPH0870082A (ja) 半導体集積回路装置およびその製造方法ならびにリードフレーム
KR200179419Y1 (ko) 반도체패키지
JP2536568B2 (ja) リ―ドフレ―ム
JPH11340373A (ja) 薄小型樹脂封止パッケージ
KR0119755Y1 (ko) 반도체 패키지
JPH0214558A (ja) 半導体集積回路装置
JP3082478U (ja) 単結晶集積回路パッケージ
KR960000462Y1 (ko) 기판 반도체 장치
KR100926860B1 (ko) Ｐｃｂ 삽입형 패키지 구조 및 제조방법
JPH0222886A (ja) 混成集積回路
JPH07307408A (ja) Ｉｃパッケージおよびその組立方法
KR950005967B1 (ko) 플라스틱 리드레스 패키지 및 그 제조방법