JP3082478U - 単結晶集積回路パッケージ - Google Patents

単結晶集積回路パッケージ

Info

Publication number
JP3082478U
JP3082478U JP1997010413U JP1041397U JP3082478U JP 3082478 U JP3082478 U JP 3082478U JP 1997010413 U JP1997010413 U JP 1997010413U JP 1041397 U JP1041397 U JP 1041397U JP 3082478 U JP3082478 U JP 3082478U
Authority
JP
Japan
Prior art keywords
single crystal
substrate
integrated circuit
resin
crystal integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1997010413U
Other languages
English (en)
Inventor
自湘 ▲こう▼
Original Assignee
同欣電子工業股▲ぶん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 同欣電子工業股▲ぶん▼有限公司 filed Critical 同欣電子工業股▲ぶん▼有限公司
Priority to JP1997010413U priority Critical patent/JP3082478U/ja
Application granted granted Critical
Publication of JP3082478U publication Critical patent/JP3082478U/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Abstract

(57)【要約】 【目的】 製造コストの低減及び製品サイズの縮小を図
ることができる単結晶集積回路のパッケージンク手段を
提供することを目的とする。 【構成】 基板製作手段と、ダイボンディング手段と、
ワイヤボンディング手段と、樹脂封止手段と、ソルダ埋
め込み手段と、ソルダボール装着手段、及び切断手段と
からなる単結晶集積回路のパッケージンク手段であっ
て、前記樹脂封止手段は、第一樹脂で基板の周辺に適当
な高さ、厚さを有する側壁を形成する手段、及び基板に
組み立てられたワイヤ、ダイをカバーさせるように、前
記側壁が囲まれた範囲に第二樹脂を注入し、樹脂封止層
を成形する手段を有する。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、単結晶集積回路のパッケージンク手段に関する。更に詳しくは、製 造コストの低減及び製品サイズの縮小を図ることができる単結晶集積回路のパッ ケージンク手段に関するものである。
【０００２】
【従来の技術】
集積回路は、従来の電子回路と比べて、回路の体積の縮小と効率を大幅に向上 させることができるから、半導体産業で広く使用されている。従来から、小型化 は集積回路業界においての目標であり、更に小型で、機能が多く、処理速度が速 い単結晶集積回路の開発が要望されていた。
【０００３】
【考案が解決しようとする課題】
しかしながら、従来の単結晶集積回路の製造は、製造手段において、いくつか のネックが存在しているので、必ずしも充分な小型化を達成することはできない 。例えば、従来の単結晶集積回路の製造手段は、ダイがリードフレームに装着さ れた後、ボンディングワイヤでダイの接続電極とパッケージの外部引出し用端子 とを接続して、その後パッケージング手段を行う。一般のパッケージング手段は 、成形金型を使って基板の表裏面に樹脂を注入し、その樹脂を硬化させて、成形 金型より取り出して樹脂封止層が得られる。
【０００４】 このようなパッケージング手段においては、成形金型で樹脂封止層を形成する と共に、現有の金型製造技術及び樹脂封止層の体積には制限があるので、単結晶 集積回路を小型化することが困難である。
【０００５】 また、それぞれの規格の単結晶集積回路を形成するために、予めそれぞれのサ イズの金型を用意し、異なる規格の基板に対応して樹脂封止層を形成するので、 経済的ではない。
【０００６】
【課題を解決するための手段】
本考案は、上記の問題を解決するためになされたもので、製造コストの低減及 び製品サイズの縮小を図ることができる単結晶集積回路のパッケージンク手段を 提供することを目的とする。
【０００７】 上記の目的を達成するため、本考案に係る単結晶集積回路のパッケージンク手 段は、基板製作手段と、ダイボンディング手段と、ワイヤボンディング手段と、 樹脂封止手段と、ソルダ埋め込み手段と、ソルダボール装着手段、及び切断手段 とからなるパッケージンク手段であって、前記樹脂封止手段は、第一樹脂で基板 の周辺に適当な高さ、厚さを有する側壁を形成する手段、及び基板に組み立てら れたワイヤ、ダイをカバーさせるように、第二樹脂を前記側壁が囲まれた範囲に 注入し、樹脂封止層を成形する手段を有する。
【０００８】 このような本考案の単結晶集積回路のパッケージンク手段は、従来の成形金型 を使わないので、製造コストの低減、製品サイズの縮小、及び作業能率の向上が 大幅に改良される。
【０００９】 また、前記基板製作手段では、銅メッキセラミック製の基板に多数の接続穴を 設けることが好ましい。
【００１０】 また、前記ソルダ埋め込み手段では、高温用ソルダを前記多数の接続穴に埋め 込んで、且つ該ソルダが基板の底面に露出していることが好ましい。これにより 、パッケージの封止性が向上すると共に、ダイの伝熱効率も向上する。
【００１１】 また、前記ソルダボール装着手段では、ソルダボールを前記基板の底面のソル ダが露出する場所に装着することが好ましい。
【００１２】 また、前記側壁を構成する第一樹脂が高粘度樹脂であることが好ましい。これ により、側壁を容易に形成することができる。
【００１３】 また、前記樹脂封止層を構成する第二樹脂が低粘度樹脂であることが好ましい 。これにより、樹脂封止層を容易に形成することができる。
【００１４】
【考案の実施の形態】
実施例 以下、本考案を具体的な実施例に基づいて説明する。
【００１５】 図１は本考案に係る単結晶集積回路のパッケージング手段のフローチャートで ある。図１に示すように、本考案に係る単結晶集積回路のパッケージング手段は 、基板製作手段と、ダイボンディング手段と、ワイヤボンディング手段と、樹脂 封止手段と、ソルダ埋め込み手段と、ソルダボール装着手段、及び切断手段を有 する。
【００１６】 基板製作手段は、セラミック製の基板１０に多数の接続穴を設け、メッキで該 基板の表面に回路を形成する。
【００１７】 ダイボンディング手段は、ダイ１１を基板１０に置いたまま、或いはダイ１１ を基板１０に置いた後、ボンディングワイヤ１２を介してダイ１０と基板表面の 回路とを接続する。
【００１８】 図２は本考案に係る単結晶集積回路の平面図である。樹脂封止手段は、図２に 示すように、異なる粘度の樹脂で基板表面のダイ１１と、ボンディングワイヤ１ ２及び回路をカバーし保護する。
【００１９】 具体的には、先ず高粘度の樹脂で基板１０の周辺に一回りの連続側壁１３を形 成させ、さらに該側壁１３を適当な厚さと高さにし、その側壁１３の高さは基板 表面のダイ１１及びボンディングワイヤ１２の高さより高く設けられるので、後 記基板表面に注入する低粘度樹脂がダイ１１及びボンディングワイヤ１２を完全 にカバーすることができる。
【００２０】 高粘度樹脂で基板周辺に連続側壁１３を形成した後、側壁１３が囲まれた範囲 に低粘度樹脂を注入し、封止層１４を形成する。また、低粘度樹脂を使用するた め、封止層１４の表面を平らに形成させることができる。
【００２１】 注入する低粘度樹脂の量は、形成した封止層１４の厚さが基板表面のダイ１１ 及びボンディングワイヤ１２を完全にカバーできる。また、封止層の強度を確保 するために、適当な被覆厚さを形成すればよい。本実施例において、該低粘度樹 脂の厚さと側壁１３の高さは同じである。
【００２２】 前記注入した低粘度樹脂を硬化させた後、適当な厚さを有する封止層１４が形 成され、樹脂封止手段が完成する。
【００２３】 ソルダ埋め込み手段は、高温ソルダを前記基板１０の接続穴に埋め込むことで あり、また該ソルダは基板の底面に露出している。
【００２４】 ソルダボール装着手段は、ソルダボールを前記基板の底面のソルダが露出する 場所に装着することである。これにより、パッケージした単結晶集積回路と他の 回路とを接続することができるようになる。
【００２５】 切断手段は、前記ソルダボール装着手段が終了した半製品を、チップ切断機に 送り、図２に示すようにダイ１１の分布間隔によって切断し、同じサイズの多数 の単結晶集積回路が得られる。
【００２６】 図３は本考案の一実施形態の単結晶集積回路製品の断面図である。図３に示す ように、銅メッキセラミック製の基板１０に設けられた回路と、ダイ１１、及び ボンディングワイヤ１２が、低粘度樹脂からなる封止層１４で封止?カバーされ ている。
【００２７】 さらに、前記ダイ１１は、接着剤１５で基板１０の表面に装着される。且つ、 前記基板１０の各接続穴に埋め込まれたソルダ１６の、基板底面に露出する部分 の面積を他の部分より大きくし、その結果接続作業が容易になる。
【００２８】 図４は本考案のもう一つ実施形態の単結晶集積回路製品の断面図である。図３ の製品と比べて、違うところは、ソルダ１６の基板底面に露出する部分にソルダ ボール１７が装着されていることで、その結果接続作業が一層容易になる。
【００２９】
【発明の効果】
以上説明したように、本考案の単結晶集積回路のパッケージンク手段は、従来 の成形金型を使わないので、単結晶集積回路を一層小型化することが容易である 。また、予めそれぞれのサイズの金型を用意する必要はないので、製造コストの 低減が大幅に改良される。
【００３０】 また、従来のリードフレームのリードを使わないで、基板の接続穴に埋め込ま れたソルダで単結晶集積回路製品とパッケージ外部の回路とを電気接続するので 、製品と外部回路の接続経路が大幅に短くされて、電気特性が向上される。
【００３１】 また、高温ソルダを基板の接続穴に埋め込んであるので、パッケージの封止性 が向上すると共に、ダイの伝熱効率も向上され、且つ良好な伝熱性を有する銅メ ッキセラミックで基板を作るので、得られた製品には良好な熱放散能力を備える 。
【提出日】平成１０年５月１８日（１９９８．５．１８）
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】
【産業上の利用分野】
本考案は、単結晶集積回路パッケージに関する。更に詳しくは、製造コストの 低減及び製品サイズの縮小を図ることができる単結晶集積回路パッケージに関す る。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】
【課題を解決するための手段】
本考案は、上記の問題を解決するためになされたもので、製造コストの低減及 び製品サイズの縮小を図ることができる単結晶集積回路のパッケージを提供する ことを目的とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】 上記の目的を達成するため、本考案に係る単結晶集積回路パッケージは、セラ ミック製の基板と、該セラミック製基板の上に配置された複数のダイと、該ダイ と前記基板の表面上の回路とを電気的に接続するボンディングワイヤと、前記基 板の周辺に配置されていて高粘度の樹脂からなる連続側壁と、前記基板表面上の 回路、前記ダイ及び前記ボンディングワイヤを被い、前記連続側壁より粘度の低 い樹脂からなる封止層とを含む。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】 このような本考案の単結晶集積回路パッケージは、従来の成形金型を使わない ので、製造コストの低減、製品サイズの縮小、及び作業能率の向上が大幅に改良 される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】 また、基板は銅メッキセラミック製で、その基板には複数の接続孔が形成され ていることが好ましい。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】 また、ソルダは高温用ソルダであり、また、複数の接続孔にはソルダが埋め込 まれていて、ソルダが基板の底面から露出していることが好ましい。これにより 、パッケージの封止性が向上すると共に、ダイの伝熱効率も向上する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】 また、基板の底面から露出しているソルダにソルダボールが装着されているこ とが好ましい。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】 また、連続側壁が高粘度の樹脂からなるので、側壁を容易に形成することがで きる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】 また、封止層が連続側壁より粘度の低い樹脂からなるので、封止層を容易に形 成することができる。
【図面の簡単な説明】
【図１】本考案に係る単結晶集積回路のパッケージング
手段のフローチャート。
【図２】本考案に係る単結晶集積回路の平面図。
【図３】本考案の一実施形態の単結晶集積回路製品の断
面図。
【図４】本考案のもう一つ実施形態の単結晶集積回路製
品の断面図。
【符号の説明】
１０ 基板 １１ ダイ １２ ボンディングワイヤ １３ 側壁 １４ 封止層 １５ 接着剤 １６ ソルダ １７ ソルダボール
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１０年５月１８日（１９９８．５．１
８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】考案の名称
【補正方法】変更
【補正内容】
【考案の名称】 単結晶集積回路パッケージ
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】実用新案登録請求の範囲
【補正方法】変更
【補正内容】
【実用新案登録請求の範囲】
【請求項６】 前記基板に配置されたダイの分布間隔に
よって切断される請求項１、２、３、４、５または６の
いずれか記載の単結晶集積回路パッケージ。 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年４月５日（１９９９．４．５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項６
【補正方法】変更
【補正内容】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 23/31

Claims (7)

    【実用新案登録請求の範囲】
  1. 【請求項１】 基板製作手段と、ダイボンディング手段
    と、ワイヤボンディング手段と、樹脂封止手段と、ソル
    ダ埋め込み手段と、ソルダボール装着手段、及び切断手
    段とからなるパッケージンク手段であって、前記樹脂封
    止手段は、第一樹脂で基板の周辺に適当な高さ、厚さを
    有する側壁を形成する手段、及び基板に組み立てられた
    ワイヤ、ダイをカバーさせるように、前記側壁が囲まれ
    た範囲に第二樹脂を注入し、樹脂封止層を成形する手段
    を有する単結晶集積回路のパッケージンク手段。
  2. 【請求項２】 前記基板製作手段は、銅メッキセラミッ
    ク製の基板に多数の接続穴を設ける請求項１に記載の単
    結晶集積回路のパッケージンク手段。
  3. 【請求項３】 前記ソルダ埋め込み手段は、高温用ソル
    ダを前記多数の接続穴に埋め込んで、且つ該ソルダは基
    板の底面に露出している請求項２に記載の単結晶集積回
    路のパッケージンク手段。
  4. 【請求項４】 前記ソルダボール装着手段は、ソルダボ
    ールを前記基板の底面のソルダが露出する場所に装着す
    る請求項２に記載の単結晶集積回路のパッケージンク手
    段。
  5. 【請求項５】 前記側壁を構成する第一樹脂が高粘度樹
    脂である請求項１に記載の単結晶集積回路のパッケージ
    ンク手段。
  6. 【請求項６】 前記樹脂封止層を構成する第二樹脂が低
    粘度樹脂である請求項１に記載の単結晶集積回路のパッ
    ケージンク手段。
  7. 【請求項７】 前記切断手段は、基板に配置されたダイ
    の分布間隔によって切断し、同じサイズの多数の単結晶
    集積回路が得られる請求項１に記載の単結晶集積回路の
    パッケージンク手段。
JP1997010413U 1997-11-07 1997-11-07 単結晶集積回路パッケージ Expired - Lifetime JP3082478U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1997010413U JP3082478U (ja) 1997-11-07 1997-11-07 単結晶集積回路パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1997010413U JP3082478U (ja) 1997-11-07 1997-11-07 単結晶集積回路パッケージ

Publications (1)

Publication Number Publication Date
JP3082478U true JP3082478U (ja) 2001-12-14

Family

ID=43215184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1997010413U Expired - Lifetime JP3082478U (ja) 1997-11-07 1997-11-07 単結晶集積回路パッケージ

Country Status (1)

Country Link
JP (1) JP3082478U (ja)

Similar Documents

Publication Publication Date Title
KR100281830B1 (ko) 열적개량된플립칩패키지및그제조방법
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
US6781242B1 (en) Thin ball grid array package
CN101165866B (zh) 一种集成电路封装体及其制造方法
US20070105281A1 (en) Leadless type semiconductor package, and production process for manufacturing such leadless type semiconductor package
CN105826209B (zh) 一种封装结构及其制造方法
CN102420217A (zh) 多芯片半导体封装体及其组装
JP2001352009A (ja) 半導体装置およびその製造方法
JPH11330313A (ja) 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム
KR100283299B1 (ko) 플라스틱캡슐화반도체장치및그의제조방법
US5548087A (en) Molded plastic packaging of electronic devices
TW571406B (en) High performance thermally enhanced package and method of fabricating the same
TWI658518B (zh) 電路零件的製造方法及電路零件
CN1855450A (zh) 高散热性的半导体封装件及其制法
JPH11214596A (ja) 半導体装置及びその製造方法並びに電子機器
JPH02129951A (ja) 半導体装置の製造方法
JP3082478U (ja) 単結晶集積回路パッケージ
JPH0473297B2 (ja)
CN213366617U (zh) 一种扇出型led封装结构
CN210575932U (zh) 一种引线框架及封装结构
KR20080074468A (ko) 초음파를 이용한 반도체 칩의 표면실장방법
JP2001118868A (ja) 表面実装部品及びその製造方法
TWI294680B (ja)
CN110349868A (zh) 电子芯片封装方法
CN218827107U (zh) 封装基板